KR970008834A - 오프셋 보상기능을 갖는 비트라인 감지 증폭기 및 그 제어방법 - Google Patents

오프셋 보상기능을 갖는 비트라인 감지 증폭기 및 그 제어방법 Download PDF

Info

Publication number
KR970008834A
KR970008834A KR1019950021676A KR19950021676A KR970008834A KR 970008834 A KR970008834 A KR 970008834A KR 1019950021676 A KR1019950021676 A KR 1019950021676A KR 19950021676 A KR19950021676 A KR 19950021676A KR 970008834 A KR970008834 A KR 970008834A
Authority
KR
South Korea
Prior art keywords
pull
bit line
signal
output
offset compensation
Prior art date
Application number
KR1019950021676A
Other languages
English (en)
Other versions
KR0167673B1 (ko
Inventor
서정원
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950021676A priority Critical patent/KR0167673B1/ko
Priority to TW085113576A priority patent/TW371764B/zh
Publication of KR970008834A publication Critical patent/KR970008834A/ko
Application granted granted Critical
Publication of KR0167673B1 publication Critical patent/KR0167673B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 재생증폭수단을 구비하는 메모리 소자의 비트라인 감지 증폭기에 있어서, 비트라인 제1비트라인(BL) 및 제2비트라인(/BL)의 데이터를 각각 반전출력하는 제1 및 제2인버터(41,42); 외부 컬럼 디코더의 출력신호 (GYi)에 따라상기 제1 및 제2인버터의 출력단과 예정된 데이터 버스간을 각각 절체하는 제1 및 제2스위칭수단(NB3,NB4); 오프셋보상신호(CMP)에 따라 상기 제1 및 제2인버터의 입/출력단 간을 절체하는 제3 및 제4스위칭수단(NB5, NB6); 및 상기 외부 컬럼 디코더의 출력신호(GYi)를 포함하는 내부신호에 따라 상기 오프셋 보상신호(CMP)를 발생시키는 오프셋 보상신호(CMP) 발생 수단을 구비하는 것을 특징으로 하며, 트랜지스터사이의 미스매치에 의한 감지 증폭기의 오프셋을 보상함으로써, 워스트 케이스의 조건 하에서도 고속으로 안정되게 동작할 수 있는 효과가 있는 비트라인 감지 증폭기 및 그 제어방법에 관한 것이다.

Description

오프셋 보상기능을 갖는 비트라인 감지 증폭기 및 그 제어방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 일실시예에 따른 오프셋 보상기능이 있는 비트라인 감지 증폭기의 회로도, 제5도는 본 발명에 적용되는 프리차지 회로도.

Claims (20)

  1. 재생증폭수단을 구비하는 메모리 소자의 비트라인 감지 증폭기에 있어서, 제1비트라인(BL)의 데이타를 반전출력하는 제1 인버터; 제2비트라인(/BL)의 데이터를 반전출력하는 제2인버터; 외부 컬럼 디코더의 출력신호(GYi)에 따라 상기 제1 및 제2인버터의 출력단과 예정된 데이터 버스간을 각각 절체하는 제1 및 제2스위칭수단; 오프셋 보상신호(CMP)에 따라서 상기 제1 및 제2인버터의 입/출력단간을 각각 절체하는 제3 및 제4스위칭수단; 및 상기 외부 컬럼 디코더의 출력신호(GYi)를 포함하는 내부신호에 따라 상기 오프셋 보상신호(CMP)를 발생시키는 오프셋 보상신호(CMP) 발생수단을 구비하는 것을 특징으로 하는 비트라인 감지 증폭기.
  2. 제1항에 있어서, 풀업 구동신호(PD)를 발생시키는 풀업 구동신호(PD) 발생수단; 풀다운 제어신호(GZi)를발생시키는 풀다운 제어신호(GZi)를 발생수단을 더 구비하며; 상기 제1 및 제2인버터는 각각 풀업 및 풀다운 트랜지스터를 구비하되, 상기 풀업트랜지스터의 소스단이 상기 풀업 구동신호(PD)를 인가받으며, 상기 풀다운 트랜지스터의 소스단이 상기 풀다운 제어신호(GZi)에 따라 접지단과 연결되도록 구성된 것을 특징으로 하는 비트라인 감지 증폭기.
  3. 제1항 또는 제2항에 있어서, 상기 오프셋 보상신호(CMP) 발생수단은 라이트시 데이타 버스로부터 상기제1비트라인(BL), 제2비트라인(/BL)으로 데이타가 전달될 수 있도록 오프셋 보상신호(CMP)를 활성화 하도록 구성되는 것을 특징으로 하는 비트라인 감지 증폭기.
  4. 제3항에 있어서, 상기 풀다운 제어신호(GZi)를 발생수단은 라이트시 풀다운 제어신호(GZi)를 비활성화 하고, 상기 풀업 구동신호(PD) 발생수단은 라이트시 풀업 구동신호(PD)를 플로팅 시키도록 구성되는 것을 특징으로 하는 비트라인 감지 증폭기.
  5. 제3항에 있어서, 상기 오프셋 보상신호(CMP)발생수단은 외부 라스신호(RAS)가 로우로 활성화되면 일정시간 지연후에 오프셋 보상신호(CMP)를 하이로 출력한 후, 일정시간 지연후에 상기 오프셋 보상신호(CMP)를 다시 로우로 천이시켜 출력하도록 구성되는 것을 특징으로 하는 비트라인 감지 증폭기.
  6. 제 5항에 있어서, 상기 오프셋 보상신호(CMP) 발생수단은 외부 라스신호(RAS)를 일정시간 지연시키는 제1 지연기와, 상기 제1 지연기 출력의 반전값을 일정시간 지연시키는 제2 지연기와, 상기 제1 및 제2 지연기 각각의출력을 입력받아 AND 연산해서 오프셋 보상신호(CMP)로 출력하는 제1 AND 게이트를 구비하는 것을 특징으로 하는 비트라인 감지 증폭기.
  7. 제4항에 있어서, 상기 풀다운 제어신호(GZi)를 발생수단은 상기 제1 및 제2인버터 중 데이타 버스에연결된 감지 증폭기의 인버터만 동작시키도록 풀다운 제어신호(GZi)를 발생하도록 구성되는 것을 특징으로 하는 비트라인감지 증폭기.
  8. 제 7항에 있어서, 상기 풀다운 제어신호(GZi)를 발생수단은 리드시 외부 컬럼 디코더에 의하여 선택되거나, 오프셋 보상시 풀다운 제어신호(GZi)를 '하이'로 발생시키도록 구성되는 것을 특징으로 하는 비트라인 감지 증폭기.
  9. 제4항에 있어서, 상기 풀업 구동신호(PD) 발생수단은 프리차지시 Vk(=주전원(Vcc)-상기 제1 및 제2인버터에 각각 구비된 풀업트랜지스터의 문턱전압 VT))를 풀업 구동신호(PD)로 출력하며, 오프셋 보상과 감지시 주전원(Vcc)을 풀업 구동신호(PD)로 출력하도록 구성되는 것을 특징으로 하는 비트라인 감지 증폭기.
  10. 제9항에 있어서, 상기 풀업 구동신호(PD) 발생수단은 오프셋 보상신호(CMP)가 하이로 활성화되면 Vk를상기 풀업 구동신호(PD)로 출력하고, 메모리 소자의 내부신호인 프리차지 제어신호(PC)가 하이에서 로우로 천이하면 주전원(Vcc)을 상기 풀업 구동신호(PD)로 출력한 후, 일정시간동안 주전원(Vcc)을 풀업 구동신호(PD)로 유지한 다음에는 접지전위를 풀업 구동신호(PD)로 출력하도록 구성되는 것을 특징으로 하는 비트라인 감지 증폭기.
  11. 제10항에 있어서, 상기 풀업 구동신호(PD) 발생수단은 상기 오프셋 보상신호(CMP)와 프리차지 제어신호(PC)를 입력받는 NAND 게이트와, 상기 프리차지 제어신호(PC)의 반전값을 일정시간 지연시키는 제4지연기와, 상기 제4지연기의 출력과 상기 프리차지 제어신호(PC)를 입력받는 OR 게이트와, 상기 NAND 게이트 및 OR 게이트 각각의 출력을 입력받는 제2 AND 게이트와, 상기 NAND 게이트의 출력에 따라 Vk를 풀업 구동신호(PD)로 출력하도록 구성된 제1 트랜지스와, 상기 OR 게이트의 출력에 따라 주전원(Vcc)을 풀업 구동신호(PD)로 출력하도록 구성된 제2 트랜지스터와, 상기 제2AND 게이트의 출력에 따라 접지전위를 풀업구동신호(PD)로 출력하도록 구성된 제3 트랜지스터를 구비하는 것을 특징으로하는 비트라인 감지 증폭기.
  12. 제11항에 있어서, 상기 프리차지 제어신호(PC)에 따라 상기 제1비트라인(BL) 및 제 2비트라인(/BL)을 프리차지하는 프리차지수단을 더 구비하는 것을 특징으로 하는 비트라인 감지 증폭기.
  13. 제12항에 있어서, 상기 프리차지수단은 상기 프리차지 제어신호(PC)에 따라 상기 제1비트라인(BL)과제2비트라인(/BL)간을 절체하는 제 5스위칭수단을 구비하는 것을 특징으로 하는 비트라인 감지 증폭기.
  14. 제13항에 있어서, 상기 프리차지수단은 하프 구동전압 인가단; 상기 프리차지 제어신호(PC)에 따라 상기제1비트라인(BL)과 하프 구동전압 인가단 사이를 절체하는 제 6스위칭수단; 및 상기 프리차지 제어신호(PC)에 따라 상기 제2비트라인(/BL)과 하프 구동전압 인가단 사이를 절체하는 제 7스위칭수단을 더 구비하는 것을 특징으로 하는 비트라인 감지 증폭기.
  15. 재생증폭수단을 구비하는 메모리 소자의 비트라인 감지 증폭기에 있어서, 제1비트라인(BL)으로부터 입력되는 데이터를 반전출력하는 제1 인버터; 제2비트라인(/BL)으로부터 입력되는 데이터를 반전출력하는 제2인버터; 외부 컬럼 디코더의 출력신호(GYi)에 따라 상기 제1 및 제2인버터의 출력단과 예정된 데이터 버스간을 각각 절체하는제1 및 제2스위칭수단; 및 외부 오프셋 보상신호(CMP)에 따라 상기 제1 및 제2인버터의 입/출력단 간을 각각 절체하는 제3 및 제4스위칭수단을 구비하는 것을 특징으로 하는 비트라인 감지 증폭기.
  16. 비트라인 제1비트라인(BL) 및 제2비트라인(/BL)으로부터 입력되는 데이터를 반전출력하는 제1 및 제2인버터; 및 오프셋 보상신호(CMP)에 따라 상기 제1 및 제2인버터의 입/출력단 간을 절체하는 제1 및 제2스위칭수단을 구비하는 비트라인 감지 증폭기의 제어방법에 있어서, 상기 비트라인을 프리차지하도록 하는 단계; 상기 제1 및 제2인버터 각각의 입력단과 출력단을 연결하도록 상기 제1 및 제2스위칭 수단을 절체하도록 하여 오프셋을 보상하는 단계; 및 워드라인의 활성화에 의해 셀과 연결된 비트라인의 전압만 변하게 하여, 상기 제1 및 제2인버터 중 하나는 증폭동작을 하고, 다른 하나는 오프셋 보상후의 입출력 전압을 그대로 유지하도록 하는 단계를 포함하는 것을 특징으로 하는 비트라인 감지 증폭기의 제어방법.
  17. 제16항에 있어서, 상기 제1 및 제2인버터의 풀업구동전압은 프리차지시 주전원(Vcc)-상기 제1 및 제2인버터에 구비되는 풀업 트랜지스터의 문턱전압(VT)이 되도록 제어되는 것을 특징으로 하는 비트라인 감지 증폭기의 제어방법.
  18. 제17항에 있어서, 상기 제1 및 제2인버터의 풀업구동전압은 오프셋 보상과 감지동작시 주전원이 되도록 제어되는 것을 특징으로 하는 비트라인 감지 증폭기의 제어방법.
  19. 제16항에 있어서, 상기 제1 및 제2인버터는 라이트 동작시 인액티브되도록 제어되는 것을 특징으로하는 비트라인 감지 증폭기의 제어방법.
  20. 제17항에 있어서, 상기 오프셋 보상신호(CMP)는 상기 데이터 버스로부터 상기 비트라인으로 데이타가전달될 수 있도록 발생되는 것을 특징으로 하는 비트라인 감지 증폭기의 제어방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950021676A 1995-07-21 1995-07-21 오프셋 보상기능을 갖는 비트라인 감지 증폭기 및 그 제어방법 KR0167673B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950021676A KR0167673B1 (ko) 1995-07-21 1995-07-21 오프셋 보상기능을 갖는 비트라인 감지 증폭기 및 그 제어방법
TW085113576A TW371764B (en) 1995-07-21 1996-11-06 Apparatus and method for controlling a bit line sense amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950021676A KR0167673B1 (ko) 1995-07-21 1995-07-21 오프셋 보상기능을 갖는 비트라인 감지 증폭기 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR970008834A true KR970008834A (ko) 1997-02-24
KR0167673B1 KR0167673B1 (ko) 1999-02-01

Family

ID=19421277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950021676A KR0167673B1 (ko) 1995-07-21 1995-07-21 오프셋 보상기능을 갖는 비트라인 감지 증폭기 및 그 제어방법

Country Status (2)

Country Link
KR (1) KR0167673B1 (ko)
TW (1) TW371764B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9511688B2 (en) 2012-05-07 2016-12-06 Johnson Controls Technology Company Seating part of a vehicle seat

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7209399B2 (en) 2004-07-13 2007-04-24 Samsung Electronics Co., Ltd. Circuit and method of driving bitlines of integrated circuit memory using improved precharge scheme and sense-amplification scheme
KR101053525B1 (ko) * 2009-06-30 2011-08-03 주식회사 하이닉스반도체 감지 증폭기 및 이를 이용한 반도체 집적회로
US10559352B2 (en) * 2018-01-05 2020-02-11 Qualcomm Incorporated Bitline-driven sense amplifier clocking scheme

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9511688B2 (en) 2012-05-07 2016-12-06 Johnson Controls Technology Company Seating part of a vehicle seat
US9573492B2 (en) 2012-05-07 2017-02-21 Johnson Controls Technolgy Company Vehicle seat
US9630530B2 (en) 2012-05-07 2017-04-25 Johnson Controls Technology Company Longitudinal adjuster for a vehicle seat
US9637030B2 (en) 2012-05-07 2017-05-02 Johnson Controls Technology Company Vehicle seat with a lumbar support

Also Published As

Publication number Publication date
TW371764B (en) 1999-10-11
KR0167673B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
US5029135A (en) Semiconductor memory apparatus with internal synchronization
US5325335A (en) Memories and amplifiers suitable for low voltage power supplies
US5859799A (en) Semiconductor memory device including internal power supply circuit generating a plurality of internal power supply voltages at different levels
KR100295041B1 (ko) 프리차지제어회로를구비하는반도체장치및프리차지방법
KR950020702A (ko) 반도체 메모리장치
KR20040004813A (ko) 워드라인 구동 회로
US6320806B1 (en) Input/output line precharge circuit and semiconductor memory device adopting the same
JP2003258624A (ja) 入力バッファ回路及び半導体記憶装置
KR100319597B1 (ko) 반도체메모리의독출회로
KR100733408B1 (ko) 반도체 메모리 장치 및 그 구동 방법
US5835449A (en) Hyper page mode control circuit for a semiconductor memory device
US5305272A (en) Sense amplifier circuit
US5754487A (en) Bit line precharge circuit
US5742185A (en) Data bus drive circuit for semiconductor memory device
US5946264A (en) Method and structure for enhancing the access time of integrated circuit memory devices
KR970008834A (ko) 오프셋 보상기능을 갖는 비트라인 감지 증폭기 및 그 제어방법
US6127878A (en) Driver circuit with negative lower power rail
US7512019B2 (en) High speed digital signal input buffer and method using pulsed positive feedback
KR100418578B1 (ko) 반도체 메모리 장치의 비트라인 감지증폭기 제어회로
KR100701683B1 (ko) 센스 앰프 전원제어회로
JP3180883B2 (ja) 半導体記憶装置
KR100301820B1 (ko) 센스 앰프
KR0179853B1 (ko) 반도체 기억소자의 센스앰프 전원 공급회로
JP2920512B2 (ja) 半導体メモリのセンスアンプ回路
KR970004816B1 (ko) 어드레스 천이 검출 회로를 내장하는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee