KR920006976A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR920006976A
KR920006976A KR1019900013926A KR900013926A KR920006976A KR 920006976 A KR920006976 A KR 920006976A KR 1019900013926 A KR1019900013926 A KR 1019900013926A KR 900013926 A KR900013926 A KR 900013926A KR 920006976 A KR920006976 A KR 920006976A
Authority
KR
South Korea
Prior art keywords
output
delay
signal
address
input
Prior art date
Application number
KR1019900013926A
Other languages
English (en)
Other versions
KR930006622B1 (ko
Inventor
최윤호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019900013926A priority Critical patent/KR930006622B1/ko
Priority to FR9100318A priority patent/FR2666436B1/fr
Priority to ITMI910107A priority patent/IT1246232B/it
Priority to US07/642,746 priority patent/US5062082A/en
Priority to DE4101396A priority patent/DE4101396C2/de
Priority to JP3019377A priority patent/JPH04232692A/ja
Priority to GB9101265A priority patent/GB2247759B/en
Publication of KR920006976A publication Critical patent/KR920006976A/ko
Application granted granted Critical
Publication of KR930006622B1 publication Critical patent/KR930006622B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 반도체 메모리장치의 컬럼어드레스회로의 구성도.
제2도는 제1도의 동작 타이밍도.
제3도는 본 발명에 의한 반도체 메모리장치의 컬럼어드레스회로의 구성도.
제4도는 제3도의 동작 타이밍도이다.
제5도는 제3도의 프리디코더의 단위회로의 상세회로도.
제6도는 제5도의 동작 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
10 : 메모리 셀 어레이 20 : 입출력 게이트수단
30 : 프리차지수단 40 : ATD회로
50 : 어드레스버퍼수단 60 : 컬럼디코더수단
61,61A∼61E : 프리디코더 62,62A∼62E : 메인디코더
A1∼A4 : 단위회로 B/L,: 비트선
C : 캐패시터 CE : 메모리셀
I/O,: 입출력선 INT1∼INT5 : 인버터
M1∼M15 : MOS 트랜지스터 N1∼N3 : 노드
NA1∼NA3 : NAND 게이트 NR1∼NR5 : NOR 게이트
R1,R2 : 저항소자 SA : 센스 증폭기

Claims (5)

  1. 어드레스신호의 상태천이를 검출하여 소정 펄스폭을 가지는 펄스를 발생시키는 어드레스 천이검출 수단 ; 상기 어드레스 천이 검출수단의 출력펄스에 응답하여 한쌍의 입출력선을 프리차지 및 등화시키기 위한 프리차지수단 ; 상기 어드레스신호를 디코딩하여 컬럼선택신호를 발생하기 위한 컬럼디코더수단 ; 및 상기 컬럼디코더수단의 컬럼선택신호에 응답하여 상기 한쌍의 입출력선과 선태된 한쌍의 비트선을 연결하기 위한 게이트수단을 구비한 반도체 메모리장치에 있어서, 상기 컬럼디코더수단은 상기 어드레스신호의 상태 천이로부터 상기 입출력선의 프리차지 및 등화동작이 완료된 직후까지의 신호지연특성을 가지는 것을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 컬럼디코더수단은 프리디코더 및 메인디코더를 포함하고 상기 프리디코더가 상기 신호지연특성을 가지는 것을 특징으로 하는 반도체 메모리장치.
  3. 제2항에 있어서, 상기 프리디코더는 상기 어드레스신호의 p비트 어드레스 입력에 대해 그 어드레스 입력의 q가지 조합신호중에서 한가지 조합신호를 발생하기 위한 NAND 게이트 ; 상기 NAND 게이트의 출력을 반전시키기 위한 인버터 ; 상기 인버터의 출력을 상기 q가지 조합신호중 나머지 조합신호들과는 배타적으로 케이트하기 위한 게이트수단 ; 상기 게이트수단의 출력을 버퍼링하기 위한 버퍼수단 ; 상기 한가지 조합신호를 소정시간 지연시키기 위한 지연수단을 포함하는 단위회로를 q개씩 1조로 하여 r(단qr=2p)조 구비하는 것을 특징으로 하는 반도체 메모리장치.
  4. 제3항에 있어서, 상기 지연수단은 상기 NAND 게이트의 출력단과 접지사이에 연결된 캐패시터 ; 상기 캐패시터의 방전시간을 지연시키기 위해 상기 NAND 게이트의 접지단과 접지사이에 연결되는 제1저항소자 ; 및 상기 인버터의 출력상승을 지연시키기 위해 인버터의 공급전압단과 공급전압사이에 연결되는 제2저항소자를 포함하는 것을 특징으로 하는 반도체 메모리장치.
  5. 제3항에 있어서, 상기 지연수단은 상기 제2저항소자의 저항값을 가변하여 지연시간을 조정하는 것을 특징으로 하는 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900013926A 1990-09-04 1990-09-04 반도체 메모리장치 KR930006622B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019900013926A KR930006622B1 (ko) 1990-09-04 1990-09-04 반도체 메모리장치
FR9100318A FR2666436B1 (fr) 1990-09-04 1991-01-14 Memoire a semi-conducteurs a acces rapide
ITMI910107A IT1246232B (it) 1990-09-04 1991-01-18 Dispositivo di memoria a semiconduttore
US07/642,746 US5062082A (en) 1990-09-04 1991-01-18 Semiconductor memory device with delay in address predecoder circuit independent from ATD
DE4101396A DE4101396C2 (de) 1990-09-04 1991-01-18 Halbleiterspeichervorrichtung
JP3019377A JPH04232692A (ja) 1990-09-04 1991-01-19 半導体メモリ装置
GB9101265A GB2247759B (en) 1990-09-04 1991-01-21 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900013926A KR930006622B1 (ko) 1990-09-04 1990-09-04 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR920006976A true KR920006976A (ko) 1992-04-28
KR930006622B1 KR930006622B1 (ko) 1993-07-21

Family

ID=19303213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900013926A KR930006622B1 (ko) 1990-09-04 1990-09-04 반도체 메모리장치

Country Status (7)

Country Link
US (1) US5062082A (ko)
JP (1) JPH04232692A (ko)
KR (1) KR930006622B1 (ko)
DE (1) DE4101396C2 (ko)
FR (1) FR2666436B1 (ko)
GB (1) GB2247759B (ko)
IT (1) IT1246232B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010080651A (ko) * 1999-10-04 2001-08-22 구사마 사부로 반도체 집적회로, 이 반도체 집적회로를 갖는 잉크카트리지, 및, 이 잉크 카트리지를 장착한 잉크젯 기록장치

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2531829B2 (ja) * 1990-05-01 1996-09-04 株式会社東芝 スタティック型メモリ
JPH0474384A (ja) * 1990-07-17 1992-03-09 Toshiba Corp 半導体集積回路装置
JP2623979B2 (ja) * 1991-01-25 1997-06-25 日本電気株式会社 ダイナミック型論理回路
JP2717738B2 (ja) * 1991-06-20 1998-02-25 三菱電機株式会社 半導体記憶装置
IT1252017B (it) * 1991-11-28 1995-05-27 Sgs Thomson Microelectronics Struttura circuitale a registri distribuiti con lettura e scrittura autotemporizzate
US5295104A (en) * 1991-12-17 1994-03-15 Sgs-Thomson Microelectronics, Inc. Integrated circuit with precharged internal data bus
EP0547892B1 (en) * 1991-12-17 1998-10-28 STMicroelectronics, Inc. An integrated circuit with self-biased differential data lines
US5257226A (en) * 1991-12-17 1993-10-26 Sgs-Thomson Microelectronics, Inc. Integrated circuit with self-biased differential data lines
US5274278A (en) * 1991-12-31 1993-12-28 Intel Corporation High-speed tri-level decoder with dual-voltage isolation
JPH05234380A (ja) * 1992-02-21 1993-09-10 Sharp Corp 半導体記憶装置
US5532969A (en) * 1994-10-07 1996-07-02 International Business Machines Corporation Clocking circuit with increasing delay as supply voltage VDD
US5493241A (en) * 1994-11-16 1996-02-20 Cypress Semiconductor, Inc. Memory having a decoder with improved address hold time
US5745431A (en) * 1996-01-05 1998-04-28 International Business Machines Corporation Address transition detector (ATD) for power conservation
US5708613A (en) * 1996-07-22 1998-01-13 International Business Machines Corporation High performance redundancy in an integrated memory system
US6912680B1 (en) 1997-02-11 2005-06-28 Micron Technology, Inc. Memory system with dynamic timing correction
US5946244A (en) * 1997-03-05 1999-08-31 Micron Technology, Inc. Delay-locked loop with binary-coupled capacitor
US6173432B1 (en) * 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
US6101197A (en) 1997-09-18 2000-08-08 Micron Technology, Inc. Method and apparatus for adjusting the timing of signals over fine and coarse ranges
US5940337A (en) * 1997-10-23 1999-08-17 Integrated Silicon Solution, Inc. Method and apparatus for controlling memory address hold time
US6269451B1 (en) 1998-02-27 2001-07-31 Micron Technology, Inc. Method and apparatus for adjusting data timing by delaying clock signal
US6349399B1 (en) 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6374360B1 (en) 1998-12-11 2002-04-16 Micron Technology, Inc. Method and apparatus for bit-to-bit timing correction of a high speed memory bus
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
US6801989B2 (en) 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
JP4338010B2 (ja) * 2002-04-22 2009-09-30 株式会社日立製作所 半導体集積回路装置
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
US7234070B2 (en) 2003-10-27 2007-06-19 Micron Technology, Inc. System and method for using a learning sequence to establish communications on a high-speed nonsynchronous interface in the absence of clock forwarding
JP5563183B2 (ja) * 2007-02-15 2014-07-30 ピーエスフォー ルクスコ エスエイアールエル 半導体メモリ集積回路
US7821866B1 (en) 2007-11-14 2010-10-26 Cypress Semiconductor Corporation Low impedance column multiplexer circuit and method
US10074493B2 (en) * 2016-11-21 2018-09-11 Aeroflex Colorado Springs Inc. Radiation-hardened break before make circuit
CN108257641B (zh) * 2018-04-18 2023-08-11 长鑫存储技术有限公司 用于半导体存储器的存储矩阵及半导体存储器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5963091A (ja) * 1982-09-30 1984-04-10 Fujitsu Ltd スタテイツクメモリ回路
JPS59119591A (ja) * 1982-12-27 1984-07-10 Toshiba Corp 半導体メモリ装置
US4712197A (en) * 1986-01-28 1987-12-08 Motorola, Inc. High speed equalization in a memory
JPS62180607A (ja) * 1986-02-04 1987-08-07 Fujitsu Ltd 半導体集積回路
US4751680A (en) * 1986-03-03 1988-06-14 Motorola, Inc. Bit line equalization in a memory
JPH0612631B2 (ja) * 1986-10-17 1994-02-16 日本電気株式会社 半導体メモリ
JPH0194592A (ja) * 1987-10-06 1989-04-13 Fujitsu Ltd 半導体メモリ
JP2575449B2 (ja) * 1988-02-18 1997-01-22 株式会社東芝 半導体メモリ装置
JPH01251397A (ja) * 1988-03-30 1989-10-06 Toshiba Corp 半導体メモリ装置
JPH0766665B2 (ja) * 1988-03-31 1995-07-19 株式会社東芝 半導体記憶装置
JPH0340293A (ja) * 1989-07-07 1991-02-21 Fujitsu Ltd 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010080651A (ko) * 1999-10-04 2001-08-22 구사마 사부로 반도체 집적회로, 이 반도체 집적회로를 갖는 잉크카트리지, 및, 이 잉크 카트리지를 장착한 잉크젯 기록장치

Also Published As

Publication number Publication date
DE4101396A1 (de) 1992-03-05
FR2666436A1 (fr) 1992-03-06
DE4101396C2 (de) 1995-06-08
ITMI910107A1 (it) 1992-07-18
JPH04232692A (ja) 1992-08-20
GB2247759B (en) 1994-10-12
KR930006622B1 (ko) 1993-07-21
US5062082A (en) 1991-10-29
IT1246232B (it) 1994-11-16
ITMI910107A0 (it) 1991-01-18
GB2247759A (en) 1992-03-11
GB9101265D0 (en) 1991-03-06
FR2666436B1 (fr) 1997-02-07

Similar Documents

Publication Publication Date Title
KR920006976A (ko) 반도체 메모리 장치
US20210134358A1 (en) Sram with burst mode operation
KR100295041B1 (ko) 프리차지제어회로를구비하는반도체장치및프리차지방법
JPH1079199A (ja) センスアンプのレリーズを遅延させるためのクロック遅延回路及び方法
US4656608A (en) Semiconductor memory device
JPH0140437B2 (ko)
JPH0917183A (ja) 半導体記憶装置
JPH09320286A (ja) 半導体記憶装置
US6580653B2 (en) Current saving semiconductor memory and method
KR980011453A (ko) 출력버퍼회로
US7352640B2 (en) High-speed, self-synchronized current sense amplifier
US4931998A (en) Semiconductor memory device which can suppress operation error due to power supply noise
US4131951A (en) High speed complementary MOS memory
KR950005171B1 (ko) 전류 미러 증폭회로 및 그의 구동 방법
US5761134A (en) Data reading circuit
JPH07312092A (ja) ヒステリシスを有するセンス増幅器
JP3447640B2 (ja) 半導体記憶装置
KR920022306A (ko) 메모리장치의 입출력 라인프리차아지 방법
US5648932A (en) Output control circuit for semiconductor memory
JP3160477B2 (ja) 半導体メモリ及びそれに用いられるパルス信号発生回路
JPH06349276A (ja) 半導体記憶装置
KR970049568A (ko) 순차엑세스를 위한 메모리장치
US5689454A (en) Circuitry and methodology for pulse capture
KR100481826B1 (ko) 반도체메모리장치의비트라인디스챠아지회로
JPH0955087A (ja) 半導体メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 18

EXPY Expiration of term