FR2666436A1 - Memoire a semi-conducteurs a acces rapide. - Google Patents
Memoire a semi-conducteurs a acces rapide. Download PDFInfo
- Publication number
- FR2666436A1 FR2666436A1 FR9100318A FR9100318A FR2666436A1 FR 2666436 A1 FR2666436 A1 FR 2666436A1 FR 9100318 A FR9100318 A FR 9100318A FR 9100318 A FR9100318 A FR 9100318A FR 2666436 A1 FR2666436 A1 FR 2666436A1
- Authority
- FR
- France
- Prior art keywords
- address
- output
- column
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
Le dispositif comprend un moyen de détection de transition d'adresse (40) pour produire une impulsion de largeur prédéterminée, un moyen pour précharger et égaliser une paire de lignes d'entrée et de sortie E/S. Un moyen de décodeur de colonne (60) présente des caractéristiques de retard de signal permettant de retarder les signaux de la transition d'état du signal d'adresse à la fin de la précharge et de l'égalisation des lignes d'E/S. On peut ainsi obtenir un temps d'accès à l'adresse de colonne très rapide en concevant le décodeur de colonne de façon qu'il soit indépendant de l'impulsion de détection de transition d'adresse ce qui permet une conception facile des circuits et une réduction du coût grâce à la suppression du câblage reliant le circuit de détection de transition d'adresse au décodeur de colonne.
Description
MEMOIRE A SEMI-CONDUCTEURS A ACCES RAPIDE
La présente invention se rapporte à un dispositif mémoire à semiconducteur et, particulièrement, un dispositif apte à effectuer une opération d'accès très rapide à la mémoire. Parallèlement à la tendance vers une densité croissante et une vitesse croissante des dispositifs à semi-conducteur, un certain nombre de mesures ont été proposées pour permettre de s'adapter à l'allongement du temps d'accès dû à l'accroissement de la capacité Dans un circuit tampon et décodeur d'adresse par exemple le nombre de portes qui doivent être commandées et la capacité parasite augmentent avec l'accroissement de la capacité et avec l'augmentation du nombre de réseaux divisés de la mémoire C'est ainsi que l'on parvient à un accès très rapide au décodeur à partir du tampon d'adresse en utilisant un circuit prédécodeur d'adresse et en supprimant la capacité parasite Le circuit prédécodeur d'adresse assure une performance de grande vitesse par l'utilisation de signaux provenant du prédécodeur vers l'entrée du
décodeur et par la diminution de la capacité d'entrée.
Dans un dispositif mémoire à semi-conducteur classique utilisant le circuit prédécodeur, une impulsion de détection de transition d'adresse (ATD) est appliquée à un circuit de précharge de ligne E/S afin de précharger les lignes d'entrée et de sortie pendant la durée de l'impulsion de détection de transition d'adresse et de positionner le prédécodeur pour une validation sur la fin de l'impulsion de détection de transition d'adresse du fait qu'il est nécessaire qu'une paire de lignes d'entrée et de sortie soit pleinement préchargée et égalisée avant le transfert d'une paire de données à la paire de lignes d'entrée et de sortie pour effectuer un transfert rapide et
précis d'une paire de données ne comportant aucune erreurs.
Le prédécodeur est validé simultanément à la fin de l'impulsion de détection de transition d'adresse afin de combiner les sorties du tampon d'adresse, les sorties combinées étant ensuite combinées par un décodeur principal de sorte qu'une porte d'entrée et de sortie est
sélectionnée pour effectuer la transmission de données.
L'impulsion de détection de transition d'adresse est envoyée au circuit de précharge des lignes d'entrée et de sortie, puis y est préchargée, avant la fin de l'impulsion de détection de transition d'adresse, le prédécodeur attendant ensuite la fin de celle-ci Le prédécodeur est ensuite validé pour combiner la sortie de l'amplificateur d'adresse puis la porte d'entrée et de sortie est
sélectionnée par le décodeur principal.
Il en résulte que le temps d'accès global de l'adresse de colonne est représenté par la somme du temps de maintien de l'impulsion de détection de transition d'adresse et des temps de décodage du prédécodeur ainsi que du décodeur principal C'est ainsi que le temps d'accès de l'adresse de colonne est retardé d'un temps égal au temps de maintien de l'impulsion de détection de transition d'adresse Un rétrécissement de la largeur de l'impulsion de détection de transition d'adresse pourrait servir à réduire le temps d'accès de l'adresse de colonne mais ceci est difficile à réaliser dans la pratique En d'autres termes, le circuit de détection de transition d'adresse est utilisé comme moyen pour détecter le front du signal d'adresse, celui-ci produisant l'impulsion dont la largeur est retardée par la mise en OU exclusif du signal d'adresse d'origine ainsi que du signal d'adresse retardé, ce qui rend difficile de rétrécir la largeur de l'impulsion en-dessous de 10 ns en tenant compte des contraintes du
circuit.
C'est par suite un but de la présente invention de créer un dispositif mémoire à semi-conducteur très rapide apte à diminuer le temps d'accès de l'adresse de colonne en utilisant un décodeur de colonne présentant des caractéristiques de retard prédéterminées indépendantes d'une impulsion de détection de transition d'adresse permettant de résoudre les problèmes décrits précédemment
associés aux techniques classiques.
C'est un autre but de la présente invention de créer un dispositif mémoire à semi-conducteur dont le circuit est de conception facile et dont il est possible de réduire le coût de fabrication en supprimant le câblage reliant le circuit de détection de transition d'adresse au
décodeur de colonne.
Pour atteindre ces buts et divers autres, le dispositif mémoire à semiconducteur conforme à la présente invention comprend: un moyen de détection de transition d'adresse servant à détecter la transition d'état des signaux d'adresse et à produire une impulsion d'une largeur prédéterminée, un moyen de précharge servant à précharger et à égaliser une paire de lignes d'entrée et de sortie en réponse à l'impulsion de sortie provenant du moyen de détection de transition d'adresse, un moyen de décodeur de colonne servant à décoder les signaux d'adresse et à produire un signal de sélection de colonne et un moyen de porte servant à relier la paire sélectionnée de lignes d'entrée et de sortie à une paire de lignes de bit en réponse au signal de sélection de colonne provenant du moyen de décodeur de colonne, dans lequel le moyen de décodeur de colonne présente des caractéristiques de retard de signal permettant de retarder les signaux de la transition d'état des signaux d'adresse à la fin de la précharge et de l'égalisation des lignes d'entrée et de sortie. Ceci permet d'effectuer le décodage indépendamment de l'impulsion de détection de transition d'adresse en dotant le moyen de décodeur de colonne de caractéristiques de retard de signal prédéterminées de sorte que le dispositif mémoire à semi- conducteur de la présente invention a pour avantages que le temps d'accès de l'adresse de colonne peut être raccourci et que le câblage entre le circuit de détection de transition d'adresse et le
moyen de décodeur de colonne peut être supprimé.
Les caractéristiques et avantages de l'invention
ressortiront d'ailleurs de la description qui va suivre à
titre d'exemple en référence aux dessins annexés, sur lesquels: la fig 1 est un schéma de circuit d'un circuit d'adresse de colonne d'un dispositif mémoire à
semi-conducteur classique.
la fig 2 est un chronogramme servant à expliquer
le fonctionnement du dispositif représenté à la fig 1.
la fig 3 est un schéma de circuit d'un circuit d'adresse de colonne d'un dispositif mémoire à
semi-conducteur conforme à la présente invention.
la fig 4 est un chronogramme servant à expliquer
le fonctionnement du circuit représenté à la fig 3.
la fig 5 est un schéma de circuit détaillé d'un circuit unitaire de prédécodeur représenté à la fig 3, et la fig 6 est un chronogramme servant à expliquer
le fonctionnement du circuit représenté à la fig 5.
Un circuit d'adresse de colonne de dispositif mémoire à semi-conducteur classique sera décrit en détail par référence aux fig 1 et 2 pour une meilleure
compréhension de la présente invention.
A la fig 1, un dispositif à semi-conducteur classique tel que par exemple un dispositif de mémoire vive dynamique, comprend une pluralité de réseaux de cellules mémoire 10 Chaque réseau de cellules mémoire 10 comporte une pluralité de cellules mémoire CE et au moins un amplificateur de détection SA disposé entre une paire de lignes de bit B/L et L La paire de lignes de bit B/L et B/L est reliée à une paire de lignes d'entrée et de sortie E/S et E/S par l'intermédiaire d'un moyen de portes d'entrée et de sortie 20 Ainsi lorsqu'une ligne de mot non représentée est sélectionnée par un signal d'adresse de ligne et si le moyen de portes d'entrée et de sortie 20 est sélectionné par un signal d'adresse de colonne, une cellule mémoire CE est sélectionnée pour permettre l'écriture de données dans la cellule mémoire ou l'extraction de données de celle-ci par l'intermédiaire de la paire de lignes d'entrée et de sortie E/S et E/S Du fait que la paire de lignes d'entrée et de sortie E/S et E/S opère comme bus de données commun à toutes les cellules mémoire du réseau de cellules mémoire, l'accroissement de la densité conduit à l'accroissement de la capacité de charge, ce qui réduit la vitesse de fonctionnement du dispositif Les lignes d'entrée et de sortie E/S et E/S sont de ce fait pourvues d'un moyen de précharge 30 destiné à précharger les lignes d'entrée et de sortie avant l'activation du moyen de portes d'entrée et de sortie 20 et à égaliser le niveau de tension
entre la paire de lignes d'entrée et de sortie E/S et E/S.
Le moyen de précharge 30 est constitué d'une paire de transistors NMOS M 3 et M 4 afin de délivrer une tension d'alimentation Vcc à chacune les lignes d'entrée et de sortie E/S et E/S et d'un transistor NMOS M 5 assurant l'interconnexion de la paire de lignes d'entrée et de sortie E/S et E/S Les trois transistors NMOS M 3, M 4 et M 5 sont commandés par une impulsion de détection de transition d'adresse ATS délivrée par un circuit de détection de transition d'adresse 40 Des signaux d'adresse de colonne C Al à CA 9 provenant des entrées d'adresse XAO à XA 9 sont mémorisés temporairement dans le moyen tampon d'adresse par un signal de sélection d'adresse de colonne CAS A cet instant le circuit de détection de transition d'adresse 40 détecte la transition d'état des signaux d'adresse de colonne puis produit l'impulsion de détection de transition d'adresse ATS ayant une largeur prédéterminée Le dispositif mémoire à semi-conducteur classique comprend un moyen de décodeur de colonne 60 auquel les signaux d'adresse de colonne sont délivrés par le moyen tampon d'adresse 50 afin de sélectionner le moyen de portes d'entrée et de sortie 20 Le moyen de décodeur de colonne comporte en général un ensemble de circuits CMOS à synchronisation interne et est ainsi constitué d'un groupe de prédécodeurs 61 et d'un groupe de décodeurs principaux 62 pour favoriser un accès rapide en diminuant le nombre d'éléments et en abaissant la charge des portes exerçant une influence sur les lignes d'adresse Le groupe de prédécodeurs 61 comprend quatre ensembles de prédécodeurs 61 A à 61 D comportant respectivement quatre entrées de signaux à deux bits (C Al, CA 2), (CA 3, CA 4), (CA 5, CA 6) et (CA 7, CA 8) sélectionnées parmi des entrées d'adresse de colonne à huit bits C Al à CA 8 et un prédécodeur 61 E
comportant une entrée d'adresse de colonne à 1 bit CA 9.
Chacun des prédécodeurs 61 A à 61 D comporte respectivement quatre circuits unitaires, et le prédécodeur 61 E en comporte deux Le groupe de décodeurs principaux 62 comprend cinq décodeurs principaux 62 A à 62 E correspondant respectivement aux prédécodeurs 61 A à 61 E dont ils décodent
les sorties.
Un circuit unitaire Al du prédécodeur 61 A comprend deux inverseurs INT 1 et INT 2 pour inverser respectivement une paire d'entrées d'adresse de colonne CAI et CA 2, une porte NON ET NA 1 servant à combiner les sorties des inverseurs INT 1 et INT 2, un inverseur INT 3 servant à inverser la sortie de la porte NON ET NA 1, une porte NON ET NA 2 et une porte NON OU NR 1 comportant respectivement trois entrées pour former un moyen de porte permettant de filtrer de manière exclusive les sorties de l'inverseur INT 3 et des trois autres signaux combinatoires (C Al, CA 2), (C Al, CA 2) et (CA 1, CA 2) et d'invalider le prédécodeur pendant la durée du temps de maintien de l'impulsion de détection de transition d'adresse ainsi que deux inverseurs INT 4 et INT 5 destinés à former un moyen d'amplificateur produisant une sortie de prédécodeur (DCA 1, 2) en amplifiant la sortie de
la porte NON ET NA 2.
La composition des autres circuits unitaires A 2, A 3 et A 4 est similaire à celle du circuit unitaire Ai excepté qu'il est possible de supprimer l'un des inverseurs INT 1 et INT 2, ou les deux, afin d'envoyer l'adresse de colonne CA 2 au circuit unitaire A 2, l'adresse de colonne C Al au circuit unitaire A 3 et l'adresse de colonne C Al et
CA 2 au circuit unitaire A 4 sans qu'il soit inversé.
Les sorties des circuits unitaires de chaque ensemble formé de la manière décrite sont délivrés à chacun des décodeurs principaux 62 A à 62 E Le décodeur principal 62 A est constitué de quatre portes NON OU comportant deux entrées et d'une porte NON ET NA 3 comportant quatre entrées pour filtrer de manière exclusive quatre signaux de prédécodage (DO Al 2), (DCAT 2), (DC Al 2) et (DCA 1 2) par rapport aux autres ensembles DCA( 3,4), DCA( 5,6), DCA( 7,8) et DCA( 9) Les sorties CSLO à CSL 3 de chaque porte NON OU NR 2 à NR 5 sont respectivement délivrées au moyen de portes d'entrée et de sortie correspondantes Ceci signifie que le signal de décodage principal CSLO est délivré au moyen de portes d'entrée et de sortie 20 et rend
conducteurs les deux transistors NMOS Ml et M 2.
On peut de cette manière former un maximum de 512 décodeurs pour les entrées d'adresse de colonne à 9 bits
C Al à CA 9.
Le fonctionnement de l'adressage de colonne du dispositif représenté à la fig 1 sera maintenant expliqué en référence à la fig 2, sur laquelle le signal d'adresse XA est mémorisé temporairement dans le moyen tampon d'adresse 50 sur le front arrière du signal de sélection d'adresse de colonne CAS Le circuit de détection de transition d'adresse 40 détecte la transition d'état du signal d'adresse de colonne mémorisé temporairement dans le moyen tampon d'adresse 50 et produit ensuite l'impulsion de détection de transition d'adresse ATS d'une largeur prédéterminée W L'impulsion de détection de transition d'adresse ATS est délivrée au moyen de précharge 30 et l'impulsion de détection de transition d'adresse inversée ATS est délivrée au prédécodeur 61 Trois transistors M 3 à M 5 du moyen de précharge 30 sont rendus conducteurs sur le front avant de l'impulsion de détection de transition d'adresse ATS et la tension d'alimentation Vcc est appliquée successivement à la paire de lignes d'entrée et de sortie E/S et E/S qui doivent être préchargées La paire de lignes d'entrée et de sortie E/S et E/S sont en outre égalisées par le transistor M 5 au niveau de tension de Vcc-VT o le symbole VT représente la tension de seuil du transistor NMOS Le signal d'adresse de colonne CA est par ailleurs maintenu à l'état invalidé par l'impulsion de détection de transition d'adresse inversée agi appliquée à la porte NON ET NA 2 du prédécodeur 61 A et est validée sur le front avant de l'impulsion de détection de transition d'adresse inversée XTS pour produire le signal de prédécodage DCA Le décodeur principal 62 A délivre ensuite le signal de sélection de colonne CSL au moyen de portes d'entrée et de sortie 20 Celui-ci est rendu conducteur par le signal de sélection de colonne CSL C'est ainsi que les données " O " et " 1 " sont transférées sur la paire de lignes
d'entrée et de sortie E/S et E/S.
Comme décrit précédemment, dans le fonctionnement de l'adressage de colonne du dispositif mémoire à semi-conducteur classique, le moyen de décodeur de colonne est maintenu à l'état invalidé pendant la durée du temps de maintien de l'impulsion de détection de transition d'adresse et est validé pour effectuer l'opération de décodage de colonne immédiatement après la fin de l'impulsion de détection de transition d'adresse Le temps d'accès de colonne est ainsi retardé pendant la durée du temps de maintien de l'impulsion de détection de transition d'adresse affectant ainsi défavorablement l'accès à haute
vitesse.
On décrira maintenant un dispositif mémoire à semi-conducteur en conformité avec la présente invention
par référence aux fig 3 à 6.
Le dispositif de la présente invention représenté à la fig 3 est pourvu d'un moyen de retard qui s'ajoute au circuit unitaire du groupe prédécodeur 61 est empêche que des impulsions de détection de transition d'adresse inversées soient délivrées D'autres caractéristiques étant similaires à celles du dispositif représenté à la fig 1
les mêmes numéros de référence seront utilisés ci-après.
Comme représenté à la fig 3, le dispositif en conformité avec la présente invention comprend un condensateur C connecté entre une borne de sortie d'une porte NON ET N Al et une masse et qui permet de doter les circuits unitaires d'un prédécodeur de caractéristiques de retard prédéterminées, et un moyen de retard Le moyen de retard comprend une première résistance Rl connectée entre une borne de masse de la porte NON ET N Al et la masse ce qui permet d'allonger le temps de décharge du condensateur C et une seconde résistance R 2 qui est connectée entre une borne d'alimentation de l'inverseur INT 3 et une source d'alimentation ce qui permet de retarder la montée de la sortie de l'inverseur INT 3 Ceci empêche en outre l'impulsion de détection de transition d'adresse ATS d'être
délivrée à la porte NON ET NA 2 des circuits unitaires.
Le fonctionnement de l'adressage de colonne du mode de réalisation cidessus sera décrit en détail par
référence à la fig 4.
Une entrée d'adresse XA est mémorisée temporairement dans un moyen tampon d'adresse 50 sur le front arrière d'un signal de sélection d'adresse de colonne CAS Un circuit de détection de transition d'adresse 40 détecte en outre la transition d'état du signal d'adresse de colonne CA mémorisé temporairement dans le moyen tampon d'adresse 50 puis produit l'impulsion de détection de transition d'adresse ATS Au moment o les transistors M 3 à M 5 d'un moyen de précharge 30 sont rendus conducteurs sur le front avant de l'impulsion de détection de transition d'adresse ATS, une tension d'alimentation Vcc est appliquée à une paire de lignes d'entrée et de sortie E/S et E/S qui doivent être préchargées et sont égalisées au niveau de tension de Vcc-Vt Le signal d'adresse de colonne CA est ensuite appliqué à un prédécodeur 61 A pour être prédécodé à la montée de l'impulsion de détection de transition d'adresse ATS, un signal de prédécodage DCA retardé d'un temps prédéterminé par le moyen de retard étant délivré à un décodeur principal 62 A, un signal de sélection de colonne CSL étant enfin produit par le décodeur principal 62 A pour rendre conducteur le moyen de portes d'entrée et de sortie 20 Les caractéristiques de retard du prédécodeur 61 sont établies pour rendre conducteur le moyen de portes d'entrée et de sortie 20 immédiatement à la fin de la précharge et de l'égalisation des lignes d'entrée et de sortie E/S et E/S par l'impulsion de détection de transition d'adresse ATS Ainsi, lorsque le moyen de portes d'entrée et de sortie 20 est rendu conducteur lors de la délivrance de l'impulsion de détection de transition d'adresse au moyen de précharge 30, la capacité de charge des lignes d'entrée et de sortie est modifiée, les données recherchées étant transférées successivement sur les lignes d'entrée et de sortie E/S et E/S sur le front arrière de
l'impulsion de détection de transition d'adresse ATS.
Conformément à la présente invention, le fonctionnement du décodage de colonne est indépendant de l'impulsion de détection de transition d'adresse ATS ce qui permet que celui-ci se produise en même temps que la précharge et l'égalisation des lignes d'entrée et de sortie grâce à un ajustement approprié des caractéristiques de retard du prédécodeur, le temps d'accès aux colonnes pouvant ainsi être considérablement raccourci jusqu'à 10 ns
par exemple.
Les caractéristiques de retard du signal du prédécodeur seront décrites en détail par référence aux
fig 5 et 6.
Le condensateur C est chargé à la tension d'alimentation Vcc par des transistors M 6 et M 7 branchés à la tension d'alimentation avant que les deux signaux d'adresse de colonne C Al et CA 2 appliqués à la porte NON ET
à deux entrées N Al du prédécodeur passent à l'état haut.
Lorsque les deux signaux d'adresse de colonne CAI et CA 2 se trouvent à l'état haut, les transistors M 6 et M 7 branchés à la tension d'alimentation sont bloqués, de sorte que la charge stockée dans le condensateur C se décharge à travers les transistors de décharge M 8 et M 9 et à travers la première résistance Rl sur une masse Vss Ici, la constante de temps de décharge est fonction de la valeur du il condensateur C et de la résistance Ri en ignorant la résistance de conduction des transistors de décharge M 8 et M 9 Le niveau de tension d'un noeud Ni diminue ainsi progressivement en fonction de la constante de temps de décharge Un inverseur INT 3 qui reçoit le signal de tension du noeud Ni est relié à la tension d'alimentation Vcc à travers la seconde résistance R 2, de sorte que la sortie de l'inverseur INT 3, c'est-à-dire le niveau de tension VN 2 d'un noeud N 2 est progressivement amené à l'état haut à la
transition à l'état bas de la tension de noeud VN 1.
La tension de noeud VN 3 du noeud de sortie N 3 de la porte NON ET NA 2 représentée par une forme d'onde en ligne pleine est en outre retardée pendant une durée prédéterminée inférieure à celle représentée par la ligne en pointillé que l'on peut voir à la fig 6 Un signal de prédécodage DC Al * 2 présente un temps de retard td 2 plus long que le temps de retard td 1 classique Le temps de retard td 2 peut être optimalisé en ajustant la valeur de la
résistance de la seconde résistance R 2.
Conformément à la présente invention, la durée totale du temps de décodage du moyen de décodeur de colonne est établie pour rendre conducteur le moyen de portes d'entrée et de sortie immédiatement à la fin de la précharge et de l'égalisation des lignes d'entrée et de sortie en retardant le temps de prédécodage d'une durée prédéterminée à l'aide du condensateur C et des résistances Ri et R 2 de sorte que la sélection d'adresse de colonne peut être effectuée indépendamment de l'impulsion de détection de transition d'adresse C'est ainsi que la porte NON ET NA 2 des circuits unitaires du prédécodeur peut être constituée d'une porte à 2 entrées au lieu d'une porte à 3 entrées comme c'était le cas précédemment Il en résulte que le nombre de transistors peut être divisé par deux pour chaque porte et que le câblage de l'impulsion de détection de transition d'adresse inversée entre le circuit de détection de transition d'adresse et le prédécodeur peut être supprimé Ceci rend possible une conception simplifiée des circuits, de réduire le coût de fabrication et de raccourcir le temps d'accès à la colonne recherchée, ce qui
permet un accès très rapide.
Bien que l'invention ait été représentée et décrite à l'aide d'un mode de réalisation particulier dans lequel un moyen de retard est utilisé pour le prédécodeur, il convient de noter que de nombreux changements et modifications apparaîtront comme évidents aux spécialistes de la technique sans sortir de l'esprit et de la portée véritables de l'invention telle que définie dans les
revendications annexées.
Claims (4)
1 Dispositif mémoire à semi-conducteur comprenant: un moyen de détection de transition d'adresse ( 40) servant à détecter la transition d'état des signaux d'adresse et à produire une impulsion d'une largeur prédéterminée; un moyen de précharge ( 30) servant à précharger et à égaliser une paire de lignes d'entrée et de sortie E/S, MS en réponse à l'impulsion de sortie provenant dudit moyen de détection de transition d'adresse ( 40); un moyen de décodeur de colonne ( 60) servant à décoder lesdits signaux d'adresse et à produire un signal de sélection de colonne, ledit moyen de décodeur de colonne ( 60) présentant des caractéristiques de retard de signal permettant que ledit moyen de décodeur de colonne ( 60) commence à décoder les signaux d'adresse d'entrée à la transition d'état desdits signaux d'adresse et délivre ledit signal de sélection de colonne immédiatement à la fin de la précharge et de l'égalisation de ladite paire de lignes d'entrée et de sortie E/S, v, et un moyen de porte ( 20) servant à relier ladite paire de lignes d'entrée et de sortie E/S, E/S à une paire sélectionnée de lignes de bit B/L, B/L en réponse audit signal de sélection de colonne provenant dudit moyen de décodeur de colonne ( 60), caractérisé en ce que ledit moyen de décodeur de colonne ( 60) présente des caractéristiques de retard de signal dans lesquelles la sortie dudit signal de sélection de colonne est retardée pendant la durée séparant la transition d'état desdits signaux d'adresse et la fin précise de la précharge et de l'égalisation desdites lignes
d'entrée et de sortie E/S, E/S.
2 Dispositif mémoire à semi-conducteur selon la revendication 1, caractérisé en ce que ledit moyen de décodeur de colonne comporte un groupe de prédécodeurs et un groupe de décodeurs principaux et en ce que ledit groupe de prédécodeurs présente lesdites caractéristiques de
retard de signal.
3 Dispositif mémoire à semi-conducteur selon la revendication 2, caractérisé en ce que chaque prédécodeur dudit groupe de prédécodeurs comprend: une porte NON ET servant à produire un signal de combinaison à partir de q ensembles de signaux de combinaison destinés aux entrées d'adresse à p-bits desdits signaux d'adresse; un inverseur servant à inverser les sorties desdites portes NON ET; un moyen de porte servant à filtrer exclusivement la sortie dudit inverseur à partir des signaux de combinaison restants parmi lesdits q ensembles de signaux de combinaison; un moyen d'amplificateur servant à amplifier la sortie dudit moyen de porte, et r ensembles de circuits unitaires, chaque ensemble desdits circuits unitaires étant constitué de q circuits unitaires et chacun desdits circuits unitaires comprenant un moyen de retard servant à retarder ledit signal de combinaison filtré pendant une durée prédéterminée dans lequel q r= 2 p.
4 Dispositif mémoire à semiconducteur selon la revendication 3, caractérisé en ce que ledit moyen de retard comprend: un condensateur connecté entre la borne de sortie de ladite porte NON ET et la masse; une première résistance connectée entre la borne de masse de ladite porte NON ET et une masse afin d'allonger le temps de décharge dudit condensateur, et une seconde résistance connectée entre la borne de tension d'alimentation dudit inverseur et une source d'alimentation pour retarder la montée de la sortie dudit
inverseur.
Dispositif mémoire à semi-conducteur selon la revendication 3, caractérisé en ce que ledit moyen de retard ajuste le temps de retard en faisant varier la
valeur de résistance de ladite seconde résistance.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900013926A KR930006622B1 (ko) | 1990-09-04 | 1990-09-04 | 반도체 메모리장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2666436A1 true FR2666436A1 (fr) | 1992-03-06 |
| FR2666436B1 FR2666436B1 (fr) | 1997-02-07 |
Family
ID=19303213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9100318A Expired - Lifetime FR2666436B1 (fr) | 1990-09-04 | 1991-01-14 | Memoire a semi-conducteurs a acces rapide |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5062082A (fr) |
| JP (1) | JPH04232692A (fr) |
| KR (1) | KR930006622B1 (fr) |
| DE (1) | DE4101396C2 (fr) |
| FR (1) | FR2666436B1 (fr) |
| GB (1) | GB2247759B (fr) |
| IT (1) | IT1246232B (fr) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2531829B2 (ja) * | 1990-05-01 | 1996-09-04 | 株式会社東芝 | スタティック型メモリ |
| JPH0474384A (ja) * | 1990-07-17 | 1992-03-09 | Toshiba Corp | 半導体集積回路装置 |
| JP2623979B2 (ja) * | 1991-01-25 | 1997-06-25 | 日本電気株式会社 | ダイナミック型論理回路 |
| JP2717738B2 (ja) * | 1991-06-20 | 1998-02-25 | 三菱電機株式会社 | 半導体記憶装置 |
| IT1252017B (it) * | 1991-11-28 | 1995-05-27 | Sgs Thomson Microelectronics | Struttura circuitale a registri distribuiti con lettura e scrittura autotemporizzate |
| US5257226A (en) * | 1991-12-17 | 1993-10-26 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit with self-biased differential data lines |
| DE69227436T2 (de) * | 1991-12-17 | 1999-04-15 | Sgs-Thomson Microelectronics, Inc., Carrollton, Tex. | Integrierte Schaltung mit gegenseitig gesteuerten differenzialen Datenleitungen |
| US5295104A (en) * | 1991-12-17 | 1994-03-15 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit with precharged internal data bus |
| US5274278A (en) * | 1991-12-31 | 1993-12-28 | Intel Corporation | High-speed tri-level decoder with dual-voltage isolation |
| JPH05234380A (ja) * | 1992-02-21 | 1993-09-10 | Sharp Corp | 半導体記憶装置 |
| US5532969A (en) * | 1994-10-07 | 1996-07-02 | International Business Machines Corporation | Clocking circuit with increasing delay as supply voltage VDD |
| US5493241A (en) * | 1994-11-16 | 1996-02-20 | Cypress Semiconductor, Inc. | Memory having a decoder with improved address hold time |
| US5745431A (en) * | 1996-01-05 | 1998-04-28 | International Business Machines Corporation | Address transition detector (ATD) for power conservation |
| US5708613A (en) * | 1996-07-22 | 1998-01-13 | International Business Machines Corporation | High performance redundancy in an integrated memory system |
| US6912680B1 (en) | 1997-02-11 | 2005-06-28 | Micron Technology, Inc. | Memory system with dynamic timing correction |
| US5946244A (en) * | 1997-03-05 | 1999-08-31 | Micron Technology, Inc. | Delay-locked loop with binary-coupled capacitor |
| US6173432B1 (en) | 1997-06-20 | 2001-01-09 | Micron Technology, Inc. | Method and apparatus for generating a sequence of clock signals |
| US6101197A (en) | 1997-09-18 | 2000-08-08 | Micron Technology, Inc. | Method and apparatus for adjusting the timing of signals over fine and coarse ranges |
| US5940337A (en) * | 1997-10-23 | 1999-08-17 | Integrated Silicon Solution, Inc. | Method and apparatus for controlling memory address hold time |
| US6269451B1 (en) | 1998-02-27 | 2001-07-31 | Micron Technology, Inc. | Method and apparatus for adjusting data timing by delaying clock signal |
| US6349399B1 (en) | 1998-09-03 | 2002-02-19 | Micron Technology, Inc. | Method and apparatus for generating expect data from a captured bit pattern, and memory device using same |
| US6374360B1 (en) | 1998-12-11 | 2002-04-16 | Micron Technology, Inc. | Method and apparatus for bit-to-bit timing correction of a high speed memory bus |
| US6470060B1 (en) | 1999-03-01 | 2002-10-22 | Micron Technology, Inc. | Method and apparatus for generating a phase dependent control signal |
| KR20010080651A (ko) * | 1999-10-04 | 2001-08-22 | 구사마 사부로 | 반도체 집적회로, 이 반도체 집적회로를 갖는 잉크카트리지, 및, 이 잉크 카트리지를 장착한 잉크젯 기록장치 |
| US6801989B2 (en) | 2001-06-28 | 2004-10-05 | Micron Technology, Inc. | Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same |
| JP4338010B2 (ja) * | 2002-04-22 | 2009-09-30 | 株式会社日立製作所 | 半導体集積回路装置 |
| US7168027B2 (en) | 2003-06-12 | 2007-01-23 | Micron Technology, Inc. | Dynamic synchronization of data capture on an optical or other high speed communications link |
| US7234070B2 (en) | 2003-10-27 | 2007-06-19 | Micron Technology, Inc. | System and method for using a learning sequence to establish communications on a high-speed nonsynchronous interface in the absence of clock forwarding |
| JP5563183B2 (ja) | 2007-02-15 | 2014-07-30 | ピーエスフォー ルクスコ エスエイアールエル | 半導体メモリ集積回路 |
| US7821866B1 (en) | 2007-11-14 | 2010-10-26 | Cypress Semiconductor Corporation | Low impedance column multiplexer circuit and method |
| US10074493B2 (en) * | 2016-11-21 | 2018-09-11 | Aeroflex Colorado Springs Inc. | Radiation-hardened break before make circuit |
| CN108257641B (zh) * | 2018-04-18 | 2023-08-11 | 长鑫存储技术有限公司 | 用于半导体存储器的存储矩阵及半导体存储器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0107415A2 (fr) * | 1982-09-30 | 1984-05-02 | Fujitsu Limited | Circuit de mémoire statique |
| EP0329177A2 (fr) * | 1988-02-18 | 1989-08-23 | Kabushiki Kaisha Toshiba | Dispositif de mémoire à semi-conducteurs pouvant supprimer une faute d'opération due à un bruit d'alimentation |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59119591A (ja) * | 1982-12-27 | 1984-07-10 | Toshiba Corp | 半導体メモリ装置 |
| US4712197A (en) * | 1986-01-28 | 1987-12-08 | Motorola, Inc. | High speed equalization in a memory |
| JPS62180607A (ja) * | 1986-02-04 | 1987-08-07 | Fujitsu Ltd | 半導体集積回路 |
| US4751680A (en) * | 1986-03-03 | 1988-06-14 | Motorola, Inc. | Bit line equalization in a memory |
| JPH0612631B2 (ja) * | 1986-10-17 | 1994-02-16 | 日本電気株式会社 | 半導体メモリ |
| JPH0194592A (ja) * | 1987-10-06 | 1989-04-13 | Fujitsu Ltd | 半導体メモリ |
| JPH01251397A (ja) * | 1988-03-30 | 1989-10-06 | Toshiba Corp | 半導体メモリ装置 |
| JPH0766665B2 (ja) * | 1988-03-31 | 1995-07-19 | 株式会社東芝 | 半導体記憶装置 |
| JPH0340293A (ja) * | 1989-07-07 | 1991-02-21 | Fujitsu Ltd | 半導体記憶装置 |
-
1990
- 1990-09-04 KR KR1019900013926A patent/KR930006622B1/ko not_active IP Right Cessation
-
1991
- 1991-01-14 FR FR9100318A patent/FR2666436B1/fr not_active Expired - Lifetime
- 1991-01-18 IT ITMI910107A patent/IT1246232B/it active IP Right Grant
- 1991-01-18 US US07/642,746 patent/US5062082A/en not_active Expired - Lifetime
- 1991-01-18 DE DE4101396A patent/DE4101396C2/de not_active Expired - Lifetime
- 1991-01-19 JP JP3019377A patent/JPH04232692A/ja active Pending
- 1991-01-21 GB GB9101265A patent/GB2247759B/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0107415A2 (fr) * | 1982-09-30 | 1984-05-02 | Fujitsu Limited | Circuit de mémoire statique |
| EP0329177A2 (fr) * | 1988-02-18 | 1989-08-23 | Kabushiki Kaisha Toshiba | Dispositif de mémoire à semi-conducteurs pouvant supprimer une faute d'opération due à un bruit d'alimentation |
Non-Patent Citations (1)
| Title |
|---|
| ELECTRONICS. vol. 56, no. 22, 3 Novembre 1983, NEW YORK US pages 142 - 144 BARNES ET AL. 'Address-transition detection speeds up byte-wide static RAMs' * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04232692A (ja) | 1992-08-20 |
| KR930006622B1 (ko) | 1993-07-21 |
| ITMI910107A1 (it) | 1992-07-18 |
| KR920006976A (ko) | 1992-04-28 |
| IT1246232B (it) | 1994-11-16 |
| GB2247759A (en) | 1992-03-11 |
| DE4101396A1 (de) | 1992-03-05 |
| FR2666436B1 (fr) | 1997-02-07 |
| ITMI910107A0 (it) | 1991-01-18 |
| DE4101396C2 (de) | 1995-06-08 |
| US5062082A (en) | 1991-10-29 |
| GB9101265D0 (en) | 1991-03-06 |
| GB2247759B (en) | 1994-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2666436A1 (fr) | Memoire a semi-conducteurs a acces rapide. | |
| FR2523356A1 (fr) | Memoire dynamique mos a acces direct | |
| FR2716999A1 (fr) | Dispositif de mémoire synchrome à semi-conducteur ayant une fonction de précharge automatique. | |
| EP0306392B1 (fr) | Circuit de détection de transitions d'adresses | |
| FR2718245A1 (fr) | Circuit intégré à semi-conducteurs avec circuit de contrainte, et procédé pour appliquer une tension de contrainte à ce circuit. | |
| FR2623321A1 (fr) | Memoire vive statique comportant une fonction de remise a zero instantanee | |
| FR2687488A1 (fr) | Dispositif pour memoire a semi-conducteurs avec un circuit de generation d'un signal d'horloge pour des lignes de bit separees. | |
| EP1727147A1 (fr) | Amplificateur de lecture pour mémoire dynamique | |
| FR2676578A1 (fr) | Dispositif de memoire a semiconducteurs capable d'executer des operations de regeneration non periodiques. | |
| FR2578085A1 (fr) | Dispositif de memoire a semiconducteur | |
| FR2680025A1 (fr) | Circuit de transmission de donnees comportant une ligne d'entree/sortie commune. | |
| EP0262013A1 (fr) | Amplificateur de lecture | |
| FR3023396A1 (fr) | Generateur de nombres aleatoires | |
| EP0638904B1 (fr) | Mémoire à double accès | |
| FR2680428A1 (fr) | Dispositif de memoire a semi-conducteurs ayant une fonction de selection de bloc avec de faibles consommations de courant. | |
| FR2805369A1 (fr) | Structure de registre avec un mecanisme d'ecriture symetrique | |
| FR2533739A1 (fr) | Memoire a semiconducteurs | |
| EP0537083B1 (fr) | Dispositif pour détecter le contenu de cellules au sein d'une mémoire, notamment une mémoire EPROM, procédé mis en oeuvre dans ce dispositif, et mémoire munie de ce dispositif | |
| FR2499788A1 (fr) | Circuit generateur d'impulsions utilisant une source de courant et ensemble de memorisation utilisant un tel circuit | |
| EP4020479A1 (fr) | Lecture différentielle de mémoire rram à faible consommation | |
| FR2787212A1 (fr) | Circuit pour remettre a l'etat initial une paire de bus de donnees d'un dispositif de memoire a semiconducteur | |
| EP0685848B1 (fr) | Dispositif de détection de transition engendrant une impulsion de durée variable | |
| FR2824176A1 (fr) | Procede et dispositif de lecture de cellules de memoire dynamique | |
| FR2956516A1 (fr) | Cellule de memoire vive sram a dix transistors | |
| FR2676844A1 (fr) | Dispositif de memoire a semiconducteurs avec redondance. |