FR2676844A1 - Dispositif de memoire a semiconducteurs avec redondance. - Google Patents
Dispositif de memoire a semiconducteurs avec redondance. Download PDFInfo
- Publication number
- FR2676844A1 FR2676844A1 FR9108672A FR9108672A FR2676844A1 FR 2676844 A1 FR2676844 A1 FR 2676844A1 FR 9108672 A FR9108672 A FR 9108672A FR 9108672 A FR9108672 A FR 9108672A FR 2676844 A1 FR2676844 A1 FR 2676844A1
- Authority
- FR
- France
- Prior art keywords
- memory device
- transfer path
- path
- detection signal
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000001514 detection method Methods 0.000 claims abstract description 27
- 230000004913 activation Effects 0.000 claims description 19
- 230000005540 biological transmission Effects 0.000 claims description 18
- 230000002950 deficient Effects 0.000 claims description 12
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims 3
- 230000003213 activating effect Effects 0.000 claims 2
- 230000003111 delayed effect Effects 0.000 abstract description 4
- 230000006870 function Effects 0.000 abstract description 4
- 230000001419 dependent effect Effects 0.000 abstract 1
- 230000008439 repair process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/842—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by introducing a delay in a signal path
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
Dispositif de mémoire à semiconducteur, avec un dispositif de redondance empêchant que le temps d'accès de l'adresse de ligne ne retarde le mode de fonctionnement normal. En utilisant un signal de détection de mode produit par la détection du fait que le dispositif de mémoire sera ou non réparé, l'adresse de ligne est directement transmise sans traverser le circuit à retard (30) dans le mode de fonctionnement normal, tandis que l'accès de l'adresse de ligne est retardé dans le mode de fonctionnement de redondance. A cette fin, à circuit de détection (110) produit un signal dépendant de la mise en ou hors-circuit du fusible (116), un premier trajet de transfert (201) transférant l'adresse de ligne mise en mémoire tampon sans la retarder, un second trajet (202) retardant ladite adresse au moyen du circuit de retard (30), et à circuit (120) sélectionnant l'un ou l'autre des trajets en fonction du signal de détection de mode (MD).
Description
DISPOSITIF DE MEMOIRE A SEMICONDUCTEURS AVEC REDONDANCE
La présente invention se rapporte à un dispositif de mémoire à semiconducteurs comportant une combinaison de redondance, et plus particulièrement à un dispositif pour sélectionner un mode de fonctionnement en redondance en
déterminant si la puce est réparée ou non.
D'une manière générale, un dispositif de mémoire à semiconducteurs est pourvu d'un réseau de cellules de réserve en plus d'un réseau de cellules normales Les cellules de réserve du réseau de cellules de réserve servent à remplacer les cellules normales lorsqu'un défaut dans les cellules normales est détecté Dans ce but, le dispositif de mémoire comprend le plus souvent des moyens de détection, tel qu'un circuit de fusible, capable de reconnaître une adresse défectueuse, et un décodeur de redondance pour sélectionner une ligne de mot redondant du réseau de cellules de réserve à partir de l'adresse défectueuse détectée De plus, le dispositif de mémoire doit être choisi de manière interne pour exécuter l'un ou l'autre du mode de fonctionnement normal et du mode de fonctionnement en redondance Une telle sélection est exécutée au moyen d'une adresse de ligne Comme cela est bien connu dans la technique, une adresse de ligne est utilisée pour décoder une ligne de mot du réseau de cellules de mémoire, et pour déterminer un temps de maintien de l'impulsion d'horloge en surtension utilisée pour élever le niveau de tension de la ligne de mot Si une cellule défectueuse nécessite d'être réparée, c'est-à-dire de fonctionner en redondance, le fusible est coupé électriquement à partir d'une borne de source de courant ou en utilisant un rayon laser, en sélectionnant par ce moyen le mode de fonctionnement en redondance à partir de l'adresse de
ligne correspondante.
La figure 1 représente un circuit classique pour effectuer le décodage en redondance ou le décodage de ligne normal en recevant une adresse entrée de l'extérieur dans un dispositif de mémoire, l'adresse entrée de l'extérieur XA est convertie en une adresse de ligne RA par la mise en oeuvre d'une mémoire tampon d'adresse de ligne 10 L'adresse de ligne RA est transférée, par l'intermédiaire d'un premier et5 d'un second circuits à retard 20 et 30, dans un générateur d'impulsions d'horloge en surtension 40 et d'un circuit d'activation de redondance 60, tandis qu'il est directement transféré à un circuit de fusible de ligne 50, pour détecter une adresse de ligne indiquant une cellule défectueuse, et10 pour envoyer un signal de fusible Fo correspondant à celle-ci au circuit d'activation de redondance 60 La raison pour laquelle la même adresse de ligne RA transite par deux trajets différents, c'est-à-dire, un trajet passant par le premier et le second circuits à retard 20 et 30, et l'autre trajet passant par le circuit de fusible de ligne 50, est pour faire en sorte que le premier et le second circuits à retard retardent le signal d'adresse de ligne pendant que le circuit de fusible de ligne 50 détecte l'adresse de ligne correspondant à la cellule défectueuse Ainsi, s'il existe une adresse de ligne correspondant à la cellule défectueuse, le circuit d'activation de redondance 60 produit un signal d'activation de redondance RRE pour effectuer la réparation de la cellule défectueuse (mode de fonctionnement en redondance) Le signal d'activation de redondance RRE désactive un décodeur d'impulsions d'horloge en surtension 70 décodant des impulsions d'horloge en surtension BST produites par un générateur d'impulsions d'horloge en surtension 40, en arrêtant par ce moyen le fonctionnement d'un décodeur de ligne normal 100 Par conséquent, un décodeur de ligne en redondance 90 reçoit le signal d'activation de redondance RRE et les impulsions d'horloge en surtension BST de manière à sélectionner la ligne de mot en redondance RWL correspondante dans le réseau de cellules normales D'autre part, s'il n'existe pas d'adresse de ligne correspondant à la cellule défectueuse, le décodeur de ligne de redondance 90 n'est pas mis en oeuvre Même dans ce cas, les premier et second
circuits à retard 20 et 30 en même temps que le circuit de fusible de ligne 50 sont mis en oeuvre soit pour sélectionner le mode de fonctionnement en redondance soit pour5 sélectionner le mode de fonctionnement normal.
Par conséquent, en ce qui concerne la performance de l'un ou l'autre du mode de fonctionnement en redondance et du mode normal, l'adresse de ligne sélectionnant une ligne de mot est retardée au moyen des premier et second circuits à retard 20 et 30, c'est-à-dire que le temps d'accès de l'adresse est retardé inutilement, même si la réparation de la mémoire n'est pas requise Ainsi le mode de fonctionnement normal nécessite un long temps d'accès, ce qui réduit la
vitesse de fonctionnement global de la mémoire.
C'est, par conséquent, un objectif de la présente invention de créer un dispositif avec redondance capable d'améliorer sa vitesse de fonctionnement en empêchant l'apparition d'un temps de retard indésirable pendant la détermination d'un mode de fonctionnement en redondance du
dispositif de mémoire.
Pour atteindre l'objectif et l'avantage de la présente invention, un dispositif de mémoire à semiconducteurs avec une combinaison de redondance pour le remplacement des cellules défectueuses par des cellules de réserve comportant un circuit d'activation de redondance, et un générateur de surtension, comprend un premier trajet de transfert pour transférer une adresse de ligne adaptée à un niveau de tension de CMOS (semiconducteur métal-oxyde complémentaire), un second trajet de transfert pour transférer ladite adresse de ligne à travers des moyens procurant un retard donné, et des moyens de sélection de trajet reliés auxdits premier et second trajets de transfert, pour sélectionner l'un ou l'autre desdits deux trajets en fonction d'un signal de détection de mode produit par la mise en ou hors circuit d'un
fusible.
Les caractéristiques et avantages de l'invention ressortiront d'ailleurs de la description qui va suivre à
titre d'exemple en référence aux dessins annexés, sur lesquels5 La figure 1 est un schéma blocs représentant une partie d'un dispositif de mémoire classique avec redondance; La figure 2 est un schéma blocs représentant un mode de réalisation préféré d'un dispositif de mémoire selon la présente invention; et
La figure 3 est un schéma de circuit détaillé d'une partie choisie de la figure 2.
A la figure 2, est représenté le décodage de ligne de redondance et le décodage de ligne normal d'une mémoire comportant le circuit de l'invention A l'exception de la partie 200, indiquée par une ligne en pointillé, le reste du circuit a les mêmes composants que ceux du circuit de la figure 1, qui sont ainsi désignés par les mêmes références qu'à la figure 1 La partie 200 est une partie essentielle du circuit de l'invention, elle comprend un second circuit à retard 130, un circuit de détection de mode 110, et un circuit de sélection de trajet 120 Le second circuit à retard 130 reçoit une sortie du premier circuit à retard 20 par un second trajet de transfert 202 Le circuit de sélection de trajet 120 reçoit une sortie du premier circuit à retard 20 transmise par un premier trajet de transfert 201 et une sortie du second circuit à retard 130 reliée au second trajet de transfert 202 Le premier trajet de transfert 201 est utilisé pour transférer directement la sortie du premier circuit à retard 20 à la borne d'entrée du circuit de sélection de trajet 120 sans traverser le second circuit à retard 130, tandis que le second trajet de transfert 202 est utilisé pour transférer la sortie du premier circuit à retard à la borne d'entrée du circuit de sélection de trajet 120, par l'intermédiaire du second circuit à retard 130 Le circuit de sélection de trajet 120 sélectionne l'un ou l'autre du premier trajet de transfert 201 et du second trajet de transfert 202 en fonction d'un signal de détection de mode MD produit dans le circuit de détection de mode 110, pour transférer un signal sélectionné par la sélection de trajet au générateur d'impulsions d'horloge en surtension 40 et au circuit d'activation de redondance 60 Le circuit de détection de mode 110 est commandé par les impulsions d'horloge OR produites en fonction de l'activation d'un signal d'échantillonnage d'adresse de ligne RAS.10 La figure 3 représente le circuit de porte de la partie , le circuit de détection de mode 110 comprend trois inverseurs connectés en série 111, 112, 113 et une porte NON ET 114 afin de retarder l'impulsion d'horloge OR et d'ajuster sa la largeur d'impulsion L'impulsion d'horloge OR est activée (état logique "haut") par l'activation du signal d'échantillonnage d'adresse de ligne RAS et elle est retardée d'une impulsion à cause des inverseurs et de la porte NON ET, pour apparaître ainsi comme un état "haut" sur la borne de sortie de la porte NON ET 114 L'impulsion de sortie de la porte NON ET 114 est appliquée, par l'intermédiaire de l'inverseur 115, à une électrode de commande d'une porte de transmission 117 constituée de deux transistors MOS (à semiconducteurs métal-oxyde) à canal N. Le fusible 116 connecté à la borne de la source de courant VCC peut être coupé par un rayon laser Le canal de la porte de transmission 117, reliant le fusible 116 et la tension de la masse VSS, est rendu conducteur pendant la
période o l'impulsion OR est dans l'état logique "haut".
Egalement, un inverseur 118 est disposé entre l'autre électrode et le fusible 116, en parallèle avec le fusible 116 Une sortie MD de l'inverseur 119 qui inverse une sortie de l'inverseur 118 constitue un signal informant le circuit de sélection de trajet 120 que l'état actuel du dispositif
est le mode en redondance après réparation ou le mode normal.
Le circuit de sélection de trajet 120 comprend une première et une seconde portes de transmission CMOS 121 et 123 commandées par le signal de détection de mode MD Le signal de détection de mode MD est appliqué à la grille de type N de la première porte de transmission 121 et à la grille de type p de la seconde porte de transmission 123, tandis que les autres grilles reçoivent le signal de détection de mode MD inversé par l'inverseur 122 Ainsi le canal de la première porte de transmission 121 est connecté10 entre le premier trajet de transfert 201 et la borne d'entrée du générateur d'impulsions d'horloge en surtension 40, tandis que le canal de la seconde porte de transmission 123 est connecté entre le second trajet de transfert 202 et le générateur d'impulsions d'horloge en surtension 40 Ainsi, le circuit de sélection de trajet 120 sélectionne l'un ou l'autre du premier trajet de transfert 201 et du second trajet de transfert 202 en fonction de l'état logique du
signal de détection de mode MD.
Le premier circuit à retard 20 est constitué d'une porte NON OU pour recevoir des signaux d'adresse de ligne mis en mémoire tampon RAO, RAQ Le second circuit à retard 30 comprend une pluralité d'inverseurs 31, 32, 33 et 34
retardant une sortie de la porte NON OU d'un temps déterminé.
Le nombre des inverseurs dans le second circuit à retard 30
peut être déterminé en fonction du besoin.
Dans la suite le mode de fonctionnement de l'invention va être décrit en se référant à la figure 3 Si le dispositif de mémoire nécessite d'être réparé, le fusible 116 est coupé
de la borne de la source de courant VCC par un rayon laser.
Puis, puisque l'une des électrodes de la porte de transmission à canal N 117 reçoit un sig-nal à l'état "haut" par l'impulsion d'horloge OR qui se trouve à l'état "haut", la tension du noeud 102 relié au fusible 116 chute à l'état "bas", et l'autre électrode de la porte de transmission 117
reçoit un signal à l'état "haut" inversé par l'inverseur 118.
Par conséquent, le signal de détection de mode MD vient à l'état "bas", représentant le mode de fonctionnement en redondance Par conséquent, dans le circuit de sélection de trajet 120, seul la seconde porte de transmission 123 est5 rendue conductrice, et la première porte de transmission 121 est bloquée, de sorte que les signaux d'adresse de ligne RAO,
RAO, à travers le premier circuit à retard 20, le second circuit à retard 30 et la seconde porte de transmission 123, sont appliqués au générateur d'impulsions d'horloge en10 surtension 40 et au circuit d'activation de redondance 60.
Par conséquent la réparation de la mémoire, c'est-à-dire, le passage au mode de fonctionnement en redondance, est effectuée. Au contraire, si aucune réparation n'est nécessaire, c'est-à-dire qu'il n'y a pas de cellule défectueuse dans le réseau de cellules normales, le fusible 116 n'est pas coupé de la borne de la source de courant, et la tension du noeud 102 est maintenue à l'état "haut" Par conséquent, le signal de détection de mode MD vient à l'état "haut", de sorte que le circuit de sélection de trajet 120 sélectionne le premier trajet de transfert 201 reliant le sortie du premier circuit à retard 20 à la première porte de transmission 121, en
rendant conducteur la première porte de transmission 121.
Puisque le mode de fonctionnement normal ne nécessite pas le retard du temps d'accès comme dans le mode de fonctionnement en redondance, le second circuit à retard 30 n'a pas besoin
d'être utilisé.
Dans le présent mode de réalisation, le temps d'accès du RAS (TRAC: le temps pendant lequel le RAS est activé et DOUT sort) est réduit de 2 ns par comparaison avec le circuit classique. Comme cela a été établi cidessus, le circuit de l'invention sélectionne l'un ou l'autre du mode de fonctionnement en redondance et du mode de fonctionnement normal avant le décodage de l'adresse de ligne, pour empêcher que le temps d'accès de l'adresse ne retarde unitilement le fonctionnement normal Ainsi la réduction du temps d'accès de l'adresse est réalisée. Bien que l'invention ait été particulièrement montrée et décrite en se référant à un mode de réalisation préféré de celle-ci, il sera compris aisément par les personnes
expérimentées dans cette technique que les modifications ci-
dessus et d'autres modifications dans la forme et dans des détails peuvent être effectuées sans sortir de l'esprit et du
domaine de l'invention.
Claims (7)
1 Dispositif de mémoire à semiconducteurs avec des moyens de redondance pour remplacer une cellule de mémoire défectueuse par une cellule de mémoire de réserve caractérisé en ce qu'il comprend: des premiers moyens de trajet de transfert ( 201) pour transférer un signal adapté à un niveau de tension de semiconducteur métal-oxyde complémentaire (CMOS); des seconds moyens de trajet de transfert ( 202) pour transférer ledit signal à travers des moyens de retard; et des moyens de sélection de trajet ( 120), connectés auxdits premiers ( 201) et seconds ( 202) moyens de trajet de transfert pour sélectionner l'un ou l'autre desdits premiers ( 201) et seconds ( 202) moyens de trajet de transfert en réponse à un signal de détection de mode (MD) produit par la
mise en ou hors circuit d'un fusible ( 116).
2 Dispositif de mémoire à semiconducteurs tel que revendiqué dans la revendication 1, caractérisé en ce que lesdits moyens de sélection de trajet comprennent: une première porte de transmission ( 121) ayant un canal connecté entre lesdits premiers moyens de trajet de transfert ( 201) et un circuit d'activation de redondance ( 60) ou un générateur de surtension ( 40), et dont une grille de commande reçoit ledit signal de détection de mode (MD); et une seconde porte de transmission ( 123) ayant un canal connecté entre lesdits seconds moyens de trajet de transfert ( 202) et lesdits circuits d'activation de redondance ( 60) ou ledit générateur de surtension ( 40), et dont une grille de
commande reçoit ledit signal de détection de mode (MD).
3 Dispositif de mémoire à semiconducteurs tel que revendiqué dans la revendication 1, caractérisé en ce que lesdits premiers moyens de trajet de transfert ( 201) sont sélectionnés lorsque ledit fusible ( 116) est connecté à une borne de source de courant (VCC), tandis que lesdits seconds moyens de trajet de transfert ( 202) sont sélectionnés lorsque ledit fusible ( 116) est coupé de ladite borne de source de
courant (VCC).
4 Dispositif de mémoire à semiconducteurs tel que revendiqué dans la revendication 3, caractérisé en ce que ledit signal de détection de mode (MD) possède une première ou une seconde phase respectivement en fonction de la mise en ou hors circuit dudit fusible ( 116), ladite seconde phase
étant opposée à ladite première phase.
Dispositif de mémoire à semiconducteurs avec des moyens de redondance pour remplacer une cellule de mémoire défectueuse par une cellule de réserve, caractérisé en ce qu'il comprend: des moyens pour produire un signal de détection de mode (MD) ayant deux phases différentes en fonction de la mise en ou hors circuit d'un fusible ( 116); des premiers moyens de trajet de transfert ( 201) pour transférer un signal adapté à un niveau de tension de semiconducteur métal-oxyde complémentaire (CMOS); des seconds moyens de trajet de transfert ( 202) pour transférer ledit signal à travers des moyens de retard; et des moyens de sélection de trajet ( 120) pour sélectionner l'un des deux dits trajets ( 201, 202) en réponse à un signal de détection de mode (MD) produit par la mise en ou hors circuit dudit fusible ( 116), pour connecter ainsi des moyens de trajet sélectionnés à une borne de sortie, lesdits moyens de sélection de trajet étant connectables auxdits premiers ( 201) et seconds moyens de trajet de transfert; des moyens ( 40) pour augmenter une tension d'une ligne de mot sélectionnée par ladite adresse de ligne à un niveau donné, en recevant une sortie desdits moyens de sélection de trajet ( 120); et des moyens ( 90) pour activer ou ne pas activer une opération de décodage de redondance en réponse à la sortie
desdits moyens de sélection de trajet ( 120).
il 6 Dispositif de mémoire à semiconducteurs tel que revendiqué dans la revendication 5, caractérisé en ce que
lesdits premiers moyens de trajet de transfert ( 201) sont sélectionnés lorsque ledit signal de détection de mode (MD) a5 une première phase.
7 Dispositif de mémoire à semiconducteurs tel que revendiqué dans la revendication 6, caractérisé en ce que lesdits moyens d'activation/non activation ( 90) produisent un signal de non activation de ladite opération de décodage de10 redondance lorsque lesdits premiers moyens de trajet de
transfert ( 201) sont sélectionnés.
8 Dispositif de mémoire à semiconducteurs tel que revendiqué dans la revendication 5, caractérisé en ce que lesdits seconds moyens de trajet de transfert ( 202) sont sélectionnés lorsque ledit signal de détection de mode (MD) a
une seconde phase.
9 Dispositif de mémoire à semiconducteurs tel que revendiqué dans la revendication 8, caractérisé en ce que lesdits moyens d'activation/non activation ( 90) produisent un signal d'activation de ladite opération de décodage de redondance lorsque lesdits seconds moyens de trajet de
transfert ( 202) sont sélectionnés.
Dispositif de mémoire à semiconducteurs tel que revendiqué dans la revendication 5, caractérisé en ce que lesdits moyens de sélection de trajet ( 120) comprennent: une première porte de transmission à semiconducteurs métal-oxyde complémentaire ( 121) comportant un canal connecté entre lesdits premiers moyens de trajet de transfert ( 201) et ladite borne de sortie, et dont une grille de commande reçoit ledit signal de détection de mode (MD); et une seconde porte de transmission à semiconducteurs métal-oxyde complémentaire ( 123) comportant un canal connecté entre lesdits seconds moyens de trajet de transfert ( 202) et ladite borne de sortie, et dont une grille de commande reçoit
ledit signal de détection de mode (MD).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910008454A KR940002272B1 (ko) | 1991-05-24 | 1991-05-24 | 리던던시 기능을 가지는 반도체 메모리 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2676844A1 true FR2676844A1 (fr) | 1992-11-27 |
Family
ID=19314872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9108672A Pending FR2676844A1 (fr) | 1991-05-24 | 1991-07-10 | Dispositif de memoire a semiconducteurs avec redondance. |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPH04346000A (fr) |
| KR (1) | KR940002272B1 (fr) |
| DE (1) | DE4124572A1 (fr) |
| FR (1) | FR2676844A1 (fr) |
| GB (1) | GB2256070A (fr) |
| IT (1) | IT1251003B (fr) |
| TW (1) | TW217455B (fr) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960013858B1 (ko) * | 1994-02-03 | 1996-10-10 | 현대전자산업 주식회사 | 데이타 출력버퍼 제어회로 |
| KR0172844B1 (ko) * | 1995-12-11 | 1999-03-30 | 문정환 | 반도체 메모리 소자의 리페어 회로 |
| GB9609834D0 (en) * | 1996-05-10 | 1996-07-17 | Memory Corp Plc | Semiconductor device |
| KR100400307B1 (ko) | 2001-05-09 | 2003-10-01 | 주식회사 하이닉스반도체 | 로오 리페어회로를 가진 반도체 메모리 장치 |
| KR100414738B1 (ko) * | 2001-12-21 | 2004-01-13 | 주식회사 하이닉스반도체 | 퓨즈를 이용한 비트라인 센싱 제어 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59117792A (ja) * | 1982-12-24 | 1984-07-07 | Hitachi Ltd | 冗長回路を備えた半導体記憶装置 |
| EP0124900A2 (fr) * | 1983-05-06 | 1984-11-14 | Nec Corporation | Circuit de mémoire, de type à redondance, ayant un générateur d'horloge amélioré |
| EP0242981A2 (fr) * | 1986-03-20 | 1987-10-28 | Fujitsu Limited | Dispositif de mémoire à semi-conducteurs avec partie de circuit à redondance |
| US4905192A (en) * | 1987-03-31 | 1990-02-27 | Kabushiki Kaisha Toshiba | Semiconductor memory cell |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4546455A (en) * | 1981-12-17 | 1985-10-08 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device |
| JP2776835B2 (ja) * | 1988-07-08 | 1998-07-16 | 株式会社日立製作所 | 欠陥救済用の冗長回路を有する半導体メモリ |
-
1991
- 1991-05-24 KR KR1019910008454A patent/KR940002272B1/ko not_active IP Right Cessation
- 1991-07-10 FR FR9108672A patent/FR2676844A1/fr active Pending
- 1991-07-10 TW TW080105352A patent/TW217455B/zh active
- 1991-07-24 DE DE4124572A patent/DE4124572A1/de active Granted
- 1991-07-26 GB GB9116165A patent/GB2256070A/en not_active Withdrawn
- 1991-08-08 IT ITMI912229A patent/IT1251003B/it active IP Right Grant
- 1991-08-15 JP JP3205070A patent/JPH04346000A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59117792A (ja) * | 1982-12-24 | 1984-07-07 | Hitachi Ltd | 冗長回路を備えた半導体記憶装置 |
| EP0124900A2 (fr) * | 1983-05-06 | 1984-11-14 | Nec Corporation | Circuit de mémoire, de type à redondance, ayant un générateur d'horloge amélioré |
| EP0242981A2 (fr) * | 1986-03-20 | 1987-10-28 | Fujitsu Limited | Dispositif de mémoire à semi-conducteurs avec partie de circuit à redondance |
| US4905192A (en) * | 1987-03-31 | 1990-02-27 | Kabushiki Kaisha Toshiba | Semiconductor memory cell |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 008, no. 245 (P - 312) 10 November 1984 (1984-11-10) * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920022148A (ko) | 1992-12-19 |
| GB9116165D0 (en) | 1991-09-11 |
| DE4124572C2 (fr) | 1993-07-01 |
| JPH04346000A (ja) | 1992-12-01 |
| TW217455B (fr) | 1993-12-11 |
| DE4124572A1 (de) | 1992-11-26 |
| ITMI912229A0 (it) | 1991-08-08 |
| GB2256070A (en) | 1992-11-25 |
| KR940002272B1 (ko) | 1994-03-19 |
| IT1251003B (it) | 1995-04-28 |
| ITMI912229A1 (it) | 1993-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2679368A1 (fr) | Memoire tampon de sortie de donnees d'un dispositif de memoire a semiconducteurs. | |
| FR2688328A1 (fr) | Circuit a redondance de rangees pour dispositif a memoire a semi-conducteurs pour reparer ou remplacer une cellule defectueuse d'un reseau de cellules a memoire. | |
| FR2691000A1 (fr) | Circuit de redondance de colonne pour dispositif de mémoire à semi-conducteur. | |
| FR2596595A1 (fr) | Porte logique mos du type domino | |
| EP0275752B1 (fr) | Circuit intégré comportant des éléments d'aiguillage vers des éléments de redondance dans une mémoire | |
| EP0544568B1 (fr) | Circuit de lecture de fusible de redondance pour mémoire intégrée | |
| FR2466906A1 (fr) | Circuit detecteur de transitions d'un niveau de signal a un autre | |
| FR2670943A1 (fr) | Moyen de redondance d'un dispositif de memoire a semiconducteurs et procede s'y rapportant. | |
| FR2676606A1 (fr) | Circuit de compensation de retard. | |
| EP0268513A1 (fr) | Dispositif de commande de bus constitué par plusieurs segments isolables | |
| EP0459863B1 (fr) | Circuit intégré avec broche de détection de mode | |
| FR2736175A1 (fr) | Circuit de reparation de cellules de memoire en panne dans une memoire a semi-conducteurs | |
| FR2676844A1 (fr) | Dispositif de memoire a semiconducteurs avec redondance. | |
| FR2631483A1 (fr) | Procede pour selectionner une colonne de reserve dans une memoire numerique et circuit pour sa mise en oeuvr | |
| BE897856A (fr) | Circuit de controle de selection d'horloges | |
| EP0336460B1 (fr) | Bascule pour diviser la fréquence par 2 | |
| EP0537083B1 (fr) | Dispositif pour détecter le contenu de cellules au sein d'une mémoire, notamment une mémoire EPROM, procédé mis en oeuvre dans ce dispositif, et mémoire munie de ce dispositif | |
| FR2875950A1 (fr) | Structure tolerante a la tension pour des cellules d'entree/ sortie | |
| EP0660331A1 (fr) | Circuit décodeur de ligne pour mémoire fonctionnant sous de faibles tensions d'alimentation | |
| FR2534751A1 (fr) | Circuit de restauration a la mise sous tension pour un systeme de commande electrique | |
| FR2779264A1 (fr) | Dispositif a programmation unique de fiabilite elevee | |
| FR2728999A1 (fr) | Circuit tampon de sortie de donnees d'un dispositif de memoire a semi-conducteurs | |
| EP0685848B1 (fr) | Dispositif de détection de transition engendrant une impulsion de durée variable | |
| FR2682801A1 (fr) | Circuit pour produire une tension d'alimentation en courant interne dans un dispositif de memoire a semiconducteurs. | |
| EP0434495A1 (fr) | Circuit de précharge d'un bus de mémoire |