DE4124572A1 - Halbleiterspeichervorrichtung mit redundanz - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiterspeichervorrichtung mit einem Redundanzschema und insbesondere eine Vorrichtung zum Wählen einer Redundanzbetriebsart durch Ermittlung, ob das Chip repariert ist, oder nicht.

Im allgemeinen ist eine Halbleiterspeichervorrichtung mit einer Ersatzzellengruppe zusätzlich zu einer normalen Zellengruppe versehen. Die Ersatzzellen der Ersatzzellengruppe dienen dazu, die normalen Zellen zu ersetzen, wenn irgendein Fehler in den normalen Zellen festgestellt wird. Zu diesem Zweck enthält die Speichervorrichtung zumeist eine Detektoreinrichtung, wie beispielsweise eine Sicherungsschaltung, die in der Lage ist, eine fehlerhafte Adresse zu erkennen, und einen Redundanzdecoder zum Auswählen einer Redundanzwortleitung der Ersatzzellengruppe aus der ermittelten fehlerhaften Adresse. Die Speichervorrichtung muß intern dazu bestimmt werden, entweder die normale Betriebsart oder die Redundanzbetriebsart auszuführen. Diese Auswahl wird über eine Spaltenadresse ausgeführt. Es ist bekannt, daß eine Spaltenadresse dazu verwendet wird, eine Wortleitung der Speicherzellengruppe zu decodieren und eine Haltezeit des Ladetaktimpulses zu bestimmen, der dazu verwendet wird, einen Spannungspegel der Wortleitungen anzuheben. Wenn eine fehlerhafte Zelle repariert werden muß, d. h. Redundanzbetrieb ausgeführt wird, dann wird die Sicherung elektrisch durch einen Stromversorgungsanschluß oder mit Hilfe eines Laserstrahls aufgetrennt, wodurch die Redundanzbetriebsart aus der entsprechenden Spaltenadresse ausgewählt wird.

Bezug nehmend auf Fig. 1 zur Erläuterung einer konventionellen Schaltung zur Ausführung der redundanten oder normalen Spaltendecodierung durch Empfang einer äußeren Eingangsadresse in einer Speichervorrichtung wird die äußere Eingangsadresse XA in eine Spaltenadresse RA durch den Betrieb eines Spaltenadreßpuffers 10 umgewandelt. Die Spaltenadresse RA wird über erste und zweite Verzögerungsschaltungen 20 und 30 zu einem Ladetaktpulsgenerator 40 und eine Redundanzfreigabeschaltung 60 übertragen, während sie direkt zu einem Spaltensicherungskreis 50 übertragen wird, um eine Spaltenadresse zu ermitteln, die eine fehlerhafte Zelle angibt, und ein dementsprechendes Sicherungssignal Fo zu der Redundanzfreigabeschaltung 60 zu senden. Der Grund, daß zur selben Spaltenadresse RA über zwei unterschiedliche Wege zugegriffen wird, d. h. ein Weg mittels der ersten und zweiten Verzögerungskreise 20 und 30 und der andere Weg durch den Spaltensicherungskreis 50 ist, daß die ersten und zweiten Verzögerungskreise veranlaßt werden, das Spaltenadressensignal zu verzögern, während die Spaltensicherungsschaltung 50 die Spaltenadresse ermittelt, die der fehlerhaften Zelle entspricht. Wenn daher die Spaltenadresse entsprechend der fehlerhaften Zelle existiert, dann erzeugt die Redundanzfreigabeschaltung 60 ein Redundanzfreigabesignal RRE, um die Reparatur der fehlerhaften Zelle auszuführen (Redundanzbetriebsart). Das Redundanzfreigabesignal RRE sperrt einen Ladetaktpulsdecoder 70, der die Ladetaktpulse BST decodiert, die von einem Ladetaktpulsgenerator 40 erzeugt werden, um dadurch den Betrieb eines normalen Spaltendecoders anzuhalten. Daher empfängt der Redundanzspaltendecoder 90 das Redundanzfreigabesignal RRE und Ladetaktpulse BST, um die entsprechende Redundanzwortleitung in der normalen Zellengrupppe auszuwählen. Wenn andererseits die Spaltenadresse entsprechend der fehlerhaften Zelle nicht existiert, dann wird der Redundanzspaltendecoder 90 nicht betätigt. Selbst in diesem Falle werden die ersten und zweiten Verzögerungskreise 20 und 30 zusammen mit dem Spaltensicherungskreis 50 dazu getrieben, entweder die Redundanzbetriebsart oder die normale Betriebsart zu wählen.

Ohne Rücksicht auf die Ausführung entweder der Redundanzbetriebsart oder der normalen Betriebsart wird daher die Spaltenadresse, die eine Wortleitung wählt, durch die ersten und zweiten Verzögerungskreise 20 und 30 verzögert. D. h. die Adreßzugriffszeit wird unnötig verlängert, selbst wenn die Reparatur des Speichers nicht erforderlich ist. Die normale Betriebsart erfordert daher eine lange Zugriffszeit, wodurch die Betriebsgeschwindigkeit des Speichers herabgesetzt wird.

Es ist daher ein Ziel der vorliegenden Erfindung, eine Vorrichtung mit Redundanz anzugeben, die in der Lage ist, die Betriebsgeschwindigkeit zu verbessern, indem das Auftreten unerwünschter Verzögerungszeit bei der Bestimmung einer Betriebsart der Speichervorrichtung für Redundanz verhindert wird.

Um dieses Ziel und die Vorteile der vorliegenden Erfindung zu erreichen, wird eine Halbleiterspeichervorrichtung mit Redundanzschema zum Ersatz von fehlerhaften Zellen durch Ersatzzellen mit einer Redundanzfreigabeschaltung und einem Ladegenerator angegeben, die enthält: einen ersten Übertragungsweg zum Übertragen einer Spaltenadresse, die auf CMOS-Spannungspegel angeglichen ist, einen zweiten Übertragungsweg zum Übertragen der Spaltenadresse über eine gegebene Verzögerungseinrichtung, und eine Wegwähleinrichtung, die mit den ersten und zweiten Übertragungswegen verbunden ist, um einen der beiden Wege in Abhängigkeit von einem Betriebsartdetektorsignal auszuwählen, das durch Einschalten bzw. Ausschalten einer Sicherung erzeugt wird.

Die obigen weiteren Vorteile der vorliegenden Erfindung gehen aus der nachfolgenden Beschreibung hervor, die unter Bezugnahme auf die begleitenden Zeichnungen gegeben wird. Es zeigt:

Fig. 1 ein Blockschaltbild, das einen Teil einer konventionellen Speichervorrichtung mit Redundanz zeigt,

Fig. 2 ein Blockschaltbild, das eine bevorzugte Ausführungsform einer Speichervorrichtung nach der vorliegenden Erfindung zeigt, und

Fig. 3 ein detailliertes Schaltbild eines ausgewählten Abschnitts von Fig. 2.

In Fig. 2 ist die redundante und normale Spaltendecodierung eines Speichers dargestellt, der die erfindungsgemäße Schaltung enthält. Der restliche Teil mit Ausnahme des Teils 200, der gestrichelt dargestellt ist, entspricht den Komponenten nach Fig. 1, so daß übereinstimmende Bezugszeichen verwendet werden. Das Teil 200 ist ein wesentliches Teil der erfindungsgemäßen Schaltung, mit einem zweiten Verzögerungskreis 130, einem Betriebsartendetektorkreis 110 und einer Wegwählschaltung 120. Der zweite Verzögerungskreis 130 empfängt einen Ausgang von dem ersten Verzögerungskreis 20 über einen zweiten Übertragungsweg 202. Die Wegwählschaltung 120 empfängt einen Ausgang vom ersten Verzögerungskreis 20, der über einen ersten Übertragungsweg 201 übertragen wird, und einen Ausgang vom zweiten Verzögerungskreis 130, der mit dem zweiten Übertragungsweg 202 verbindbar ist. Der erste Übertragungsweg 201 wird dazu verwendet, den Ausgang des ersten Verzögerungskreises 20 direkt zum Eingangsanschluß der Wegwählschaltung 120 zu übertragen, ohne ihn durch den zweiten Verzögerungskreis 130 zu leiten, während der zweite Übertragungsweg 202 dazu verwendet wird, den Ausgang des ersten Verzögerungskreises zum Eingangsanschluß der Wegwählschaltung 120 über den zweiten Verzögerungskreis 130 zu übertragen. Die Wegwählschaltung 120 wählt einen der Übertragungswege 201 und 202 in Übereinstimmung mit einem Betriebsartdetektorsignal MD, das von der Betriebsartendetektorschaltung 110 erzeugt wird, um ein ausgewähltes Signal durch die Wegwahl zu dem Ladetaktpulsgenerator 40 und der Redundanzfreigabeschaltung 60 zu übertragen. Die Betriebsartendetektorschaltung 110 wird durch Taktimpulse Φ_R gesteuert, die in Abhängigkeit von der Aktivierung eines Spaltenadreßtastsignals RAS erzeugt werden.

Bezug nehmend auf Fig. 3, die die Torschaltung des Teils 200 darstellt, enthält die Betriebsartendetektorschaltung 110 drei in Serie geschaltete Inverter 111, 112, 113 und eine NAND-Schaltung 114, um die Taktimpulse Φ_R zu verzögern und die Impulsbreite einzustellen. Die Φ_R werden durch Aktivierung des Spaltenadreßtastsignals freigeschaltet (in logisch hohen Zustand versetzt) und um einen Impuls aufgrund der Inverter und der NAND-Schaltung verzögert, so daß sie in hohem Zustand am Ausgangsanschluß der NAND-Schaltung 114 anstehen. Die Ausgangsimpulse der NAND-Schaltung 114 werden über den Inverter 115 der einen Steuerelektrode eines Durchlaßtors 117 zugeführt, die aus zwei N-Kanal-MOS-Transistoren besteht.

Die Sicherung 116 ist mit dem Stromquellenanschluß V_CC verbunden und kann durch einen Laserstrahl unterbrochen werden. Der Kanal des Durchlaßtors 117 zwischen der Sicherung 116 und Massespannung V_SS wird während der Dauer, in der der Impuls Φ_R in logischem "hohem" Zustand ist, eingeschaltet. Weiterhin ist ein Inverter 118 zwischen der anderen Elektrode und der Sicherung 116 parallel zur Sicherung 116 angeordnet. Ein Ausgang MD des Inverters 119 zum Invertieren eines Ausgangs des Inverters 118 ist ein Signal, das die Wegwählschaltung 120 darüber informiert, daß der vorhandene Zustand der Vorrichtung die reparierte Redundanzbetriebsart oder die normale Betriebsart ist.

Die Wegwählschaltung 120 enthält erste und zweite CMOS-Durchlaßtore 121 und 123, die durch das Betriebsartdetektorsignal MD gesteuert werden. Das Betriebsartdetektorsignal MD wird an das Gate vom n-Typ des ersten Durchlaßtores 121 gelegt und an das Gate vom p-Typ des zweiten Durchlaßtors 123, während ihre anderen Gates das Betriebsartdetektorsignal MD über den Inverter 122 invertiert erhalten. Der Kanal des ersten Durchlaßtors 121 wird daher zwischen den ersten Übertragungsweg 201 und den Eingangsanschluß des Ladetaktpulsgenerators 40 geschaltet, während der Kanal des zweiten Durchlaßtors 123 zwischen den zweiten Übertragungsweg 202 und den Ladetaktpulsgenerator 40 geschaltet wird. Die Wegwählschaltung 120 wählt daher einen der ersten und zweiten Übertragungswege 201 bzw. 202 in Übereinstimmung mit dem logischen Zustand des Betriebsartdetektorsignals MD.

Die erste Verzögerungsschaltung 20 besteht aus einer NOR-Schaltung zum Aufnehmen gepufferter Spaltenadreßsignale RAO, . Die zweite Verzögerungsschaltung 30 besteht aus mehreren Invertern 31, 32, 33 und 34, die einen Ausgang der NOR-Schaltung um eine gegebene Zeit verzögern. Die Anzahl der Inverter in der zweiten Verzögerungsschaltung 30 kann durch die Erfordernisse bestimmt sein.

Nachfolgend wird die erfindungsgemäße Betriebsart unter Bezugnahme auf Fig. 3 erläutert. Wenn die Speichervorrichtung eine Reparatur erfordert, wird die Sicherung 116 vom Stromquellenanschluß V_CC durch einen Laserstrahl abgetrennt. Da dann eine Elektrode des N-Kanal-Durchlaßtors 117 ein Signal von "hohem" Zustand empfängt, weil der Taktimpuls Φ_R sich in hohem Zustand befindet, wird die Spannung am Verbindungspunkt 102, der mit der Sicherung 116 verbunden ist, auf niedrigen Zustand abgesenkt, und die andere Elektrode des Durchlaßtors 117 empfängt ein Signal von hohem Zustand, das durch den Inverter 118 invertiert ist. Daher wird das Betriebsartdetektorsignal MD "niedrig", was die Redundanzbetriebsart anzeigt. In der Wegwählschaltung 120 wird daher nur das zweite Durchlaßtor 123 eingeschaltet, während das erste Durchlaßtor 121 blockiert wird, so daß die Spaltenadreßsignale RAO, über die erste Verzögerungsschaltung 20, die zweite Verzögerungsschaltung 30 und das zweite Durchlaßtor 123 dem Ladetaktgenerator 40 und der Redundanzfreigabeschaltung 60 zugeleitet werden. Dementsprechend wird die Speicherreparaturbetriebsart, d. h. die Redundanzbetriebsart ausgeführt.

Wenn hingegen keine Reparatur erforderlich ist, d. h. keine fehlerhafte Zelle in der normalen Zellengruppe vorhanden ist, dann wird die Sicherung 16 nicht vom Stromquellenanschluß getrennt, und die Spannung am Verbindungspunkt 102 bleibt in "hohem" Zustand. Das Betriebsartdetektorsignal MD wird daher "hoch", so daß die Wegwählschaltung 120 den ersten Übertragungsweg 201 auswählt, der die erste Verzögerungsschaltung 20 mit dem ersten Übertragungstor 121 durch die Einschaltung des ersten Übertragungstors 121 verbindet. Weil die normale Betriebsart keine Verzögerung der Zugriffszeit, wie in der Redundanzbetriebsart, erfordert, braucht die zweite Verzögerungsschaltung 30 nicht verwendet zu werden.

In der vorliegenden Ausführungsform wird die RAS-Zugriffszeit (T_RAC: die Zeit, während der RAS aktiviert ist und D_OUT ausgeschaltet ist) um 2 ns im Vergleich zur konventionellen Schaltung vermindert.

Claims (10)

1. Halbleiterspeichervorrichtung mit Redundanzeinrichtungen zum Ersetzen einer fehlerhaften Speicherzelle durch eine Ersatzspeicherzelle, enthaltend:
eine erste Übertragungswegeinrichtung zum Übertragen eines Signals, das an einen komplementären Metalloxidhalbleiterspannungspegel angepaßt ist,
eine zweite Übertragungswegeinrichtung zum Übertragen des Signals über Verzögerungseinrichtungen, und
eine Wegwähleinrichtung, die mit den ersten und zweiten Übertragungswegeinrichtungen verbindbar ist, um eine der ersten und zweiten Übertragungswegeinrichtungen in Abhängigkeit von einem Betriebsartdetektorsignal auszuwählen, das durch Ein- bzw. Ausschaltung einer Sicherung erzeugt wird.

2. Halbleiterspeichervorrichtung nach Anspruch 1, bei der die Wegwähleinrichtung enthält:
ein erstes Übertragungstor mit einem Kanal, der zwischen den ersten Übertragungsweg und eine Redundanzfreigabeschaltung oder einen Ladegenerator geschaltet ist und ein Steuergate aufweist, das das Betriebsartdetektorsignal aufnimmt, und
ein zweites Übertragungstor mit einem Kanal, der zwischen die zweite Übertragungswegeinrichtung und die Redundanzfreigabeschaltung oder den Ladegenerator geschaltet ist und dessen Steuergate das Betriebsartdetektorsignal aufnimmt.

3. Halbleiterspeichervorrichtung nach Anspruch 1, bei der die erste Übertragungswegeinrichtung gewählt wird, wenn die Sicherung mit einem Stromquellenanschluß verbunden ist, während die zweite Übertragungswegeinrichtung ausgewählt ist, wenn die Sicherung von dem Stromversorgungsanschluß abgeschaltet ist.

4. Halbleiterspeichervorrichtung nach Anspruch 3, bei der das Betriebsartdetektorsignal eine erste oder zweite Phase entsprechend dem Ein- oder Ausschalten der Sicherung hat, wobei die zweite Phase entgegengesetzt zur ersten Phase ist.

5. Halbleiterspeichervorrichtung mit Redundanzeinrichtung zum Ersetzen einer fehlerhaften Speicherzelle durch eine Ersatzzelle, enthaltend:
eine Einrichtung zum Erzeugen eines Betriebsartdetektorsignals mit zwei unterschiedlichen Phasen in Abhängigkeit vom Ein- oder Ausschalten einer Sicherung,
eine erste Übertragungswegeinrichtung zum Übertragen eines Signals, das an den komplementären Metalloxidhalbleiterspannungspegel angepaßt ist,
eine zweite Übertragungswegeinrichtung zum Übertragen des Signals über Verzögerungseinrichtungen,
eine Wegwähleinrichtung zum Auswählen eines der beiden Übertragungswege in Abhängigkeit von einem Betriebsartdetektorsignal, das durch das Ein- bzw. Ausschalten der Sicherung erzeugt wird, um somit eine ausgewählte Wegeinrichtung mit einem Ausgangsanschluß zu verbinden, wobei die Wegwähleinrichtung mit den ersten und zweiten Übertragungswegeinrichtungen verbindbar ist,
eine Einrichtung zum Aufstocken einer Spannung einer ausgewählten Wortleitung durch die Spaltenadresse auf einen gegebenen Pegel durch Empfangen eines Ausgangs von der Wegwähleinrichtung, und
eine Einrichtung zum Aktivieren oder Entaktivieren eines Redundanzdecodierbetriebs in Abhängigkeit vom Ausgang der Wegwähleinrichtung.

6. Halbleiterspeichervorrichtung nach Anspruch 5, bei der die erste Übertragungswegeinrichtung gewählt wird, wenn das Betriebsartdetektorsignal eine erste Phase hat.

7. Halbleiterspeichervorrichtung nach Anspruch 6, bei der die Aktivierungs/Entaktivierungseinrichtung ein Signal erzeugt, das den Redundanzdecodierbetrieb nicht aktiviert, wenn die erste Übertragungswegeinrichtung ausgewählt ist.

8. Halbleiterspeichervorrichtung nach Anspruch 5, bei der die zweite Übertragungswegeinrichtung gewählt ist, wenn das Betriebsartdetektorsignal eine zweite Phase hat.

9. Halbleiterspeichervorrichtung nach Anspruch 8, bei der die Aktivierungs/Entaktivierungseinrichtung ein Signal erzeugt, das den Redundanzdecodierbetrieb aktiviert, wenn die zweite Übertragungswegeinrichtung gewählt ist.

10. Halbleiterspeichervorrichtung nach Anspruch 5, bei der die Wegwähleinrichtung enthält:
ein erstes komplementären MOS-Übertragungstor mit einem Kanal, das zwischen die Übertragungswegeinrichtung und den Ausgangsanschluß geschaltet ist, mit einem Steuergate, das das Betriebsartdetektorsignal empfängt, und
ein zweites komplementäres MOS-Übertragungstor mit einem Kanal, das zwischen die zweite Übertragungswegeinrichtung und den Ausgangsanschluß geschaltet ist und mit einem Steuergate, das das Betriebsartdetektorsignal aufnimmt.