DE4330131A1 - Halbleiter-Speichervorrichtung - Google Patents
Halbleiter-SpeichervorrichtungInfo
- Publication number
- DE4330131A1 DE4330131A1 DE4330131A DE4330131A DE4330131A1 DE 4330131 A1 DE4330131 A1 DE 4330131A1 DE 4330131 A DE4330131 A DE 4330131A DE 4330131 A DE4330131 A DE 4330131A DE 4330131 A1 DE4330131 A1 DE 4330131A1
- Authority
- DE
- Germany
- Prior art keywords
- signals
- power source
- signal
- data
- external power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Description
Die Erfindung bezieht sich auf eine Halbleiter-
Speichervorrichtung, die sowohl nicht-flüchtige als auch
flüchtige Halbleiter-Speicherelemente umfaßt.
Fig. 7 zeigt ein Schaltbild einer Speicherkarte, die eine
beispielhafte bekannte Halbleiter-Speichervorrichtung dieser
Art darstellt. Diese Karte ist abtrennbar an ein (nicht
gezeigtes) externes Gerät, wie z. B. ein Lese- oder
Schreibgerät, angeschlossen und wird von diesem externen Gerät
mit Strom und verschiedenen Steuersignalen versorgt; das
Schreiben und Lesen von Daten wird gemäß dieser Signale
durchgeführt. Ist die Karte nicht an das externe Gerät
angeschlossen, so werden Daten in der Karte durch eine interne,
auf der Karte angebrachte Stromquelle zur Speichersicherung
aufrechterhalten. In der Zeichnung bezeichnet 1 eine
Stromsteuerschaltung; 2 bezeichnet einen Adreßdekoder; 3
bezeichnet einen Adressenpuffer; 4a und 4b bezeichnen nicht
flüchtige Halbleiter-Speicherelemente; 5a und 5b bezeichnen
flüchtige Halbleiter-Speicherelemente; 6a, 6b, 7a, 7b, 8 und 9
bezeichnen Dreistufenpuffer; 10 bezeichnet eine externe
Stromleitung; 11 bezeichnet eine Masseleitung; 12a und 12b
bezeichnen höherwertige Adreßleitungen (A0, A1), 13 bezeichnet
eine Karten-Freigabeleitung (); 14 bezeichnet einen Adreßbus
(ADD); 15 bezeichnet eine Ausgabe-Freigabesignalleitung ();
16 bezeichnet eine Schreib-Freigabesignalleitung (); 17
bezeichnet eine interne Signalleitung; 18 bezeichnet eine
Rücksetzsignalleitung (RST); 19 bezeichnet einen internen
Adreßbus; 20 bezeichnet einen Datenbus (DATA); 21a, 21b, 22a,
und 22b bezeichnen Speicherchip-Freigabesignalleitungen ();
23 bezeichnet eine Speicherausgabe-Freigabesignalleitung ();
24 bezeichnet eine Speicherschreib-Freigabesignalleitung ();
25a, 25b, 26a, 26b, 27 und 28 bezeichnen pull-up Widerstände;
und 29 bezeichnet eine interne Stromquelle. Im folgenden werden
Signalleitungen und darüber übertragene Signale mit den
gleichen Bezugszeichen gekennzeichnet. Die gezeigte Schaltung
ist eine Schaltung mit negativer Logik.
Die Stromsteuerschaltung 1 erfaßt die Spannung der externen
Stromleitung 10, um gemäß der erfaßten Spannung entweder die
externe Stromleitung 10 oder die interne Stromquelle 29 an die
interne Stromleitung 17 anzuschließen. Das heißt, daß die
externe Stromleitung 10 an die interne Stromleitung 17
angeschlossen wird, wenn die Karte von dem externen Gerät mit
Strom versorgt werden kann; andernfalls wird die interne
Stromquelle 29, die im allgemeinen aus einer in der Karte
befindlichen Batterie besteht, an die interne Stromleitung 17
angeschlossen. Des weiteren erzeugt die Stromsteuerschaltung 1
ein Rücksetzsignal 18 (RST), das den Pegel "Low" (L) annimmt,
wenn die Karte mit Strom aus dem externen Gerät versorgt werden
kann, und das den Pegel "High" (H) annimmt, wenn die Karte mit
Strom aus der internen Stromquelle 29 versorgt wird. Die
Signale 12a, 12b, 13, 14, 15 und 16 sind Speichersteuersignale
des externen Geräts zum Lesen von Daten aus der Karte bzw. zum
Schreiben von Daten in die Karte. Diese Operationen werden über
den Datenbus 20 vollzogen. Mittels dem Karten-Freigabesignal
() wird die Karte aktiviert. Die höherwertigen Adreßsignale
12a und 12b (A0 und A1) dienen zum Speichern von Adressen im
Speicherbereich der Karte. Ein bestimmtes Speicherelement wird
mittels den höherwertigen Adreßsignalen 12a und 12b aktiviert,
und eine Adresse im Speicherelement wird mittels dem
Adressierungssignal 14 (ADD) spezifiziert. Das Ausgabe-
Freigabesignal 15 () und das Schreib-Freigabesignal 16 ()
erlauben das Lesen bzw. Schreiben von Daten. Der Adreßdekoder 2
wird durch das Karten-Freigabesignal () mit dem Pegel L
aktiviert und setzt gemäß den höherwertigen Adreßsignalen 12a
und 12b (A0 und A1) eines der Speicherchip-Freigabesignale 21a,
21b, 22a und 22b () auf den Pegel L. Die Speicherchip-
Freigabesignale 21a, 21b, 22a und 22b werden über die
Dreistufenpuffer 6a, 6b, 7a und 7b zu den Speicherelementen 4a,
4b, 5a bzw. 5b weitergeleitet und das Speicherelement, das das
Speicherchip-Freigabesignal mit "L"-Pegel empfängt, wird
aktiviert.
Der Adreßbuspuffer 3 legt das Eingangsadressierungssignal 14
(ADD) an jedes Speicherelement als internes Adressierungssignal
19 an. Das interne Adressierungssignal 19 dient zum Setzen von
Datenadressen in dem Speicherelement. Das Ausgabe-
Freigabesignal 15 () und das Schreib-Freigabesignal 16 ()
werden als Speicherausgabe-Freigabesignal 23 () bzw.
Speicherschreib-Freigabesignal 24 () über die Dreistufen
puffer 8 bzw. 9 an die Speicherelemente angelegt. Das Rücksetz
signal 18 (RST) wird an den Steueranschluß jedes Dreistufenpuf
fers 6a, 6b, 7a, 7b, 8 und 9 angelegt. Besitzt das Rücksetz
signal 18 (RST) den Pegel L, so wird das Eingangssignal
unverändert ausgegeben, andernfalls wird die Ausgabeleitung in
einen hochohmigen Zustand (Hz) versetzt. Um den Pegel der
Signalleitungen im hochohmigen Zustand bestimmen zu können,
sind die pull-up Widerstände 25a, 25b, 26a, 26b, 27 und 28, die
mit der externen Stromleitung 10 oder der internen Stromleitung
17 verbunden sind, an die Speicherchip-Freigabesignalleitungen
21a, 21b, 22a, 22b, die Speicherausgabe-Freigabesignalleitung
23 bzw. an die Speicherschreib-Freigabesignalleitung 24
angeschlossen. Die externe Stromleitung 10 ohne Zustandssich
erung ist durch einen Kreis gekennzeichnet, während die interne
Stromleitung 17 mit Zustandssicherung durch ein Rechteck
gekennzeichnet ist. Die nicht-flüchtigen Halbleiter-Speicher
elemente 4a und 4b sowie der Adreßbuspuffer 3 sind an die
externe Stromleitung 10 angeschlossen, während die flüchtigen
Halbleiter-Speicherelemente 5a und 5b sowie der Adreßdekoder 2
an die interne Stromleitung 17 mit Zustandssicherung ange
schlossen sind.
Nachfolgend wird die Funktionsweise dieser integrierten
Speicherkarte (IC-Speicherkarte) beschrieben. Ist die IC-
Speicherkarte an das (nicht gezeigte) externe Gerät
angeschlossen und versorgt die externe Stromquelle die externe
Stromleitung 10 mit einer Spannung, so schaltet die
Stromsteuerschaltung 1 die Stromversorgung von der internen
Stromquelle 29 auf die externe Stromleitung 10 um. Gleichzeitig
wird der Pegel des Rücksetzsignals 18 (RST) von H nach L
verändert, wobei jeder der Dreistufenpuffer 6a, 6b, 7a, 7b, 8
und 9 aktiviert wird. In diesem Zustand kann auf die
Halbleiter-Speicherelemente 4a, 4b, 5a und 5b wahlweise zum
Schreiben oder Lesen von Daten durch Steuerung des Karten-
Freigabesignals 13, des Adressierungssignals 14, der
höherwertigen Adreßsignale 12a und 12b, des Ausgabe-
Freigabesignals 15 und des Schreib-Freigabesignals 16
zugegriffen werden. Der Adreßdekoder 2 setzt einen bestimmten
seiner vier Ausgangsanschlüsse (), (), () und () gemäß
den höherwertigen 2-Bit Adreßsignalen 12a und 12b auf den Pegel
L. Das Speicherelement, das das Speicherchip-Freigabesignal
() mit einem L-Pegel empfängt, wird aktiviert. Über den
Datenbus 20 werden in das Speicherelement Daten eingegeben und
Daten aus dem Speicherelement ausgelesen. Die Daten werden an
einer durch das interne Adressierungssignal 19 bestimmten
Adresse gespeichert oder an dieser Adresse ausgelesen.
Wird die IC-Speicherkarte vom externen Gerät entfernt und
dadurch die Stromversorgung durch die externe Stromquelle
unterbrochen, so schaltet die Stromsteuerschaltung 1 die
Stromversorgung auf die interne Stromquelle 29 um. Gleichzeitig
wird der Pegel des Rücksetzsignals 18 (RST) von L nach H
verändert, wodurch die Ausgangsleitungen der Dreistufenpuffer
6a, 6b, 7a, 7b, 8 und 9 alle in einen hochohmigen Zustand (Hz)
gesetzt werden. Die Speicherchip-Freigabesignalleitungen 22a
und 22b sowie die Speicherschreib-Freigabesignalleitung 24, die
über die pull-up Widerstände 26a, 26b und 28 stromgesichert
sind, sind mit der internen Stromleitung 17 verbunden, so daß
sie konstant den Pegel H annehmen, wobei die flüchtigen
Halbleiter-Speicherelemente 5a und 5b in einem Zustand gehalten
werden, der das Schreiben oder Lesen von Daten unmöglich macht;
die Daten werden dabei durch den Strom der mit der internen
Stromleitung 17 verbundenen internen Stromquelle 29
aufrechterhalten. Die nicht-flüchtigen Halbleiter-Speicher
elemente 4a und 4b benötigen keine Datensicherung. Um den
Stromverbrauch bei Nichtbenutzung der Karte weiter zu
verringern, sind die Speicherchip-Freigabesignalleitungen 21a
bzw. 21b, die keine Zustandssicherung über die pull-up
Widerstände 25a bzw. 25b besitzen, mit der externen
Stromleitung 10 verbunden. Die Speicherchip-
Freigabesignalleitung 23 ist ebenfalls mit der externen
Stromleitung 10 verbunden und besitzt über den pull-up
Widerstand 27 keine Zustandssicherung.
In einer derart aufgebauten bekannten Halbleiter-
Speichervorrichtung wird der Pegel jeder Steuersignalleitung
über einen pull-up Widerstand gesteuert, wenn die externe
Stromquelle angeschlossen oder entfernt wird, so daß sich der
Pegel jeder Signalleitung nicht schnell ändert. Wenn
beispielsweise die externe Stromquelle plötzlich während dem
Schreiben von Daten abgeschaltet wird, dauert es daher lange,
bis die Speicherchip-Freigabesignalleitung und die
Speicherschreib-Freigabesignalleitung der flüchtigen
Halbleiter-Speicherelemente den Pegel H annehmen, was zu
Schreibfehlern etc. führen kann.
Dieser Vorgang wird nachfolgend anhand Fig. 8 erklärt. Es sei
angenommen, daß die externe Stromquelle zum Zeitpunkt T1
während einem Schreibvorgang ausgeschaltet wird, so daß die
Spannung Vcc der Stromquelle abzufallen beginnt. Erkennt die
Stromsteuerschaltung 1 zum Zeitpunkt T2, daß die Spannung Vcc
der Stromquelle kleiner als ein bestimmter Wert ist, so
wechselt der Pegel des Rücksetzsignals von L nach H, wobei die
Ausgangsleitung jedes Dreistufenpuffers in einen hochohmigen
Zustand (Hz) versetzt wird. Die Speicherchip-
Freigabesignalleitungen 21a und 21b () und die
Speicherausgabe-Freigabesignalleitung 23 (), die mit der
externen Stromleitung 10 ohne Zustandssicherung verbunden sind,
werden schrittweise auf den Pegel L gebracht. Demgegenüber
werden die Speicherchip-Freigabesignalleitungen 22a und 22b
() sowie die Speicherschreib-Freigabesignalleitung 24 (),
die mit der internen Stromleitung 17 mit Zustandssicherung
verbunden sind, schrittweise auf den Pegel H gebracht. Die
Speicherchip-Freigabesignalleitungen 22a und 22b () und die
Speicherschreib-Freigabesignalleitung 24 () der flüchtigen
Halbleiter-Speicherelemente 5a und 5b nehmen während dem
Schreibvorgang den Pegel L an. Wird die externe Stromquelle
abgeschaltet, so steigt ihr Pegel von L nach H an. Dieser
Pegelanstieg vollzieht sich jedoch nicht sofort, so daß
fälschlicherweise Daten geschrieben werden können bevor der H-
Pegel erreicht wird.
Unmittelbar nachdem die externe Stromquelle an die IC-
Speicherkarte angeschlossen worden ist, steigt der Pegel der
Speicherchip-Freigabesignalleitungen 21a und 21b () und der
Speicherausgabe-Freigabesignalleitung 23 () der nicht
flüchtigen Halbleiter-Speicherelemente von L nach H an, so daß
die zwei nicht-flüchtigen Halbleiter-Speicherelemente 4a und 4b
gleichzeitig betriebsbereit sein können, wodurch eine
Datenkollision im Datenbus 20 hervorgerufen werden kann.
Der Erfindung liegt daher die Aufgabe zugrunde, eine
Halbleiter-Speichervorrichtung bereitzustellen, bei der
gleichzeitig mit dem Anschließen oder Entfernen der externen
Stromquelle keine Daten fälschlicherweise geschrieben werden
und keine Datenkollision auftritt.
Diese Aufgabe wird gelöst durch eine Halbleiter-
Speichervorrichtung, die abtrennbar mit einem externen Gerät
verbunden ist und die mit Strom aus einer externen Stromquelle,
nämlich der Stromquelle des externen Geräts, versorgt wird,
wobei Daten gemäß verschiedenen Steuersignalen des externen
Geräts aus der Halbleiter-Speichervorrichtung ausgelesen bzw.
in die Halbleiter-Speichervorrichtung geschrieben werden,
bestehend aus einer sowohl flüchtige als auch nicht-flüchtige
Halbleiter-Speicherelemente umfassenden Speicheranordnung,
einen Datenbus, über den Daten in die Speicheranordnung
eingegeben bzw. aus der Speicheranordnung ausgegeben werden,
eine die verschiedenen Steuersignale umfassenden
Steuervorrichtung zum Steuern des Schreibens in bzw. des Lesens
von Daten aus der Speicheranordnung, einer Adressierungs
vorrichtung zum Adressieren der Speicheranordnung, einer
internen Stromquelle zur Datensicherung, einer Stromsteuerungs
vorrichtung, die die Spannung der Stromquelle ermittelt und
zwischen der externen Stromquelle und der internen Stromquelle
so umschaltet, daß Strom von der externen Stromquelle geliefert
wird, wenn das externe Gerät an die Halbleiter-
Speichervorrichtung angeschlossen ist, bzw. Strom von der
internen Stromquelle geliefert wird, wenn das externe Gerät von
der Halbleiter-Speichervorrichtung abgetrennt ist, und die ein
Rücksetzsignal erzeugt, das die angeschlossene Stromquelle
kennzeichnet, einer Vorrichtung zum Setzen der verschiedenen
Steuersignale in einen hochohmigen Zustand gemäß dem
Rücksetzsignal, wenn die externe Stromquelle abgetrennt ist,
einer Gruppe von pull-up Widerständen zum Ermitteln der Pegel
der verschiedenen Steuersignale, wenn sie sich im hochohmigen
Zustand befinden, und einer Zwangssteuervorrichtung zum
zwangsläufigen Deaktivieren aller verschiedenen Steuersignale
für eine bestimmte Zeitdauer gemäß dem Rücksetzsignal der
Stromsteuervorrichtung, wenn die externe Stromquelle
angeschlossen/abgetrennt wird, wobei fälschliches Schreiben von
Daten, das beim Schreiben von Daten während dem Entfernen der
externen Stromquelle auftreten kann, und Datenkollisionen im
Datenbus, die beim Anschließen der obigen externen Stromquelle
auftreten können, vermieden werden.
In einem ersten Ausführungsbeispiel umfaßt die
Steuervorrichtung zur Steuerung des Schreibens und Lesens von
Daten ein Karten-Freigabesignal zur Aktivierung der Halbleiter-
Speichervorrichtung, Ausgabe- und Schreibfreigabesignale zur
Steuerung des Schreibens bzw. Lesens von Daten, und einen
Adreßdekoder, der durch das Karten-Freigabesignal aktiviert
wird und Speicherchip-Freigabesignale zur Aktivierung der
Speicheranordnung gemäß der Adresse der Adressierungs
vorrichtung erzeugt, und der im inaktiven Zustand Speicherchip-
Freigabesignale zur Deaktivierung der Speicheranordnung
erzeugt, wobei die Vorrichtung zum Setzen der verschiedenen
Steuersignale gemäß dem Rücksetzsignal in einen hochohmigen
Zustand aus Dreistufenpuffern besteht, die jeweils dem Ausgabe-
und Schreibfreigabesignal bzw. den Speicherchip-Freigabe
signalen entsprechend vorhanden sind und deren Ausgänge sich
bei Inaktivität im hochohmigen Zustand befinden, und wobei die
Zwangssteuervorrichtung zum zwangsweise Deaktivieren der
verschiedenen Steuersignale aus einer Verzögerungsschaltung zur
zwangsweisen Deaktivierung der Chip-Freigabesignale sowie der
Schreib- und Ausgabefreigabesignale gemäß dem Rücksetzsignal
bei abgetrennter externer Stromquelle besteht, die die
Dreistufenpuffer deaktiviert, so daß ein Ausgangssignal mit
einem hochohmigen Zustand nach einer gewissen Zeitspanne, die
zur Aufrechterhaltung der verschiedenen Steuersignale auf einen
bestimmten Wert über die pull-up Widerstände lang genug ist,
erhalten werden kann, und die bei angeschlossener externer
Stromquelle die Dreistufenpuffer gemäß dem Rücksetzsignal
aktiviert, und die das Karten-Freigabesignal sowie die Schreib-
und Ausgabe-Freigabesignale nach einer bestimmten Zeit, die
lang genug für diese Signale ist, um einen bestimmten Wert
vollständig anzunehmen, als Eingangssignale aufweist, indem das
Rücksetzsignal um eine bestimmte Zeitdauer verzögert wird; und
eine Gruppe von OR-Gattern mit dem Rücksetzsignal und dem
Ausgangssignal der Verzögerungsschaltung als Eingangssignale,
die das Karten-Freigabesignal sowie die Schreib- und Ausgabe-
Freigabesignale bei abgetrennter externer Stromquelle
zwangsweise deaktiviert und das Eingangssignal dieser
Signalleitungen bei angeschlossener externer Stromquelle
verzögert; und ein AND-Gatter mit dem Rücksetzsignal und dem
Ausgangssignal der Verzögerungsschaltung als Eingangssignale,
das die Deaktivierung der Dreistufenpuffer des Ausgabe- und
Schreib-Freigabesignals sowie des Speicherchip-Freigabesignals
bei abgetrennter externer Stromquelle verzögert und bei
angeschlossener externer Stromquelle die Dreistufenpuffer
aktiviert.
In einem zweiten Ausführungsbeispiel umfaßt die
Steuervorrichtung zur Steuerung des Schreibens und Lesens von
Daten ein Karten-Freigabesignal zur Aktivierung der Halbleiter-
Speichervorrichtung, Ausgabe- und Schreibfreigabesignale zur
Steuerung des Schreibens bzw. Lesens von Daten, und einen
Adreßdekoder, der durch das Karten-Freigabesignal aktiviert
wird und Speicherchip-Freigabesignale zur Aktivierung der
Speicheranordnung gemäß der Adresse der Adressierungs
vorrichtung erzeugt, und der im inaktiven Zustand Speicherchip-
Freigabesignale zur Deaktivierung der Speicheranordnung
erzeugt, wobei die Vorrichtung zum Setzen der verschiedenen
Steuersignale gemäß dem Rücksetzsignal in einen hochohmigen
Zustand aus Dreistufenpuffern besteht, die jeweils dem Ausgabe-
und Schreibfreigabesignal bzw. den Speicherchip-
Freigabesignalen entsprechend vorhanden sind und deren Ausgänge
sich bei Inaktivität im hochohmigen Zustand befinden, und wobei
die Zwangssteuervorrichtung zum zwangsweisen Deaktivieren der
verschiedenen Steuersignale aus einem Rechteckimpulsgenerator
zur Erzeugung von Impulsen mit einer der bestimmten Zeitdauer
entsprechenden Impulsbreite bei einem Anstieg oder Abfall des
Rücksetzsignals besteht, und aus einer Erzeugungsschaltung zur
Erzeugung inaktiver Signale, die die Schreib- und Ausgabe-
Freigabesignale sowie die Speicherchip-Freigabesignale an die
interne Stromquelle anschließt, um sie für die der von dem
Rechteckimpulsgenerator erzeugten Impulsbreite entsprechende
bestimmte Zeitdauer zu deaktivieren, wobei die bestimmte
Zeitspanne für jedes der verschiedenen Steuersignale lang genug
ist, um durch die Gruppe von pull-up Widerständen bei
abgetrennter externer Stromquelle auf einen bestimmten Wert
gehalten zu werden, und wobei die bestimmte Zeitspanne für das
Karten-Freigabesignal und die Schreib- und Ausgabe-
Freigabesignale lang genug ist, um bei angeschlossener externer
Stromquelle vollständig einen bestimmten Wert anzunehmen.
In dieser Halbleiter-Speichervorrichtung werden alle
Steuersignale der Speicherelemente für eine bestimmte Zeitdauer
zwangsweise deaktiviert, wenn die externe Stromquelle
angeschlossen oder abgetrennt wird; anschließend werden ihre
Pegel durch die pull-up Widerstände stabilisiert, wodurch
fälschliche Schreibvorgänge oder Datenkollisionen vermieden
werden können, die durch die Verzögerung beim Pegelwechsel
durch die pull-up Widerstände hervorgerufen werden.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen
unter Bezugnahme auf die Zeichnung näher beschrieben. Es
zeigen:
Fig. 1 ein Schaltbild einer Halbleiter-Speichervorrichtung,
Fig. 2 ein Zeitdiagramm, das die Zustände der Signale in der
Halbleiter-Speichervorrichtung gemäß Fig. 1 zeigt, wenn die
zugehörige externe Stromquelle von ihr abgetrennt wird,
Fig. 3 ein Zeitdiagramm, das die Zustände der Signale in der
Halbleiter-Speichervorrichtung gemäß Fig. 1 zeigt, wenn die
zugehörige externe Stromquelle an sie angeschlossen wird,
Fig. 4 ein Schaltbild einer Halbleiter-Speichervorrichtung
gemäß einem weiteren Ausführungsbeispiel,
Fig. 5 ein Zeitdiagramm, das die Zustände der Signale in der
Halbleiter-Speichervorrichtung gemäß Fig. 4 zeigt, wenn die
zugehörige externe Stromquelle von ihr abgetrennt wird,
Fig. 6 ein Zeitdiagramm, das die Zustände der Signale in der
Halbleiter-Speichervorrichtung gemäß Fig. 4 zeigt, wenn die
zugehörige externe Stromquelle an sie angeschlossen wird,
Fig. 7 ein Schaltbild einer bekannten Halbleiter-Speicher
vorrichtung, und
Fig. 8 ein Zeitdiagramm, das die Zustände der Signale in der
Halbleiter-Speichervorrichtung gemäß Fig. 7 zeigt, wenn die
zugehörige externe Stromquelle von ihr abgetrennt wird.
Fig. 1 zeigt ein Schaltbild einer IC-Speicherkarte, die eine
Halbleiter-Speichervorrichtung gemäß einem Ausführungsbeispiel
darstellt. Die Bestandteile, die denen der zuvor beschriebenen
bekannten Karte entsprechen, sind durch dieselben Bezugszeichen
gekennzeichnet; auf ihre Beschreibung wird nachfolgend
verzichtet. In Fig. 1 kennzeichnet 30 eine Verzögerungs
schaltung, 31 kennzeichnet eine erste Rücksetzsignal-
Steuerschaltung, 32 kennzeichnet eine zweite Rücksetzsignal-
Steuerschaltung, 33 kennzeichnet eine Kartenfreigabesignal-
Steuerschaltung, 34 kennzeichnet eine Ausgabefreigabesignal-
Steuerschaltung, und Bezugszeichen 35 kennzeichnet eine
Schreibfreigabesignal-Steuerschaltung. Diese Schaltungen bilden
die Zwangssteuerschaltung zur zwangsweisen Deaktivierung aller
Steuersignale für eine bestimmte Zeitdauer, wenn die externe
Stromquelle angeschlossen oder abgetrennt wird. Die
Verzögerungsschaltung 30 gibt das Rücksetzsignal 18 der
Stromsteuerschaltung 1 aus, nachdem der Pegelwechsel des
Rücksetzsignals 18 um eine bestimmte Zeit verzögert worden ist.
Die zweite Rücksetzsignal-Steuerschaltung 32 besteht aus einem
AND-Gatter, während die anderen Steuerschaltungen 31, 33, 34
und 35 durch OR-Gatter gebildet werden. Das Rücksetzsignal 18
und das Ausgangssignal der Verzögerungsschaltung 30 werden an
die erste bzw. zweite Rücksetzsignal-Steuerschaltung 31 bzw. 32
angelegt. Die Steuerschaltungen 33, 34 und 35 dienen gemäß dem
Ausgangssignal der ersten Rücksetzsignal-Steuerschaltung 31 zur
Gattersteuerung des Karten-Freigabesignals 13 (), des
Ausgabe-Freigabesignals 15 () bzw. des Schreib-Freigabe
signals 16 (). Ein Steuersignal der entsprechenden Schaltung
ist an einen der Eingangsanschlüsse jeder dieser
Steuerschaltungen angeschlossen, während an den anderen
Eingangsanschluß derselben Schaltung das Ausgangssignal der
ersten Rücksetzsignal-Steuerschaltung 31 angelegt ist. Das
Ausgangssignal der zweiten Rücksetzsignal-Steuerschaltung 32
ist mit dem Steueranschluß jedes der Dreistufenpuffer 6a, 6b,
7a, 7b, 8 und 9 verbunden. Das von der Steuerschaltung 33 an
den Adreßdekoder 2 angelegte Signal wird als inneres Karten-
Freigabesignal () bezeichnet; dagegen ist das Karten-
Freigabesignal 13 () vom externen Gerät an die
Kartenfreigabesignal-Steuerschaltung 33 angelegt. Die weiteren
Bestandteile dieser IC-Speicherkarte entsprechen denen der in
Fig. 7 gezeigten bekannten Karte.
Die Speicheranordnung besteht aus den nicht-flüchtigen
Speicherelementen 4a und 4b sowie aus den flüchtigen
Speicherelementen 5a und 5b. Der Datenbus ist mit dem
Bezugszeichen 20 gekennzeichnet. Die Steuervorrichtung umfaßt
den Adreßdekoder 2, die Karten-Freigabesignalleitung 13, die
Ausgabe-Freigabesignalleitung 15, die Schreib-Freigabe
signalleitung 16, die Speicherchip-Freigabesignalleitungen 21a,
21b, 22a und 22b, die Speicherausgabe-Freigabesignalleitung 23
und die Speicherschreib-Freigabesignalleitung 24. Die
Adressierungsvorrichtung besteht aus dem Adreßbuspuffer 3, dem
Adreßbus 14, dem internen Adreßbus 19 und den höherwertigen
Adressierungssignalleitungen 12a und 12b. Die interne
Stromquelle wird durch das Bezugszeichen 29 gekennzeichnet. Die
Stromsteuervorrichtung umfaßt die Stromsteuerschaltung 1, die
externe Stromleitung 10, die Masseleitung 11, die interne
Stromleitung 17 und das Rücksetzsignal 18. Die Vorrichtung zum
Setzen der Steuersignale in einen hochohmigen Zustand wird
durch die Dreistufenpuffer 6a, 6b, 7a, 7b, 8 und 9 gebildet.
Die pull-up Widerstände zur Bestimmung der Pegel der
Steuersignale im hochohmigen Zustand werden durch die
Bezugszeichen 25a, 25b, 26a, 26b, 27 und 28 gekennzeichnet. Die
Zwangssteuervorrichtung besteht aus der Verzögerungsschaltung
30, der ersten Rücksetzsignal-Steuerschaltung 31, der zweiten
Rücksetzsignal-Steuerschaltung 32, der Kartenfreigabesignal-
Steuerschaltung 33, der Ausgabefreigabesignal-Steuerschaltung
34 und der Schreibfreigabesignal-Steuerschaltung 35.
Nachfolgend wird die Funktionsweise dieser IC-Speicherkarte
beschrieben. Fig. 2 zeigt ein Zeitdiagramm der Signalverläufe
in der Speicherkarte, wenn die externe Stromquelle abgeschaltet
wird während Daten beispielsweise in das flüchtige
Speicherelement 5a geschrieben werden. Wird die externe
Stromquelle zu einem Zeitpunkt T1 abgeschaltet, so beginnt die
Spannung Vcc der externen Stromleitung 10 zu fallen. Erkennt
die Stromsteuerschaltung 1 zu einem Zeitpunkt T2, daß die
Spannung Vcc unter einen bestimmten Wert abgesunken ist, so
steigt der Pegel des Rücksetzsignals von L nach H. Gleichzeitig
steigt ebenfalls der Pegel des Ausgangssignals (RES1) der
ersten Rücksetzsignal-Steuerschaltung 31, wodurch der H-
Ausgangssignalpegel der Steuerschaltungen 33, 34 und 35
gewährleistet ist. Liegt das innere Karten-Freigabesignal ()
auf dem Pegel H und ist es inaktiv, so liegen die
Ausgangsanschlüsse (), (), () und () des Adreßdekoders
2 allesamt auf dem Pegel H. Zu diesem Zeitpunkt besitzt das
Ausgangssignal (RSTD) der zweiten Rücksetzsignal-Steuer
schaltung 32 weiterhin den Pegel L, wodurch alle
Dreistufenpuffer 6a, 6b, 7a, 7b, 8 und 9 aktiviert (leitend)
sind. Daher werden die Pegel der Speicherchip-Freigabesignale
21a, 21b, 22a und 22b (), des Speicherausgabe-
Freigabesignals 23 () und des Speicherschreib-
Freigabesignals 24 (), die als Speichersteuerungssignale
dienen, alle gleichzeitig mit dem Pegelanstieg des
Rücksetzsignals 18 (RST) von L auf H auf den Wert H angehoben,
wodurch sämtliche Speicherelemente 4a, 4b, 5a und 5b inaktiviert
werden. Aus diesem Grund kommt es nicht zu einem fälschlichen
Schreibvorgang wie bei der bekannten Speicherkarte. In Fig. 2
ist der H-Pegel der Signale leicht verringert, da die Spannung
der internen Stromquelle zur Datensicherung etwas kleiner ist
als die Spannung der externen Stromquelle. Dies trifft auch für
den nachfolgend beschriebenen Fall zu.
Nach einer bestimmten Zeit nimmt zum Zeitpunkt T3 das
Ausgangssignal (RSTD) der Verzögerungsschaltung 30 den Pegel H
an, wodurch das Ausgangssignal (RST2) der zweiten Rücksetz-
Signalschaltung 32 ebenfalls den Pegel H annimmt; dadurch
werden alle Ausgangsleitungen der Dreistufenpuffer 6a, 6b, 7a,
7b, 8 und 9 in den hochohmigen Zustand (Hz) gebracht. Die
Speicherchip-Freigabesignale 22a und 22b () und das
Speicherschreib-Freigabesignal 24 () der flüchtigen
Halbleiter-Speicherelemente 5a und 5b besitzen jedoch bereits
den Pegel H; ihr H-Pegel wird auch danach über die pull-up
Widerstände 26a, 26b bzw. 28 aufrechterhalten. Die
Speicherchip-Freigabesignale 21a und 21b () und das
Speicherausgabe-Freigabesignal 23 () der nicht-flüchtigen
Halbleiter-Speicherelemente 4a und 4b werden nachfolgend
schrittweise auf den Pegel L erniedrigt, wobei diese Signale
über die pull-up Widerstände 25a, 25b bzw. 27 mit der externen
Stromleitung 10 ohne Zustandssicherung verbunden sind.
Nachfolgend wird die Funktionsweise der IC-Speicherkarte
beschrieben, wenn sie an das externe Gerät angeschlossen und
die externe Stromquelle mit der externen Stromleitung verbunden
wird. Fig. 3 zeigt ein Zeitdiagramm der Signalzustände in
diesem Fall. Wird beispielsweise zum Zeitpunkt T1 die Karte an
das externe Gerät und die externe Stromquelle an die externe
Stromleitung 10 angeschlossen, so beginnt die Spannung Vcc der
externen Stromleitung 10 zu steigen. Gleichzeitig wird in einer
der Verbindung nachfolgenden Anfangsstufe der Pegel des Karten-
Freigabesignals 13 (), des Ausgabe-Freigabesignals 15 ()
und des Schreib-Freigabesignals 16 () durch das externe Gerät
von L nach H angehoben, um die Speicherelemente zu
deaktivieren. Erkennt zum Zeitpunkt T2 die Stromsteuerschaltung
1, daß die Spannung Vcc einen bestimmten Wert erreicht hat, der
sich vom in Fig. 2 gezeigten Wert unterscheidet, so fällt der
Pegel des Rücksetzsignals 18 von H nach L, wodurch auch der
Pegel des Ausgangssignals (RES2) der durch ein AND-Gatter
gebildeten zweiten Rücksetzsignal-Steuerschaltung 32 auf L
gesetzt wird und alle Dreistufenpuffer 6a, 6b, 7a, 7b, 8 und 9
aktiviert (leitend) werden. Zu diesem Zeitpunkt besitzt das
Ausgangssignal (RSTD) der Verzögerungsschaltung 30 weiterhin
den Pegel H, so daß auch das Ausgangssignal (RST1) der ersten
Rücksetzsignal-Steuerschaltung 31 den Pegel H besitzt. Somit
weisen alle Ausgangssignale der Steuerschaltungen 33, 34 und 35
und auch alle Ausgangsanschlüsse (), (), () und () des
Adreßdekoders 2 einen H-Pegel auf. Demzufolge werden den
Speicherchip-Freigabesignalen 21a, 21b, 22a und 22b (), dem
Speicherausgabe-Freigabesignal 23 () sowie dem Speicher
schreib-Freigabesignal 24 () der Pegel H zugewiesen, wodurch
alle Speicherelemente 4a, 4b, 5a und 5b inaktiviert werden. Aus
diesem Grund tritt keine Datenkollision im Datenbus 20 auf.
Fällt nach einer bestimmten Zeit das Ausgangssignal (RSTD) der
Verzögerungsschaltung 30 zum Zeitpunkt T3 auf den Pegel L ab,
so fällt gleichzeitig auch der Pegel des Ausgangssignals (RST1)
der ersten Rücksetzsignal-Steuerschaltung 31 auf L, so daß von
den Steuerschaltungen 33, 34 bzw. 35 das Karten-Freigabesignal
13 (), das Ausgabe-Freigabesignal 15 () bzw. das Schreib-
Freigabesignal 16 () des externen Geräts unverändert
ausgegeben werden. Daher ist es nötig, daß die Verzögerungszeit
der Verzögerungsschaltung 30 länger als die Zeitdauer
festgesetzt wird, die für den Pegelanstieg von L nach H dieser
Steuersignale benötigt wird. Anschließend werden Schreib- und
Lesevorgänge bei Steuerung durch diese verschiedenen Steuer-
und Adreßsignale durchgeführt.
Fig. 4 zeigt ein Schaltbild einer IC-Speicherkarte gemäß einem
weiteren Ausführungsbeispiel. In der Zeichnung kennzeichnet 40
einen Rechteckimpulsgenerator zur Erzeugung eines H-Pegel-
Impulses bestimmter Länge an der Anstiegs- und Abfallflanke des
Rücksetzsignals 18 (RST). Die Bezugszeichen 41a, 41b, 42a, 42b,
43 und 44 bezeichnen Schaltungen zur Erzeugung inaktiver
Signale, die in den Speicherchip-Freigabesignalleitungen 21a,
21b, 22a, 22b (), der Speicherausgabe-Freigabesignalleitung
23 () bzw. der Speicherschreib-Freigabesignalleitung 24 ()
vorhanden sind. Die Schaltungen zur Erzeugung inaktiver
Signale 41a, 41b, 42a, 42b, 43 und 44 sind elektrische
Schalter, die beispielsweise aus Transistoren bestehen und
durch das Ausgangssignal (RSTP) des Rechteckimpulsgenerators 40
gesteuert werden, und die, während dieses Ausgangssignal (RSTP)
den Pegel H besitzt, die jeweils mit ihnen verbundenen
Steuersignalleitungen unmittelbar mit der internen Stromleitung
verbinden, die als Zustandssicherung dazu beiträgt, daß der
Pegel der Steuersignalleitungen auf H gehalten wird. Die
Schaltungen 40, 41a, 41b, 42a, 42b, 43 und 44 bilden die
Zwangssteuervorrichtung zur Deaktivierung aller Steuersignale
für eine bestimmte Zeitdauer, wenn die externe Stromquelle
angeschlossen oder abgetrennt wird. Die übrigen Bestandteile
entsprechen im wesentlichen denen der bekannten Karte, so daß
auf ihre Beschreibung verzichtet werden kann.
Nachfolgend wird die Funktionsweise der Karte gemäß diesem
Ausführungsbeispiel beschrieben. Fig. 5 zeigt ein Zeitdiagramm
der Signalverläufe in der Speicherkarte, wenn die externe
Stromquelle abgeschaltet wird während Daten beispielsweise in
das flüchtige Speicherelement 5a geschrieben werden. Wird die
externe Stromquelle zu einem Zeitpunkt T1 abgeschaltet, so
beginnt die Spannung Vcc der externen Stromleitung 10 zu
fallen. Erkennt die Stromsteuerschaltung 1 zu einem Zeitpunkt
T2, daß die Spannung Vcc unter einen bestimmten Wert abgesunken
ist, so steigt der Pegel des Rücksetzsignals 18 (RST) von L
nach H an. Nachdem der Pegel des Rücksetzsignals 18 (RST)
verändert worden ist, liegt das Ausgangssignal (RSTP) des
Rechteckimpulsgenerators 40 für eine bestimmte Zeitdauer auf
dem Pegel H. Der Rechteckimpulsgenerator 40 erzeugt also einen
Impuls mit dem Pegel H von bestimmter Dauer. Während das
Ausgangssignal (RSTP) des Rechteckimpulsgenerators 40 den Pegel
H besitzt, sind die Schaltungen zur Erzeugung inaktiver Signale
41a, 41b, 42a, 42b, 43 und 44 eingeschaltet und verbinden die
an sie angeschlossenen Steuersignalleitungen 21a, 21b, 22a,
22b, 23 bzw. 24 mit der internen zustandssichernden
Stromleitung 17, so daß diese Steuersignale auf den Pegel H
gesetzt werden. Wie in der Schaltung gemäß dem ersten
Ausführungsbeispiel werden somit die Speicherelemente 4a, 4b,
5a und 5b allesamt deaktiviert. Aus diesem Grund wird ein
fälschlicher Schreibvorgang von Daten, wie er bei der bekannten
Karte auftritt, verhindert.
Wenn nach einer bestimmten Zeitdauer das Ausgangssignal (RSTP)
des Rechteckimpulsgenerators 40 zum Zeitpunkt T3 auf den Pegel
L zurückgesetzt wird, werden die Schaltungen zur Erzeugung
inaktiver Signale 41a, 41b, 42a, 42b, 43 und 44 ausgeschaltet.
Die Speicherchip-Freigabesignale 22a und 22b () und das
Speicherschreib-Freigabesignal 24 () der flüchtigen
Halbleiter-Speicherelemente 5a und 5b besitzen zu diesem
Zeitpunkt bereits den Pegel H; ihr H-Pegel wird auch danach
über die pull-up Widerstände 26a, 26b bzw. 28 aufrechterhalten.
Des weiteren werden nachfolgend die Speicherchip-
Freigabesignale 21a und 21b () und das Speicherausgabe-
Freigabesignal 23 () der nicht-flüchtigen Halbleiter
speicherelemente 4a und 4b schrittweise auf den Pegel L
erniedrigt, wobei diese Signale über die pull-up Widerstände
25a, 25b bzw. 27 mit der externen Stromleitung 10 ohne
Zustandssicherung verbunden sind.
Nachfolgend wird die Funktionsweise der IC-Speicherkarte
beschrieben, wenn sie an das externe Gerät angeschlossen und
die externe Stromquelle mit der externen Stromleitung verbunden
wird. Fig. 6 zeigt ein Zeitdiagramm der Signalzustände in
diesem Fall. Wird beispielsweise zum Zeitpunkt T1 die Karte an
das externe Gerät und die externe Stromquelle an die externe
Stromleitung 10 angeschlossen, so beginnt die Spannung Vcc der
externen Stromleitung 10 zu steigen. Gleichzeitig wird in einer
der Verbindung nachfolgenden Anfangsstufe der Pegel des Karten-
Freigabesignals 13 (), des Ausgabe-Freigabesignals 15 ()
und des Schreib-Freigabesignals 16 () durch das externe Gerät
von L nach H angehoben, um die Speicherelemente zu
deaktivieren. Erkennt zum Zeitpunkt T2 die Stromsteuerschaltung
1, daß die Spannung Vcc einen bestimmtem Wert erreicht hat, der
sich vom in Fig. 5 gezeigten Wert unterscheidet, so fällt der
Pegel des Rücksetzsignals 18 von H nach L. Demzufolge erzeugt
der Rechteckimpulsgenerator 40 als Ausgangssignal (RSTP) einen
Impuls mit dem Pegel H von bestimmter Dauer. Solange das
Ausgangssignal (RSTP) des Rechteckimpulsgenerators 40 den Pegel
H besitzt, sind die Schaltungen zur Erzeugung inaktiver Signale
41a, 41b, 42a, 42b, 43 und 44 eingeschaltet und setzen die
jeweils mit ihnen verbundenen Steuersignalleitungen 21a, 21b,
22a, 22b, 23 und 24 auf den Pegel H. Wie im zuvor beschriebenen
Fall, wo die externe Stromquelle ausgeschaltet worden ist, sind
somit die Speicherelemente 4a, 4b, 5a und 5b allesamt
deaktiviert. Aus diesem Grund tritt im Datenbus 20 keine
Datenkollision auf.
Wird nach einer bestimmten Zeitdauer das Ausgangssignal (RSTP)
des Rechteckimpulsgenerators 40 zum Zeitpunkt T3 wieder auf den
Pegel L zurückgesetzt, so werden die Schaltungen zur Erzeugung
inaktiver Signale 41a, 41b, 42a, 42b, 43 und 44 ausgeschaltet
Danach werden Schreib- und Lesevorgänge von Daten bei Steuerung
durch die verschiedenen Steuer- und Adreßsignale durchgeführt.
Daher ist es nötig, daß die Impulsbreite des Ausgangssignals
(RSTP) des Rechteckimpulsgenerators länger als die Zeitdauer
festgesetzt wird, die für den Pegelanstieg von L nach H dieser
Steuersignale nach dem Anschluß des externen Geräts benötigt
wird.
Wie zuvor beschrieben, werden beim Anschluß/Abtrennen der
externen Stromquelle die verschiedenen Steuersignale
zwangsweise für eine bestimmte Zeit deaktiviert, wodurch eine
Halbleiter-Speichervorrichtung bereitgestellt wird, in der
Defekte vermieden werden, die beim Abtrennen der externen
Stromquelle durch irrtümliche Schreibvorgänge oder beim
Anschluß der externen Stromquelle durch Datenkollisionen etc.
auftreten können. Des weiteren ist eine Vorrichtung zur
zwangsweisen Deaktivierung der Steuersignale in der Halbleiter-
Speichervorrichtung vorhanden, wobei die Struktur des externen
Geräts, das beispielsweise ein Lese- oder Schreibgerät sein
kann, nicht verändert werden muß und eine Steuerung mit den
größtenteils selben Steuersignalen wie in der bekannten
Speichervorrichtung ermöglicht wird, was in verschiedener Weise
vorteilhaft ist. Beispielsweise kann ein gewöhnliches externes
Gerät verwendet werden, ohne daß dieses in irgendeiner Weise
abgeändert werden müßte; das bedeutet, daß die vorliegende
Erfindung leicht in der Praxis eingesetzt werden kann.
In einer Halbleiter-Speichervorrichtung, die sowohl nicht
flüchtige Halbleiter-Speicherelemente 4a, 4b als auch flüchtige
Halbleiter-Speicherelemente 5a, 5b umfaßt, können beim
Anschluß/Abtrennen einer externen Stromquelle irrtümliche
Schreibvorgänge von Daten oder Datenkollisionen vermieden
werden. Wird die externe Stromquelle gemäß einem Rücksetzsignal
18 (RST) einer Stromsteuerschaltung 1 zum Erfassen der Spannung
der Stromquelle an eine externe Stromleitung 10 angeschlossen
oder von dieser abgetrennt, so werden ein Karten-Freigabesignal
13 (), ein Ausgabe-Freigabesignal 15 () und ein Schreib-
Freigabesignal 16 () in der Speichervorrichtung durch eine
Verzögerungsschaltung 30 und Gatterschaltungen 31, 32, 33, 34
und 35 für eine bestimmte Zeitdauer zwangsweise deaktiviert.
Claims (3)
1. Halbleiter-Speichervorrichtung, die abtrennbar mit einem
externen Gerät verbunden ist und die mit Strom aus einer
externen Stromquelle, nämlich der Stromquelle des externen
Geräts, versorgt wird, wobei Daten gemäß verschiedenen
Steuersignalen des externen Geräts aus der Halbleiter-
Speichervorrichtung ausgelesen bzw. in die Halbleiter-
Speichervorrichtung geschrieben werden, bestehend aus
einer Speicheranordnung mit sowohl flüchtigen (5a, 5b) als auch nicht-flüchtigen (4a, 4b) Halbleiter-Speicherelementen,
einen Datenbus (20), über den Daten in die Speicheranordnung eingegeben bzw. aus der Speicheranordnung ausgegeben werden,
eine die verschiedenen Steuersignale (13, 15, 16, 21a, 21b, 22a, 22b) umfassenden Steuervorrichtung zum Steuern des Schreibens in bzw. des Lesens von Daten aus der Speicheranordnung,
einer Adressierungsvorrichtung (2) zum Adressieren der Speicheranordnung,
einer internen Stromquelle (29) zur Datensicherung,
einer Stromsteuerungsvorrichtung (1), die die Spannung der Stromquelle ermittelt und zwischen der externen Stromquelle und der internen Stromquelle (29) so umschaltet, daß Strom von der externen Stromquelle geliefert wird, wenn das externe Gerät an die Halbleiter-Speichervorrichtung angeschlossen ist, bzw. Strom von der internen Stromquelle (1) geliefert wird, wenn das externe Gerät von der Halbleiter-Speichervorrichtung abgetrennt ist, und die ein Rücksetzsignal (18) erzeugt, das die angeschlossene Stromquelle anzeigt,
einer Vorrichtung (6a, 6b, 7a, 7b, 8, 9) zum Setzen der verschiedenen Steuersignale in einen hochohmigen Zustand gemäß dem Rücksetzsignal (18), wenn die externe Stromquelle abgetrennt ist,
einer Gruppe von pull-up Widerständen (25a, 25b, 26a, 26b, 27, 28) zum Ermitteln der Pegel der verschiedenen Steuersignale, wenn sie sich im hochohmigen Zustand befinden, und
einer Zwangssteuervorrichtung (30) zum zwangsläufigen Deaktivieren aller verschiedenen Steuersignale für eine bestimmte Zeitdauer gemäß dem Rücksetzsignal (18) der Stromsteuervorrichtung (1), wenn die externe Stromquelle angeschlossen/abgetrennt wird, wobei fälschliches Schreiben von Daten, das beim Schreiben von Daten während dem Entfernen der externen Stromquelle auftreten kann, und Datenkollisionen im Datenbus (20), die beim Anschließen der obigen externen Stromquelle auftreten können, vermieden werden.
einer Speicheranordnung mit sowohl flüchtigen (5a, 5b) als auch nicht-flüchtigen (4a, 4b) Halbleiter-Speicherelementen,
einen Datenbus (20), über den Daten in die Speicheranordnung eingegeben bzw. aus der Speicheranordnung ausgegeben werden,
eine die verschiedenen Steuersignale (13, 15, 16, 21a, 21b, 22a, 22b) umfassenden Steuervorrichtung zum Steuern des Schreibens in bzw. des Lesens von Daten aus der Speicheranordnung,
einer Adressierungsvorrichtung (2) zum Adressieren der Speicheranordnung,
einer internen Stromquelle (29) zur Datensicherung,
einer Stromsteuerungsvorrichtung (1), die die Spannung der Stromquelle ermittelt und zwischen der externen Stromquelle und der internen Stromquelle (29) so umschaltet, daß Strom von der externen Stromquelle geliefert wird, wenn das externe Gerät an die Halbleiter-Speichervorrichtung angeschlossen ist, bzw. Strom von der internen Stromquelle (1) geliefert wird, wenn das externe Gerät von der Halbleiter-Speichervorrichtung abgetrennt ist, und die ein Rücksetzsignal (18) erzeugt, das die angeschlossene Stromquelle anzeigt,
einer Vorrichtung (6a, 6b, 7a, 7b, 8, 9) zum Setzen der verschiedenen Steuersignale in einen hochohmigen Zustand gemäß dem Rücksetzsignal (18), wenn die externe Stromquelle abgetrennt ist,
einer Gruppe von pull-up Widerständen (25a, 25b, 26a, 26b, 27, 28) zum Ermitteln der Pegel der verschiedenen Steuersignale, wenn sie sich im hochohmigen Zustand befinden, und
einer Zwangssteuervorrichtung (30) zum zwangsläufigen Deaktivieren aller verschiedenen Steuersignale für eine bestimmte Zeitdauer gemäß dem Rücksetzsignal (18) der Stromsteuervorrichtung (1), wenn die externe Stromquelle angeschlossen/abgetrennt wird, wobei fälschliches Schreiben von Daten, das beim Schreiben von Daten während dem Entfernen der externen Stromquelle auftreten kann, und Datenkollisionen im Datenbus (20), die beim Anschließen der obigen externen Stromquelle auftreten können, vermieden werden.
2. Halbleiter-Speichervorrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß
- a) die Steuervorrichtung zur Steuerung des Schreibens und Lesens von Daten ein Karten-Freigabesignal (13) zur Aktivierung der Halbleiter-Speichervorrichtung, Ausgabe- und Schreibfreigabesignale (15, 16) zur Steuerung des Schreibens bzw. Lesens von Daten, und einen Adreßdekoder (2) umfaßt, der durch das Karten-Freigabesignal (13) aktiviert wird und Speicherchip-Freigabesignale (21a, 21b, 22a, 22b) zur Aktivierung der Speicheranordnung (4a, 4b, 5a, 5b) gemäß der Adresse der Adressierungsvorrichtung erzeugt, und der im inaktiven Zustand Speicherchip-Freigabesignale (21a, 21b, 22a, 22b) zur Deaktivierung der Speicheranordnung (4a, 4b, 5a, 5b) erzeugt,
- b) die Vorrichtung zum Setzen der verschiedenen Steuersignale gemäß dem Rücksetzsignal (18) in einen hochohmigen Zustand aus Dreistufenpuffern (6a, 6b, 7a, 7b, 8, 9) besteht, die jeweils dem Ausgabe- und Schreibfreigabesignal (15, 16) bzw. den Speicherchip-Freigabesignalen (21a, 21b, 22a, 22b) entsprechend vorhanden sind und deren Ausgänge sich bei Inaktivität im hochohmigen Zustand befinden,
- c) die Zwangssteuervorrichtung zum zwangsweisen Deaktivieren der verschiedenen Steuersignale aus einer Verzögerungsschaltung (30) zur zwangsweisen Deaktivierung der Chip-Freigabesignale (21a, 21b, 22a, 22b) sowie der Schreib- und Ausgabefreigabesignale (16, 15) gemäß dem Rücksetzsignal (18) bei abgetrennter externer Stromquelle besteht, die die Dreistufenpuffer (6a, 6b, 7a, 7b, 8, 9) deaktiviert, so daß ein Ausgangssignal mit einem hochohmigen Zustand nach einer gewissen Zeitspanne, die zur Aufrechterhaltung der verschiedenen Steuersignale auf einen bestimmten Wert über die pull-up Widerstände lang genug ist, erhalten werden kann, und die bei angeschlossener externer Stromquelle die Dreistufenpuffer (6a, 6b, 7a, 7b, 8, 9) gemäß dem Rücksetzsignal (18) aktiviert, und die das Karten- Freigabesignal (13) sowie die Schreib- und Ausgabe- Freigabesignale (16, 15) nach einer bestimmten Zeit, die lang genug für diese Signale ist, um einen bestimmten Wert vollständig anzunehmen, als Eingangssignale aufweist, indem das Rücksetzsignal (18) um eine bestimmte Zeit verzögert wird,
- d) eine Gruppe von ODER-Gattern (31, 33, 34, 35) mit dem Rücksetzsignal (18) und dem Ausgangssignal der Verzögerungsschaltung (30) als Eingangssignale vorhanden sind, die das Karten-Freigabesignal (13) sowie die Schreib- und Ausgabe-Freigabesignale (16, 15) bei abgetrennter externer Stromquelle zwangsweise deaktiviert und das Eingangssignal dieser Signalleitungen bei angeschlossener externer Stromquelle verzögert, und
- e) ein UND-Gatter (32) mit dem Rücksetzsignal (18) und dem Ausgangssignal der Verzögerungsschaltung (30) als Eingangssignale vorhanden ist, das die Deaktivierung der Dreistufenpuffer (6a, 6b, 7a, 7b, 8, 9) des Ausgabe- und Schreib-Freigabesignals (15, 16) sowie der Speicherchip- Freigabesignale (21a, 21b, 22a, 22b) bei abgetrennter externer Stromquelle verzögert und bei angeschlossener externer Stromquelle die Dreistufenpuffer (6a, 6b, 7a, 7b, 8, 9) aktiviert.
3. Halbleiter-Speichervorrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß
- a) die Steuervorrichtung zur Steuerung des Schreibens und Lesens von Daten ein Karten-Freigabesignal (13) zur Aktivierung der Halbleiter-Speichervorrichtung, Ausgabe- und Schreibfreigabesignale (15, 16) zur Steuerung des Schreibens bzw. Lesens von Daten und einen Adreßdekoder (2) umfaßt, der durch das Karten-Freigabesignal (13) aktiviert wird und Speicherchip-Freigabesignale (21a, 21b, 22a, 22b) zur Aktivierung der Speicheranordnung gemäß der Adresse der Adressierungsvorrichtung erzeugt, und der im inaktiven Zustand Speicherchip-Freigabesignale (21a, 21b, 22a, 22b) zur Deaktivierung der Speicheranordnung erzeugt,
- b) die Vorrichtung zum Setzen der verschiedenen Steuersignale gemäß dem Rücksetzsignal (18) in einen hochohmigen Zustand aus Dreistufenpuffern (6a, 6b, 7a, 7b, 8, 9) besteht, die jeweils dem Ausgabe- und Schreibfreigabesignal (15, 16) bzw. den Speicherchip-Freigabesignalen (21a, 21b, 22a, 22b) entsprechend vorhanden sind und deren Ausgänge sich bei Inaktivität im hochohmigen Zustand befinden,
- c) die Zwangssteuervorrichtung zum zwangsweisen Deaktivieren der verschiedenen Steuersignale aus einem Rechteckimpulsgenerator (40) zur Erzeugung von Impulsen mit einer der bestimmten Zeit entsprechenden Impulsbreite bei einem Anstieg oder Abfall des Rücksetzsignals (18) besteht, und aus einer Schaltung zur Erzeugung inaktiver Signale, die die Schreib- und Ausgabe- Freigabesignale (16, 15) sowie die Speicherchip-Freigabesignale (21a, 21b, 22a, 22b) an die interne Stromquelle (29) anschließt, um sie für die der von dem Rechteckimpulsgenerator erzeugten Impulsbreite entsprechende Zeitdauer zu deaktivieren, wobei die bestimmte Zeitdauer für jedes der verschiedenen Steuersignale lang genug ist, um durch die Gruppe von pull-up Widerständen (25a, 25b, 26a, 26b) bei abgetrennter externer Stromquelle auf einen bestimmten Wert gehalten zu werden, und wobei die bestimmte Zeitspanne für das Karten-Freigabesignal (13) und die Schreib- und Ausgabe-Freigabesignale (16, 15) lang genug ist, um bei angeschlossener externer Stromquelle vollständig einen bestimmten Wert anzunehmen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4238421A JP2744738B2 (ja) | 1992-09-07 | 1992-09-07 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4330131A1 true DE4330131A1 (de) | 1994-03-10 |
DE4330131C2 DE4330131C2 (de) | 1997-09-25 |
Family
ID=17029961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4330131A Expired - Fee Related DE4330131C2 (de) | 1992-09-07 | 1993-09-06 | Halbleiter-Speichervorrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US5577195A (de) |
JP (1) | JP2744738B2 (de) |
DE (1) | DE4330131C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19604045A1 (de) * | 1996-02-05 | 1997-08-07 | Siemens Ag | Vorrichtung zum Verarbeiten und Speichern von Daten |
FR2752993A1 (fr) * | 1996-08-27 | 1998-03-06 | Sgs Thomson Microelectronics | Dispositif de protection de donnees memorisees utilisant un circuit de temporisation |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3474665B2 (ja) * | 1995-03-02 | 2003-12-08 | 富士通株式会社 | 計算機システムの電源制御装置及び方法 |
JPH10260912A (ja) * | 1997-03-17 | 1998-09-29 | Mitsubishi Electric Corp | メモリカード |
JP2000003424A (ja) * | 1998-04-17 | 2000-01-07 | Hitachi Ltd | メモリ内容移行制御部を備えたicカ―ド及びicカ―ドのデ―タ記憶方法 |
DE19901984A1 (de) * | 1999-01-20 | 2000-08-31 | Anatoli Stobbe | System zur automatischen Identifikation von wenigstens einem Transponder in einem elektromagnetischen Feld einer Basisstation |
FR2803674B1 (fr) * | 2000-01-12 | 2002-04-19 | Schlumberger Systems & Service | Puce electronique pour objet portatif |
JP2001283174A (ja) | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | Icカード、icチップ、データ保証方法および電源監視方法 |
US6711701B1 (en) * | 2000-08-25 | 2004-03-23 | Micron Technology, Inc. | Write and erase protection in a synchronous memory |
KR100395770B1 (ko) * | 2001-05-23 | 2003-08-21 | 삼성전자주식회사 | 시스템의 부트-업 메모리로서 사용 가능한 불휘발성플래시 메모리 장치 및 그의 동작 방법 |
JP2003240652A (ja) * | 2002-02-15 | 2003-08-27 | Denso Corp | 出力補正回路内蔵型半導体センサ及びトーションバー式トルクセンサ |
KR100495657B1 (ko) * | 2002-05-03 | 2005-06-16 | 삼성전자주식회사 | 복수의 통신 모드들을 갖는 집적 회로 장치 및 그것의동작 방법 |
US20040030850A1 (en) * | 2002-08-07 | 2004-02-12 | Gunter Plappert | Data preservation |
US7318170B2 (en) * | 2004-07-09 | 2008-01-08 | Spyder Navigations, Llc | Protection of non-volatile memory component against data corruption due to physical shock |
KR100833512B1 (ko) | 2006-12-08 | 2008-05-29 | 한국전자통신연구원 | 태그의 센싱 데이터 저장 장치 및 그 방법 |
US7962787B2 (en) * | 2008-01-29 | 2011-06-14 | Robert Bosch Gmbh | System and method for preserving processor memory during power loss |
TWI438632B (zh) * | 2011-04-14 | 2014-05-21 | Mstar Semiconductor Inc | 記憶體之控制方法及控制器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3625179A1 (de) * | 1985-07-29 | 1987-02-05 | Sharp Kk | Elektronisches geraet mit austauschbarer stromversorgungsquelle |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4065676A (en) * | 1976-06-02 | 1977-12-27 | Honeywell Inc. | Battery backup for AC powered DC supply |
US4143283A (en) * | 1978-01-17 | 1979-03-06 | General Atomic Company | Battery backup system |
JPS56136054A (en) * | 1980-03-26 | 1981-10-23 | Hitachi Ltd | Function assigning circuit |
US4482985A (en) * | 1981-04-17 | 1984-11-13 | Hitachi, Ltd. | Semiconductor integrated circuit |
JPS5990279A (ja) * | 1982-11-12 | 1984-05-24 | Toshiba Corp | インタ−フエ−ス回路 |
US4528459A (en) * | 1983-06-10 | 1985-07-09 | Rockwell International Corporation | Battery backup power switch |
JPS61163655A (ja) * | 1985-01-14 | 1986-07-24 | Toshiba Corp | 相補型半導体集積回路 |
JP2588911B2 (ja) * | 1987-10-27 | 1997-03-12 | 三菱電機株式会社 | メモリカード回路 |
JPH0254494A (ja) * | 1988-08-18 | 1990-02-23 | Tokyo Electric Co Ltd | Ram制御回路 |
US5237699A (en) * | 1988-08-31 | 1993-08-17 | Dallas Semiconductor Corp. | Nonvolatile microprocessor with predetermined state on power-down |
JPH02112086A (ja) * | 1988-10-21 | 1990-04-24 | Matsushita Electric Ind Co Ltd | メモリカードのリード/ライト装置 |
JPH02310688A (ja) * | 1989-05-26 | 1990-12-26 | Hitachi Ltd | メモリカード |
JPH03205690A (ja) * | 1989-07-07 | 1991-09-09 | Hudson Soft Co Ltd | メモリアクセス制御装置 |
US5300765A (en) * | 1990-03-19 | 1994-04-05 | Mitsubishi Denki Kabushiki Kaisha | Memory card with latch-up protection |
JP3037377B2 (ja) * | 1990-08-27 | 2000-04-24 | 沖電気工業株式会社 | 半導体記憶装置 |
-
1992
- 1992-09-07 JP JP4238421A patent/JP2744738B2/ja not_active Expired - Lifetime
-
1993
- 1993-09-03 US US08/115,704 patent/US5577195A/en not_active Expired - Fee Related
- 1993-09-06 DE DE4330131A patent/DE4330131C2/de not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3625179A1 (de) * | 1985-07-29 | 1987-02-05 | Sharp Kk | Elektronisches geraet mit austauschbarer stromversorgungsquelle |
Non-Patent Citations (1)
Title |
---|
US-Z: Electronic Design, 31. März 1983, S.175-180 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19604045A1 (de) * | 1996-02-05 | 1997-08-07 | Siemens Ag | Vorrichtung zum Verarbeiten und Speichern von Daten |
FR2752993A1 (fr) * | 1996-08-27 | 1998-03-06 | Sgs Thomson Microelectronics | Dispositif de protection de donnees memorisees utilisant un circuit de temporisation |
Also Published As
Publication number | Publication date |
---|---|
JPH0689377A (ja) | 1994-03-29 |
US5577195A (en) | 1996-11-19 |
DE4330131C2 (de) | 1997-09-25 |
JP2744738B2 (ja) | 1998-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4330131C2 (de) | Halbleiter-Speichervorrichtung | |
EP0090255B1 (de) | Tristate-Treiberschaltung | |
DE4126474C2 (de) | ||
DE4003824C2 (de) | ||
DE4322994C2 (de) | Halbleiterspeichervorrichtung und Verfahren zum Setzen des Test-Modus einer Halbleiterspeichervorrichtung | |
DE19960005A1 (de) | Speichermodulsystem und Halbleiterspeicherbauelement mit Dateneingabe- und/oder Datenausgabesteuerung | |
DE4129875C2 (de) | ||
DE4305864A1 (en) | Output buffer digital driver - has overshoot limiting and changes impedance with output voltage | |
DE60021129T2 (de) | Verfahren und Vorrichtung zur Prüfung einer elektronischen Vorrichtung | |
DE4336887C2 (de) | Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Treiben einer integrierten Halbleiterschaltungsvorrichtung | |
EP0282976B1 (de) | Verfahren und Schaltungsanordnung zum parallelen Einschreiben von Daten in einen Halbleiterspeicher | |
DE19823930A1 (de) | Integrierte Halbleiterschaltung mit an einem Halbleiterchip angeordnetem DRAM | |
DE10335069A1 (de) | Synchrone Halbleiterspeichervorrichtung, die ein Einstellen des Datenausgabezeitablaufs ermöglicht | |
DE4332084C2 (de) | Halbleiterspeichervorrichtung | |
DE3939849A1 (de) | Halbleiterspeichereinrichtung mit einem geteilten leseverstaerker und verfahren zu deren betrieb | |
EP0103654B1 (de) | Elektrisch programmierbare Speichermatrix | |
DE112021001262T5 (de) | Versorgungsspannungs-auswahlschaltung | |
DE3903486C2 (de) | ||
DE3722421C2 (de) | ||
DE69534770T2 (de) | Gerät zur internen Zustandsbestimmung | |
DE3307756C2 (de) | ||
DE4137336C2 (de) | IC-Karte | |
DE4411874C2 (de) | Schreibsignaleingangspuffer in einem integrierten Halbleiterschaltkreis | |
DE4204136C2 (de) | Halbleiterspeichervorrichtung und Verfahren zum Betreiben einer solchen | |
DE102004061299B4 (de) | Direktzugriffsspeicher und Eingangspuffer mit Differenzverstärker |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |