JP3474665B2 - 計算機システムの電源制御装置及び方法 - Google Patents
計算機システムの電源制御装置及び方法Info
- Publication number
- JP3474665B2 JP3474665B2 JP04270195A JP4270195A JP3474665B2 JP 3474665 B2 JP3474665 B2 JP 3474665B2 JP 04270195 A JP04270195 A JP 04270195A JP 4270195 A JP4270195 A JP 4270195A JP 3474665 B2 JP3474665 B2 JP 3474665B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- unit
- power
- computer system
- memory unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、停電時に予備電源に切
り替えてプロセッサの終了動作やメモリユニットの退避
動作等を行う計算機システムの電源制御装置及び方法に
関し、特に、停電時にオペレーティングシステム（Ｏ
Ｓ）の終了処理とメモリデータの退避を行う計算機シス
テムの電源制御装置及び方法に関する。
り替えてプロセッサの終了動作やメモリユニットの退避
動作等を行う計算機システムの電源制御装置及び方法に
関し、特に、停電時にオペレーティングシステム（Ｏ
Ｓ）の終了処理とメモリデータの退避を行う計算機シス
テムの電源制御装置及び方法に関する。
【０００２】
【従来の技術】従来、複数のプロセッサユニットで使用
する共有メモリユニットを備えた計算機システムとして
は、例えば図１１のものがある。図１１において、プロ
セッサユニット１２−１，１２−２は、各々の筐体１０
−１，１０−２に収容されており、システムバス１４−
１，１４−２を介して相互に接続される。システムバス
１４−１，１４−２には共有メモリユニット１６０が接
続され、また外部記憶サブシステムとして、ディスクコ
ントロールユニット１８を介してディスクユニット２０
−１，２０−２が接続される。
する共有メモリユニットを備えた計算機システムとして
は、例えば図１１のものがある。図１１において、プロ
セッサユニット１２−１，１２−２は、各々の筐体１０
−１，１０−２に収容されており、システムバス１４−
１，１４−２を介して相互に接続される。システムバス
１４−１，１４−２には共有メモリユニット１６０が接
続され、また外部記憶サブシステムとして、ディスクコ
ントロールユニット１８を介してディスクユニット２０
−１，２０−２が接続される。
【０００３】システムの電源部は、筐体１０−１，１０
−２毎に、電源制御ユニット６０−１，６０−２、電源
部６２−１，６２−２及び予備電源部６４−１，６４−
２が設けられている。例えば筐体１０−１を例にとる
と、外部からＡＣ電源ライン２８が予備電源部６４−１
を介して電源部６２−１に接続され、入力したＡＣ電源
を整流、平滑、更に安定化し、電源供給ライン６６によ
ってプロセッサユニット１２−１に代表される筐体内部
のユニットに直流電源を供給している。
−２毎に、電源制御ユニット６０−１，６０−２、電源
部６２−１，６２−２及び予備電源部６４−１，６４−
２が設けられている。例えば筐体１０−１を例にとる
と、外部からＡＣ電源ライン２８が予備電源部６４−１
を介して電源部６２−１に接続され、入力したＡＣ電源
を整流、平滑、更に安定化し、電源供給ライン６６によ
ってプロセッサユニット１２−１に代表される筐体内部
のユニットに直流電源を供給している。
【０００４】また外部の共有メモリ１６０、ディイスク
コントロールユニット１８及びディクスユニット２０−
１，２０−２に対しても電源部６２−１から電源を供給
している。予備電源部６４−１はバッテリーを内蔵して
おり、ＡＣ電源が正常に得られている場合は、整流平滑
によりバッテリーを充電しており、停電時にバッテリー
に切り替わって電源部６２−１をバックアップする。
コントロールユニット１８及びディクスユニット２０−
１，２０−２に対しても電源部６２−１から電源を供給
している。予備電源部６４−１はバッテリーを内蔵して
おり、ＡＣ電源が正常に得られている場合は、整流平滑
によりバッテリーを充電しており、停電時にバッテリー
に切り替わって電源部６２−１をバックアップする。
【０００５】このような従来の計算機システムで停電が
発生した場合、電源部６２−１，６２−２の停電が検出
されると、電源制御ユニット６０−１，６０−２はプロ
セッサユニット１２−１，１２−２のオペレーティング
システム（ＯＳ）に対して停電発生を通知し、同時に電
源供給元を予備電源６４−１，６４−２に内蔵したバッ
テリーに切り替える。
発生した場合、電源部６２−１，６２−２の停電が検出
されると、電源制御ユニット６０−１，６０−２はプロ
セッサユニット１２−１，１２−２のオペレーティング
システム（ＯＳ）に対して停電発生を通知し、同時に電
源供給元を予備電源６４−１，６４−２に内蔵したバッ
テリーに切り替える。
【０００６】プロセッサユニット１２−１，１２−２の
オペレーティングシステムは、停電発生通知を受け取る
と、予備電源部６４−１，６４−２からの電源供給の停
止に備え、現在走行中のプログラムを終了させ、更に、
共有メモリユニット１６０上の必要なデータ、例えば再
起動するために必要な最小限のデータを、不揮発性の２
次記憶部として機能するディスクユニット２０−１，２
０−２に退避する。
オペレーティングシステムは、停電発生通知を受け取る
と、予備電源部６４−１，６４−２からの電源供給の停
止に備え、現在走行中のプログラムを終了させ、更に、
共有メモリユニット１６０上の必要なデータ、例えば再
起動するために必要な最小限のデータを、不揮発性の２
次記憶部として機能するディスクユニット２０−１，２
０−２に退避する。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の計算機システムの電源制御装置にあっては、
計算機システムが大規模になるにつれて、共有メモリユ
ニットから２次記憶部としてのディクスユニットに退避
するデータが多くなり、プロセッサユニットはデータの
退避を指示すると同時にデータ退避の完了を確認しなけ
ればならないため、プロセッサユニットの負荷も増大
し、停電時に必要なバックアップ時間が増加する。この
ことは、同時にバッテリー容量の増加を招き、装置のコ
ストアップを引き起こし、更に、停電復旧時のシステム
運用開始までの復旧に長時間を必要とするという問題が
あった。
うな従来の計算機システムの電源制御装置にあっては、
計算機システムが大規模になるにつれて、共有メモリユ
ニットから２次記憶部としてのディクスユニットに退避
するデータが多くなり、プロセッサユニットはデータの
退避を指示すると同時にデータ退避の完了を確認しなけ
ればならないため、プロセッサユニットの負荷も増大
し、停電時に必要なバックアップ時間が増加する。この
ことは、同時にバッテリー容量の増加を招き、装置のコ
ストアップを引き起こし、更に、停電復旧時のシステム
運用開始までの復旧に長時間を必要とするという問題が
あった。
【０００８】本発明は、このような従来の問題点に鑑
み、電源バックアップ時間を短縮し、同時にプロセッサ
の負荷を軽減させる計算機システムの電源制御装置及び
方法を提供することを目的とする。
み、電源バックアップ時間を短縮し、同時にプロセッサ
の負荷を軽減させる計算機システムの電源制御装置及び
方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】図１は本発明の原理説明
図である。本発明の計算機システムは、オペレーティン
グシステムにより動作するプロセッサユニット１２、プ
ロセッサユニット１２に対し接続されたメモリユニット
１６と、メモリユニット１６の必要な内容を電源停止状
態で保持する不揮発化された２次記憶部２０を備える。
図である。本発明の計算機システムは、オペレーティン
グシステムにより動作するプロセッサユニット１２、プ
ロセッサユニット１２に対し接続されたメモリユニット
１６と、メモリユニット１６の必要な内容を電源停止状
態で保持する不揮発化された２次記憶部２０を備える。
【００１０】このようなシステム構成に対する電源供給
のため、メモリユニット１６と２次記憶部２０に対して
のみ電源を供給する第１電源部２４と、メモリユニット
１６と２次記憶部２０以外のユニットに電源を供給する
第２電源部３０を設ける。予備電源部２６は、停電時に
第１及び第２電源部２４，３０の電源供給をバックアッ
プする。
のため、メモリユニット１６と２次記憶部２０に対して
のみ電源を供給する第１電源部２４と、メモリユニット
１６と２次記憶部２０以外のユニットに電源を供給する
第２電源部３０を設ける。予備電源部２６は、停電時に
第１及び第２電源部２４，３０の電源供給をバックアッ
プする。
【００１１】停電の検出時に、電源制御ユニット２２
は、プロセッサユニット１２に停電の発生を通知してメ
モリユニット１６から２次記憶部２０への退避動作を指
示させた後に、第２電源部３０に切断を指示して電源供
給を停止させ、予備電源部２６によりバックアップされ
た第１電源部２４からの電源供給で、メモリユニット１
６と２次記憶部２０に電源供給を継続して退避動作を行
わせる。
は、プロセッサユニット１２に停電の発生を通知してメ
モリユニット１６から２次記憶部２０への退避動作を指
示させた後に、第２電源部３０に切断を指示して電源供
給を停止させ、予備電源部２６によりバックアップされ
た第１電源部２４からの電源供給で、メモリユニット１
６と２次記憶部２０に電源供給を継続して退避動作を行
わせる。
【００１２】このとき電源制御ユニット２２は、第２電
源部３０への切断指示に先立ってメモリユニット１６に
切断を予告してメモリユニット１６に２次記憶部２０に
対する退避動作を開始させ、予告通知から所定時間後に
第２電源部３０の切断を指示する。更に、電源制御ユニ
ット２２は、メモリユニット１６から退避動作の完了通
知を受けると、第１電源部２４に切断を指示して電源を
停止させる。この場合にも、第１電源部２２への切断指
示に先立ってメモリユニット１６に切断を予告し、予告
通知から所定時間後に第１電源部２４に切断を指示す
る。
源部３０への切断指示に先立ってメモリユニット１６に
切断を予告してメモリユニット１６に２次記憶部２０に
対する退避動作を開始させ、予告通知から所定時間後に
第２電源部３０の切断を指示する。更に、電源制御ユニ
ット２２は、メモリユニット１６から退避動作の完了通
知を受けると、第１電源部２４に切断を指示して電源を
停止させる。この場合にも、第１電源部２２への切断指
示に先立ってメモリユニット１６に切断を予告し、予告
通知から所定時間後に第１電源部２４に切断を指示す
る。
【００１３】一方、電源制御ユニット２２は、第１電源
部２４からの電源供給によるメモリユニット１６から２
次記憶部２０への退避動作中に、予備電源部２６から予
備電源低下通知を受けた場合、メモリユニット１６に退
避動作の中断を指示し、中断指示から所定時間後に第１
電源部２４に切断を指示して電源を停止させる。このよ
うな本発明の電源制御装置が適用される計算機システム
としては、例えば、プロセッサユニット１２が複数設け
られ、またメモリユニット１６は、複数のプロセッサユ
ニット１２に対しシステムバスを介して接続された共有
メモリユニットであり、更に２次記憶部２０としては、
システムバスにディスクコントロールユニットを介して
接続された１又は複数のディスクユニットを使用する。
部２４からの電源供給によるメモリユニット１６から２
次記憶部２０への退避動作中に、予備電源部２６から予
備電源低下通知を受けた場合、メモリユニット１６に退
避動作の中断を指示し、中断指示から所定時間後に第１
電源部２４に切断を指示して電源を停止させる。このよ
うな本発明の電源制御装置が適用される計算機システム
としては、例えば、プロセッサユニット１２が複数設け
られ、またメモリユニット１６は、複数のプロセッサユ
ニット１２に対しシステムバスを介して接続された共有
メモリユニットであり、更に２次記憶部２０としては、
システムバスにディスクコントロールユニットを介して
接続された１又は複数のディスクユニットを使用する。
【００１４】一方、本発明は、計算機システムの電源制
御方法を提供するもので、 外部供給電源が正常に得られている状態で、第１電
源部２４からプロセッサユニット１２に対し接続された
メモリユニット１６及びメモリユニット１６の必要な内
容を電源停止状態で保持する不揮発化された２次記憶部
２０に電源を供給し、メモリユニット１６と２次記憶部
２０以外のユニットに対しては第２電源部３０から電源
を供給する正常電源供給過程と； 外部供給電源の停電検出時に、プロセッサユニット
１２に停電の発生を通知して２次記憶部２０への退避動
作を指示させた後に、第２電源部２０に切断を指示して
電源供給を停止させ、予備電源部２６によりバックアッ
プされた第１電源部２４からの電源供給でメモリユニッ
ト１６と２次記憶部に電源供給を継続して退避動作を行
わせる停電処理過程と；を備えたことを特徴とする。こ
の計算機システムの電源制御方法における停電処理過程
の詳細は、装置構成の場合と基本的に同じになる。
御方法を提供するもので、 外部供給電源が正常に得られている状態で、第１電
源部２４からプロセッサユニット１２に対し接続された
メモリユニット１６及びメモリユニット１６の必要な内
容を電源停止状態で保持する不揮発化された２次記憶部
２０に電源を供給し、メモリユニット１６と２次記憶部
２０以外のユニットに対しては第２電源部３０から電源
を供給する正常電源供給過程と； 外部供給電源の停電検出時に、プロセッサユニット
１２に停電の発生を通知して２次記憶部２０への退避動
作を指示させた後に、第２電源部２０に切断を指示して
電源供給を停止させ、予備電源部２６によりバックアッ
プされた第１電源部２４からの電源供給でメモリユニッ
ト１６と２次記憶部に電源供給を継続して退避動作を行
わせる停電処理過程と；を備えたことを特徴とする。こ
の計算機システムの電源制御方法における停電処理過程
の詳細は、装置構成の場合と基本的に同じになる。
【００１５】
【作用】このような本発明の電源制御装置によれば、計
算機システム内の電源制御ユニット２２は、停電を検出
した場合、共有メモリユニットとプロセッサユニットの
ＯＳに停電の発生を通知し、一定時間経過後に行う第２
電源部の切断時に、切断指示に先立ち切断予告を共有メ
モリユニットとＯＳに通知し、第１電源部のみ投入状態
とすることで、共有メモリユニットと２次記憶部のみの
継続稼働を可能とする。
算機システム内の電源制御ユニット２２は、停電を検出
した場合、共有メモリユニットとプロセッサユニットの
ＯＳに停電の発生を通知し、一定時間経過後に行う第２
電源部の切断時に、切断指示に先立ち切断予告を共有メ
モリユニットとＯＳに通知し、第１電源部のみ投入状態
とすることで、共有メモリユニットと２次記憶部のみの
継続稼働を可能とする。
【００１６】停電の発生通知を受信したＯＳは共有メモ
リユニットに対し、共有メモリユニットに保持するデー
タの２次記憶部へ退避するための書込みを指示し、共有
メモリユニットは書込みが済むと、電源制御ユニットに
書込完了を通知する。この書込完了通知を受けて電源制
御ユニットは、第１電源部に電源供給の停止を指示す
る。
リユニットに対し、共有メモリユニットに保持するデー
タの２次記憶部へ退避するための書込みを指示し、共有
メモリユニットは書込みが済むと、電源制御ユニットに
書込完了を通知する。この書込完了通知を受けて電源制
御ユニットは、第１電源部に電源供給の停止を指示す
る。
【００１７】また、停電通知の受信後、予備電源部の電
源の供給能力が一定限度以下となった場合、予備電源低
下を電源制御ユニットに通知し、共有メモリユニットに
第１電源部の切断を予告通知することで、共有メモリユ
ニットでの２次記憶部への書込みを中断させる。このよ
うにプロセッサは停電時に共有メモリユニットにデータ
の退避の指示をするだけでよいので、処理が軽減してプ
ロセッサの負荷を少なくできる。また、共有メモリユニ
ットが複数存在しても、それぞれの共有メモリユニット
が２次記憶部へのデータ退避を並列的に行うため、デー
タ退避の時間は増加せず、バッテリーに要求されるバッ
クアップ時間が短くて済む。
源の供給能力が一定限度以下となった場合、予備電源低
下を電源制御ユニットに通知し、共有メモリユニットに
第１電源部の切断を予告通知することで、共有メモリユ
ニットでの２次記憶部への書込みを中断させる。このよ
うにプロセッサは停電時に共有メモリユニットにデータ
の退避の指示をするだけでよいので、処理が軽減してプ
ロセッサの負荷を少なくできる。また、共有メモリユニ
ットが複数存在しても、それぞれの共有メモリユニット
が２次記憶部へのデータ退避を並列的に行うため、デー
タ退避の時間は増加せず、バッテリーに要求されるバッ
クアップ時間が短くて済む。
【００１８】
【実施例】図２は本発明の電源制御装置が適用される計
算機システムのブロック図である。図２において、この
計算機システムは、筐体１０−１，１０−２の２つで構
成されている。筐体１０−１にはプロセッサユニット１
２−１が収納され、また筐体１０−２にはプロセッサユ
ニット１２−２が収納されている。プロセッサユニット
１２−１，１２−２は、システムバス１４−１，１４−
２を介して接続される。
算機システムのブロック図である。図２において、この
計算機システムは、筐体１０−１，１０−２の２つで構
成されている。筐体１０−１にはプロセッサユニット１
２−１が収納され、また筐体１０−２にはプロセッサユ
ニット１２−２が収納されている。プロセッサユニット
１２−１，１２−２は、システムバス１４−１，１４−
２を介して接続される。
【００１９】システムバス１４−１，１４−２に対して
は共有メモリユニット１６が接続され、またディスクコ
ントロールユニット１８を介してディスクユニット２０
−１，２０−２が接続されている。共有メモリユニット
１６には、プロセッサユニット１２−１，１２−２が共
通して使用するデータが格納されている。ディスクコン
トロールユニット１８およびディスクユニット２０−
１，２０−２は、プロセッサユニット１２−１，１２−
２の外部記憶サブシステムを構成している。
は共有メモリユニット１６が接続され、またディスクコ
ントロールユニット１８を介してディスクユニット２０
−１，２０−２が接続されている。共有メモリユニット
１６には、プロセッサユニット１２−１，１２−２が共
通して使用するデータが格納されている。ディスクコン
トロールユニット１８およびディスクユニット２０−
１，２０−２は、プロセッサユニット１２−１，１２−
２の外部記憶サブシステムを構成している。
【００２０】またディスクコントロールユニット１８、
ディスクユニット２０−１，２０−２で構成される外部
記憶システムは、共有メモリユニット１６に対する不揮
発化された２次記憶部を構成し、停電時に共有メモリユ
ニット１６から必要なデータをディスクユニット２０−
１，２０−２に書き込む退避動作を行うことになる。筐
体１０−１，１０−２に設けられたプロセッサユニット
１２−１，１２−２に対しては、それぞれ電源制御ユニ
ット２２−１，２２−２、第１電源部２４−１，２４−
２、予備電源部２６−１，２６−２および第２電源部３
０−１，３０−２が設けられる。本発明の電源制御装置
にあっては、第１電源部２４−１，２４−２から電源供
給ライン３２，３６が引き出され、共有メモリユニット
１６、ディスクコントロールユニット１８およびディス
クユニット２０−１，２０−２に電源供給を行ってい
る。
ディスクユニット２０−１，２０−２で構成される外部
記憶システムは、共有メモリユニット１６に対する不揮
発化された２次記憶部を構成し、停電時に共有メモリユ
ニット１６から必要なデータをディスクユニット２０−
１，２０−２に書き込む退避動作を行うことになる。筐
体１０−１，１０−２に設けられたプロセッサユニット
１２−１，１２−２に対しては、それぞれ電源制御ユニ
ット２２−１，２２−２、第１電源部２４−１，２４−
２、予備電源部２６−１，２６−２および第２電源部３
０−１，３０−２が設けられる。本発明の電源制御装置
にあっては、第１電源部２４−１，２４−２から電源供
給ライン３２，３６が引き出され、共有メモリユニット
１６、ディスクコントロールユニット１８およびディス
クユニット２０−１，２０−２に電源供給を行ってい
る。
【００２１】ここで、共有メモリユニット１６、ディス
クコントロールユニット１８およびディスクユニット２
０−１，２０−２に対しては、筐体１０−１，１０−２
の第１電源部２４−１，２４−２の両方から電源供給ラ
イン３２，３６を接続しているが、いずれか一方の第１
電源部からの電源供給であってもよい。これに対し、第
２電源部３０−１，３０−２は、電源供給ライン３４，
３８によりプロセッサユニット１２−１，１２−２に対
し電源供給を行っている。即ち、第２電源部３０−１，
３０−２は、計算機システムにおける電源制御ユニット
２２−１，２２−２、共有メモリユニット１６および共
有メモリユニット１６の２次記憶部を構成するディスク
コントロールユニット１８、ディスクユニット２０−
１，２０−２以外のユニットに対する電源供給を行う。
クコントロールユニット１８およびディスクユニット２
０−１，２０−２に対しては、筐体１０−１，１０−２
の第１電源部２４−１，２４−２の両方から電源供給ラ
イン３２，３６を接続しているが、いずれか一方の第１
電源部からの電源供給であってもよい。これに対し、第
２電源部３０−１，３０−２は、電源供給ライン３４，
３８によりプロセッサユニット１２−１，１２−２に対
し電源供給を行っている。即ち、第２電源部３０−１，
３０−２は、計算機システムにおける電源制御ユニット
２２−１，２２−２、共有メモリユニット１６および共
有メモリユニット１６の２次記憶部を構成するディスク
コントロールユニット１８、ディスクユニット２０−
１，２０−２以外のユニットに対する電源供給を行う。
【００２２】予備電源部２６−１，２６−２はバッテリ
ーを内蔵しており、ＡＣ電源ライン２８より正常にＡＣ
入力があるときは、その整流電圧によりバッテリーを充
電しており、停電によりＡＣ入力が得られなくなると、
内蔵したバッテリー出力をバックアップ電源供給ライン
３５，３７により第１電源部２４−１，２４−２と第２
電源部３０−１，３０−２に供給する。
ーを内蔵しており、ＡＣ電源ライン２８より正常にＡＣ
入力があるときは、その整流電圧によりバッテリーを充
電しており、停電によりＡＣ入力が得られなくなると、
内蔵したバッテリー出力をバックアップ電源供給ライン
３５，３７により第１電源部２４−１，２４−２と第２
電源部３０−１，３０−２に供給する。
【００２３】図３は、図２の筐体１０−１を例にとって
各ユニットの電源制御に関する機能を示したブロック図
である。図３において、電源制御ユニット２０−１に
は、電源投入切断指示部４０、安定供給状態通知部４
２、電源監視部４４、停電発生通知部４６、電源切断予
告部４８が設けられる。まず電源監視部４４は、ＡＣ電
源ライン２８の状態、第１電源部２４−１の状態、およ
び第２電源部３０−１の状態を監視している。即ち、Ａ
Ｃ電源ライン２８については、ＡＣ電源電圧を監視して
停電の有無を検出している。
各ユニットの電源制御に関する機能を示したブロック図
である。図３において、電源制御ユニット２０−１に
は、電源投入切断指示部４０、安定供給状態通知部４
２、電源監視部４４、停電発生通知部４６、電源切断予
告部４８が設けられる。まず電源監視部４４は、ＡＣ電
源ライン２８の状態、第１電源部２４−１の状態、およ
び第２電源部３０−１の状態を監視している。即ち、Ａ
Ｃ電源ライン２８については、ＡＣ電源電圧を監視して
停電の有無を検出している。
【００２４】第１電源部２４−１，第２電源部３０−１
については、電源投入後に規定の直流電源電圧が安定供
給状態となったか否かを検出している。電源監視部４４
でＡＣ入力が断たれる停電が検出されると、停電検出信
号Ｅ４が停電発生通知部４６に出力される。また、電源
投入に伴って第１電源部２４−１，第２電源部３０−１
の直流出力電圧が規定の電源電圧に達すると、規定電圧
に達したことを示す検出信号を安定供給状態通知部４２
に出力する。
については、電源投入後に規定の直流電源電圧が安定供
給状態となったか否かを検出している。電源監視部４４
でＡＣ入力が断たれる停電が検出されると、停電検出信
号Ｅ４が停電発生通知部４６に出力される。また、電源
投入に伴って第１電源部２４−１，第２電源部３０−１
の直流出力電圧が規定の電源電圧に達すると、規定電圧
に達したことを示す検出信号を安定供給状態通知部４２
に出力する。
【００２５】電源投入切断指示部４０は、オンオフ指示
信号Ｅ１により第１電源部２４−１の電源投入と電源切
断を行わせる。またオンオフ指示信号Ｅ２により第２電
源部３０−１の電源投入と電源切断を行わせる。計算機
システムの運用監視に伴う電源投入は、筐体に設けられ
ている操作パネルからの電源投入指示を受けて、電源投
入切断指示部４０がオンオフ指示信号Ｅ１，Ｅ２により
第１電源部２４−１と第２電源部３０−１に対する電源
投入指示を行うことになる。
信号Ｅ１により第１電源部２４−１の電源投入と電源切
断を行わせる。またオンオフ指示信号Ｅ２により第２電
源部３０−１の電源投入と電源切断を行わせる。計算機
システムの運用監視に伴う電源投入は、筐体に設けられ
ている操作パネルからの電源投入指示を受けて、電源投
入切断指示部４０がオンオフ指示信号Ｅ１，Ｅ２により
第１電源部２４−１と第２電源部３０−１に対する電源
投入指示を行うことになる。
【００２６】また通常の運用状態で計算機システムを停
止したい場合には、同じく筐体に設けている操作パネル
からの電源切断指示に基づき、電源投入切断指示部４０
よりオンオフ指示信号Ｅ１，Ｅ２による切断指示で第１
電源部２４−１および第２電源部３０−１の電源切断動
作を行わせる。この場合、電源投入切断指示部４０より
オンオフ指示信号Ｅ１，Ｅ２により電源切断指示を行っ
てから、第１電源部２４−１，第２電源部３０−１は、
予め定めた一定時間後例えば２００ｍｓ後に、電源供給
ライン３２，３４に対する電源供給を遮断する。
止したい場合には、同じく筐体に設けている操作パネル
からの電源切断指示に基づき、電源投入切断指示部４０
よりオンオフ指示信号Ｅ１，Ｅ２による切断指示で第１
電源部２４−１および第２電源部３０−１の電源切断動
作を行わせる。この場合、電源投入切断指示部４０より
オンオフ指示信号Ｅ１，Ｅ２により電源切断指示を行っ
てから、第１電源部２４−１，第２電源部３０−１は、
予め定めた一定時間後例えば２００ｍｓ後に、電源供給
ライン３２，３４に対する電源供給を遮断する。
【００２７】安定供給状態通知部４２は、第１電源部２
４−１および第２電源部３０−１で電源投入動作が行わ
れた後に、電源監視部４４より規定の直流電源電圧が得
られたときの検出信号を受けて、第１電源部２４−１お
よび第２電源部３０−１が共に電源電圧の安定供給状態
に達したものと判断して、安定供給状態通知信号Ｅ３
を、共有メモリユニット１６、プロセッサユニット１２
−１および他のユニット４５に出力する。
４−１および第２電源部３０−１で電源投入動作が行わ
れた後に、電源監視部４４より規定の直流電源電圧が得
られたときの検出信号を受けて、第１電源部２４−１お
よび第２電源部３０−１が共に電源電圧の安定供給状態
に達したものと判断して、安定供給状態通知信号Ｅ３
を、共有メモリユニット１６、プロセッサユニット１２
−１および他のユニット４５に出力する。
【００２８】プロセッサユニット１０−１，共有メモリ
ユニット１６および他のユニット４５は、この安定供給
状態通知信号Ｅ３を受けたときに各々パワーオンスター
ト動作を開始し、初期化診断処理を実行した後に、それ
ぞれの運用状態に移行する。停電発生通知部４６は、電
源監視部４４より停電検出信号Ｅ４を受けると、プロセ
ッサユニット１２−１、共有メモリユニット１６および
他のユニット４５のそれぞれに対し停電発生通知信号Ｅ
５を出力する。プロセッサユニット１２−１はＯＳ５０
を有し、停電発生通知信号Ｅ５を受けると、ＯＳが割込
動作により共有メモリユニット１６に対しメモリ部５６
のデータを２次記憶部２０に退避させるための指示信号
Ｅ７（退避書込指示コマンド）を出力する。
ユニット１６および他のユニット４５は、この安定供給
状態通知信号Ｅ３を受けたときに各々パワーオンスター
ト動作を開始し、初期化診断処理を実行した後に、それ
ぞれの運用状態に移行する。停電発生通知部４６は、電
源監視部４４より停電検出信号Ｅ４を受けると、プロセ
ッサユニット１２−１、共有メモリユニット１６および
他のユニット４５のそれぞれに対し停電発生通知信号Ｅ
５を出力する。プロセッサユニット１２−１はＯＳ５０
を有し、停電発生通知信号Ｅ５を受けると、ＯＳが割込
動作により共有メモリユニット１６に対しメモリ部５６
のデータを２次記憶部２０に退避させるための指示信号
Ｅ７（退避書込指示コマンド）を出力する。
【００２９】続いてプロセッサユニット１２−１のＯＳ
５０は、現在走行中のプログラムを終了させて、電源遮
断に備える。このＯＳ５０における停電発生に伴う必要
な処理に要する時間は、電源制御ユニット２２−１側で
設定されており、例えば１５秒の処理時間が割り当てら
れている。電源切断予告部４８は、停電発生通知部４６
より停電発生通知を受けると、プロセッサユニット１２
−１のＯＳ５０の退避動作に必要な所定時間例えば１５
秒経過後に、プロセッサユニット１２−１、共有メモリ
ユニット１６、更に他のユニット４５に対し、第２電源
部切断予告信号Ｅ６を出力する。この第２電源部切断予
告信号Ｅ６の出力は電源投入切断指示部４０にも伝えら
れ、切断予告から所定時間後例えば２００ｍｓ後に、電
源投入指示部４０は第２電源部３０−１に対しオンオフ
指示信号Ｅ２により電源切断を指示する。
５０は、現在走行中のプログラムを終了させて、電源遮
断に備える。このＯＳ５０における停電発生に伴う必要
な処理に要する時間は、電源制御ユニット２２−１側で
設定されており、例えば１５秒の処理時間が割り当てら
れている。電源切断予告部４８は、停電発生通知部４６
より停電発生通知を受けると、プロセッサユニット１２
−１のＯＳ５０の退避動作に必要な所定時間例えば１５
秒経過後に、プロセッサユニット１２−１、共有メモリ
ユニット１６、更に他のユニット４５に対し、第２電源
部切断予告信号Ｅ６を出力する。この第２電源部切断予
告信号Ｅ６の出力は電源投入切断指示部４０にも伝えら
れ、切断予告から所定時間後例えば２００ｍｓ後に、電
源投入指示部４０は第２電源部３０−１に対しオンオフ
指示信号Ｅ２により電源切断を指示する。
【００３０】このため、第２電源部３０−１からの電源
供給ライン３４による電源供給で動作しているプロセッ
サユニット１２−１および他のユニット４５は、この時
点で動作を停止することになる。このとき動作している
のは、第１電源部２４−１からの電源供給ライン３２に
より電源供給を受けているユニットは、共有メモリユニ
ット１６、２次記憶部２０、更に電源制御ユニット２２
−１のみとなる。
供給ライン３４による電源供給で動作しているプロセッ
サユニット１２−１および他のユニット４５は、この時
点で動作を停止することになる。このとき動作している
のは、第１電源部２４−１からの電源供給ライン３２に
より電源供給を受けているユニットは、共有メモリユニ
ット１６、２次記憶部２０、更に電源制御ユニット２２
−１のみとなる。
【００３１】共有メモリユニット１６には、退避書込部
５２、書込完了通知部５４およびメモリ部５６が設けら
れている。退避書込部５２は、電源制御ユニット２２−
１からの停電通知信号Ｅ５に基づくＯＳ５０の動作で出
力された退避書込指示信号（退避書込指示コマンド）Ｅ
７に基づき、メモリ５６のデータを２次記憶部２０に書
き込む。
５２、書込完了通知部５４およびメモリ部５６が設けら
れている。退避書込部５２は、電源制御ユニット２２−
１からの停電通知信号Ｅ５に基づくＯＳ５０の動作で出
力された退避書込指示信号（退避書込指示コマンド）Ｅ
７に基づき、メモリ５６のデータを２次記憶部２０に書
き込む。
【００３２】この書込中に、電源制御ユニット２２−１
からの指示で第２電源部３０−１の切断が行われる。書
込完了通知部５４は、２次記憶部２０に対するメモリ部
５６からのデータの書込みが完了すると、書込完了通知
信号Ｅ８を電源制御ユニット２２−１の停電発生通知部
４６に出力する。停電発生通知部４６は、書込完了通知
信号Ｅ８を受けると、共有メモリユニット１６に対する
停電発生通知信号Ｅ５をオフし、これによって第１電源
部２４−１の切断予告を通知する。
からの指示で第２電源部３０−１の切断が行われる。書
込完了通知部５４は、２次記憶部２０に対するメモリ部
５６からのデータの書込みが完了すると、書込完了通知
信号Ｅ８を電源制御ユニット２２−１の停電発生通知部
４６に出力する。停電発生通知部４６は、書込完了通知
信号Ｅ８を受けると、共有メモリユニット１６に対する
停電発生通知信号Ｅ５をオフし、これによって第１電源
部２４−１の切断予告を通知する。
【００３３】同時に停電発生通知部４６は、電源投入切
断指示部４０に対し書込完了信号Ｅ８の受信を通知し、
電源投入切断指示部４０は所定時間後例えば２００ｍｓ
後に、第１電源部２４−１に対しオンオフ指示信号Ｅ１
を出力して電源切断指示を行い、共有メモリユニット１
６、２次記憶部２０および電源制御ユニット２２−１に
対する電源供給を停止させる。
断指示部４０に対し書込完了信号Ｅ８の受信を通知し、
電源投入切断指示部４０は所定時間後例えば２００ｍｓ
後に、第１電源部２４−１に対しオンオフ指示信号Ｅ１
を出力して電源切断指示を行い、共有メモリユニット１
６、２次記憶部２０および電源制御ユニット２２−１に
対する電源供給を停止させる。
【００３４】更に予備電源部２６−１には、予備電源低
下通知部５８が設けられる。予備電源低下通知部５８
は、内蔵したバッテリーによる電源供給能力を監視して
おり、電源供給能力が規定値以下に低下すると、電源制
御ユニット２２−１の停電発生通知部４６に対し予備電
源低下通知信号Ｅ９を出力する。停電発生通知部４６
は、共有メモリユニット１６より書込完了信号Ｅ８が出
力される以前に予備電源低下通知信号Ｅ９を受信する
と、共有メモリユニット１６に対する停電発生信号Ｅ５
をオフして、第１電源部２４−１の切断予告を行う。
下通知部５８が設けられる。予備電源低下通知部５８
は、内蔵したバッテリーによる電源供給能力を監視して
おり、電源供給能力が規定値以下に低下すると、電源制
御ユニット２２−１の停電発生通知部４６に対し予備電
源低下通知信号Ｅ９を出力する。停電発生通知部４６
は、共有メモリユニット１６より書込完了信号Ｅ８が出
力される以前に予備電源低下通知信号Ｅ９を受信する
と、共有メモリユニット１６に対する停電発生信号Ｅ５
をオフして、第１電源部２４−１の切断予告を行う。
【００３５】そして電源投入切断指示部４０より２００
ｍｓ後にオンオフ指示信号Ｅ１を出力して、第１電源部
２４−１の電源切断を行う。共有メモリユニット１６の
退避書込部５２は、予備電源低下通知信号Ｅ９に基づく
停電通知信号Ｅ５のオフによる第１電源部２４−１の切
断予告を受信すると、実行中の退避書込動作を強制終了
し、第１電源部２４−１による２００ｍｓ後の電源切断
に備え、それまでに２次記憶部２０に書き込まれたデー
タのみを有効とする。
ｍｓ後にオンオフ指示信号Ｅ１を出力して、第１電源部
２４−１の電源切断を行う。共有メモリユニット１６の
退避書込部５２は、予備電源低下通知信号Ｅ９に基づく
停電通知信号Ｅ５のオフによる第１電源部２４−１の切
断予告を受信すると、実行中の退避書込動作を強制終了
し、第１電源部２４−１による２００ｍｓ後の電源切断
に備え、それまでに２次記憶部２０に書き込まれたデー
タのみを有効とする。
【００３６】図４は、図３の電源制御ユニット２２−１
による通常時の電源投入から切断までのタイミングチャ
ートである。この電源投入と切断は、図４（Ａ）のよう
に、時刻ｔ１で電源投入指示を行い、時刻ｔ３で電源切
断指示を行っている。時刻ｔ１で投入指示を行うと、電
源制御ユニット２２−１からのオンオフ指示信号Ｅ１，
Ｅ２により第１電源部２４−１および第２電源部３０−
１に対し投入指示が行われ、図４（Ｅ）の状態に示すよ
うに、電源投入シーケンスが実行される。
による通常時の電源投入から切断までのタイミングチャ
ートである。この電源投入と切断は、図４（Ａ）のよう
に、時刻ｔ１で電源投入指示を行い、時刻ｔ３で電源切
断指示を行っている。時刻ｔ１で投入指示を行うと、電
源制御ユニット２２−１からのオンオフ指示信号Ｅ１，
Ｅ２により第１電源部２４−１および第２電源部３０−
１に対し投入指示が行われ、図４（Ｅ）の状態に示すよ
うに、電源投入シーケンスが実行される。
【００３７】この電源投入シーケンスを行っている間
に、電源供給ライン３２，３４に対する供給電圧が規定
電圧に達すると、時刻ｔ２で図４（Ｂ）の安定供給状態
通知信号Ｅ３がＨレベルとなり、プロセッサユニット１
２−１、共有メモリユニット１６、更に他のユニット４
５がパワーオンスタートし、初期化診断後に運用状態に
移行する。
に、電源供給ライン３２，３４に対する供給電圧が規定
電圧に達すると、時刻ｔ２で図４（Ｂ）の安定供給状態
通知信号Ｅ３がＨレベルとなり、プロセッサユニット１
２−１、共有メモリユニット１６、更に他のユニット４
５がパワーオンスタートし、初期化診断後に運用状態に
移行する。
【００３８】計算機システムの運用状態における時刻ｔ
３で切断指示が行われると、図４（Ｄ）の切断予告信号
Ｅ６がＨレベルとなり、この切断予告信号Ｅ６を受け
て、プロセッサユニット１２−１、共有メモリユニット
１６、更に他のユニット４５のそれぞれで、図４（Ｅ）
のように電源切断に備えるための終了処理を切断シーケ
ンスとして実行する。
３で切断指示が行われると、図４（Ｄ）の切断予告信号
Ｅ６がＨレベルとなり、この切断予告信号Ｅ６を受け
て、プロセッサユニット１２−１、共有メモリユニット
１６、更に他のユニット４５のそれぞれで、図４（Ｅ）
のように電源切断に備えるための終了処理を切断シーケ
ンスとして実行する。
【００３９】時刻ｔ３の切断予告に対し、所定時間Ｔ例
えばＴ＝２００ｍｓ経過した時刻Ｔ４に至ると、図４
（Ｂ）の安定供給状態通知信号Ｅ３がＬレベルとなり、
この時点から電源切断が実際に開始されることになる。
そして最終的に時刻ｔ５で、時刻ｔ３より開始された電
源切断シーケンスが終了し、電源停止状態に移行する。
図５は、図３の実施例における停電時のタイミングチャ
ートである。今、図５（Ａ）のように、時刻ｔ１でＡＣ
入力が断たれる停電が発生したとする。この停電は電源
制御ユニット２２−１の電源監視部４４で検出され、停
電時刻ｔ１から設定時間Ｔ１例えばＴ１＝１５秒停電が
継続すると、時刻ｔ２で停電検出信号Ｅ４がＨレベルに
立ち上がる。
えばＴ＝２００ｍｓ経過した時刻Ｔ４に至ると、図４
（Ｂ）の安定供給状態通知信号Ｅ３がＬレベルとなり、
この時点から電源切断が実際に開始されることになる。
そして最終的に時刻ｔ５で、時刻ｔ３より開始された電
源切断シーケンスが終了し、電源停止状態に移行する。
図５は、図３の実施例における停電時のタイミングチャ
ートである。今、図５（Ａ）のように、時刻ｔ１でＡＣ
入力が断たれる停電が発生したとする。この停電は電源
制御ユニット２２−１の電源監視部４４で検出され、停
電時刻ｔ１から設定時間Ｔ１例えばＴ１＝１５秒停電が
継続すると、時刻ｔ２で停電検出信号Ｅ４がＨレベルに
立ち上がる。
【００４０】この停電検出信号Ｅ４を受けて、停電発生
通知部４６は、図５（Ｃ）の停電通知信号Ｅ５をＨレベ
ルとし、プロセッサユニット１２−１、共有メモリユニ
ット１６および他のユニット４５に対し、停電発生を通
知する。プロセッサユニット１２−１のＯＳ５０は、図
５（Ｄ）のように、時刻ｔ２の停電発生通知に基づき、
共有メモリユニット１６に対し退避書込指示信号Ｅ７
（退避書込指示コマンド）の送出により、２次記憶部２
０に対するデータの退避書込動作を開始させる。
通知部４６は、図５（Ｃ）の停電通知信号Ｅ５をＨレベ
ルとし、プロセッサユニット１２−１、共有メモリユニ
ット１６および他のユニット４５に対し、停電発生を通
知する。プロセッサユニット１２−１のＯＳ５０は、図
５（Ｄ）のように、時刻ｔ２の停電発生通知に基づき、
共有メモリユニット１６に対し退避書込指示信号Ｅ７
（退避書込指示コマンド）の送出により、２次記憶部２
０に対するデータの退避書込動作を開始させる。
【００４１】続いてＯＳ５０は、現在走行中のプログラ
ムを強制終了させ、電源切断に備える。時刻ｔ２の停電
発生通知から設定時間Ｔ２例えばＴ２＝１５秒経過した
時刻ｔ３に至ると、電源切断予告部４８より、図５
（Ｅ）のように第２電源部切断予告信号Ｅ６がＨレベル
に立ち上がり、プロセッサユニット１２−１、共有メモ
リユニット１６および他のユニット４５に第２電源部３
０−１の切断予告が通知される。
ムを強制終了させ、電源切断に備える。時刻ｔ２の停電
発生通知から設定時間Ｔ２例えばＴ２＝１５秒経過した
時刻ｔ３に至ると、電源切断予告部４８より、図５
（Ｅ）のように第２電源部切断予告信号Ｅ６がＨレベル
に立ち上がり、プロセッサユニット１２−１、共有メモ
リユニット１６および他のユニット４５に第２電源部３
０−１の切断予告が通知される。
【００４２】この時刻ｔ３の切断予告から設定時間Ｔ３
例えばＴ３＝２００ｍｓを経過すると、図５（Ｈ）のよ
うに、第２電源部３０−１に対するオンオフ指示信号Ｅ
２がＬレベルに立ち下がり、これによって第２電源部３
０−１の電源切断を指示する。このため、第２電源部３
０−１から電源供給ライン３４に対する電源電圧の供給
が断たれ、安定供給状態通知部４２は第２電源部３０−
１の切断を認識して、図５（Ｊ）のように、安定供給状
態通知信号Ｅ３を時刻ｔ４でＨレベルからＬレベルとす
る。
例えばＴ３＝２００ｍｓを経過すると、図５（Ｈ）のよ
うに、第２電源部３０−１に対するオンオフ指示信号Ｅ
２がＬレベルに立ち下がり、これによって第２電源部３
０−１の電源切断を指示する。このため、第２電源部３
０−１から電源供給ライン３４に対する電源電圧の供給
が断たれ、安定供給状態通知部４２は第２電源部３０−
１の切断を認識して、図５（Ｊ）のように、安定供給状
態通知信号Ｅ３を時刻ｔ４でＨレベルからＬレベルとす
る。
【００４３】共有メモリユニット１６の退避書込部５２
は、時刻ｔ２でＯＳ５０より退避書込指示信号Ｅ７を受
けているが、退避動作は、この実施例にあっては時刻ｔ
３の第２電源部３０−１の切断予告信号Ｅ６がＨレベル
に立ち上がったタイミングから開始する。共有メモリユ
ニット１６から２次記憶部２０に対するデータの退避書
込動作が時刻ｔ５で終了すると、書込通知部５４より、
図５（Ｇ）のように、書込完了信号Ｅ８がＬレベルから
Ｈレベルに立ち上がって書込完了を通知する。
は、時刻ｔ２でＯＳ５０より退避書込指示信号Ｅ７を受
けているが、退避動作は、この実施例にあっては時刻ｔ
３の第２電源部３０−１の切断予告信号Ｅ６がＨレベル
に立ち上がったタイミングから開始する。共有メモリユ
ニット１６から２次記憶部２０に対するデータの退避書
込動作が時刻ｔ５で終了すると、書込通知部５４より、
図５（Ｇ）のように、書込完了信号Ｅ８がＬレベルから
Ｈレベルに立ち上がって書込完了を通知する。
【００４４】この書込完了通知を受けて、停電発生通知
部４６は、図５（Ｃ）の、それまでＨレベルにしていた
停電発生通知信号Ｅ５をＬレベルにオフし、この停電発
生通知信号Ｅ５のＬレベルへのオフにより、共有メモリ
ユニット１６は、第１電源部２４−１の切断予告を認識
する。そして時刻ｔ５の第１電源部２４−１の切断予告
から所定時間Ｔ４例えばＴ４＝２００ｍｓ後の時刻ｔ６
で、図５（Ｉ）のように、第１電源部２４−１に対する
オンオフ指示信号Ｅ１がＨレベルからＬレベルに立ち下
がって電源切断を指示し、全てのユニットに対する電源
供給の停止状態となる。
部４６は、図５（Ｃ）の、それまでＨレベルにしていた
停電発生通知信号Ｅ５をＬレベルにオフし、この停電発
生通知信号Ｅ５のＬレベルへのオフにより、共有メモリ
ユニット１６は、第１電源部２４−１の切断予告を認識
する。そして時刻ｔ５の第１電源部２４−１の切断予告
から所定時間Ｔ４例えばＴ４＝２００ｍｓ後の時刻ｔ６
で、図５（Ｉ）のように、第１電源部２４−１に対する
オンオフ指示信号Ｅ１がＨレベルからＬレベルに立ち下
がって電源切断を指示し、全てのユニットに対する電源
供給の停止状態となる。
【００４５】このような停電時における予備電源部２６
−１からのバックアップ電源の供給状態を見ると、図５
（Ａ）の時刻ｔ１で、ＡＣ入力が断たれた停電時に第１
電源部２４−１および第２電源部３０−１に対する電源
供給は予備電源部２６−１に内蔵しているバッテリーか
らの電源入力に切り替わり、全てのユニットは予備電源
部２６−１によるバックアップ電源の供給で動作してい
る。
−１からのバックアップ電源の供給状態を見ると、図５
（Ａ）の時刻ｔ１で、ＡＣ入力が断たれた停電時に第１
電源部２４−１および第２電源部３０−１に対する電源
供給は予備電源部２６−１に内蔵しているバッテリーか
らの電源入力に切り替わり、全てのユニットは予備電源
部２６−１によるバックアップ電源の供給で動作してい
る。
【００４６】この状態で時刻ｔ４に至ると、第２電源部
３０−１の電源切断が行われ、プロセッサユニット１２
−１および他のユニット４５に対する予備電源部２６−
１からのバックアップ電源の供給が停止し、バックアッ
プ電源の供給は、電源制御ユニット２２−１、共有メモ
リユニット１６および２次記憶部２０に限定される。こ
のため時刻ｔ４以降は、それまでに比べ予備電源部２６
−１の電力消費が大幅に抑えられることになる。
３０−１の電源切断が行われ、プロセッサユニット１２
−１および他のユニット４５に対する予備電源部２６−
１からのバックアップ電源の供給が停止し、バックアッ
プ電源の供給は、電源制御ユニット２２−１、共有メモ
リユニット１６および２次記憶部２０に限定される。こ
のため時刻ｔ４以降は、それまでに比べ予備電源部２６
−１の電力消費が大幅に抑えられることになる。
【００４７】図６は、共有メモリユニット１６から２次
記憶部２０に対するデータの退避書込中に予備電源部２
６−１からの電源供給能力が停止した場合のタイミング
チャートである。図６（Ａ）〜（Ｆ）、（Ｈ）〜（Ｋ）
における停電発生時刻ｔ１から時刻ｔ３での退避書込動
作の開始、更に時刻ｔ４での第２電源部３０−１の電源
切断までは、図５（Ａ）〜（Ｋ）と同じである。時刻ｔ
３から開始した共有メモリ１６から２次記憶部２０に対
するデータの退避書込中に、予備電源部２６−１に設け
ているバッテリーの容量が低下し、電源供給能力が規定
値以下に低下すると、時刻ｔ５´で予備電源低下通知部
５８より、図６（Ｇ）のように、予備電源低下通知信号
Ｅ９がＬレベルからＨレベルに立ち上がり、電源制御ユ
ニット２２−１の停電発生通知部４６に予備電源の能力
低下を通知する。
記憶部２０に対するデータの退避書込中に予備電源部２
６−１からの電源供給能力が停止した場合のタイミング
チャートである。図６（Ａ）〜（Ｆ）、（Ｈ）〜（Ｋ）
における停電発生時刻ｔ１から時刻ｔ３での退避書込動
作の開始、更に時刻ｔ４での第２電源部３０−１の電源
切断までは、図５（Ａ）〜（Ｋ）と同じである。時刻ｔ
３から開始した共有メモリ１６から２次記憶部２０に対
するデータの退避書込中に、予備電源部２６−１に設け
ているバッテリーの容量が低下し、電源供給能力が規定
値以下に低下すると、時刻ｔ５´で予備電源低下通知部
５８より、図６（Ｇ）のように、予備電源低下通知信号
Ｅ９がＬレベルからＨレベルに立ち上がり、電源制御ユ
ニット２２−１の停電発生通知部４６に予備電源の能力
低下を通知する。
【００４８】この予備電源低下通知信号Ｅ９を受けた停
電発生通知部４６は、共有メモリユニット１６に対する
図６（Ｃ）の停電発生通知信号Ｅ５をそれまでのＨレベ
ルからＬレベルにオフし、第１電源部２４−１の切断予
告を行う。共有メモリユニット１６の退避書込部５０に
は、電源制御ユニット２２−１からの停電通知信号Ｅ５
をＬレベルとする第１電源部２４−１の切断予告を認識
すると、２次記憶部２０に対する書込動作を強制終了
し、電源切断に備える。
電発生通知部４６は、共有メモリユニット１６に対する
図６（Ｃ）の停電発生通知信号Ｅ５をそれまでのＨレベ
ルからＬレベルにオフし、第１電源部２４−１の切断予
告を行う。共有メモリユニット１６の退避書込部５０に
は、電源制御ユニット２２−１からの停電通知信号Ｅ５
をＬレベルとする第１電源部２４−１の切断予告を認識
すると、２次記憶部２０に対する書込動作を強制終了
し、電源切断に備える。
【００４９】共有メモリユニット１６に対する停電通知
信号Ｅ５のＬレベルへの立下げによる切断予告の時刻ｔ
５´から所定時間Ｔ４＝２００ｍｓ経過した時刻ｔ６´
に至ると、電源制御ユニット２２−１の電源投入切断指
示部４０より図６（Ｉ）のオンオフ指示信号Ｅ１がＨレ
ベルからＬレベルとなって切断を指示し、第１電源部２
４−１による電源供給の切断が行われる。
信号Ｅ５のＬレベルへの立下げによる切断予告の時刻ｔ
５´から所定時間Ｔ４＝２００ｍｓ経過した時刻ｔ６´
に至ると、電源制御ユニット２２−１の電源投入切断指
示部４０より図６（Ｉ）のオンオフ指示信号Ｅ１がＨレ
ベルからＬレベルとなって切断を指示し、第１電源部２
４−１による電源供給の切断が行われる。
【００５０】このような退避書込みの途中における予備
電源部２６−１の電源供給能力の低下の検出による強制
終了で、２次記憶部２０に対する書込途中にあっても、
それまでに書き込んだデータを正常に保持し、突然の電
源遮断による電源異常終了による退避書込みのエラー終
了を回避し、ＡＣ入力が復旧した後の立上げに利用でき
るデータを可能な限り保存する。
電源部２６−１の電源供給能力の低下の検出による強制
終了で、２次記憶部２０に対する書込途中にあっても、
それまでに書き込んだデータを正常に保持し、突然の電
源遮断による電源異常終了による退避書込みのエラー終
了を回避し、ＡＣ入力が復旧した後の立上げに利用でき
るデータを可能な限り保存する。
【００５１】図７は、図３の電源制御ユニット２２−１
の処理動作を示したフローチャートである。図７におい
て、まずステップＳ１で電源投入指示があると、ステッ
プＳ２で電源投入シーケンスを実行し、ステップＳ３
で、安定供給状態にあるか否かチェックし、安定供給状
態に至ると、ステップＳ４で安定供給状態信号Ｅ３を送
出する。
の処理動作を示したフローチャートである。図７におい
て、まずステップＳ１で電源投入指示があると、ステッ
プＳ２で電源投入シーケンスを実行し、ステップＳ３
で、安定供給状態にあるか否かチェックし、安定供給状
態に至ると、ステップＳ４で安定供給状態信号Ｅ３を送
出する。
【００５２】続いてステップＳ５で切断指示の有無をチ
ェックしており、切断指示があれば、ステップＳ６で切
断シーケンスを実行する。切断指示がなければ、ステッ
プＳ７で停電検出の有無をチェックする。もし停電検出
があれば、ステップＳ８で、Ｔ＝１５秒停電検出が継続
したか否かチェックし、１５秒の停電検出継続を判断す
ると、ステップＳ９で、停電発生を停電発生通知信号Ｅ
５の出力によりプロセッサユニット１２−１のＯＳ５０
および共有メモリユニット１６、更には他のユニット４
５に通知する。
ェックしており、切断指示があれば、ステップＳ６で切
断シーケンスを実行する。切断指示がなければ、ステッ
プＳ７で停電検出の有無をチェックする。もし停電検出
があれば、ステップＳ８で、Ｔ＝１５秒停電検出が継続
したか否かチェックし、１５秒の停電検出継続を判断す
ると、ステップＳ９で、停電発生を停電発生通知信号Ｅ
５の出力によりプロセッサユニット１２−１のＯＳ５０
および共有メモリユニット１６、更には他のユニット４
５に通知する。
【００５３】続いてステップＳ１０で、停電通知に対す
るＯＳ５０の終了処理時間Ｔ２＝１５ｓｅｃ経過か否か
チェックし、Ｔ２時間を経過すると、ステップＳ１１で
電源切断予告信号Ｅ６を出力し、プロセッサユニット１
２−１、共有メモリユニット１６および他のユニット４
５に第２電源部３０−１の切断を予告する。続いてステ
ップＳ１２で、Ｔ３＝２００ｍｓの経過を待って、図８
のステップＳ１３に進み、第２電源部３０−１への切断
を指示する。
るＯＳ５０の終了処理時間Ｔ２＝１５ｓｅｃ経過か否か
チェックし、Ｔ２時間を経過すると、ステップＳ１１で
電源切断予告信号Ｅ６を出力し、プロセッサユニット１
２−１、共有メモリユニット１６および他のユニット４
５に第２電源部３０−１の切断を予告する。続いてステ
ップＳ１２で、Ｔ３＝２００ｍｓの経過を待って、図８
のステップＳ１３に進み、第２電源部３０−１への切断
を指示する。
【００５４】この状態で共有メモリユニット１６にあっ
ては、２次記憶部２０に対する退避書込動作が行われて
おり、ステップＳ１４で、書込完了通知の有無をチェッ
クする。書込完了通知がなければ、次のステップＳ１５
で、予備電源低下通知の有無をチェックする。ステップ
Ｓ１４で書込完了通知を認識すると、ステップＳ１６
で、共有メモリユニット１６に対する停電発生通知信号
Ｅ５をＬレベルにオフすることで第１電源部２４−１の
切断を予告し、ステップＳ１７で、Ｔ４＝２００ｍｓの
経過を待って、ステップＳ１８で、第１電源部２４−１
の切断指示を行う。
ては、２次記憶部２０に対する退避書込動作が行われて
おり、ステップＳ１４で、書込完了通知の有無をチェッ
クする。書込完了通知がなければ、次のステップＳ１５
で、予備電源低下通知の有無をチェックする。ステップ
Ｓ１４で書込完了通知を認識すると、ステップＳ１６
で、共有メモリユニット１６に対する停電発生通知信号
Ｅ５をＬレベルにオフすることで第１電源部２４−１の
切断を予告し、ステップＳ１７で、Ｔ４＝２００ｍｓの
経過を待って、ステップＳ１８で、第１電源部２４−１
の切断指示を行う。
【００５５】一方、ステップＳ１４で書込完了通知が得
られる前に、ステップＳ１５で予備電源低下通知を認識
した場合には、ステップＳ１４で同様に第１電源部２４
−１の切断予告を行った後、ステップＳ１７で、Ｔ４＝
２００ｍｓの経過を待って、ステップＳ１８で、第１電
源部２４−１への切断を指示する。図９は、図３のプロ
セッサユニット１２−１に設けたＯＳ５０の停電終了処
理である。ＯＳ５０は、電源制御ユニット２２−１より
停電発生通知信号Ｅ５を受けると、割込処理により図９
の停電終了処理を開始する。この停電終了処理は、ステ
ップＳ１で、共有メモリユニット１６に対し２次記憶部
２０へのデータ退避書込みを指示し、次のステップＳ２
で、現在走行中のプログラムを強制終了する。
られる前に、ステップＳ１５で予備電源低下通知を認識
した場合には、ステップＳ１４で同様に第１電源部２４
−１の切断予告を行った後、ステップＳ１７で、Ｔ４＝
２００ｍｓの経過を待って、ステップＳ１８で、第１電
源部２４−１への切断を指示する。図９は、図３のプロ
セッサユニット１２−１に設けたＯＳ５０の停電終了処
理である。ＯＳ５０は、電源制御ユニット２２−１より
停電発生通知信号Ｅ５を受けると、割込処理により図９
の停電終了処理を開始する。この停電終了処理は、ステ
ップＳ１で、共有メモリユニット１６に対し２次記憶部
２０へのデータ退避書込みを指示し、次のステップＳ２
で、現在走行中のプログラムを強制終了する。
【００５６】図１０は、図３の共有メモリユニット１６
の処理動作を示したフローチャートである。まず電源安
定供給状態通知信号Ｅ３がＨレベルとなっている通常の
運用状態にあっては、ステップＳ１で、プロセッサユニ
ット１２−１あるいは他の筐体のプロセッサユニットか
らの入出力要求に基づく通常のメモリアクセスを実行し
ている。
の処理動作を示したフローチャートである。まず電源安
定供給状態通知信号Ｅ３がＨレベルとなっている通常の
運用状態にあっては、ステップＳ１で、プロセッサユニ
ット１２−１あるいは他の筐体のプロセッサユニットか
らの入出力要求に基づく通常のメモリアクセスを実行し
ている。
【００５７】この状態で、ステップＳ２で、電源制御ユ
ニット２２−１からの停電発生通知を認識すると、ステ
ップＳ３で、現在実行中のアクセスを強制終了し、ステ
ップＳ４で、プロセッサユニット１２−１のＯＳ５０か
らの退避書込指示を待つ。ＯＳ５０から退避書込指示を
受けると、ステップＳ５で、電源制御ユニット２２−２
からの第２電源部３０−１の切断予告を待ち、切断予告
を認識すると、ステップＳ６に進んで、２次記憶部２０
に対するデータの退避書込みを行う。
ニット２２−１からの停電発生通知を認識すると、ステ
ップＳ３で、現在実行中のアクセスを強制終了し、ステ
ップＳ４で、プロセッサユニット１２−１のＯＳ５０か
らの退避書込指示を待つ。ＯＳ５０から退避書込指示を
受けると、ステップＳ５で、電源制御ユニット２２−２
からの第２電源部３０−１の切断予告を待ち、切断予告
を認識すると、ステップＳ６に進んで、２次記憶部２０
に対するデータの退避書込みを行う。
【００５８】このデータ退避書込中にあっては、ステッ
プＳ７で、電源制御ユニット２２−１からの第１電源部
２４−１の切断予告の有無をチェックしている。第１電
源部２４−１の切断予告がなければ、ステップＳ８で、
書込完了か否かチェックし、書込みを完了すると、ステ
ップＳ９で、書込完了通知信号を電源制御ユニット２２
−１に出力して、処理を終了する。一方、ステップＳ７
で、退避書込中に予備電源部２６−１の電源供給能力が
低下して第１電源切断予告が得られると、ステップＳ１
０で、中断処理を実行して電源切断に備える。
プＳ７で、電源制御ユニット２２−１からの第１電源部
２４−１の切断予告の有無をチェックしている。第１電
源部２４−１の切断予告がなければ、ステップＳ８で、
書込完了か否かチェックし、書込みを完了すると、ステ
ップＳ９で、書込完了通知信号を電源制御ユニット２２
−１に出力して、処理を終了する。一方、ステップＳ７
で、退避書込中に予備電源部２６−１の電源供給能力が
低下して第１電源切断予告が得られると、ステップＳ１
０で、中断処理を実行して電源切断に備える。
【００５９】尚、図２〜図５の説明は、図２の筐体１０
−１側を例にとるものであったが、筐体１０−２側につ
いても全く同じになる。また、上記の実施例は２台のプ
ロセッサユニット１２−１，１２−２と１台の共有メモ
リユニット１６を備えた計算機システムを例にとってい
るが、プロセッサユニットの数は３台以上でもよく、ま
た共有メモリユニットも２台以上設けたシステム構成で
あってもよい。また、実施例に示した停電検出のための
停電継続時間Ｔ１、ＯＳの停電に伴う退避処理のための
時間Ｔ２、電源切断予告から切断指示までの時間Ｔ３，
Ｔ４は、実施例の数値に限定されず、必要に応じて適宜
の時間を設定することができる。
−１側を例にとるものであったが、筐体１０−２側につ
いても全く同じになる。また、上記の実施例は２台のプ
ロセッサユニット１２−１，１２−２と１台の共有メモ
リユニット１６を備えた計算機システムを例にとってい
るが、プロセッサユニットの数は３台以上でもよく、ま
た共有メモリユニットも２台以上設けたシステム構成で
あってもよい。また、実施例に示した停電検出のための
停電継続時間Ｔ１、ＯＳの停電に伴う退避処理のための
時間Ｔ２、電源切断予告から切断指示までの時間Ｔ３，
Ｔ４は、実施例の数値に限定されず、必要に応じて適宜
の時間を設定することができる。
【００６０】
【発明の効果】以上説明してきたように本発明によれ
ば、共有メモリユニットとその２次記憶部に対する電源
部と、プロセッサユニットを含む他のユニットに対する
電源部を別々に設け、停電時にはプロセッサユニットの
ＯＳによる共有メモリユニットに対する退避動作の指示
と自己のプログラム終了が済んだ時点で、プロセッサユ
ニットを含む他のユニットに対する電源部からの電源供
給を切断し、共有メモリユニットと２次記憶部に対する
電源供給のみを生かすことで、停電時のバッテリーによ
るバックアップ電源の電力消費を抑え、必要なバックア
ップ時間を確保するためのバッテリー容量を低減でき
る。逆にバッテリー容量を変えなければ、バックアップ
に要する時間を十分に引き延ばすことができる。
ば、共有メモリユニットとその２次記憶部に対する電源
部と、プロセッサユニットを含む他のユニットに対する
電源部を別々に設け、停電時にはプロセッサユニットの
ＯＳによる共有メモリユニットに対する退避動作の指示
と自己のプログラム終了が済んだ時点で、プロセッサユ
ニットを含む他のユニットに対する電源部からの電源供
給を切断し、共有メモリユニットと２次記憶部に対する
電源供給のみを生かすことで、停電時のバッテリーによ
るバックアップ電源の電力消費を抑え、必要なバックア
ップ時間を確保するためのバッテリー容量を低減でき
る。逆にバッテリー容量を変えなければ、バックアップ
に要する時間を十分に引き延ばすことができる。
【００６１】また、停電時にプロセッサユニットは共有
メモリユニットに対する退避書込指示を行い且つ自己の
走行プログラムの終了処理を行うだけでよく、それ以降
の共有メモリから２次記憶部に対するデータ退避書込み
から解放されるため、停電時におけるプロセッサユニッ
トの負荷を大幅に低減でき、プロセッサユニットを速や
かに電源切断可能状態に移行させることができる。
メモリユニットに対する退避書込指示を行い且つ自己の
走行プログラムの終了処理を行うだけでよく、それ以降
の共有メモリから２次記憶部に対するデータ退避書込み
から解放されるため、停電時におけるプロセッサユニッ
トの負荷を大幅に低減でき、プロセッサユニットを速や
かに電源切断可能状態に移行させることができる。
【００６２】更に、停電に伴う電源切断処理の段階で、
プロセッサユニットを含む他のユニット側の電源供給を
早めに終わらせ、共有メモリユニットと２次記憶部に対
する電源供給のみを、バッテリーによる電源供給で賄う
ため、不必要な電力消費が防止でき、共有メモリユニッ
トから２次記憶部に対するデータの退避書込みを保証す
ることができ、このため、停電が復旧した際の計算機シ
ステムの立上げを２次記憶部の退避データを使用して迅
速に行うことができる。
プロセッサユニットを含む他のユニット側の電源供給を
早めに終わらせ、共有メモリユニットと２次記憶部に対
する電源供給のみを、バッテリーによる電源供給で賄う
ため、不必要な電力消費が防止でき、共有メモリユニッ
トから２次記憶部に対するデータの退避書込みを保証す
ることができ、このため、停電が復旧した際の計算機シ
ステムの立上げを２次記憶部の退避データを使用して迅
速に行うことができる。
【図１】本発明の原理説明図
【図２】本発明が適用される計算機システムのブロック
図
図
【図３】図２の筐体内の各ユニットの機能ブロック図
【図４】通常時の電源投入と電源切断のタイミングチャ
ート
ート
【図５】停電時の動作のタイミングチャート
【図６】停電時の退避中に予備電源低下が起きた場合の
タイミングチャート
タイミングチャート
【図７】図３の電源制御ユニットの処理動作のタイムチ
ャート
ャート
【図８】図７の処理動作の続きのタイムチャート
【図９】図３のプロセッサユニットの処理動作のフロー
チャート
チャート
【図１０】図３の共有メモリユニットの処理動作のフロ
ーチャート
ーチャート
【図１１】従来装置のブロック図
１０−１，１０−２：筐体
１２，１２−１，１２−２：プロセッサユニット
１４−１，１４−２１：システムバス
１６：共有メモリユニット
１８：ディスクコントロールユニット
２０：２次記憶部
２０−１，２０−２：ディスクユニット
２２−１，２２−２：電源制御ユニット
２４−１，２４−２：第１電源部
２６−１，２６−２：予備電源部
２８：ＡＣ電源ライン
３０−１，３０−２：第２電源部
３２，３４，３６，３８：電源供給ライン
４０：電源投入切断部
４２：安定供給状態通知部
４４：電源監視部
４６：停電発生通知部
４８：電源切断予告部
５０：オペレーティングシステム（ＯＳ）
５２：退避書込部
５４：書込完了通知部
５６：メモリ部
５８：予備電源低下通知部
フロントページの続き
(56)参考文献 特開 昭52−52525（ＪＰ，Ａ)
特開 平６−12153（ＪＰ，Ａ)
特開 昭53−136442（ＪＰ，Ａ)
特開 平５−46287（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 1/26 - 1/32
Claims (10)
- 【請求項１】オペレーティングシステムにより動作する
プロセッサユニットと、 前記プロセッサユニットに対し接続されたメモリユニッ
トと、 前記メモリユニットの必要な内容を電源停止状態で保持
する不揮発化された２次記憶部と、 前記メモリユニットと２次記憶部に対してのみ電源を供
給する第１電源部と、 前記メモリユニットと２次記憶部以外のユニットに電源
を供給する第２電源部と、 停電時に前記第１及び第２電源部の電源供給をバックア
ップする予備電源部と、 停電の検出時に、前記プロセッサユニットに停電の発生
を通知して前記メモリユニットから前記２次記憶部への
退避動作を指示させた後に、前記第２電源部に切断を指
示して電源供給を停止させ、前記予備電源部によりバッ
クアップされた前記第１電源部からの電源供給で前記メ
モリユニットと２次記憶部に電源供給を継続して退避動
作を行わせる電源制御ユニットと、を備えたことをする
計算機システムの電源制御装置。 - 【請求項２】請求項１記載の計算機システムの電源制御
装置に於いて、前記電源制御ユニットは、前記第２電源
部への切断指示に先立って前記メモリユニットに切断を
予告して前記メモリユニットに前記２次記憶部に対する
退避動作を開始させ、前記予告通知から所定時間後に前
記第２電源部の切断を指示することを特徴とする計算機
システムの電源制御装置。 - 【請求項３】請求項１記載の計算機システムの電源制御
装置に於いて、前記電源制御ユニットは、前記メモリユ
ニットから退避動作の完了通知を受けた際に、前記第１
電源部に切断を指示して電源を停止させることを特徴と
する計算機システムの電源制御装置。 - 【請求項４】請求項３記載の計算機システムの電源制御
装置に於いて、前記電源制御ユニットは、前記第１電源
部への切断指示に先立って前記メモリユニットに切断を
予告し、前記予告通知から所定時間後に前記第１電源部
に切断を指示することを特徴とする計算機システムの電
源制御装置。 - 【請求項５】請求項１記載の計算機システムの電源制御
装置に於いて、前記電源制御ユニットは、前記第１電源
部からの電源供給による前記メモリユニットから２次記
憶部への退避動作中に、前記予備電源部から予備電源低
下通知を受けた場合、前記メモリユニットに退避動作の
中断を指示し、該中断指示から所定時間後に前記第１電
源部に切断を指示して電源を停止させることを特徴とす
る計算機システムの電源制御装置。 - 【請求項６】計算機システムの電源制御方法に於いて、 外部供給電源が正常に得られている状態で、第１電源部
からプロセッサユニットに対し接続されたメモリユニッ
ト及び前記メモリユニットの必要な内容を電源停止状態
で保持する不揮発化された２次記憶部に電源を供給し、
前記メモリユニットと２次記憶部以外のユニットに対し
ては第２電源部から電源を供給する正常電源供給過程
と、 前記外部供給電源の停電検出時に、前記プロセッサユニ
ットに停電の発生を通知して前記メモリユニットから前
記２次記憶部への退避動作を指示させた後に、前記第２
電源部に切断を指示して電源供給を停止させ、前記予備
電源部によりバックアップされた前記第１電源部からの
電源供給で前記メモリユニットと２次記憶部に電源供給
を継続して退避動作を行わせる停電処理過程と、を備え
たことを特徴とする計算機システムの電源制御方法。 - 【請求項７】請求項６記載の計算機システムの電源制御
方法に於いて、前記停電処理過程は、前記第２電源部へ
の切断指示に先立って前記メモリユニットに切断を予告
して前記２次記憶部に対する退避動作を開始させ、前記
予告通知から所定時間後に前記第２電源部の切断を指示
することを特徴とする計算機システムの電源制御方法。 - 【請求項８】請求項６記載の計算機システムの電源制御
方法に於いて、前記停電処理過程は、前記メモリユニッ
トから退避動作の完了通知を受けた際に、前記第１電源
部に切断を指示して電源を停止させることを特徴とする
計算機システムの電源制御方法。 - 【請求項９】請求項８記載の計算機システムの電源制御
方法に於いて、前記停電処理過程は、前記第１電源部へ
の切断指示に先立って前記メモリユニットに切断を予告
し、前記予告通知から所定時間後に前記第１電源部に切
断を指示することを特徴とする計算機システムの電源制
御方法。 - 【請求項１０】請求項６記載の計算機システムの電源制
御方法に於いて、前記停電処理過程は、前記第１電源部
からの電源供給による前記メモリユニットから２次記憶
部への退避動作中に、前記予備電源部から予備電源低下
通知を受けた場合、前記メモリユニットに退避動作の中
断を指示し、該中断指示から所定時間後に前記第１電源
部に切断を指示して電源を停止させることを特徴とする
計算機システムの電源制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04270195A JP3474665B2 (ja) | 1995-03-02 | 1995-03-02 | 計算機システムの電源制御装置及び方法 |
| US08/607,612 US5835780A (en) | 1995-03-02 | 1996-02-27 | Apparatus and method for controlling power supply for computer system during service interruption |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04270195A JP3474665B2 (ja) | 1995-03-02 | 1995-03-02 | 計算機システムの電源制御装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08241151A JPH08241151A (ja) | 1996-09-17 |
| JP3474665B2 true JP3474665B2 (ja) | 2003-12-08 |
Family
ID=12643366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04270195A Expired - Fee Related JP3474665B2 (ja) | 1995-03-02 | 1995-03-02 | 計算機システムの電源制御装置及び方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5835780A (ja) |
| JP (1) | JP3474665B2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW292365B (en) * | 1995-05-31 | 1996-12-01 | Hitachi Ltd | Computer management system |
| US6055647A (en) * | 1997-08-15 | 2000-04-25 | Compaq Computer Corporation | Method and apparatus for determining computer system power supply redundancy level |
| JP3733709B2 (ja) * | 1997-09-30 | 2006-01-11 | ソニー株式会社 | 電子機器、電源制御方法及び記録媒体 |
| US6269450B1 (en) * | 1998-03-20 | 2001-07-31 | Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho | Computer monitoring device |
| JP4219516B2 (ja) * | 1999-12-20 | 2009-02-04 | 富士通株式会社 | 電源制御装置及び電源制御方法及び記憶媒体 |
| US6748545B1 (en) * | 2000-07-24 | 2004-06-08 | Advanced Micro Devices, Inc. | System and method for selecting between a voltage specified by a processor and an alternate voltage to be supplied to the processor |
| US7251223B1 (en) * | 2000-09-27 | 2007-07-31 | Aerosat Corporation | Low-height, low-cost, high-gain antenna and system for mobile platforms |
| CN1229708C (zh) * | 2000-11-28 | 2005-11-30 | Lg电子株式会社 | 一种基于电池剩余容量控制盘写入操作的方法 |
| US6990603B2 (en) * | 2002-01-02 | 2006-01-24 | Exanet Inc. | Method and apparatus for securing volatile data in power failure in systems having redundancy |
| US20040030850A1 (en) * | 2002-08-07 | 2004-02-12 | Gunter Plappert | Data preservation |
| KR100441505B1 (ko) * | 2002-08-17 | 2004-07-23 | 삼성전자주식회사 | 기록 에러에 따른 동영상데이터의 복원 능력을 향상하기위한 영상 기록/재생장치 |
| US7862435B1 (en) * | 2002-09-11 | 2011-01-04 | Bally Gaming, Inc. | Service enhancing power supply system for gaming machines |
| JP3776072B2 (ja) * | 2002-09-26 | 2006-05-17 | 株式会社アイエスエイ | クラスタシステムならびにその運転管理装置および方法 |
| JP4230189B2 (ja) | 2002-10-03 | 2009-02-25 | 株式会社日立製作所 | ディスクアレイ装置、及びその電源供給方法 |
| JP4372450B2 (ja) * | 2003-05-07 | 2009-11-25 | 株式会社日立製作所 | ストレージシステムの制御方法、ストレージシステム、及びストレージ装置 |
| JP2005115771A (ja) * | 2003-10-09 | 2005-04-28 | Hitachi Ltd | ディスクアレイ装置 |
| EP1643506B1 (en) * | 2004-10-04 | 2006-12-06 | Research In Motion Limited | System and method for automatically saving memory contents of a data processing device on power failure |
| US7337357B2 (en) * | 2004-11-16 | 2008-02-26 | International Business Machines Corporation | Apparatus, system, and method for limiting failures in redundant signals |
| JP2007286937A (ja) * | 2006-04-18 | 2007-11-01 | Hitachi Ltd | ストレージ装置及びストレージ装置の電源障害管理方法 |
| JP4919752B2 (ja) * | 2006-09-29 | 2012-04-18 | 株式会社日立製作所 | 記憶制御装置 |
| US7774650B2 (en) * | 2007-01-23 | 2010-08-10 | International Business Machines Corporation | Power failure warning in logically partitioned enclosures |
| US8130084B2 (en) * | 2007-04-30 | 2012-03-06 | International Business Machines Corporation | Fault tolerant closed system control using power line communication |
| US8421614B2 (en) * | 2007-09-19 | 2013-04-16 | International Business Machines Corporation | Reliable redundant data communication through alternating current power distribution system |
| JP5073434B2 (ja) * | 2007-09-28 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | マイコン装置 |
| US8262464B2 (en) * | 2008-01-28 | 2012-09-11 | Wms Gaming Inc. | Partially-powered wagering game machines |
| CN101806847A (zh) * | 2009-02-18 | 2010-08-18 | 鸿富锦精密工业（深圳）有限公司 | 电子设备故障诊断系统、电子设备及故障诊断设备 |
| CN102033502B (zh) | 2009-09-25 | 2014-04-02 | 松下神视株式会社 | 可编程控制器 |
| JP4981865B2 (ja) * | 2009-09-25 | 2012-07-25 | パナソニック電工Ｓｕｎｘ株式会社 | プログラマブルコントローラ |
| US9466982B2 (en) * | 2010-11-04 | 2016-10-11 | Dell Products L.P. | System and method for control of power consumption of information handling system devices |
| JP2013196494A (ja) | 2012-03-21 | 2013-09-30 | Toshiba Corp | メモリシステム |
| TW201626229A (zh) * | 2015-01-05 | 2016-07-16 | 致伸科技股份有限公司 | 具有外接式電池之電子裝置 |
| US9760147B2 (en) | 2016-01-22 | 2017-09-12 | Microsoft Technology Licensing, Llc | Power control for use of volatile memory as non-volatile memory |
| US10181340B2 (en) * | 2016-07-25 | 2019-01-15 | Canon Kabushiki Kaisha | Electronic device and control method with instruction units based on a number of power supply off operations |
| JP6833142B1 (ja) * | 2020-05-28 | 2021-02-24 | 三菱電機株式会社 | プログラマブルコントローラ及び電力供給方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148334A (en) * | 1978-05-15 | 1979-11-20 | Toshiba Corp | Memory protection system |
| US4232377A (en) * | 1979-04-16 | 1980-11-04 | Tektronix, Inc. | Memory preservation and verification system |
| JPS56108119A (en) * | 1980-02-01 | 1981-08-27 | Hitachi Ltd | Contents protecting system for volatile main storage device |
| JPS6045857A (ja) * | 1983-08-24 | 1985-03-12 | Hitachi Ltd | 半導体フアイルのデ−タ保持方式 |
| JPS61117794A (ja) * | 1984-11-13 | 1986-06-05 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
| JPS61160124A (ja) * | 1984-12-29 | 1986-07-19 | Hitachi Ltd | メモリ給電方式 |
| US4868832A (en) * | 1986-04-30 | 1989-09-19 | Marrington S Paul | Computer power system |
| JPH01287722A (ja) * | 1988-05-16 | 1989-11-20 | Toshiba Corp | 無停電電源装置 |
| US4884242A (en) * | 1988-05-26 | 1989-11-28 | Applied Automation, Inc. | Backup power system for dynamic memory |
| JPH04340118A (ja) * | 1990-06-05 | 1992-11-26 | Seiko Epson Corp | コンピュータ |
| US5204963A (en) * | 1990-12-07 | 1993-04-20 | Digital Equipment Corporation | Method and apparatus for a backup power controller for volatile random access memory |
| JP2744738B2 (ja) * | 1992-09-07 | 1998-04-28 | 三菱電機株式会社 | 半導体記憶装置 |
| US5548711A (en) * | 1993-08-26 | 1996-08-20 | Emc Corporation | Method and apparatus for fault tolerant fast writes through buffer dumping |
| US5535399A (en) * | 1993-09-30 | 1996-07-09 | Quantum Corporation | Solid state disk drive unit having on-board backup non-volatile memory |
| US5519663A (en) * | 1994-09-28 | 1996-05-21 | Sci Systems, Inc. | Preservation system for volatile memory with nonvolatile backup memory |
-
1995
- 1995-03-02 JP JP04270195A patent/JP3474665B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-27 US US08/607,612 patent/US5835780A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08241151A (ja) | 1996-09-17 |
| US5835780A (en) | 1998-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3474665B2 (ja) | 計算機システムの電源制御装置及び方法 | |
| US4377000A (en) | Automatic fault detection and recovery system which provides stability and continuity of operation in an industrial multiprocessor control | |
| JP2001178018A (ja) | 電源制御装置及び電源制御方法及び記憶媒体 | |
| US20110314316A1 (en) | Computer system and control method thereof | |
| JPH06332579A (ja) | 電源システム及び該電源システムを有する装置 | |
| JP6977473B2 (ja) | ストレージ装置及びバックアッププログラム | |
| JP3487127B2 (ja) | 情報処理装置、商品登録装置、および、プログラム記憶媒体 | |
| JP3448197B2 (ja) | 情報処理装置 | |
| JP4503003B2 (ja) | 電源バックアップシステム及びこれを具えた電子機器 | |
| JP3087451B2 (ja) | バックアップ電源制御方式 | |
| JPH06318107A (ja) | プログラマブルコントローラおよびそれを用いた分散制御システムにおける特定他局のリセット方法、他局のリセット要因検出方法、異常局監視方法、同期起動方法および同期停止方法 | |
| JPS63266511A (ja) | 電源制御方式 | |
| JPH05303509A (ja) | 予備機制御システム | |
| JPH11175108A (ja) | 二重化コンピュータ装置 | |
| JPS63217455A (ja) | Ｒａｍバツクアツプシステム | |
| JPH07200334A (ja) | 二重化同期運転方式 | |
| JPH1097354A (ja) | 無停電電源接続方法 | |
| JP3185446B2 (ja) | 計算機システム | |
| JPH03163617A (ja) | コンピュータシステムにおけるプログラムのウオーム・ブート方法 | |
| JP3476667B2 (ja) | 二重化制御装置 | |
| JPH05282214A (ja) | システムリスタート方法及び装置 | |
| JP2003241864A (ja) | 情報処理装置及び情報処理システム及びプログラム | |
| JPH07120230B2 (ja) | 無停電電源装置制御方式 | |
| JPS62196735A (ja) | 再開処理方式 | |
| JP2001125687A (ja) | 計算機システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030819 |
|
| LAPS | Cancellation because of no payment of annual fees |