JPS63217455A

JPS63217455A - Ｒａｍバツクアツプシステム

Info

Publication number: JPS63217455A
Application number: JP62050807A
Authority: JP
Inventors: Akihiko Anyoji; 明彦安養寺
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1987-03-05
Filing date: 1987-03-05
Publication date: 1988-09-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、マイクロコンピュータの記憶装置に用いられ
るＲＡＭ　（ｒａｎｄｏｍ　　ａｃｃｅｓｓ　　ｍｅｍ
ｏｒｙ）に係り、特に瞬時停電の際にも記憶内容が消え
ないようにした改良に関する。

（従来の技術）マイクロコンピュータは、例えば横河技報Ｖｏｌ、３１
　　（１９８７）　ｐ、２９に記載された生産ライン制
ｗＪ装置として使用される。このような用途では、制御
装置の動作に格別の信頼性が要求されるので、例えば二
重化による冗長化がなされている。そして、停電が発生
したような場合でも、停電回復後直ちに停電直前の動作
から継続して作業されることが望ましい。

第５図は従来装置の構成ブロック図、第６図は筐体を除
いた状態のこの様な装置の構成斜視図である。図におい
て、ＣＰＬｌ、ＲＯＭ、ＲＡＭ等は母板に搭載されたシ
ステムバスを介して接続されており、必要に応じて外部
記ｍ装置（ハードディスク装置やフロッピードライブ！
装置）に記憶内容の転送し、また外部機器とはＩ１０イ
ンタフェイスを介して情報の授受をする。

電ｍ　Ｐ　Ｓ　ハＡ　Ｃ１００Ｖｏｌｔを入力してＤＣ
５Ｖ　ｏｆｔ及び１２ＶＯＩｔを出力して、この装置を
動作させる。

しかるに、記ｍ装置に使用されるＤＲＡＭはリフレッシ
ュ動作を伴なわないと記憶内容が破壊されてしまうので
、停電の際には記憶内容が当然消える。これは瞬時停電
とよばれる０、１〜２秒程度の停電でも、同様である。

一般的なマイクロコンピュータの電源ＰＳでは電源電圧
の保持時間が短いからである。

このため停電時でも記憶内容を保存するために、次のよ
うな幾つかの対策が採用されている。

■　無停電電源装置の採用無停ＭＩ！源装置は、バッテリに充電されたエネルギー
をＡ　Ｃ１００Ｖ　ｏｆｔに変換して、停電時に備える
もので、例えば１０分以上の停電に対しても安全に記憶
内容を保持する。

■　ＲＡＭ単独バッテリバックアップの採用バッテリバ
ックアップをするＲＡＭは消費電流の少ないものが望ま
しい。しかるに、消費電流の少ないＲＡＭはスピードが
遅り、シたがって、制御用のように複雑の演算をする場
合には、高速動作が好まれるので、消費電流は犠牲にし
て高速のＲＡＭを採用している。

■　バッテリバックアップ型ＲＡＭＤＩＳＫの採用停電を検出したときは、ＲＡＭの記憶内容をＲＡＭＤＩ
ＳＫへ転送するものである。電源電圧が茗しく低下する
前であれば、ＲＡＭの内容は保持されているので、消滅
する前に転送して保存するものである。

（発明が解決しようとする問題点）しかし従来の停電対策では、それぞれ次の問題がある。

■　無停Ｔ１電源装置の問題無停電電源装置はコストが高く、またスペースも占有さ
れる。そこで瞬時停電対策としては充分であるがコスト
が過大になるという欠点がある。

■　ＲＡＭ単独バッテリバックアップの問題ＲＡＭの高
速性を確保するため、バックアップ用のバッテリの容量
が過大となり、コスト及びスペースの負担が大きい。

■　ＲＡＭＤＩＳＫの問題一般に、ＲＡＭの容量は大きいから転送に要する時間も
大きくなり、電源の所定電圧の保持時間を越える虞が大
きい。

本発明はこのような問題点を解決したもので、瞬時停電
に対してもＲＡＭの記憶内容が保存されているＲＡＭバ
ックアップシステムを提供することを目的とする。

（問題点を解決するための手段）このような目的を達成する第１の発明は、ｃＰＬｌ、Ｒ
ＡＭの動作に必要な電力を供給する電源を備えたコンビ
′ユータシステムにおいて、次の構成要素を付加したも
のである。

すなわら、前記電源の停電を検出する停止ｆ検出回路と
、この停電検出回路のステータス信号が停電である活を
知らせたときに動作するとともに通電時は充電されるバ
ッテリと、このバッテリから停電時にバックアップされ
る退避ＲＡＭと、当該停電検出回路で停電を検出したと
きは前記ＲＡＭから当該退避ＲＡＭに記憶内容を転送プ
る退避指令手段と、この転送指令手段による記憶内容の
転送に要する時間当該バッテリから前Ｌ　ＲＡ　Ｍ及び
ＣＰＵにバックアップ用の電力を停電時に供給するスイ
ッチと、よりなるものである。

このような目的を達成する第２の発明は、前記第１の発
明の構成要素に次の要素を付加したものである。

すなわち、前記電源の停電から回復したことを検出する
復帰検出回路と、この復帰検出回路で電源の回復を検出
したときは、前記退避ＲＡＭの記憶内容を前記ＲＡＭに
転送する復帰指令手段と、よりなるものである。

（作用）第１の発明の各構成要素はつぎの作用をする。

停電が発生すると、停電検出回路が動作してバッテリに
よるバックアップが開始される。同時に退避指令手段に
よって退避ＲＡＭに記憶内容の転送が開始され、完′了
するまでＣＰＵとＲＡＭのバックアップがなされる。完
了後は退避ＲＡＭのみバックアップされ、停電回復時ま
で記憶内容が保存される。

第２の発明の各構成要素はつぎの作用をする。

停電から回復すると、復帰指令手段によってＲＡＭの内
容が停電と直前の状態に回復する。

（実施例）以下図面を用いて、第１の発明を説明する。

第１図は、第１の発明の一実施例を示す構成ブロック図
である。尚第１図において、前記第亙図と同一作用をす
るものには同一符号をつけ説明を省略する。

図において、１０は電源ＰＳの停電を検出する停電検出
回路で、ＡＣ電圧が所定の電圧よりも低下したときにシ
ステムバスの一つのステータス信号１ｉ１ＡＣＦａｉｌ
にその旨を出力する。２０は停電検出回路１０のステー
タス信号ＡＣＦａｉｌを入力するバッテリで、通電時は
充電され停電である旨を知らせたときにはバックアップ
動作する。３０はＲＡＭとほぼ同一の記憶容量をもつ退
避ＲＡＭで、停電時はバッテリ２０によりバックアップ
されいる。４０は停電検出回路１０で停電を検出したと
きはＲＡＭから退避ＲＡＭ３０に記憶内容の転送を指令
する退避指令手段で、ＲＯＭに格納されており停電検出
時にＣＰＵが呼出して起動する。

第２図はバッテリ２０の周辺を説明する構成ブロック図
である。図中、２１はニッケルカドミウム（ＮｉＣｄ）
電池などの充電可能な蓄電池で、例えば１１３形では０
．４５ＡＨ＜１６２０Ａｓｅｃ　＞の容量となる。２２
は電源ＰＳの１２Ｖ　ｏｆｔラインから蓄電池２１にフ
ローティング充電する充電回路、２３は蓄電池２１から
５Ｖａｌｔを作成する定電圧源回路で、退避ＲＡＭ、Ｒ
ＡＭ及びＣＰＵへ供給する。なお、５Ｖａｌｔラインの
みでもＲＡＭの内容を転送することができるように部品
を選定しである。２４はシステムバスのＡ　ＣＦ　ａｉ
ｌ信号を入力するパスインタフェイス部、２５はパスイ
ンタフェイス部２４によって起動されるタイマで、退避
ＲＡＭ３０の容量にメモリ転送速度で定まる時間を測定
する。例えば退避ＲＡＭ３０の容量を１ＭＢ　ｙｔｅと
し、転送速度を１　Ｍ　Ｂｙｔｅ　／ｓｅａとすると１
秒となる。蓄電池２１の容量と転送に必要な消費電流１
０Ａ　ｓｅａを考慮するとバックアップは容易である。

５０は定電圧源回路２３からＲＡＭ及びＣＰＵへの５Ｖ
ｏｌｔ出力をオンオフするスイッチで、オンの設定はパ
スインタフェイス部２４がＡＣＦａｉ１信号により停電
を検出したとき、オンの解除はタイマ２５がタイムアウ
トしたときである。

このように構成された装置の動作を次に説明する。第３
図は停電時のタイムチャートで、時刻ｔ。

でＡＣ電源が停電となり、時刻ｔ４でＡＣ電源が回復す
るものとする。

■　時刻ｔ。

時刻１０以前ではＡＣ電源が正常であり、電源ＰＳは正
常に動作する。時刻ｔＯ以棲は停電開始によリ、ＡＣ電
圧が徐々に低下する。

■　時刻ｔ１時刻ｔ１でＡＣ電圧が所定の設定値より低下するので、
停電検出回路１０はＡＣＦａｉｌ信号で停電が発生した
旨を知らせる。通常時刻ｔｏから時刻ｔ１までの時間は
数ミリ秒である。

これに対応してスイッチ５０がオンとなり、定電圧源回
路２３からシステムの５Ｖｏｌｔラインへ電力が供給可
能になる。電源ＰＳの出力電圧が定電圧源回路２３の電
圧よりも低下したとき、供給が開始される。また、退避
指令手段４０によってＲＡＭの記憶内容の退避ＲＡＭ３
０への転送が開始される。

■　時刻ｔ２時刻ｔ２で、電源ＰＳの出力電圧の低下が顕茗に始まる
。通常時刻ｔｏから時刻ｔ２までの時間（保持時間とい
う）は数十ミリ秒である。

■　時刻ｔ３時刻【３はタイマ２５がタイムアウトする時間である。

ＲＡＭの記憶内容の退避ＲＡＭ３０への転送が完了する
。そこで、スイッチ５０をオフしてシステム側の電源Ｐ
Ｓへの供給を停止し、退避１）△Ｍ３０のみバンク７ツ
ブする。

■　時刻ｔ４時刻ｔ４でＡＣ電源が回復するので、オペレータまたは
システムソフトにより退避ＲΔＭ３０の記憶内容をＲＡ
Ｍに転送して、停電時の状態に復帰させる。

第４図は第２の発明を説明する構成ブロック図である。

尚第４図において、前記第１図及び第５図と同一作用を
するものには同一符号をつけ説明を省略する。図におい
て、６０は電源ＰＳの停電から回復したことを検出する
復帰検出回路で、例えばシスアムバスをかいしてステー
タス信号を出力する。７０は復帰検出回路６０で電源Ｐ
Ｓの回復を検出したときは、退避ＲＡＭ３０の記憶内容
をＲＡＭに転送する復帰指令手段で、ＲＯＭに格納され
ており停電復帰時にＣＰＬＪが呼出して起動する。

このように構成された装置の動作を次に説明する。第３
図において、時刻１０から時刻ｔ３までは同一であり、
時刻ｔ４も復帰検出回路６０によって電源ＰＳの復帰を
検出したときに、復帰指令手段７０によって復帰に必要
な動作をする。

（発明の効果）以上説明したように第１及び第２の発明によれば次の効
果がある。

■　　蓄電池２１の各市が小さくて済むので、瞬時停電
に対するメモリバックアップが効率良くできる。

■　　退避ＲＡＭ３０とバッテリ２０は一枚のプリント
基板に搭載できるので、生産ライン制御装置のようなカ
ードラック４Ｍ造をとるシステムでは採用が容易である
。

■　　第２の発明のように復帰検出回路６０と１ａ帰指
令手段７０を設けると、停電復帰時の自動立上げができ
取り扱いが容易になる。

【図面の簡単な説明】

第１図は、第１の発明の一実施例を示ず構成ブロック図
、第２図はバッテリ２０の周辺を説明する構成ブロック
図、第３図は停電時のタイムチセード、第４図は第２の
発明を説明する構成ブロック図である。第５図は従来装置の構成ブロック図、第６図は筐体を除
いた状態のこの様な装置の構成斜視図である。ＰＳ・・・電源、１０・・・停電検出回路、２０・・・
バッテリ、３０・・・退避ＲＡＭ、４０・・・退避指令
手段、５０・・・スイッチ、６０・・・復帰検出回路、
７０・・・復帰指令手段。

Claims

【特許請求の範囲】

（１）ＣＰＵ、ＲＡＭの動作に必要な電力を供給する電
源を備えたコンピュータシステムにおいて、前記電源の
停電を検出する停電検出回路と、この停電検出回路のス
テータス信号が停電である旨を知らせたときに動作する
とともに通電時は充電されるバッテリと、このバッテリから停電時にバックアップされる退避ＲＡ
Ｍと、当該停電検出回路で停電を検出したときは前記ＲＡＭか
ら当該退避ＲＡＭに記憶内容を転送する退避指令手段と
、この転送指令手段による記憶内容の転送に要する時間当
該バッテリから前記ＲＡＭ及びＣＰＵにバックアップ用
の電力を停電時に供給するスイッチと、よりなるＲＡＭバックアップシステム。
（２）ＣＰＵ、ＲＡＭの動作に必要な電力を供給する電
源を備えたコンピュータシステムにおいて、前記電源の
停電を検出する停電検出回路と、この停電検出回路のス
テータス信号が停電である旨を知らせたときに動作する
とともに通電時は充電されるバッテリと、このバッテリから停電時にバックアップされる退避ＲＡ
Ｍと、当該停電検出回路で停電を検出したときは前記ＲＡＭか
ら当該退避ＲＡＭに記憶内容を転送する退避指令手段と
、この転送指令手段による記憶内容の転送に要する時間当
該バッテリから前記ＲＡＭ及びＣＰＵにバックアップ用
の電力を停電時に供給するスイッチと、前記電源の停電から回復したことを検出する復帰検出回
路と、この復帰検出回路で電源の回復を検出したときは、前記
退避ＲＡＭの記憶内容を前記ＲＡＭに転送する復帰指令
手段と、よりなるＲＡＭバックアップシステム。