JP2010067030A - 航海機器 - Google Patents

Abstract

【課題】従来よりも安価、かつ長時間連続して運転されても時刻のずれによる性能の低下を招かない航海機器を提供することを目的とする。
【解決手段】航海機器が、１つのリアルタイムクロックと、ＣＰＵ用振動子が接続するＣＰＵと、を具備し、前記ＣＰＵは、起動すると、前記リアルタイムクロックから現在時刻を取得し、前記ＣＰＵ用振動子の周期的な振動に基づいて基準クロック信号を生成し、前記基準クロック信号の１クロック毎にタイマカウント値をインクリメントし、前記現在時刻及び前記タイマカウント値に基づいてＣＰＵ内部時刻の計時を開始し、所定の時間が経過する毎に前記リアルタイマクロックから現在時刻を再取得し、再取得した現在時刻に基づいてＣＰＵ内部時刻を補正する。
【選択図】図１

Description

本発明は、自動操舵装置、オートパイロット及び航行速度測定装置等の航海機器に関する。

一般的に、パーソナルコンピュータ及び家電機器等のあらゆる電子機器には、現在の時刻を常に刻み続けるリアルタイムクロックが搭載されている。このリアルタイムクロックは、リアルタイムクロック専用のバックアップ用電源に接続されており、主電源からの電力の供給が停止してもこのバックアップ用電源から供給される電力によって常に動作し続けることが可能である。つまり、電子機器に搭載されているリアルタイムクロック以外の各機能は、電源が「ＯＦＦ」である時に、すなわち主電源からの電力の供給が停止している時に動作することが出来ないが、リアルタイムクロックは、バックアップ用電源によって常に動作することが出来る。そして、リアルタイムクロックは、必要に応じて、「年」,「月」,「日」，「時」，「分」，「秒」の現在時刻に関する情報を、ＣＰＵへ提供する。

そして、このようなタイムクロックを活用した技術として、下記特許文献１には、ＣＰＵへ時刻情報を提供するチップセットに搭載されたリアルタイムクロックの時刻精度をより向上させることが出来る電子回路が開示されている。この電子回路は、内部にリアルタイムクロックを有するチップセットと、高い時刻精度を有する第２のリアルタイムクロックと、チップセットと第２のリアルタイムクロックとを接続する専用インタフェースと、電子回路全体をプログラムに基づいて制御するＣＰＵと、ＣＰＵとチップセットとを接続するバスから構成されている。この電子回路では、ＣＰＵの立ち上げ時に第２のリアルタイムクロックの時刻情報をチップセットのリアルタイムクロックにコピーし、ＣＰＵは、必要に応じてチップセットが有するリアルタイムクロックから時刻情報を取得する。
特開平１１−１９４８５１号公報

ところで、上記従来技術では、ＣＰＵの立ち上げ時にチップセットが有するリアルタイムクロックが、高い時刻精度を有する第２のリアルタイムクロックから、時刻情報を提供してもらうことによって、ＣＰＵへ提供される時刻情報のずれが抑制される為に、ＣＰＵのシステム性能の低下を防いでいる。しかしながら、上記従来技術では、高い時刻精度を実現する為に、２つのリアルタイムクロックを搭載しなければならない。リアルタイムクロックは、電子部品として大変の高価なものであり、２つものリアルタイムクロックを搭載してしまうと、製造に要する経費が高くなってしまう為に、製造業者は、製品の値段を押し上げなければならなくなってしまう。

また、上記従来技術では、ＣＰＵの立ち上げ時に、チップセットに搭載されたリアルタイムクロックが第２のタイムクロックから時刻情報を取得することによって時刻の補正を行っているが、船舶用航行機器のような長時間連続して運転される機器、すなわち、頻繁に電源のＯＮ／ＯＦＦが実行されない機器では、長い間、時刻の補正を実行することが出来ない可能性が高い為に、ＣＰＵのシステム性能の低下を招く可能性が高い。

本発明は、上述した事情を鑑みたものであり、従来よりも安価、かつ長時間連続して運転されても時刻のずれによる性能の低下を招かない航海機器を提供することを目的とする。

上記目的を達成するために、本発明では、航海機器に係る第１の解決手段として、１つのリアルタイムクロックと、ＣＰＵ用振動子が接続するＣＰＵと、を具備し、前記ＣＰＵは、起動すると、前記リアルタイムクロックから現在時刻を取得し、前記ＣＰＵ用振動子の周期的な振動に基づいて基準クロック信号を生成し、前記基準クロック信号の１クロック毎にタイマカウント値をインクリメントし、前記現在時刻及び前記タイマカウント値に基づいてＣＰＵ内部時刻の計時を開始し、所定の時間が経過する毎に前記リアルタイマクロックから現在時刻を再取得し、再取得した現在時刻に基づいてＣＰＵ内部時刻を補正するという手段を採用する。

本発明では、航海機器に係る第２の解決手段として、上記第１の解決手段において、前記ＣＰＵは、前記リアルタイムクロックから現在時刻を再取得した際に、再取得した現在時刻とＣＰＵ内部時刻に所定のしきい値以上のずれが生じている場合に、前記リアルタイムクロックから現在時刻を再取得する時間間隔を短くするという手段を採用する。

本発明では、航海機器に係る第３の解決手段として、上記第１または第２の解決手段において、主電源の電圧を監視し、前記主電源の電圧が所定のしきい値未満になると、低電圧検出信号を前記ＣＰＵへ出力する低電圧検出部と、前記主電源の電圧が低下しても、バックアップ用電源からの電力によってデータを保持するデータ退避用メモリと、を具備し、前記ＣＰＵは、前記低電圧検出部から低電圧検出信号が入力されると、航海情報及び各機能の状態情報を前記データ退避用メモリへ退避するという手段を採用する。

本発明によれば、航海機器が、リアルタイムクロックと、ＣＰＵ用振動子が接続するＣＰＵと、を具備し、前記ＣＰＵは、起動すると、前記リアルタイムクロックから現在時刻を取得し、前記ＣＰＵ用振動子の周期的な振動に基づいて基準クロック信号を生成し、前記基準クロック信号の１クロック毎にタイマカウント値をインクリメントし、前記現在時刻及び前記タイマカウント値に基づいてＣＰＵ内部時刻の計時を開始し、所定の時間が経過する毎に前記リアルタイマクロックから現在時刻を再取得し、再取得した現在時刻に基づいてＣＰＵ内部時刻を補正する。

このように、１つのリアルタイマクロックによってＣＰＵ内部時刻を補正することが出来ることによって、１つのリアルタイマクロックを搭載すればよい為、航海機器の生産に必要な経費を抑えることが出来る。また、ＣＰＵが、起動時だけではなく、所定の時間が経過すると再びリアルタイマクロックから現在時刻を取得し、再取得した現在時刻に基づいてＣＰＵ内部時刻の補正を実行する為、長時間連続して航海機器が運転されることによって生じるＣＰＵ内部時刻のずれを抑制することが出来る。

以下、図面を参照して、本発明の一実施形態について説明する。本実施形態は、船舶の航海における各種演算処理を実行するオートパイロット（自動操舵装置）、ジャイロコンパス、航行速度測定装置（電磁ログ）等の航海機器に関する。
〔第１実施形態〕
まず、第１実施形態について説明する。図１は、第１実施形態に係る航海機器Ａの機能ブロック図である。なお、太矢印は、信号の伝送を示し、細矢印は、電力の伝送を示す。
航海機器Ａは、図１に示すように、リアルタイムクロックＩＣ（integrated circuit）１、バックアップ用バッテリ２、電源制御部３、メモリ４、ＣＰＵ（Central Processing Unit）用振動子５及びＣＰＵ６から構成されている。また、図１に示す主電源装置は、発電用タービン等の発電機よって構成されており、航海機器Ａの主電源であり、発電機によって発生した電力を航海機器Ａの各部へ供給する。

リアルタイムクロックＩＣ１は、ＲＴＣ（Real Time Clock）用振動子１ａ及び発振回路等から構成されており、ＲＴＣ用振動子の周期的な振動に基づく高精度の時計機能を有する集積回路である。リアルタイムクロックＩＣ１は、ＲＴＣ用振動子１ａの周期的な振動に基づいて時刻を計時するが、ＲＴＣ用振動子１ａの振動の誤差を補正することによって正確な時刻を計時することが出来る。このリアルタイムクロックＩＣは、通常稼動時に、主電源装置から供給される電力に基づいて動作を行うが、主電源装置からの電力の供給が停止されると、電源制御部３の制御の下、バックアップ用バッテリ２から電力が供給され、この電力によって時計機能を維持する。

そして、リアルタイムクロックＩＣ１は、必要に応じて、現在時刻をＣＰＵ６へ出力する。なお、リアルタイムクロックＩＣ１とＣＰＵ６との通信におけるインタフェースは、シリアルインタフェースであり、このシリアルインタフェースは、比較的安価であるという特徴を有する。

バックアップ用バッテリ２は、例えば鉛蓄電池等によって構成されており、電力が蓄電されていない場合に、電源制御部３の制御の下、主電源装置から供給される電力を蓄電する。また、このバックアップ用バッテリ２は、リアルタイムクロックＩＣ１のバックアップ用の電源であり、主電源装置から航海機器Ａの各部への電力の供給が停止している場合に、電源制御部３の制御の下、リアルタイムクロックＩＣ１へ電力を供給する。

電源制御部３は、主電源装置から供給される電圧を検出し、主電源装置の電力供給の停止等によって、主電源装置からの電圧がリアルタイムクロックＩＣ１を動作させることが可能な電圧未満になると、バックアップ用バッテリ２に蓄電している電力をリアルタイムクロックＩＣ１へ供給させる。そして、電源制御部３は、バックアップ用バッテリ２に電力をリアルタイムクロックＩＣ１へ供給させている際に、主電源装置の電力供給の開始によって主電源装置からの電圧がリアルタイムクロックＩＣ１を動作させることが可能な電圧以上になると、リアルタイムクロックＩＣ１への電力供給元をバックアップ用バッテリ２から主電源装置へ切り替える。さらに、電源制御部３は、主電源装置の稼動時に、バックアップ用バッテリ２に電力が蓄電されていないと、主電源装置の電力をバックアップ用バッテリ２へ供給して、バックアップ用バッテリ２に蓄電させる。

メモリ４は、フラッシュメモリ及びＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）から構成されている。フラッシュメモリは、電力がなくてもデータを保持することが可能な不揮発メモリであり、ＣＰＵ６によって実行される制御プログラムを記憶する。また、ＳＤＲＡＭは、電力が供給されないとデータが失われてしまう揮発性メモリであるＤＲＡＭの一種であり、フラッシュメモリから制御プログラムを読み出して記憶する。そして、ＣＰＵ６は、ＳＤＲＡＭが記憶した制御プログラムに基づいて各種制御処理を実行する。
ＣＰＵ用振動子５は、水晶振動子またはセラミック振動子であり、ＣＰＵ６に接続している。そして、ＣＰＵ６では、このＣＰＵ用振動子５の周期的な振動に基づいて、基準クロック信号を生成する。

ＣＰＵ６は、メモリ４に記憶されている制御プログラム、リアルタイムクロックＩＣ１から入力される時刻情報及びＣＰＵ用振動子の周期的な振動に基づいて航海機器Ａの全体動作を制御ものであり、発振回路６ｃ、タイマカウンタ６ｂ及び時刻管理部６ａを有する。発振回路６ｃは、ＣＰＵ用振動子５に接続し、ＣＰＵ用振動子５の周期的な振動に基づいて、基準クロック信号を生成して、タイマカウンタ６ｂへ出力する。タイマカウンタ６ｂは、入力された基準クロック信号が１回Ｈ（ハイ）／Ｌ（ロー）する毎に、すなわち基準クロック信号の１クロック毎に、タイマカウント値を１ずつインクリメントし、このタイマカウント値を時刻管理部６ａへ出力する。時刻管理部6ａでは、タイマカウンタ６ｂのタイマカウント値に基づいて、ＣＰＵ内部時刻を計時する。

次に、上記構成の航海機器Ａの動作について説明する。
主電源装置からの電力の供給の開始によってＣＰＵ６が起動すると、ＣＰＵ６の発振回路６ｃは、ＣＰＵ用振動子５の周期的な振動に基づく基準クロック信号をタイマカウンタ６ｂへ出力し、タイマカウンタ６ｂは、基準クロック信号に基づいてタイマカウント値を計数する。
時刻管理部６ａでは、リアルタイムクロックＩＣ１から現在時刻を取得し、この現在時刻を計時開始時刻として、タイマカウント値に基づいて、ＣＰＵ内部時刻の計時を開始する。

そして、時刻管理部６ａは、所定の時間毎に、リアルタイムクロックＩＣ１から現時時刻を再取得し、この現在時刻を計時開始時刻としてＣＰＵ内部時刻を計時する、すなわち再取得した現在時刻に基づいてＣＰＵ内部時刻を補正する。その際、時刻管理部６ａは、リアルタイムクロックＩＣ１から再取得した現在時刻と、ＣＰＵ内部時刻に所定の時間以上のずれかが生じてしまっている場合に、リアルタイムクロックＩＣから現在時刻を再取得する時間間隔を短くする。例えば、時刻管理部６ａは、１時間毎にリアルクロックＩＣ１から現在時刻を取得している場合に、リアルタイムクロックＩＣから取得した現在時刻とＣＰＵ内部時刻に所定の時間以上のずれが生じていると、現在時刻を再取得する時間間隔を１時間から３０分に短縮する。

以上のように、第１実施形態に係る航海機器ＡがリアルクロックＩＣ１を１つ具備するものであって、航海機器ＡのＣＰＵ６が起動すると、発振回路６ｃがＣＰＵ用振動子の振動に基づいて基準クロック信号を生成し、タイマカウンタ６ｂが基準クロック信号の１クロック毎にタイマカウント値をインクリメントし、時刻管理部６ａがリアルタイムクロックＩＣ１から取得した現在時刻を計時開始時刻として、タイマカウント値に基づいてＣＰＵ内部時刻の計時を開始し、所定の時間が経過すると再びリアルタイムクロックＩＣ１から現在時刻を再取得して、再取得した現在時刻に基づいてＣＰＵ内部時刻を補正する。このように、１つのリアルタイマクロックＩＣ１によってＣＰＵ内部時効を補正することが出来ることによって、１つのリアルタイマクロックＩＣ１を搭載すればよい為、航海機器Ａの製造に要する経費を抑えることが出来る。

また、ＣＰＵ６の時刻管理部６ａが、起動時だけではなく、所定の時間が経過すると再びリアルタイマクロックＩＣ１から現在時刻を取得し、再取得した現在時刻に基づいてＣＰＵ内部時刻の補正を実行する為、長時間連続して航海機器Ａが運転されることによって生じるＣＰＵ内部時刻のずれを抑制することが出来る。さらに航海機器Ａは、船舶に搭載される機器であり、温度変化の激しい厳しい環境の中で使用されるものである。そして、このような温度変化の激しい場所で航海機器Ａが使用されることによって、ＣＰＵ内部時刻のずれが大きくなる可能性が高い。しかし、航海機器Ａでは、リアルタイムクロックＩＣ１から再取得した現在時刻とＣＰＵ内部時刻とが、所定の時間以上のずれが生じている場合に、現在時刻を再取得する間隔を短くする為に、厳しい環境の中で使用されることによって生じるＣＰＵ内部時刻のずれを抑制することが出来る。

〔第２実施形態〕
次に、第２実施形態について説明する。図２は、第２実施形態に係る航海機器Ｂの機能ブロック図である。
航海機器Ｂは、低電圧検出部１１及びデータ退避用メモリ１２を具備する点において上記第１実施形態の航海機器Ａと相違する。したがって、航海機器Ｂにおいて第1実施形態の航海機器Ａと同一の機能構成要素には同一符号を付し、説明を省略する。

航海機器Ｂは、リアルタイムクロックＩＣ１、バックアップ用バッテリ２、電源制御部３、メモリ４、ＣＰＵ用振動子５及びＣＰＵ６に加えて、低電圧検出部１１及びデータ退避用メモリ１２を備えている。
低電圧検出部１１は、主電源装置に接続し、主電源装置からの電圧が所定のしきい値未満になると、低電圧検出信号をＣＰＵ６へ出力する。

データ退避用メモリ１２は、ＳＲＡＭ（Static Random Access Memory）であり、ＳＤＲＡＭと同様に揮発性メモリであるが、ＳＤＲＡＭと異なりリフレッシュ操作が不要あり、データの保持に必要な電力は極めて小さい。データ退避用メモリ１２は、主電源装置からの電力の供給が停止しても、電源制御部３の制御の下、バックアップ用バッテリ２から電力が供給され、この電力によってデータを記憶し続けることが出来る。この、データ退避用メモリ１２は、ＣＰＵ６の制御の下、ＣＰＵ６による演算結果、当該演算に使用したＣＰＵ内部時刻及び航海機器Ｂを構成する各機能の状態情報を記憶する。

上記構成の航海機器Ｂでは、第１実施形態に係る航海機器Ａと同様に、ＣＰＵ６が起動すると、発振回路６ｃがＣＰＵ用振動子の振動に基づいて基準クロック信号を生成し、タイマカウンタ６ｂが基準クロック信号の１クロック毎にタイマカウント値をインクリメントし、時刻管理部６ａがリアルタイムクロックＩＣ１から取得した現在時刻を計時開始時刻として、タイマカウント値に基づいてＣＰＵ内部時刻の計時を開始し、所定の時間が経過すると再びリアルタイムクロックＩＣ１から現在時刻を再取得して、再取得した現在時刻に基づいてＣＰＵ内部時刻を補正する。そして、時刻管理部６ａは、リアルタイムクロックＩＣ１から取得した現在時刻と、ＣＰＵ内部時刻に所定の時間以上のずれかが生じてしまっている場合に、リアルタイムクロックＩＣから現在時刻を取得する時間間隔を短くする。

さらに、航海機器Ｂでは、ＣＰＵ６が、低電圧検出部１１から低電圧検出信号が入力されると、これまでに実行した演算の演算結果、各演算に使用したＣＰＵ内部時刻及び航海機器Ｂを構成する各機能の状態情報をデータ退避用メモリ１２に記憶させる。なお、ＣＰＵ６は、各機能の状情報態として、各機能が起動状態または停止状態であることをデータ退避用メモリ１２に記憶させる。

以上のように、第２実施形態に係る航海機器Ｂでは、１つのリアルタイマクロックＩＣ１によってＣＰＵ内部時刻を補正することが出来ることによって、１つのリアルタイマクロックＩＣ１を搭載すればよい為、航海機器Ａの生産に必要な経費を抑えることが出来る。また、ＣＰＵ６の時刻管理部６ａが、起動時だけではなく、所定の時間が経過すると再びリアルタイマクロックＩＣ１から現在時刻を取得し、再取得した現在時刻に基づいてＣＰＵ内部時刻の補正を実行する為、長時間連続して航海機器Ａが運転されることによって生じるＣＰＵ内部時刻のずれを抑制することが出来る。さらに、ＣＰＵ６が、主電源装置からの電圧が低下した場合に、これまでに実行した演算の演算結果、各演算に使用したＣＰＵ内部時刻及び航海機器Ｂの各機能の状態をデータ退避用メモリ１２に記憶させることによって、主電源装置の電圧が元に戻った際にデータ退避用メモリ１２が記憶するデータに基づいて、ＣＰＵ６は処理を継続して実行することが出来る。

以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されることなく、例えば以下のような変形が考えられる。
（１）上記実施形態の航海機器Ａ及び航海機器Ｂにおいて、リアルタイムクロックＩＣ１は、自身と同じく航海機器Ａまたは航海機器Ｂに搭載されたＣＰＵ６へ時刻情報を提供したが、本発明はこれに限定されない。
例えば、航海機器Ａまたは航海機器Ｂであるオートパイロットが、ジャイロコンパスに接続している場合に、このオートパイロットのリアルタイムクロックＩＣ１が、ジャイロコンパスのＣＰＵへ時刻情報を提供するようにしてもよい。

本発明の第１実施形態に係るに係る航海機器Ａの機能ブロック図である。 本発明の第２実施形態に係るに係る航海機器Ｂの機能ブロック図である。ある。

符号の説明

Ａ，Ｂ…航海機器、１…リアルタイマクロックＩＣ、１ａ…ＲＴＣ用振動子、２…バックアップ用バッテリ、３…電源制御部、４…メモリ、５…ＣＰＵ用振動子、６…ＣＰＵ、６ａ…時刻管理部、６ｂ…タイマカウンタ、６ｃ…発振回路、１１…低電圧検出部、１２…データ退避用メモリ

Claims (3)

1. １つのリアルタイムクロックと、
   ＣＰＵ用振動子が接続するＣＰＵと、を具備し、
   前記ＣＰＵは、起動すると、前記リアルタイムクロックから現在時刻を取得し、前記ＣＰＵ用振動子の周期的な振動に基づいて基準クロック信号を生成し、前記基準クロック信号の１クロック毎にタイマカウント値をインクリメントし、前記現在時刻及び前記タイマカウント値に基づいてＣＰＵ内部時刻の計時を開始し、所定の時間が経過する毎に前記リアルタイマクロックから現在時刻を再取得し、再取得した現在時刻に基づいてＣＰＵ内部時刻を補正することを特徴とする航海機器。
2. 前記ＣＰＵは、前記リアルタイムクロックから現在時刻を再取得した際に、再取得した現在時刻とＣＰＵ内部時刻に所定のしきい値以上のずれが生じている場合に、前記リアルタイムクロックから現在時刻を再取得する時間間隔を短くすることを特徴とする請求項１に記載の航海機器。
3. 主電源の電圧を監視し、前記主電源の電圧が所定のしきい値未満になると、低電圧検出信号を前記ＣＰＵへ出力する低電圧検出部と、
   前記主電源の電圧が低下しても、バックアップ用電源からの電力によってデータを保持するデータ退避用メモリと、を具備し、
   前記ＣＰＵは、前記低電圧検出部から低電圧検出信号が入力されると、航海情報及び各機能の状態情報を前記データ退避用メモリへ退避することを特徴とする請求項１または２に記載の航海機器。
   

Images