JP5660010B2 - 情報処理装置、データ復帰方法 - Google Patents
情報処理装置、データ復帰方法 Download PDFInfo
- Publication number
- JP5660010B2 JP5660010B2 JP2011253703A JP2011253703A JP5660010B2 JP 5660010 B2 JP5660010 B2 JP 5660010B2 JP 2011253703 A JP2011253703 A JP 2011253703A JP 2011253703 A JP2011253703 A JP 2011253703A JP 5660010 B2 JP5660010 B2 JP 5660010B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- operation mode
- clock
- information processing
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Description
図2のマイコン100について説明する。マイコン100は、レジスタ11、CPU12、RAM13、CANコントローラ14、A/Dコンバータ15、タイマ16、及び、バックアップRAM17を有する。また、スリープモードと関係する発振器18、メインクロック発生回路19、PLL回路20、及び、電源回路21を図示した。この他、プログラムを記憶したROM、キャッシュメモリ、DMAC、割り込みコントローラ、IP(マイコンによって異なるが、例えばDSP、画像処理回路)等は省略した。
図4は、マイコン100の機能ブロック図の一例を示す。マイコン100はECUに必要な制御や処理のために固有の処理を行うタスクA31(以下、単にタスクAという)、タスクB32(以下、単にタスクBという)、マイコン100の状態を判定する状態判定部33、電源回路21を制御する電源回路制御部34、スリープ処理を行うスリープモード実行部35、及び、ウェイクアップ処理を行うウェイクアップ実行部41を有している。各機能ブロックは、CPU12がハードウェアと協働しながらプログラムを実行することで実現される。
必須処理:マイコンステータスレジスタをバックアップRAM17から読み出す
マイコンステータスレジスタのスリープ検出リセットフラグによりスリープモードからの復帰か否かを判定するためである。また、データ復旧処理Aにはこのスリープモードからの復帰か否かのウェイクアップ判断が含まれる。
オプション処理1:メインクロック発振設定、PLLクロック発振設定に必要なデータ(動作クロックの指示値)をバックアップRAM17から読み出す
この処理がオプションなのは、マイコン100によってはメインクロック発振設定、PLLクロックの設定値が固定であるため、バックアップRAM17から読み出す必要がないためである。
オプション処理2:その他、早期に必要なデータをバックアップRAM17から読み出す
早期に必要なデータはマイコン100やマイコン100が実行するプログラムによって異なるので、開発者が第一データ復帰部41に予め設定している。
必須処理:スリープ前にバックアップRAM17に保持されたRAM13・レジスタ11のデータをRAM13、レジスタ11に書き込む
なお、マイコン100によっては、RAM13やレジスタ11に復帰が必要なデータ(上記の演算により得られたデータなど)を書き込まない仕様のものも存在する。そのようなマイコン100にとっては、データ復帰処理Bの必須処理が不要になる。データ復帰処理Bが不要な場合、プログラムのリンク時にデータ復帰処理Bを行う第2のデータ復帰部をリンクしなければよい。
図7〜9は、ウェイクアップ手順を説明するフローチャート図の一例である。図7の手順は、マイコン100をウェイクアップさせるイベントが検出されるか、又は、マイコン100のリセット(起動)によりスタートする。図7の処理は図5のステップS10の処理に相当する。
12 CPU
13 RAM
17 バックアップRAM
18 発振器
35 スリープモード実行部
41 ウェイクアップ実行部
100 マイコン
Claims (8)
- 第1の動作モード中に作業用記憶手段に作成されたデータを、第2の動作モード中に保持する退避データ記憶手段を有する情報処理装置であって、
第2の動作モードの動作クロックと、第2の動作モードの動作クロックの周波数よりも高い周波数を有する第1の動作モードの動作クロックとを生成するクロック生成手段と、
第2の動作モードから復帰する際、前記クロック生成手段が第1の動作モードの動作クロックに上昇させる前に、当該情報処理装置の状態を示す情報処理装置ステータスデータを前記退避データ記憶手段から前記作業用記憶手段に復帰させる第1のデータ復帰手段と、
前記クロック生成手段が第1の動作モードの動作クロックに上昇させた後、第1の動作モード中に作成されたデータを前記退避データ記憶手段から前記作業用記憶手段に復帰させる第2のデータ復帰手段と、を有する情報処理装置。 - 前記第1のデータ復帰手段は、前記クロック生成手段が第1の動作モードの動作クロックに上昇させる前に、予め定められた早期復帰データを前記退避データ記憶手段から前記作業用記憶手段に復帰させる、ことを特徴とする請求項1記載の情報処理装置。
- 前記情報処理装置ステータスデータは、当該情報処理装置の状態が第2の動作モードからの復帰であるかリセットからの起動であるかの情報を有する、
ことを特徴とする請求項1又は2記載の情報処理装置。 - 前記早期復帰データは、第1の動作モードの動作クロックを指示するデータである、ことを特徴とする請求項2記載の情報処理装置。
- 前記情報処理装置ステータスデータに、当該情報処理装置の状態が第2の動作モードからの復帰であるという情報が含まれている場合にのみ、
前記第1のデータ復帰手段は予め定められた早期復帰データを前記退避データ記憶手段から前記作業用記憶手段に復帰させ、前記第2のデータ復帰手段は第1の動作モード中に作成されたデータを前記退避データ記憶手段から前記作業用記憶手段に復帰させる、
ことを特徴とする請求項3記載の情報処理装置。 - 前記退避データ記憶手段は、当該情報処理装置が有するプロセッサとのみ接続されている、ことを特徴とする請求項1〜5いずれか1項記載の情報処理装置。
- 前記退避データ記憶手段が不揮発メモリの場合、第2の動作モードにおいて前記退避データ記憶手段への電源が遮断される、ことを特徴とする請求項6記載の情報処理装置。
- プログラムを実行する第1の動作モード中に作業用記憶手段に作成されたデータを、第2の動作モード中に保持する退避データ記憶手段を有する情報処理装置のデータ復帰方法であって、
クロック生成手段が第2の動作モードの動作クロックを生成するステップと、
前記クロック生成手段が第1の動作モードの動作クロックに上昇させる前に、第1のデータ復帰手段が、当該情報処理装置の状態を示す情報処理装置ステータスデータを前記退避データ記憶手段から前記作業用記憶手段に復帰させるステップと、
クロック生成手段が、第2の動作モードの動作クロックの周波数より高い周波数を有する第1の動作モードの動作クロックを生成するステップと、
前記クロック生成手段が第1の動作モードの動作クロックに上昇させた後、第2のデータ復帰手段が、第1の動作モード中に作成されたデータを前記退避データ記憶手段から前記作業用記憶手段に復帰させるステップと、を有するデータ復帰方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011253703A JP5660010B2 (ja) | 2011-11-21 | 2011-11-21 | 情報処理装置、データ復帰方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011253703A JP5660010B2 (ja) | 2011-11-21 | 2011-11-21 | 情報処理装置、データ復帰方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013109559A JP2013109559A (ja) | 2013-06-06 |
JP5660010B2 true JP5660010B2 (ja) | 2015-01-28 |
Family
ID=48706249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011253703A Active JP5660010B2 (ja) | 2011-11-21 | 2011-11-21 | 情報処理装置、データ復帰方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5660010B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6229552B2 (ja) * | 2014-03-05 | 2017-11-15 | 株式会社デンソー | 制御装置、及び、初期化プログラム |
JP6744806B2 (ja) * | 2016-11-28 | 2020-08-19 | ルネサスエレクトロニクス株式会社 | マルチプロセッサ |
JP7444661B2 (ja) * | 2019-03-29 | 2024-03-06 | ラピスセミコンダクタ株式会社 | ウェイクアップ回路及び受信システム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0589041A (ja) * | 1991-09-30 | 1993-04-09 | Casio Comput Co Ltd | データ処理装置 |
JPH06230845A (ja) * | 1993-02-08 | 1994-08-19 | Fujitsu Ltd | レジューム方式 |
JPH07134628A (ja) * | 1993-11-10 | 1995-05-23 | Hitachi Ltd | 省電力制御方法および情報処理装置 |
EP3321769A1 (en) * | 2003-05-07 | 2018-05-16 | Conversant Intellectual Property Management Inc. | Managing power on integrated circuits using power islands |
JP2006095741A (ja) * | 2004-09-28 | 2006-04-13 | Fuji Xerox Co Ltd | 情報処理装置 |
JP2008005336A (ja) * | 2006-06-23 | 2008-01-10 | Kyocera Corp | 受信装置、受信処理方法、及びベースバンドプロセッサ |
JP5045167B2 (ja) * | 2007-03-16 | 2012-10-10 | 富士通セミコンダクター株式会社 | 発振回路及び半導体装置 |
-
2011
- 2011-11-21 JP JP2011253703A patent/JP5660010B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013109559A (ja) | 2013-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8046615B2 (en) | Microcomputer system with reduced power consumption | |
JP5776124B2 (ja) | 電力管理においてクロックを起動させる戦略法 | |
JP5382084B2 (ja) | 車両用装置 | |
KR20070108060A (ko) | 빠른 부팅 웨이크-업을 실행하는 시스템 | |
JP2011164780A (ja) | ディスクアレイ装置の制御方法及びディスクアレイ装置 | |
CN110096125B (zh) | 用于保存存储器数据的计算机实施方法及计算机系统 | |
US20120117364A1 (en) | Method and System for Operating a Handheld Calculator | |
CN102200779A (zh) | 一种车载电子系统及其能耗控制方法 | |
JP5660010B2 (ja) | 情報処理装置、データ復帰方法 | |
US20040250147A1 (en) | Uninterrupted system operation | |
JP5676902B2 (ja) | 情報処理装置及び情報処理装置の制御方法 | |
CN113791738A (zh) | 基于固态硬盘的归一化低功耗处理方法、装置及计算机设备 | |
JP3960800B2 (ja) | 車両用プロセッサベースシステムの動作方法 | |
JP6150669B2 (ja) | 情報処理装置、画像形成装置、及びその制御方法 | |
JP2009223687A (ja) | 情報処理システムおよびその制御方法 | |
JP2010097427A (ja) | 処理装置、処理方法及びコンピュータプログラム | |
JP2008059007A (ja) | 半導体記憶装置 | |
TWI522924B (zh) | 電子裝置及其切換作業系統的方法 | |
CN112579005A (zh) | 降低ssd平均功耗的方法、装置、计算机设备及存储介质 | |
JP3699947B2 (ja) | マイクロコントローラ | |
CN110121688B (zh) | 判断加载程序的方法以及电子系统 | |
JP2005078197A (ja) | 省電力制御装置 | |
JP2015170006A (ja) | 制御装置、及び、初期化プログラム | |
JP4647276B2 (ja) | 半導体回路装置 | |
US20230376381A1 (en) | Checkpoint-progress status |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141117 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5660010 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |