JP6229552B2 - 制御装置、及び、初期化プログラム - Google Patents

制御装置、及び、初期化プログラム Download PDF

Info

Publication number
JP6229552B2
JP6229552B2 JP2014042775A JP2014042775A JP6229552B2 JP 6229552 B2 JP6229552 B2 JP 6229552B2 JP 2014042775 A JP2014042775 A JP 2014042775A JP 2014042775 A JP2014042775 A JP 2014042775A JP 6229552 B2 JP6229552 B2 JP 6229552B2
Authority
JP
Japan
Prior art keywords
circuit
reset
cpu
initialization program
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014042775A
Other languages
English (en)
Other versions
JP2015170006A (ja
Inventor
坂本 浩
浩 坂本
小林 正幸
正幸 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014042775A priority Critical patent/JP6229552B2/ja
Publication of JP2015170006A publication Critical patent/JP2015170006A/ja
Application granted granted Critical
Publication of JP6229552B2 publication Critical patent/JP6229552B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)

Description

本発明は、CPUを有する制御部が搭載された制御装置等に関する。
従来、自車両の運転終了時に、RAMのデータをフラッシュメモリに退避させた後にマイコンへの電力供給を完全に停止させると共に、運転再開時に、フラッシュメモリのデータをRAMに復帰させ、マイコンへの電力供給を再開するECUが提案されている(例えば、特許文献1)。
このほかにも、スリープモード中、スリープモードからの復帰に必要な回路と一部のRAM領域以外の部位への電力供給を停止することで、スリープモード中の消費電力をより一層低減させるマイコンが知られている。
特開2006−323822号公報
このようなマイコンでは、スリープモードからの復帰(ウェイクアップ)の際、リセット時と同様、ブートアドレスから処理が開始されるケースが多い。このため、ブートプログラムの実行時に、リセットとウェイクアップのどちらが生じたかを判定し、判定結果に応じた内容の初期化処理を行う必要が生じる。
そして、何等かの原因により該判定に誤りが生じると、マイコンが意図通りに動作しなくなる恐れがある。
本願発明は上記課題に鑑みてなされたものであり、マイコン等からなる制御部を、より確実に意図通りに起動することを目的とする。
上記課題に鑑みてなされた請求項1に係る発明は、各種制御を行う制御部(10)と外部回路とを備える制御装置(100)であって、制御部は、プログラムを実行し、各種処理を行うCPU(11)と、予め定められた条件が充足されると、当該制御部をリセットし、CPUに初期化プログラムを実行させるリセット回路(16)と、当該制御部を、消費電力を抑えた状態である低消費電力モードから復帰させ、CPUに初期化プログラムを実行させる復帰回路(15)と、を備える。
そして、初期化プログラムは、復帰回路の状態に基づき、当該初期化プログラムが開始された要因を判定する第1判定処理(S200)と、制御装置に設けられた復帰回路以外の他の回路の状態に基づき、当該初期化プログラムが開始された要因を判定する第2判定処理(S210)と、を有する。
また、初期化プログラムは、第1判定処理と第2判定処理とのうちの少なくとも一方で、リセットを要因として当該初期化プログラムが開始されたと判定された場合には、リセットに対応する内容の初期化を行うと共に、そうでない場合には、低消費電力モードからの復帰に対応する内容の初期化を行う初期化処理(S205,S215)を有する。
このような構成によれば、リセット時とウェイクアップ時(スリープモードからの復帰時)とに実行される初期化プログラムでは、ウェイクアップを制御する復帰回路のみならず、復帰回路以外の他の回路の状態に基づき、初期化プログラムが開始された要因が判定される。
そして、復帰回路に何等かの異常が生じ、ウェイクアップを要因として初期化プログラムが開始されたと誤判定されても、他の回路の状態に基づき、リセットを要因として初期化プログラムが開始されたと判定されれば、リセットに対応する内容の初期化が行われる。
したがって、マイコン等からなる制御部をより確実に意図通りに起動することができる。
なお、請求項2に記載されているように、第2判定処理での判定に係る他の回路とは、制御部に設けられた回路であっても良い。
こうすることで、より確実に、ウェイクアップが生じたか否かを判定することができる。
また、本発明は、上述した制御装置のほか、種々の形態で実現することができる。このような形態の具体例としては、当該制御装置に搭載された制御部のCPUに実行される上述した初期化プログラムや、初期化方法等が考えられる。
また、この欄及び特許請求の範囲に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。
ECUの構成を示すブロック図である。 ブートプログラムのフローチャートである。
以下、本発明の実施形態について図面を用いて説明する。なお、本発明の実施の形態は、下記の実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態を採りうる。
[構成の説明]
本実施形態のECU100は、ワンチップマイコンとして構成されたマイコン10を備えている(図1参照)。
マイコン10は、スリープ機能を有しており、スリープモード中は、マイコン10にメインクロックやサブクロックを供給する発振器の発振が停止される。また、スリープモードからの復帰(ウェイクアップ)に必要となる一部の部位を除き、マイコン10の各部位への電力供給が停止され、消費電力が低減された状態となる。
マイコン10は、CPU11,RAM12,ROM13と、割り込みコントローラ14,スタンバイコントローラ15,リセットコントローラ16,クロックコントローラ17,電源回路18,I/Oポート制御回路19等の周辺回路を備える。
CPU11は、RAM12にロードされたプログラムやROM13に記憶されているプログラムに従い動作し、各種処理を行う。
RAM12は、2以上の領域を有しており、これらの領域の少なくとも1つは、スリープモード中も電源回路18から電力が供給され、データの内容が保持されるバックアップ領域として構成されている。なお、バックアップ領域以外の他の領域については、スリープモード中、該領域のデータを保持するための電力が供給されず、データの内容が消失する。
割り込みコントローラ14は、マイコン10の周辺回路からの割り込み要求に応じてCPU11に割り込み信号を出力し、CPU11に割り込みプログラムを実行させる部位である。
割り込み信号を受信したCPU11のプログラムカウンタには、割り込み要求を発した周辺回路に対応付けられた状態で割り込みベクタテーブルに登録されている割り込みアドレスが設定される。そして、CPU11は、RAM12やROM13における該割り込みアドレスから始まる領域に記憶されている割り込みプログラムを実行する。
スタンバイコントローラ15は、スリープ機能に関する制御を行う部位であり、CPU11からスリープモードへの移行(スリープ)が指示された場合等には、スリープモードに移行するための制御を行う。
具体的には、クロックコントローラ17に対し、マイコン10を構成する各部位への内部クロックの供給を停止させると共に、発振器の発振を停止させる。また、電源回路18に対し、スリープモードからの復帰に最低限必要となる部位(スタンバイコントローラ15やRAM12のバックアップ領域等)以外の他の部位に対する電力供給の停止を指示する。
また、スタンバイコントローラ15は、スリープモード中、外部からの信号の入力等に起因して、スリープモードを解除する。
具体的には、クロックコントローラ17に対し、発振器の発振を開始させると共に、マイコン10の各部位への内部クロックの供給を開始させ、電源回路18に対し、マイコン10の各部位への電力供給の再開を指示する。また、リセットコントローラ16によりCPU11のリセットを行い、CPU11にブートアドレスから処理を実行させる。
リセットコントローラ16は、予め定められたリセット要因が発生すると、マイコン10の各部位をリセットする部位である。リセット要因としては、例えば、外部からのリセット信号の入力や、マイコン10への電力供給開始や、CPU11からの指示(リセットコントローラ16のレジスタに所定値が書き込まれた場合)や、マイコン10に電力を供給する電源の電圧低下等が考えられる。
リセットがなされると、CPU11のプログラムカウンタにブートアドレスが設定され、CPU11では、ROM13におけるブートアドレスから始まる領域に記憶されているブートプログラムが実行される。
クロックコントローラ17は、外部に設けられた発振器、又は、マイコン10に内臓された発振器からクロックの供給を受け、該クロックにより内部クロックを生成し、該内部クロックをCPU11等の各部位に供給する部位である。また、クロックコントローラ17は、クロックの供給源となる発振器の発振を制御する。
また、マイコン10には、メインクロックと、メインクロックよりも大幅に周波数が低いサブクロックとを供給可能となっている。クロックコントローラ17は、メインクロックとサブクロックの一方を選択し、選択したクロックの供給を受けて内部クロックを生成する。
電源回路18は、マイコン10の各部位に電力を供給する部位である。電源回路18は、マイコン10に電力を供給する電源の電圧が低下すると(マイコン10の電力供給端子に印可される電圧が閾値以下となると)、リセットコントローラ16によりCPU11のリセットを行い、CPU11にブートアドレスから処理を実行させる(ブートプログラムを実行させる)。
また、電源回路18は、スリープモード中は、スリープモードからの復帰に最低限必要となる部位(スタンバイコントローラ15とRAM12のバックアップ領域等)には電力供給を行うが、他の部位には電力供給を行わない。
I/Oポート制御回路19は、マイコン10に設けられたI/Oポートに関する制御を行う部位である。本実施形態では、一例として、リセット時にはI/OポートのレベルをLにし、スリープモード中はI/OポートのレベルをHにする。
なお、CPU11により実行される上述したブートプログラム等を含むプログラムは、例えば、DVD,CD−ROM,USBメモリ,メモリカード(登録商標)等の光ディスク,磁気ディスク,半導体製メモリ等として構成された記憶媒体20に記憶された状態で提供することができる。無論、ネットワークを経由して提供されても良い。
[動作の説明]
上述したように、本実施形態のECU100に搭載されたマイコン10では、スリープモード中は、CPU11等を含む大部分の部位への電力供給が停止されるため、消費電力が大幅に低減される。以後、これを電源遮断機能と記載する。
そして、スリープモード中はCPU11への電力供給が停止されるため、ウェイクアップ時には、マイコン10への電力供給開始時等と同様にしてCPU11のリセットを行う必要がある。
このため、マイコン10では、ウェイクアップ時に、リセットコントローラ16により、電力供給開始時等と同様にしてCPU11のリセットが行われる。これにより、ウェイクアップ時専用のCPU11のリセット回路を設ける必要が無くなり、マイコン10の回路の規模を低減することができる。
そして、ウェイクアップ時にリセットコントローラ16によりリセットがなされることにより、CPU11は、ウェイクアップ時に、電力供給開始時等と同様にしてブートアドレスから処理を実行することになる(ブートプログラムを実行することになる)。
以下では、マイコン10におけるブートプログラムについて、図2のフローチャートを用いて説明する。
S200では、マイコン10のCPU11は、スタンバイコントローラ15を制御するためのレジスタを参照し、実行中のブートプログラムが、ウェイクアップにより開始されたか否かを判定する。そして、肯定判定が得られた場合には(S200:Yes)、S205に処理を移行すると共に、否定判定が得られた場合には(S200:No)、S210に処理を移行する。
S205では、CPU11は、マイコン10のリセット時に対応する内容で初期化を行うリセット時初期化処理を実行し、本処理を終了する。なお、リセット時初期化処理では、例えば、RAM12の各アドレスに所定値を書き込むと共に、各アドレスから書き込んだ値を読み出すことができたかどうかをチェックする処理や、RAM12を初期化する処理等が行われる。このほかにも、例えば、電力供給の開始に伴うマイコン10の周辺回路等の初期化や、各パラメータの初期化等が行われる。
一方、S210では、CPU11は、スタンバイコントローラ15以外のマイコン10の他の周辺回路を制御するためのレジスタを参照し、実行中のブートプログラムが、ウェイクアップにより開始されたか否かを判定する。
以下に、該判定の具体例を挙げる。
(a)リセットコントローラ16のレジスタを参照し、リセット要因(例えば、リセット信号の入力や、マイコン10への電力供給開始や、CPU11からの指示や、マイコン10の電源の電圧低下等)を特定する。
そして、リセット要因が特定できた場合には、マイコン10のリセットが生じたと判定し、そうでない場合には、ウェイクアップが生じたと判定する。
(b)電源回路18のレジスタを参照し、マイコン10の電源の電圧低下をリセット要因とするリセットが生じたか否かを判定する。そして、肯定判定が得られた場合には、リセットが生じたと判定し、否定判定が得られた場合には、ウェイクアップが生じたと判定する。
(c)クロックコントローラ17のレジスタを参照し、メインクロックの使用が許可されているか否かを判定する。
詳しく説明すると、マイコン10のリセットがなされると、クロックコントローラ17はメインクロックの使用が禁止された状態となるが、ウェイクアップの際には、クロックコントローラ17のリセットがなされず、クロックコントローラ17の状態が維持される。
また、本実施形態のECU100では、マイコン10はメインクロックにて動作するため、一旦リセットがなされると、例えばブートプログラム等でクロックコントローラ17のレジスタが設定され、メインクロックの使用が許可された状態となる。
そして、スリープモード中やウェイクアップ時には、クロックコントローラ17では、メインクロックの使用が許可された状態が維持される。したがって、メインクロックの使用が許可されていれば、リセットは生じていないと判断できる。
このため、メインクロックの使用が許可されている場合には、ウェイクアップが生じたと判定し、そうでない場合には、リセットが生じたと判定する。
なお、仮に、マイコン10がサブクロックで動作するという場合には、クロックコントローラ17のレジスタを参照し、サブクロックの使用が許可されているか否かを判定することで、ウェイクアップが生じたか否かが判定される。
また、クロックコントローラ17に限らず、ブートプログラム等による初期化処理によりリセット直後とは異なる状態に設定される周辺回路のレジスタの内容に基づき、ウェイクアップが生じたか否かを判定しても良い。
(d)I/Oポート制御回路19のレジスタを参照し、I/Oポートのレベルを判定する。そして、I/OポートのレベルがHである場合には、ウェイクアップが生じたと判定し、I/OポートのレベルがLである場合には、リセットが生じたと判定する。
S210では、CPU11は、(a)〜(b)のうちの1つ又は複数の判定を行う。
なお、該判定にてレジスタの参照がなされる周辺回路は、マイコン10を構成する集積回路において、スタンバイコントローラ15と隣接して配置されていないか、スタンバイコントローラ15と一定の距離を隔てて配置されているのが好適である。
こうすることにより、スタンバイコントローラ15に異常が生じたとしても、上記周辺回路がスタンバイコントローラ15の異常の影響を受け難くなり、ウェイクアップが生じたか否かの判定を精度良く行うことが可能となる。
そして、この1つの判定、又は、複数の判定のうちの全てで、ウェイクアップが生じたと判定された場合には(S210:Yes)、S215に処理を移行し、そうでない場合には(S210:No)、S205に処理を移行する。
S215では、CPU11は、ウェイクアップに対応する内容で初期化を行うウェイクアップ時初期化処理を実行し、本処理を終了する。なお、ウェイクアップ時初期化処理では、例えば、ウェイクアップに伴うマイコン10の周辺回路等の初期化や、各パラメータの初期化等が行われる。また、RAM12におけるバックアップ領域に保存されたデータの内容によりスリープ前の状態が復元され、スリープ前と同様にして処理が行われる。
[効果]
本実施形態のマイコン10によれば、リセット時とウェイクアップ時とに実行されるブートプログラムでは、スタンバイコントローラ15のみならず、他の周辺回路の状態に基づきブートプログラムが開始された要因が判定される。
そして、スタンバイコントローラ15に何等かの異常が生じ、ウェイクアップがブートプログラムの開始要因であると誤判定された場合であっても、他の周辺回路の状態に基づきリセットが開始要因と判定されれば、リセットに対応する内容の初期化が行われる。
したがって、マイコン10をより確実に意図通りに起動させることができる。
また、ブートプログラムでは、リセットコントローラ16と、電源回路18と、クロックコントローラ17と、I/Oポート制御回路19とのうちの少なくとも1つの状態に基づき、リセットとウェイクアップのどちらが生じたかが判定される。
このため、より確実に、ウェイクアップが生じたか否かを判定することができる。
[他の実施形態]
(1)本実施形態では、一例としてECU100に搭載されたマイコン10を例示して説明を行ったが、車両に搭載されない制御装置に搭載される電源遮断機能付きのマイコンにおいても、本実施形態と同様のブートプログラムを実行することが考えられる。このような場合であっても、同様の効果を得ることができる。
(2)また、本実施形態のマイコン10は、一例としてワンチップマイコンとして構成されている。しかしながら、これに限らず、CPUと、ROM,RAM,周辺回路の全部又は一部とが異なるチップに搭載されている場合であっても、本発明を提供することができる。このような場合であっても、本実施形態と同様のブートプログラムを実行することで、同様の効果を得ることができる。
(3)また、本実施形態のブートプログラムのS210では、スタンバイコントローラ15以外のマイコン10の他の周辺回路の状態に基づき、ウェイクアップが生じたことによりブートプログラムが開始されたか否かが判定される。しかしながら、これに限らず、マイコン10に接続される外部回路の状態に基づき、同様の判定を行っても良い。
具体的には、例えば、ECU100の各部位に電力を供給する電源回路の状態に基づき、自車両の運転開始による電力供給状態の変化が生じたか否かを判定しても良い。そして、このような変化が生じたと判定された場合には、ウェイクアップが生じたとみなし、そうでない場合には、リセットが生じたとみなしても良い。
このような場合であっても、同様の効果を得ることができる。
(4)また、本実施形態のマイコン10は、電源遮断機能付きマイコンとして構成されている。しかしながら、これに限らず、本発明は、電源遮断機能が設けられていなくても、ウェイクアップ時とリセット時とで同一のブートプログラムが実行されるマイコンにも適用することができる。
(5)また、本実施形態では、ブートプログラムのS210におけるウェイクアップが生じたか否かの判定の具体例として、(a)〜(d)の具体例を挙げた。
しかしながら、当該判定は、(a)〜(d)以外の方法で行っても良く、各判定にて参照される要因は重複していても良い(例えば、同一の周辺回路における異なるレジスタを参照することで判定がなされるような場合であっても良い)。
このような場合であっても、同様の効果を得ることができる。
[特許請求の範囲との対応]
上記実施形態の説明で用いた用語と、特許請求の範囲の記載に用いた用語との対応を示す。
ECU100が制御装置の一例に、マイコン10が制御部の一例に、スタンバイコントローラ15が復帰回路の一例に、リセットコントローラ16がリセット回路の一例に、クロックコントローラ17がクロック制御回路の一例に、I/Oポート制御回路19がポート制御回路の一例に相当する。
また、ブートプログラムのS200が第1判定処理,第1判定手段の一例に、S205,S215が初期化処理,初期化手段の一例に、S210が第2判定処理,第2判定手段の一例に相当する。
また、スリープモードが、低消費電力モードの一例に相当する。
10…マイコン、11…CPU、12…RAM、13…ROM、14…割り込みコントローラ、15…スタンバイコントローラ、16…リセットコントローラ、17…クロックコントローラ、18…電源回路、19…I/Oポート制御回路、100…ECU。

Claims (4)

  1. 各種制御を行う制御部(10)と外部回路とを備える制御装置(100)であって、
    前記制御部は、
    プログラムを実行し、各種処理を行うCPU(11)と、
    予め定められた条件が充足されると、当該制御部をリセットし、前記CPUに初期化プログラムを実行させるリセット回路(16)と、
    当該制御部を、消費電力を抑えた状態である低消費電力モードから復帰させ、前記CPUに前記初期化プログラムを実行させる復帰回路(15)と、
    を備え、
    前記初期化プログラムは、
    前記復帰回路の状態に基づき、当該初期化プログラムが開始された要因を判定する第1判定処理(S200)と、
    前記制御装置に設けられた前記復帰回路以外の他の回路の状態に基づき、当該初期化プログラムが開始された要因を判定する第2判定処理(S210)と、
    前記第1判定処理と前記第2判定処理とのうちの少なくとも一方で、前記リセットを要因として当該初期化プログラムが開始されたと判定された場合には、前記リセットに対応する内容の初期化を行うと共に、そうでない場合には、前記低消費電力モードからの復帰に対応する内容の初期化を行う初期化処理(S205,S215)と、
    を有することを特徴とする制御装置。
  2. 請求項1に記載の制御装置において、
    前記第2判定処理での判定に係る前記他の回路とは、前記制御部に設けられた回路であること、
    を特徴とする制御装置。
  3. 請求項2に記載の制御装置において、
    前記第2判定処理において、前記リセット回路の状態と、前記制御部を構成する各部位への電力供給を制御する電源回路(18)の状態と、前記CPUに入力されるクロックに関する制御を行うクロック制御回路(17)の状態と、前記制御部に設けられたポートの状態を制御するポート制御回路(19)の状態とのうちの少なくとも1つに基づき、前記低消費電力モードからの復帰か否かを判定すること、
    を特徴とする制御装置。
  4. 各種制御を行う制御部(10)と外部回路とを備える制御装置(100)における前記制御部に設けられたCPU(11)に、前記制御部の初期化を行わせる初期化プログラムであって、
    前記制御部は、
    予め定められた条件が充足されると、当該制御部をリセットし、前記CPUに初期化プログラムを実行させるリセット回路(16)と、
    当該制御部を、消費電力を抑えた状態である低消費電力モードから復帰させ、前記CPUに前記初期化プログラムを実行させる復帰回路(15)と、
    を備え、
    前記初期化プログラムは、
    前記復帰回路の状態に基づき、当該初期化プログラムが開始された要因を判定する第1判定手段(S200)と、
    前記制御装置に設けられた前記復帰回路以外の他の回路の状態に基づき、当該初期化プログラムが開始された要因を判定する第2判定手段(S210)と、
    前記第1判定手段と前記第2判定手段とのうちの少なくとも一方で、前記リセットを要因として当該初期化プログラムが開始されたと判定された場合には、前記リセットに対応する内容の初期化を行うと共に、そうでない場合には、前記低消費電力モードからの復帰に対応する内容の初期化を行う初期化手段(S205,S215)として、
    前記CPUを動作させることを特徴とする初期化プログラム。
JP2014042775A 2014-03-05 2014-03-05 制御装置、及び、初期化プログラム Active JP6229552B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014042775A JP6229552B2 (ja) 2014-03-05 2014-03-05 制御装置、及び、初期化プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014042775A JP6229552B2 (ja) 2014-03-05 2014-03-05 制御装置、及び、初期化プログラム

Publications (2)

Publication Number Publication Date
JP2015170006A JP2015170006A (ja) 2015-09-28
JP6229552B2 true JP6229552B2 (ja) 2017-11-15

Family

ID=54202726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014042775A Active JP6229552B2 (ja) 2014-03-05 2014-03-05 制御装置、及び、初期化プログラム

Country Status (1)

Country Link
JP (1) JP6229552B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7220071B2 (ja) * 2018-12-21 2023-02-09 株式会社デンソーテン 制御装置および制御方法
CN117149478B (zh) * 2023-06-14 2024-06-04 杭州迪为科技有限公司 汽车电子控制器的复位管理方法、装置和汽车电子控制器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2573683A1 (en) * 2010-05-20 2013-03-27 Renesas Electronics Corporation Data processor and electronic control unit
JP5660010B2 (ja) * 2011-11-21 2015-01-28 トヨタ自動車株式会社 情報処理装置、データ復帰方法

Also Published As

Publication number Publication date
JP2015170006A (ja) 2015-09-28

Similar Documents

Publication Publication Date Title
CN109739563B (zh) 终端的控制方法、装置、系统及存储介质
JP5093620B2 (ja) プラットフォームベースのアイドルタイム処理
JP4536742B2 (ja) 優先順位によるフラッシュメモリの演算処理装置及び方法
US9658863B2 (en) Information processing apparatus and control method therefor
CN104102325A (zh) 存储器控制电路
TW201519253A (zh) 用於減少喚醒時間之系統單晶片、操作系統單晶片之方法以及包括系統單晶片之電腦系統
JP2004334486A (ja) ブートコードを用いた起動システム、及び起動方法
KR20090009018A (ko) 플래쉬 메모리를 구비한 컴퓨터 및 플래쉬 메모리의구동방법
KR20150029688A (ko) 시스템 사전 부팅 동안 개선된 판독 전용 메모리 록킹을 이용하는 안전한 데이터 보호
US20140068166A1 (en) Memory control technique
JP2006276967A (ja) 半導体装置
JP2013225208A (ja) 情報処理装置、情報処理方法、及びプログラム
JP6229552B2 (ja) 制御装置、及び、初期化プログラム
US10108469B2 (en) Microcomputer and microcomputer system
CA2658634A1 (en) Controlled frequency core processor and method for starting-up said core processor in a programmed manner
US8719646B2 (en) Non-volatile memory (NVM) reset sequence with built-in read check
JP5660010B2 (ja) 情報処理装置、データ復帰方法
JP6172040B2 (ja) 電子制御装置
JP2006079230A (ja) 半導体回路装置及び暴走検出方法
JP4647276B2 (ja) 半導体回路装置
KR20080057688A (ko) 비휘발성 메모리를 이용한 운영체계 부팅 방법
JP6332091B2 (ja) 電子制御装置
KR101236393B1 (ko) 전자장치 및 그 제어방법
JP4702343B2 (ja) 携帯端末装置
CN119781788A (zh) 程序更新方法、装置及电子设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171002

R151 Written notification of patent or utility model registration

Ref document number: 6229552

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250