JP5093620B2 - プラットフォームベースのアイドルタイム処理 - Google Patents

Description

[0001]本発明の実施形態は、一般的に、モバイルコンピューティングプラットフォームの電力消費を減ずることに関し、より詳細には、コンピューティングプラットフォームにおける中央処理装置（ＣＰＵ）をパワーオフとしている間にコアロジックにおける割り込みを動的に処理することに関する。

[0002]従来、中央処理装置（ＣＰＵ）は、アクティビティがほとんど又は全くないときでも、割り込みを処理するのに使用される。従って、ＣＰＵの相当部分及びフロントサイドバスは、アイドル中にアクティビティレベルが非常に低いときでも、パワーアップされたままとされ、電力を消費し続ける。マウスの如き入力装置の移動、表示の更新又はシステムクロックの更新により、割り込みが生ずることがある。

[0003]従って、当業分野においては、ＣＰＵ及びフロントサイドバスを適応的により長い間パワーオフに保ち且つコンピューティングシステムの電力消費を、アクティビティがほとんど又は全くないときに、より頻繁に減少させるようなシステム及び方法が必要とされている。

[0004]異なる電力消費特性を有する複数の動作モードの間でコンピューティングシステムを移行させるシステム及び方法は、ＣＰＵのアイドルタイムを実効的に延長して、その電力消費を減少させる。コンピューティングシステムは、そのコンピューティングシステムが低いアクティビティ状態にあるとき、低電力動作モードへと移行させられる。その低いアクティビティ状態においては、システム管理装置（ＳＭＵ）が、そのＣＰＵに対して意図された割り込みをインターセプトして、処理する。このＳＭＵは、それら割り込みの処理中に必要に応じて変更されるようなクリティカル動作状態のコピーを記憶する。アクティビティのレベルが変化するとき、ＳＭＵは、そのクリティカル動作状態のコピーをメモリに記憶し且つＣＰＵにより記憶されたクリティカル動作状態を更新することにより、コンピューティングシステムを、その低電力動作モードから高電力動作モードへと移行させる。それから、ＣＰＵが、そのクリティカル動作状態のコピーを使用して、その割り込みの処理を再開する。

[0005]異なる電力消費を有する動作モードの間でコンピューティングシステムを適応的に移行させるための本発明の方法の種々な実施形態は、前記コンピューティングシステムが低いアクティビティ状態にあることを決定するステップと、前記コンピューティングシステムにおける中央処理装置（ＣＰＵ）に対するシステム管理割り込み（ＳＭＩ）を開始させるステップと、を含む。それから、前記ＣＰＵのクリティカル動作状態が、システムメモリに記憶され、前記ＣＰＵは、低電力動作モードにおいて動作するようにコンフィギュレーションされる。システム管理装置（ＳＭＵ）が、前記ＣＰＵに対して意図された割り込みをインターセプトして、処理する。

[0006]本発明の種々な実施形態は、異なる電力消費を有する動作モードの間で適応的に移行するようにコンフィギュレーションされるコンピューティングシステムを含む。このコンピューティングデバイスは、低電力動作モード及び高電力動作モードにおいて動作するようにコンフィギュレーションされる中央処理装置（ＣＰＵ）と、クリティカル動作状態を記憶するようにコンフィギュレーションされるローカルメモリと、前記ＣＰＵの代わりに割り込みを処理することのできるシステム管理装置（ＳＭＵ）を含むコアロジックと、を含む。前記ＳＭＵは、前記コンピューティングシステムが低いアクティビティ状態にあるとき、前記ＣＰＵに対するシステム管理割り込みを開始させ、前記ＣＰＵのクリティカル動作状態を前記システムメモリに記憶させ、前記ＣＰＵを前記低電力動作モードにコンフィギュレーションし、前記ＣＰＵに対して意図された割り込みを処理のためインターセプトするようにコンフィギュレーションされる。

[0007]本発明の前述したような特徴を詳細に理解できるように、概要について簡単に前述したような本発明について、幾つかを添付図面に例示している実施形態に関して、以下より特定して説明する。しかしながら、添付図面は、本発明の典型的な実施形態のみを例示しているのであって、従って、本発明の範囲をそれに限定しようとしているものではなく、本発明は、均等の効果を発揮しうる他の実施形態を含みうるものであることに、注意されたい。

本発明の１つ以上の態様を実施するようにコンフィギュレーションされるコンピュータシステムを例示しているブロック図である。 本発明の１つ以上の態様を実施するようにコンフィギュレーションされるコンピュータシステムを例示しているブロック図である。 本発明の１つ以上の態様による、図１Ａのコンピュータシステムのためのコアロジックのブロック図である。 本発明の１つ以上の態様による、図１Ｂのコンピュータシステムのためのコアロジックのブロック図である。 本発明の１つ以上の態様による高電力モードと低電力モードとの間の移行のための方法ステップのフロー図である。 本発明の１つ以上の態様による低電力モードに入るための方法ステップのフロー図である。 本発明の１つ以上の態様による低電力モードに入るための方法ステップのフロー図である。 本発明の１つ以上の態様による低電力モードに入るための方法ステップのフロー図である。 本発明の１つ以上の態様による低電力モードを出るための方法ステップのフロー図である。 本発明の１つ以上の態様による図１Ａ及び図１Ｂのコンピュータシステムをブートアップするための方法ステップのフロー図である。

[0014]以下の説明においては、本発明をより完全に理解してもらうため、種々な特定の詳細について説明する。しかしながら、当業者に明らかなように、本発明は、これら特定の詳細のうちの１つ以上がなくても実施することができる。また、その他の場合において、よく知られた特徴については、本発明を分かりにくいものとしてしまわないように、記載されていない場合もある。

システム概観
[0015]図１Ａは、本発明の１つ以上の態様を実施するようにコンフィギュレーションされるコンピュータシステム１００を例示しているブロック図である。コンピュータシステム１００は、種々なアクティビティのレベル及び種々な電力消費のレベルを与えるために複数の処理装置を含むハイブリッドコンピューティングプラットフォームである。コンピュータシステム１００は、コアロジック１０５を含むバスパスを介して通信する中央処理装置（ＣＰＵ）１０２及びシステムメモリ１０４を含む。クリティカル動作状態１６０は、システムメモリ１０４に記憶される。低電力動作モードへ移行する前に、ＣＰＵ１０２は、クリティカル動作状態１６０をシステムメモリ１０４へ記憶させる。クリティカル動作状態１６０は、割り込みサービスルーチンの１つ以上、割り込みを支援しカーソル位置を更新するのに必要とされるオペレーティングシステムの部分、ミニマムデバイスドライバ及び現在ディスプレイサーフェイス（ピクセル画像データ）を含むことができる。本発明の幾つかの実施形態では、クリティカル動作状態１６０は、システムメモリ１０４の６４キロバイトを占める。

[0016]コアロジック１０５は、ＣＰＵ１０２をプラットフォームにおける１つ以上の他のデバイスへと結合するブリッジデバイスであり、接続１１３を介してシステムメモリ１０４に結合される。コアロジック１０５は、１つ以上のユーザー入力装置１０８（例えば、キーボード、マウス）からのユーザー入力を受け取り、その入力をパス１０６を介してＣＰＵ１０２へと送る。コンピュータシステム１００はが低電力動作モードにおいて動作しているとき、コアロジック１０５は、クリティカル動作状態１６０をコピーし、必要に応じてそのコピーを更新する。低電力動作モードにある間、コアロジック１０５は、電圧レギュレータ１５０を通してＣＰＵ１０２への電圧入力を制御することにより、ＣＰＵ１０２がパワーオフ状態のままとなるようにコンフィギュレーションする。それから、コアロジック１０５は、ＣＰＵ１０２に対する割り込みをインターセプトして、処理し、ＣＰＵ１０２がパワーオフのままとされるようにする。

[0017]コンピュータシステム１００は、任意的に、ＧＰＵ１１２及び電圧レギュレータ１５５を含むことができる。ＧＰＵ１１２は、バス又は他の通信パス（例えば、ＰＣＩエクスプレス、高速グラフィックポート、ハイパートランスポートリンク）を介してコアロジック１０５に結合され、１つの実施形態では、ＧＰＵ１１２は、ピクセルを表示装置１１０へ分配するグラフィックサブシステムである。デバイスドライバは、システムメモリ１０４に記憶されて、アプリケーションプログラムの如きＣＰＵ１０２により実行される処理の間のインターフェースを行い且つＧＰＵ１１２とのインターフェースを行い、ＧＰＵ１１２による実行のため必要に応じてプログラム命令を変換することができる。ミニマムデバイスドライバは、クリティカル動作状態１６０に含むことができる。低電力動作モードにある間、コアロジック１０５は、電圧レギュレータ１５５を通してＧＰＵ１１２への電圧入力を制御することにより、ＧＰＵ１１２がパワーオフ状態に入るようにコンフィギュレーションすることができる。同様に、コアロジック１０５は、別の電圧レギュレータ（図示せず）を通して電圧入力を制御することにより、システムメモリ１０４がパワーオフ状態に入るようにコンフィギュレーションすることができる。また、コアロジック１０５は、それぞれ電圧レギュレータ１５０及び１５５を通してＣＰＵ１０２及びＧＰＵ１１２へ通常の動作電圧を再適用する。

[0018]コアロジック１０５は、表示装置１１０（例えば、従来のＣＲＴ又はＬＣＤベースのモニタ）に結合される。システムディスク１１４もまた、コアロジック１０５に結合される。スイッチ１１６は、コアロジック１０５と、ネットワークアダプタ１１８及び種々なアドインカード１２０及び１２１の如き他のコンポーネントとの間の接続を与える。ＵＳＢ又は他のポート接続、ＣＤドライブ、ＤＶＤドライブ、フィルム記録装置等を含む他のコンポーネント（明白には図示せず）もまた、コアロジック１０５に接続される。図１Ａにおいて種々なコンポーネントを相互接続する通信パスは、ＰＣＩ（周辺コンポーネント相互接続）、ＰＣＩエクスプレス（ＰＣＩ−Ｅ）、ＡＧＰ（高速グラフィックポート）、ハイパートランスポート、又は任意の他のバス又はポイントツーポイント通信プロトコルの如き任意の適当なプロトコルを使用して実施することができ、異なるデバイスの間の接続は、当業分野にて知られているような異なるプロトコルを使用することができる。

[0019]図１Ｂは、本発明の１つ以上の態様を実施するようにコンフィギュレーションされるコンピュータシステム１００を例示する別のブロック図である。図１Ａと違って、システムメモリ１０４は、コアロジック１１５を通してではなく、接続１０３を介して直接にＣＰＵ１２２に接続され、他のデバイスは、コアロジック１１５及びＣＰＵ１２２を介してシステムメモリ１０４と通信する。

[0020]ここに示すシステムは、例示であり、種々な変形及び変更が可能であることは、理解されよう。ブリッジの数及び配置を含めて接続トポロジーは、必要に応じて変更することができる。他の代替的トポロジーにおいては、ＧＰＵ１１２は、コアロジック１０５又はコアロジック１１５にではなくて、ＣＰＵ１０２又はＣＰＵ１２２へ直接に接続される。更に他の実施形態では、コアロジック１０５又はコアロジック１１５は、複数のチップへと分離することができる。ここに示す特定のコンポーネントは、任意的なものであり、例えば、任意数のアドインカード又は周辺機器を支援することができる。ある幾つかの実施形態では、スイッチ１１６が省かれ、ネットワークアダプタ１１８及びアドインカード１２０、１２１は、コアロジック１０５又はコアロジック１１５に直接に接続される。

[0021]システム１００の他の部分へのＧＰＵ１１２の接続も変えることができる。幾つかの実施形態では、ＧＰＵ１１２は、システム１００の拡張スロットへ挿入されるアドインカードとして実装される。他の実施形態では、ＧＰＵ１１２は、コアロジック１０５又はコアロジック１１５と共に単一チップとして一体化することができる。更に他の実施形態では、ＧＰＵ１１２のある要素又は全ての要素を、ＣＰＵ１０２又はＣＰＵ１２２と共に単一チップとして一体化することができる。

コアロジック概観
[0022]図２Ａは、本発明の１つ以上の態様による図１Ａのコンピュータシステムのためのコアロジック１０５のブロック図である。図２Ｂは、本発明の１つ以上の態様による図１Ｂのコンピュータシステム１００のためのコアロジック１１５のブロック図である。コアロジック１０５及びコアロジック１１５の各々は、ＡＲＭ（アドバンスドリデュースドインストラクションセットマシン）、ＰｏｗｅｒＰＣ等の如き組み込み低電力プロセッサであってよいシステム管理装置２００を含む。システム管理装置２００は、ＣＰＵ１０２又はＣＰＵ１２２より電力消費が少なく、ＣＰＵ１０２又はＣＰＵ１２２によって行われる処理のうちの少なくとも一部分を行うようにコンフィギュレーションされることができる。本発明の好ましい実施形態では、システム管理装置２００は、システム割り込みを支援するに必要とされる処理の部分を行うようにコンフィギュレーションされる。

[0023]コアロジック１０５及びコアロジック１１５の各々は、クリティカル動作状態コピーを生成するためシステムメモリ１０４からのクリティカル動作状態１６０のコピーをロードするようにコンフィギュレーションされるローカルメモリ２０５をも含む。図１Ｂに示されたトポロジーが使用されるとき、クリティカル動作状態１６０は、ＣＰＵ１２２及び接続１０３を通してシステムメモリ１０４からコピーされる。ローカルメモリ２０５を構成するのに、オンチップＳＲＡＭ、オンチップ組み込みＤＲＡＭ、オフチップＤＲＡＭ等を使用することができる。ローカルメモリ２０５及びシステムメモリ１０４は、システムメモリ１０４が図１Ａに示すように直接にコアロジック１０５に接続されるときには、同じ物理的エンティティであってよい。インターセプトした割り込みの処理中、システム管理装置２００は、クリティカル動作状態コピー２６０を変更することができる。例えば、リターンプログラムカウンタを更新して、スタックポインタ及び他のシステムレジスタの値を変えることができる。もし、コンピュータシステム１００がより高いアクティビティレベルにて動作していたのであれば、低電力モード中にクリティカル動作状態コピー２６０に対してシステム管理装置２００によりなされるこれら変更は、ＣＰＵ１０２又はＣＰＵ１２２によりクリティカル動作状態１６０に対してなされるものと等価である。コンピュータシステム１００が低電力動作モードから高電力動作モードへ移行するとき、クリティカル動作状態コピー２６０は、クリティカル動作状態１６０を更新するため、システムメモリ１０４へ書き込まれる。それから、ＣＰＵ１０２又はＣＰＵ１２２は、ＣＰＵ１０２又はＣＰＵ１２２が低電力動作モードへの移行のためパワーダウンされたとき、ＣＰＵ１０２又はＣＰＵ１２２により元々記憶されていた古いクリティカル動作状態の代わりに、現在のクリティカル動作状態を使用して、処理を再開する。

[0024]システム管理装置２００は、コンピュータシステム１００が低電力動作モードに入り、また、低電力動作モードを出るべきときを決定するように、コンフィギュレーションされる。システム管理装置２００は、電圧レギュレータ１５０をイネーブルし、また、ディスエーブルすることにより、ＣＰＵ１０２又はＣＰＵ１２２をパワーアップ又はパワーダウンするように、コンフィギュレーションされる。同様に、システム管理装置２００は、電圧レギュレータ１５５をイネーブルし、また、ディスエーブルすることにより、ＧＰＵ１１２をパワーアップ又はパワーダウンするように、コンフィギュレーションされる。前述したように、システム管理装置２００は、また、システムメモリ１０４の如き、コンピュータシステム１００内の他のコンポーネントをパワーダウンするように、コンフィギュレーションされることもできる。

[0025]本発明の幾つかの実施形態では、コアロジック１０５は、システムメモリ１０４とのインターフェースを行うのに使用されるメモリインターフェース２１４を含む。システム管理装置２００は、コンピュータシステム１００にハイブリッド処理能力を与える。何故ならば、システム管理装置２００及びＣＰＵ１０２又はＣＰＵ１２２の両者がイネーブルされ、また、システム管理装置２００がイネーブルされている間、ＣＰＵ１０２又はＣＰＵ１２２が、ディスエーブルされることができるからである。

アイドルタイム処理
[0026]図３は、本発明の１つ以上の態様による高電力モードと低電力モードとの間で移行するための方法ステップのフロー図である。ステップ３００において、コンピュータシステム１００は、ブートアップされ、ＣＰＵ１０２及びコアロジック１０５の両者がパワーアップされるか、又は、ＣＰＵ１２２及びコアロジック１１５の両者がパワーアップされる。典型的なブートアップシーケンスは、図６に関して説明される。

[0027]ステップ３０５において、コンピュータシステム１００は、高電力モードにて動作している。ステップ３１０において、システム管理装置２００は、コンピュータシステム１００が低いアクティビティ状態にあるかを決定する。全くアクティビティがないとき、又はシステム割り込みの頻度が最小しきい値より低くなるとき、低いアクティビティ状態が生ずる。割り込みと割り込みとの間の遅延が低いアクティビティ状態を示すかを決定するのに、システムアクティビティタイマーを使用することができる。本発明の幾つかの実施形態では、オペレーティングシステムが、コンピュータシステム１００が低いアクティビティ状態にあるか否かを決定する。もし、ステップ３１０において、低いアクティビティ状態が検出されない場合には、その時には、ステップ３０５において、コンピュータシステム１００は、高電力モードにて動作し続ける。さもなければ、ステップ３２０において、コンピュータシステム１００は、図４Ａ、図４Ｂ及び図４Ｃに関して詳述されるように、低電力モードに入る。

[0028]ステップ３５０において、システム管理装置２００は、コンピュータシステム１００が低いアクティビティ状態のままであるかを決定し、もし、そうであるならば、コンピュータシステム１００は、ステップ３４５に戻り、低電力モードにて動作し続ける。さもなければ、ステップ３５５において、コンピュータシステム１００は、図５に関して詳述するように、低電力モードを出て、ステップ３０５に戻り、低電力モードから高電力モードへと移行する。システム管理装置２００又はオペレーティングシステムは、アクティビティ状態が増大して、割り込み頻度が増大するときに又はクリティカル動作状態コピー２６０がインターセプトされる割り込みを支援するのに十分でないときに、低電力モードからより高い電力モードへの移行が必要とされることを、決定することができる。

[0029]図４Ａは、本発明の１つ以上の態様による図３のステップ３２０を行うための方法ステップのフロー図である。ステップ４１５において、システム管理装置は、コンピュータシステム１００が低電力動作状態へと移行することを示すＣＰＵ１０２又はＣＰＵ１２２に対するシステム管理割り込み（ＳＭＩ）を開始する。ステップ４２０において、ＣＰＵ１０２又はＣＰＵ１２２は、現在のクリティカル動作状態１６０をシステムメモリ１０４に記憶させる。ＣＰＵ１０２又はＣＰＵ１２２が、ＣＰＵ１０２又はＣＰＵ１２２内のキャッシュにそのクリティカル動作状態の一部分を記憶させることができるとき、そのキャッシュの内容は、現在のクリティカル動作状態１６０が正確であることを保証するため、システムメモリ１０４へと書き込まれる（即ち、そのキャッシュがフラッシュされる）。

[0030]ステップ４２５において、システム管理装置２００は、電圧レギュレータ１５０をディスエーブルすることにより、ＣＰＵ１０２又はＣＰＵ１２２が低電力モードにて動作するようにコンフィギュレーションする。低電力動作モードにおいて、システム管理装置２００は、システム割り込みをＣＰＵ１０２又はＣＰＵ１２２へと通すのでなく、処理のため、それらシステム割り込みをインターセプトする。ステップ４３０において、システム管理装置２００は、インターセプトされたシステム割り込みが受け取られたかを決定し、もし、受け取られていない場合には、システム管理装置２００は、システム割り込みをインターセプトするのを待つ。システム割り込みがインターセプトされるとき、システム管理装置２００は、ステップ４３５に進み、その割り込みを処理するのに必要とされるクリティカル動作状態１６０の一部分がクリティカル動作状態１６０に存在していないかを決定し、もしそうである場合には、ステップ４４０において、システム管理装置２００は、クリティカル動作状態１６０の少なくとも一部分をクリティカル動作状態コピー２６０へとコピーする。本発明の好ましい実施形態では、ＣＰＵ１０２又はＣＰＵ１２２は、システムメモリ１０４に加えて、システム管理装置２００におけるローカルメモリ２０５へとクリティカル動作状態１６０をコピーするように、コンフィギュレーションされる。本発明の他の実施形態では、クリティカル動作状態１６０の各部分は、システム管理装置２００により必要に応じてシステムメモリ１０４からコピーされる。本発明の他の実施形態では、全クリティカル動作状態１６０が、システム管理装置２００によりコピーされる。システム管理装置２００が各割り込みを処理するために必要に応じてクリティカル動作状態１６０の各部分をコピーするだけのときには、ステップ４３５及び４４０が繰り返されることに注意されたい。

[0031]前述したように、クリティカル動作状態１６０は、システム割り込みを処理するのにシステム管理装置２００により必要とされるデータを含む。クリティカル動作状態１６０は、割り込みを支援し、カーソル位置、ミニマムデバイスドライバ及び現在ディスプレイサーフェイスを更新するのに必要とされるオペレーティングシステムの部分、割り込みサービスルーチンの１つ以上を含むことができる。

[0032]図４Ｂは、本発明の１つ以上の態様による図３のステップ３２０を行うための方法ステップの別のフロー図である。ステップ４１５及び４２０は、前述したように行われる。ステップ４２２において、システム管理装置２００は、クリティカル動作状態コピー２６０をローカルメモリ２０５にロードするため、クリティカル動作状態１６０をコピーする。システム割り込みをインターセプトした後クリティカル動作状態１６０の全て又は部分をコピーするのでなく、図４Ｂに示す方法は、クリティカル動作状態コピー２６０を生成するため、クリティカル動作状態１６０をローカルメモリ２０５へと先取りロードする。ステップ４２５及び４３０は、前述したように行われる。

[0033]図４Ｃは、本発明の１つ以上の態様による図３のステップ３２０を行うための方法ステップの更に別のフロー図である。ステップ４１５、４２０、４２２及び４２５は、前述したように行われる。ステップ４２８において、システム管理装置２００は、電圧レギュレータ１５５をディスエーブルすることにより、システムメモリ１０４が低電力モードにおいて動作するようにコンフィギュレーションする。システムメモリ１０４への電力供給を除くことにより、コンピュータシステム１００によって消費される電力が更に減少させられる。コンピュータシステム１００が低電力動作モードから高電力動作モードへと移行するとき、システム管理装置２００は、電圧レギュレータ１５５をイネーブルして、システムメモリ１０４への電力を回復させることができる。ステップ４３０は、前述したように行われる。

[0034]図５は、本発明の１つ以上の態様による低電力動作状態から高電力動作状態への移行を行うように図３のステップ３５５を行うための方法ステップのフロー図である。ステップ５５５において、システム管理装置２００は、それ自身に対する割り込みを開始し、コンピュータシステム１００がもはや低いアクティビティ状態にないことを示す。ステップ５６０において、システム管理装置２００は、クリティカル動作状態１６０を更新するため、現在のクリティカル動作状態コピー２６０をシステムメモリ１０４に記憶させる。ステップ５６５において、システム管理装置２００は、ＣＰＵ１０２又はＣＰＵ１２２が高電力モードにて動作するようにコンフィギュレーションする。ステップ５７０において、ＣＰＵ１０２又はＣＰＵ１２２は、システムメモリ１０４からクリティカル動作状態１６０を読み取り、インターセプトされた割り込みの処理中にシステム管理装置２００により変更された更新クリティカル動作状態でもって処理を再開する。

[0035]図６は、本発明の１つ以上の態様による図１Ａ及び図１Ｂのコンピュータシステム１００をブートアップするように図３のステップ３００を行うための方法ステップのフロー図である。ステップ６００において、システム管理装置２００がパワーアップされる。ステップ６０５において、システム管理装置２００は、コンピュータシステム１００に対するパワーオン自己テスト（ＰＯＳＴ）機能を行う。従来のシステムでは、このＰＯＳＴは、高性能ＣＰＵにより行われる。このＰＯＳＴを行うのにシステム管理装置２００を使用することにより、消費される電力が減少させられる。ステップ６１０において、ＣＰＵ１０２又はＣＰＵ１２２がパワーアップされ、ステップ６２０において、ブートアッププロセスが完了する。本発明の幾つかの実施形態では、ステップ６１０は、ブートアッププロセス中の電力消費を減少させるため、アプリケーションプログラムがロードされるまで、遅延される。

[0036]本発明の幾つかの実施形態では、オペレーティングシステムは、性能及び／又は電力制約に基づいて、混成コンピューティングプラットフォーム内の種々な処理装置、例えば、ＣＰＵ１０２又はＣＰＵ１２２、ＧＰＵ１１２、システム管理装置２００及び低電力ＧＰＵ２１０へ処理タスクを適応的に移す。システムアクティビティが低いときには、オペレーティングシステムは、先ず、クリティカル処理をシステム管理装置２００へ移し、全てのクリティカル処理がＣＰＵ１０２又はＣＰＵ１２２から移されたときに、ＣＰＵ１０２又はＣＰＵ１２２をパワーダウンすることにより、低電力動作状態への移行を開始することができる。

[0037]異なる電力消費特性を有する動作モードの間でコンピューティングシステム１００を適応的に移行させることにより、コンピューティングシステム１００がバッテリー電力にて動作する時間を延長することができる。システム管理装置２００又はオペレーティングシステムは、コンピュータシステム１００が異なる電力モードの間で移行すべきときを決定することができる。低電力モードにおいて、システム管理装置２００は、クリティカル動作状態のコピーを更新しながら、ＣＰＵ１０２又はＣＰＵ１２２に対して意図された割り込みをインターセプトし、処理する。アクティビティのレベルが変化するとき、ＣＰＵ１０２又はＣＰＵ１２２は、システム管理装置２００により変更されたクリティカル動作状態を使用して、割り込みの処理を再開する。ＣＰＵ１０２又はＣＰＵ１２２、システム管理装置２００、ＧＰＵ１１２及びシステムメモリ１０４への電力をイネーブル又はディスエーブルすることにより、種々な電力消費レベルを達成することができる。

[0038]特定の実施形態について本発明を前述してきたのであるが、当業者には理解されるように、特許請求の範囲に記載されるような本発明のより広い精神及び範囲から逸脱することなく、それら実施形態に対して種々な変更及び変形をなすことができるものである。本発明の１つの実施形態は、コンピュータシステムに使用するためのプログラム製品として実施することができる。このプログラム製品のプログラムは、これら実施形態（ここに説明した方法を含む）の諸機能を定めており、種々なコンピュータ読み取り可能な記憶媒体に含ませることができるものである。コンピュータ読み取り可能な記憶媒体の例示としては、これらに限定されるものではないが、（ｉ）情報が永久的に記憶される非書き込み記憶媒体（例えば、ＣＤ−ＲＯＭドライブにより読み取られるＣＤ−ＲＯＭディスクの如きコンピュータ内のリードオンリーメモリデバイス、フラッシュメモリ、ＲＯＭチップ又は任意のタイプの固体不揮発性半導体メモリ）、及び（ii）変更可能な情報が記憶される書き込み可能な記憶媒体（例えば、ディスケットドライブ又はハードディスクドライブ内のフロッピーディスク、又は任意のタイプの固体ランダムアクセス半導体メモリ）がある。従って、前述した説明及び図は、それらに限定する意味ではなく、単なる例示であるとして考えられたい。

１００・・・コンピュータシステム、１０２・・・中央処理装置（ＣＰＵ）、１０３・・・接続、１０４・・・システムメモリ、１０５・・・コアロジック、１０６・・・フロントサイドバス（パス）、１０８・・・ユーザー入力装置、１１０・・・表示装置、１１２・・・ＧＰＵ、１１３・・・表示装置、１１４・・・システムディスク、１１５・・・コアロジック、１１６・・・スイッチ、１１８・・・ネットワークアダプタ、１２０・・・アドインカード、１２１・・・アドインカード、１２２・・・ＧＰＵ、１５０・・・電圧レギュレータ、１５５・・・電圧レギュレータ、１６０・・・クリティカル動作状態、２００・・・システム管理装置（ＳＭＵ）、２０５・・・ローカルメモリ、２１０・・・一体化ＧＰＵ（低電力ＧＰＵ）、２１４・・・メモリインターフェース、２６０・・・クリティカル動作状態コピー

Claims (9)

1. 異なる電力消費を有する複数の動作モードの間でコンピューティングシステムを適応的に移行させるための方法において、
   前記コンピューティングシステムが低いアクティビティ状態にあることを決定するステップと、
   前記コンピューティングシステムにおける中央処理装置（ＣＰＵ）に対するシステム管理割り込みを開始させるステップと、
   前記ＣＰＵのクリティカル動作状態を、システムメモリに記憶するステップと、
   前記ＣＰＵを、低電力動作モードにコンフィギュレーションするステップと、
   前記ＣＰＵに対して意図された割り込みを、システム管理装置（ＳＭＵ）による処理のためインターセプトするステップと、
   インターセプトされた割り込みを処理するために、前記ＣＰＵのクリティカル動作状態を前記システムメモリから前記ＳＭＵへとロードするステップと、を含み、
   前記ＣＰＵの前記クリティカル動作状態は、ディスプレイサーフェイス、割り込みサービスルーチン及びオペレーティングシステムの部分のうちの少なくとも１つを含み、
   前記ＳＭＵは、前記ＣＰＵに対して意図された割り込みを処理するように構成されている、
   方法。
2. 前記ＳＭＵによる割り込みの処理の結果として変更される前記クリティカル動作状態のコピーを生成するステップを更に含む、請求項１に記載の方法。
3. 前記コンピューティングシステムが低いアクティビティ状態にないことを決定するステップと、
   前記ＳＭＵによる割り込みを生成して、前記ＳＭＵが低電力動作モードから高電力動作モードへの移行を開始するステップと、を更に含む、請求項２に記載の方法。
4. 前記クリティカル動作状態のコピーを前記ＳＭＵから前記システムメモリへと記憶して、前記クリティカル動作状態を更新するステップを更に含む、請求項３に記載の方法。
5. 前記システムメモリから前記クリティカル動作状態を前記ＣＰＵにより読み取るステップと、
   前記ＣＰＵが前記高電力動作モードにて動作するようにコンフィギュレーションするステップと、を更に含む、請求項４に記載の方法。
6. インターセプトされた割り込みを処理するのに前記ＳＭＵにより必要とされる前記ＣＰＵの前記クリティカル動作状態の部分が、前記ＳＭＵに記憶されていないことを決定するステップと、
   前記ＣＰＵの前記クリティカル動作状態の部分を前記システムメモリから前記ＳＭＵへとロードするステップと、を更に含む請求項１に記載の方法。
7. 前記ＣＰＵに対して意図された前記割り込みは、入力装置からの割り込み、周期的システム更新及び周期的ユニバーサルシリアルバスサイクルのうちの少なくとも１つを含む、請求項１に記載の方法。
8. 前記システムメモリを低電力動作モードにコンフィギュレーションするステップを更に含む、請求項１に記載の方法。
9. 前記コンピューティングシステムが低いアクティビティ状態にあることを決定するステップの前に、
   前記ＳＭＵをパワーアップするステップと、
   前記ＣＰＵをパワーアップする前に、前記パワーアップ及び自己テストシーケンスを行うステップと、を更に含む、請求項１に記載の方法。
   

Images