CN101639726A - 基于平台的闲置时间处理 - Google Patents

基于平台的闲置时间处理 Download PDF

Info

Publication number
CN101639726A
CN101639726A CN200910157432A CN200910157432A CN101639726A CN 101639726 A CN101639726 A CN 101639726A CN 200910157432 A CN200910157432 A CN 200910157432A CN 200910157432 A CN200910157432 A CN 200910157432A CN 101639726 A CN101639726 A CN 101639726A
Authority
CN
China
Prior art keywords
cpu
management unit
operation state
key operation
system management
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910157432A
Other languages
English (en)
Other versions
CN101639726B (zh
Inventor
吕坚平
史蒂芬·D.·卢
罗伯特·威廉·查普曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of CN101639726A publication Critical patent/CN101639726A/zh
Application granted granted Critical
Publication of CN101639726B publication Critical patent/CN101639726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种基于平台的闲置时间处理。本发明提供了一种在具有不同功耗特性的多个操作模式之间转换计算机系统的系统和方法。当系统管理单元(SMU)确定计算机系统处于低活动状态时,在中央处理单元(CPU)将CPU的关键操作状态存储至存储器后,SMU将CPU转换至低功率操作模式。然后SMU截取并处理本应由CPU处理的中断,并修改关键操作状态的副本。以此能有效地延长CPU保持在低功率模式的时间。当SMU确定计算机系统退出低活动状态时,关键操作状态的副本被存储到存储器中,SMU使用修改后的关键操作状态来将CPU转换至高功率操作状态。

Description

基于平台的闲置时间处理
技术领域
本发明的实施例大体涉及减小移动计算平台的功耗,尤其涉及在内核逻辑中动态处理中断并同时保持计算平台的中央处理单元(CPU)处于断电状态。
背景技术
通常地,当只有很少或没有活动时,中央处理单元(CPU)仍被用于处理中断。因此,当处于闲置状态活动水平很低时,CPU和前端总线的大部分仍然通电并持续消耗电能。中断可由输入装置(比如鼠标)的活动、显示器更新或系统时钟更新而产生。
因此,现有技术需要的是这样一种系统和方法,这种系统和方法用于当系统活动很少或没有活动时,能适应性地保持CPU和前端总线以更长时间并以更高频率地断电,以减小计算系统功耗。
发明内容
一种在具有不同功耗特性的多个操作模式之间转换计算系统从而有效地延长CPU闲置时间而降低功耗的系统和方法。当计算系统处于低活动状态时,计算系统被转换到低功率操作模式。在低活动状态下,系统管理单元(SMU)截取并处理本应由CPU处理的中断。SMU存储在处理中断时依需要被修改的关键操作状态副本。当活动水平改变时,通过将关键操作状态副本存储在存储器中并更新由CPU存储的关键操作状态,SMU将计算系统从低功率操作模式转换到高功率操作模式。然而CPU使用该关键操作状态副本恢复处理中断。
本发明的一种在具有不同功耗的多个操作模式之间适应性地转换计算系统的方法的各种实施例包括:确定计算系统处于低活动状态并为计算系统中的中央处理单元(CPU)启动系统管理中断(SMI)。然后将CPU的关键操作状态存储到系统存储器中,并将CPU配置成在低功率操作模式下运行。系统管理单元(SMU)截取并处理本应由CPU处理的中断。
本发明的各种实施例包括被配置为在具有不同功耗的多个操作模式之间适应性地转换的计算系统。计算装置包括可被配置为在低功率操作模式和高功率操作模式下运行的中央处理单元(CPU)、配置为存储关键操作状态的本地存储器,以及内核逻辑,该内核逻辑包括能代替CPU处理中断的系统管理单元(SMU)。SMU配置成当计算系统处于低活动状态时向CPU启动系统管理中断,将CPU的关键操作状态存储到系统存储器,设配CPU在低功率操作模式,并截取处理本应由CPU处理的中断。
附图说明
为了能详细地理解本发明上述的特征,参考实施例对本发明上述简要概括做更详细的描述,其中在附图中示出一些实施例。但是需要注意的是,附图仅仅示出了本发明的典型实施例,因此不能被认为是对本发明的限制,本发明覆盖其他等同的有效实施例。
图1A和1B是为实施本发明一个或多个方面而配置的计算机系统的框图;
图2A和2B分别是图1A和1B所示的根据本发明一个或多个方面的计算机系统的内核逻辑的框图;
图3是根据本发明一个或多个方面的在高功率模式和低功率模式之间进行转换的方法步骤的流程图;
图4A、4B和4C是根据本发明一个或多个方面的进入低功率模式的方法步骤的流程图;
图5是根据本发明一个或多个方面的退出低功率模式的方法步骤的流程图;
图6是启动根据本发明一个或多个方面的如图1A和1B所示计算机系统的方法步骤的流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员来说显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
系统概述
图1A是为实施本发明一个或多个方面而配置的计算机系统100的框图。计算机系统100是混合的计算平台,包括多个处理单元以提供不同活动水平和功耗水平。计算机系统100包括通过总线路径进行通信的中央处理单元(CPU)102和系统存储器104,总线路径包括内核逻辑105。关键操作状态160存储在系统存储器104中。在转换到低功率操作模式前,CPU102将关键操作状态160存储到系统存储器104中。关键操作状态160可包括一个或多个中断服务例行程序、需要服务于中断和更新光标位置的部分操作系统、最少的装置驱动程序和当前显示表面(像素图像数据)。在本发明的一些实施例中,关键操作状态160占据系统存储器104的64K字节。
内核逻辑105是连接CPU 102至平台中一个或多个其他装置的桥装置,并通过连接113连接于系统存储器104。内核逻辑105从一个或多个用户输入装置108(例如键盘、鼠标)接收用户输入并将该输入通过路径106转发给CPU 102。当计算机系统100运行在低功率操作模式时,内核逻辑105复制关键操作状态160并在需要时对该副本进行更新。当处于低功率操作模式时,内核逻辑105通过电压调节器150控制输入到CPU 102的电压,以配置CPU 102保持在断电状态。然后内核逻辑105为CPU 102截取并处理中断,以允许CPU 102保持断电。
计算机系统100可任选包括图形处理器(GPU)112和电压调节器155。GPU 112通过总线或其他通信路径(例如PCI Express、加速图形端口或超传输链接)连接于内核逻辑105;在一个实施例中GPU 112是传送像素到显示装置110的图形子系统。装置驱动程序可被存储在系统存储器104中,在由CPU 102执行的处理任务(例如应用程序)和GPU 112之间实现接口,翻译所需的程序指令以便由GPU 112执行。在关键操作状态160中可包含最少的装置驱动程序。当处于低功率操作模式时,内核逻辑105可通过电压调节器155控制输入到GPU 112的电压来配置GPU 112进入断电状态。类似地,内核逻辑105能通过其他电压调节器(未示出)控制输入电压而配置系统存储器104进入断电状态。内核逻辑105也通过电压调节器150和155分别将正常工作电压重新施加至CPU 102和GPU 112。
内核逻辑105连接于显示装置110(例如传统的CRT或基于LCD的显示器)。系统盘114也连接于内核逻辑105。开关116提供内核逻辑105和诸如网络适配器118和各种外插卡120、121等其他部件之间的连接。其他部件(图中没有示出)包括USB或其他端口连接、CD驱动器、DVD驱动器、电影刻录装置及类似的部件,也可以与内核逻辑105相连接。将图1A中的各种部件相互连接的通信路径可以用任何适用的协议来实现,比如PCI(外设部件互联)、PCI Express(PCI-E)、AGP(加速图形端口)、超传输或其他任意总线或点对点通信协议,并且不同装置之间的连接可以使用本领域已知的不同协议。
图1B是为实施本发明一个或多个方面而配置的计算机系统100的另一框图。与图1A相比,系统存储器104直接通过连接103而不是通过内核逻辑105与CPU 122相连接,其他装置通过内核逻辑115和CPU 122与系统存储器104通信。
可以理解的是,这里示出的系统只是示意性的,可以对其进行变化和修改。可以根据需要改变连接拓扑结构,包括桥的数目和排列。在其他可选择的拓扑结构中,GPU 112与CPU 102和CPU 122直接连接,而不是和内核逻辑105或内核逻辑115相连接。在其他实施例中,内核逻辑105或内核逻辑115可被分布到多个芯片中。这里示出的特定部件是任选的;例如,可以支持任意数目的外插卡或外设。在一些实施例中,省去了开关116,网络适配器118和外插卡120、121直接与内核逻辑105或内核逻辑115相连接。
GPU 112和系统100其余部分的连接也同样可以变化。在一些实施例中,GPU 112实现为一个外插卡,其能插入到系统100的扩展槽中。在其他实施例中,GPU 112能和内核逻辑105或内核逻辑115一起集成到单一芯片上。在另外其他一些实施例中,GPU 112的一些或全部组件可以连同CPU 102或CPU 122一起集成到单一芯片上。
内核逻辑概述
图2A是根据本发明一个或多个方面的图1A所示的计算机系统100的内核逻辑105的框图。图2B是根据本发明一个或多个方面的图1B所示的计算机系统100的内核逻辑115的框图。内核逻辑105和内核逻辑115均包括系统管理单元200,该系统管理单元200可以是嵌入式低功率处理器,例如ARM(精简指令集机器)、PowerPC或类似的处理器。系统管理单元200相比CPU 102或CPU 122耗能更少,并能配置为执行至少一部分由CPU 102或CPU 122执行的处理任务。在本发明的优选实施例中,系统管理单元200被配置为执行需要服务于系统中断的该部分进程。
内核逻辑105和内核逻辑115也均包括本地存储器205,将该本地存储器205配置用于从系统存储器104中加载关键操作状态160的副本以产生关键操作状态副本260。当使用图1B中所示的拓扑结构时,关键操作状态160通过CPU 122和连接103从系统存储器104中被复制。片上SRAM、片上嵌入式DRAM、片外DRAM或其他类似存储器可被用来构建本地存储器205。如图1A所示,当系统存储器104直接连接于内核逻辑105时,本地存储器205和系统存储器104可以是相同的物理实体。在处理截取的中断时,系统管理单元200可以修改关键操作状态副本260。例如,返回程序计数器可被更新,栈指针和其他系统寄存器的值可被改变。在低功率模式下系统管理单元200对关键操作状态副本260所作的改变等同于当计算机系统100在较高活动水平运行时CPU 102或CPU 122对关键操作状态160所作的改变。当计算机系统100从低功率操作模式转换到高功率操作模式时,将关键操作状态副本260写入到系统存储器104中以更新关键操作状态160。接着,CPU 102或CPU 122使用当前的关键操作状态来代替已过时的关键操作状态以恢复处理,该已过时的关键操作状态是当CPU102或CPU 122为了转换到低功率操作模式而断电时,最初由CPU 102或CPU 122存储的。
将系统管理单元200配置成确定计算机系统100何时进入或退出低功率操作模式。将系统管理单元200配置成通过启动或关闭电压调节器150来给CPU 102或CPU 122上电或断电。类似地,系统管理单元200配置成通过启动或关闭电压调节器155来给GPU 112上电或断电。如前所述,系统管理单元200也可配置成使计算机系统100中的其他部件断电,例如系统存储器104。
在本发明的一些实施例中,内核逻辑105包括用于和系统存储器104接口的存储器接口214。由于系统处理单元200和CPU 102或CPU 122都可以被启用,并且当系统管理单元200启用时CPU 102或CPU 122可被关闭,因此系统管理单元200能为计算机系统100提供混合的处理能力。
闲置时间处理
图3是根据本发明一个或多个方面在高功率模式和低功率模式之间转换的方法步骤的流程图。在步骤300,计算机系统100被启动,CPU 102和内核逻辑105都被上电,或者CPU 122和内核逻辑115都被上电。启动顺序的例子将结合图6进行说明。
在步骤305,计算机系统100运行在高功率模式下。在步骤310,系统管理单元200确定计算机系统100是否处于低活动状态。当没有活动或系统中断的频率低于最小阈值时就发生低活动状态。系统活动计时器可被用来确定中断之间的延时是否构成了低活动状态。在本发明的一些实施例中,操作系统确定计算机系统100是否处于低活动状态。如果在步骤310中没有检测到低活动状态,那么在步骤305中计算机系统100继续运行在高功率状态。否则,如同结合图4A、4B和4C详细说明的那样,在步骤320中计算机系统100进入低功率模式。
在步骤350中,系统管理单元200确定计算机系统100是否仍处于低活动状态,如果是,计算机系统100返回步骤345继续运行在低功率模式。否则,在步骤355中,如同结合图5详细说明的那样,计算机系统100退出低功率模式,并返回步骤305以从低功率模式转换到高功率模式。当中断频率增加或当关键操作状态副本260不足以服务于所截取的中断时,系统管理单元200或操作系统可确定活动水平已经增加,需要从低功率模式转换到高功率模式。
图4A是根据本发明一个或多个方面的执行图3所示步骤320的方法步骤的流程图。在步骤415,系统管理单元启动系统管理中断(SMI)给CPU 102或CPU 122,以表明计算机系统100将转换到低功率操作状态。在步骤420,CPU 102或CPU 122将当前关键操作状态160存储到系统存储器104中。当CPU 102或CPU 122可将关键操作状态的一部分存储到CPU 102或CPU 122中的缓冲器中时,缓冲器中的内容被写入到系统存储器104(即缓冲器被清空),以保证当前关键操作状态160是精确的。
在步骤425,系统管理单元200通过关闭电压调节器150来配置CPU102或CPU 122运行在低功率模式。在低功率操作模式,系统管理单元200截取系统中断来进行处理,而不是将系统中断转给CPU 102或CPU 122。在步骤430,系统管理单元200确定是否收到被截取的系统中断,如果否,系统管理单元200则等待以截取系统中断。当系统中断被截取后,系统管理单元200前进到步骤435并确定需要处理该中断的一部分关键操作状态160是否不存在于关键操作状态160中,如果不存在,在步骤440中系统管理单元220将至少一部分关键操作状态160复制到关键操作状态副本260。在本发明的优选实施例中,将CPU 102或CPU 122配置为将关键操作状态160复制到系统管理单元200的本地存储器205以及系统存储器104中。在本发明其他的实施例中,关键操作状态160的一部分按需要通过系统管理单元200从系统存储器104中被复制。在本发明其他的实施例中,通过系统管理单元200复制整个关键操作状态160。要注意,当系统管理单元200只按需要复制部分关键操作状态160以处理每个中断时,可以重复步骤435和440。
如前所述,关键操作状态160包括系统管理单元200需要用以处理系统中断的数据。关键操作状态160可以包括一个或多个中断服务例行程序、需要用以服务于中断和更新光标位置的部分操作系统、最少的装置驱动程序和当前显示表面。
图4B是根据本发明一个或多个方面的执行图3中步骤320的方法步骤的另一流程图。步骤415和420按照如前所述的方式执行。在步骤422中,系统管理单元200复制关键操作状态160以将关键操作状态副本260加载到本地存储器205中。图4B所示的方法主动地将关键操作状态160加载到本地存储器205中以产生关键操作状态副本260,而不是在截取系统中断后复制所有的或部分的关键操作状态160。步骤425和430按照如前所述的方式执行。
图4C是根据本发明一个或多个方面的执行图3中步骤320的方法步骤的又一流程图。步骤415、420、422和425按照如前所述的方式执行。在步骤428中,系统管理单元200通过关闭电压调节器155来配置系统存储器104运行在低功率模式。移除对系统存储器104的电源供应进一步地减低了计算机系统100的功耗。当计算机系统100从低功率操作模式转换到高功率操作模式时,系统管理单元200可以启动电压调节器155以恢复对系统存储器104的供电。步骤430按照如前所述的方式执行。
图5是根据本发明一个或多个方面的执行图3中步骤355从低功率操作状态转换到高功率操作状态的方法步骤的流程图。在步骤555,系统管理单元200为其本身启动中断表明计算机系统100不再处于低活动状态。在步骤560系统管理单元200存储当前的关键操作状态副本260到系统存储器104以更新关键操作状态160。在步骤565,系统管理单元200设置CPU 102或CPU 122运行在高功率模式。在步骤570,CPU 102或CPU 122从系统存储器104中读取关键操作状态160并随同更新的关键操作状态恢复处理,该更新的关键操作状态在处理截取的中断时被系统管理单元200修改。
图6是根据本发明一个或多个方面的执行图3中步骤300以启动图1A和1B中计算机系统100的方法步骤的流程图。在步骤600,系统管理单元200被上电。在步骤605,系统管理单元200为计算机系统100执行上电自检(POST)功能。在惯常系统中,由高性能CPU来执行POST。使用系统管理单元200来执行POST降低了功耗。在步骤610中,CPU 102或CPU122被上电,在步骤620中,启动过程完成。在本发明的一些实施例中,步骤610被延迟直到应用程序被加载,以在启动过程中降低功耗。
在本发明的一些实施例中,基于不同计算平台性能和/或功率的限制,操作系统适应性地将处理任务交给不同的处理单元来处理,例如CPU 102或CPU 122、GPU 122、系统管理单元200和低功率GPU 210。当系统活动很低时,操作系统能启动转换到低功率操作状态,该转换通过首先转移关键进程到系统管理单元200并在所有关键进程从CPU 102或CPU 122转移完后使CPU 102或CPU 122断电。
在具有不同功耗特点的多个操作模式间适应性地转换计算机系统100可以延长计算机系统100依靠电池供电运行的时间。系统管理单元200或操作系统可以确定何时计算机系统100应该在不同的功率模式间转换。在低功率模式系统管理单元200截取并处理本应由CPU 102或CPU 122处理的中断并更新关键操作状态的副本。当活动水平改变时,CPU 102或CPU122使用被系统管理单元200修改的关键操作状态来恢复处理中断。通过启动或关闭CPU 102或CPU 122、系统管理单元200、GPU 112和系统存储器104的电源供电,能实现不同的功耗水平。
本发明已参考特定实施例描述如上。但是,本领域技术人员可以理解的是,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改对仍然没有脱离本发明所附的权利要求界定的本发明的精神和范围。本发明的一个实施例可被实施为软件产品以和电脑系统使用。软件产品的软件定义了实施例的功能(包括本文描述的方法),并可被包括在不同的计算机可读存储媒介上。计算机可读存储媒介例如可包括但不限于:(i)其上信息被永久存储的不可重写存储媒介(例如,计算机中诸如CD-ROM驱动可读的CD-ROM盘、闪存、ROM芯片或其他固态非易失性半导体存取器等只读存储器装置);(ii)存储可改变信息的可读存储媒介(例如,软盘驱动程序或硬盘驱动程序或其他任何固态随机存取半导体存储器等软盘)。相应地,前面的描述和附图应被当做示意性的而不是限制性的。

Claims (10)

1、一种适应性地在具有不同功耗的多个操作模式间转换计算系统的方法,该方法包括:
确定所述计算系统处于低活动状态;
在所述计算系统中向中央处理单元发出系统管理中断;
将所述中央处理单元的关键操作状态存储到系统存储器;
设置所述中央处理单元处于低功率操作模式;和
截取本应由中央处理单元处理的中断以用于由系统管理单元进行处理。
2、按照权利要求1所述的方法,进一步包括以下步骤:将所述中央处理单元的所述关键操作状态从所述系统存储器加载到所述系统管理单元,以产生所述关键操作状态的副本,所述关键操作状态的副本由于通过所述系统管理单元处理中断而被修改。
3、按照权利要求2所述的方法,进一步包括以下步骤:
确定所述计算系统不处于低活动状态;和
通过所述系统管理单元产生中断以使所述系统管理单元启动从低功率操作模式到高功率操作模式的转换。
4、按照权利要求3所述的方法,进一步包括以下步骤:将所述关键处理状态的副本从所述系统管理单元存储到所述系统存储器,以更新所述关键操作状态。
5、按照权利要求4所述的方法,进一步包括以下步骤:
由所述中央处理单元从所述系统存储器中读取所述关键操作状态;和
配置所述中央处理单元运行在高功率操作模式。
6、按照权利要求1所述的方法,其中所述中央处理单元的所述关键操作状态包括显示表面、中断服务例行程序和一部分操作系统其中至少一种。
7、按照权利要求1所述的方法,进一步包括以下步骤:
确定所述系统管理单元需要用来处理所截取中断的所述中央处理单元的一部分所述关键操作状态没有被存储在所述系统管理单元中;及
从所述系统存储器中将所述中央处理单元的该部分关键操作状态加载至所述系统管理单元。
8、按照权利要求1所述的方法,其中所述本应由CPU处理的中断包括来自于输入装置、周期性系统更新和周期性通用串行总线循环其中的至少一个中断。
9、按照权利要求1所述的方法,进一步包括配置所述系统存储器处于低功率操作模式的步骤。
10、按照权利要求1所述的方法,在确定所述计算系统处于低活动状态的步骤之前,进一步包括以下步骤:
给所述系统管理单元上电;和
在给所述中央处理单元上电之前执行上电和自检程序。
CN2009101574322A 2008-07-29 2009-07-29 基于平台的闲置时间处理 Active CN101639726B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/182,074 2008-07-29
US12/182,074 US7779191B2 (en) 2008-07-29 2008-07-29 Platform-based idle-time processing

Publications (2)

Publication Number Publication Date
CN101639726A true CN101639726A (zh) 2010-02-03
CN101639726B CN101639726B (zh) 2012-02-01

Family

ID=41609552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101574322A Active CN101639726B (zh) 2008-07-29 2009-07-29 基于平台的闲置时间处理

Country Status (5)

Country Link
US (1) US7779191B2 (zh)
JP (1) JP5093620B2 (zh)
KR (1) KR101078485B1 (zh)
CN (1) CN101639726B (zh)
TW (1) TWI405076B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103914347A (zh) * 2012-12-28 2014-07-09 联发科技股份有限公司 处理系统及其操作方法
CN103988190A (zh) * 2011-12-16 2014-08-13 英特尔公司 用于通过外部显示-数据i/o端口来扩展图形处理的方法、设备及系统
CN104102321A (zh) * 2013-04-07 2014-10-15 索尼公司 降低cpu能耗的方法
CN104102322A (zh) * 2013-04-07 2014-10-15 索尼公司 延长cpu睡眠时间的方法及装置
CN104169879A (zh) * 2012-04-24 2014-11-26 英特尔公司 用于有效功率管理的动态中断重新配置
CN104813254A (zh) * 2012-12-28 2015-07-29 英特尔公司 用于管理处理器的能量使用的装置和方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7305700B2 (en) 2002-01-08 2007-12-04 Seven Networks, Inc. Secure transport for mobile communication network
US8943347B2 (en) * 2009-09-09 2015-01-27 Advanced Micro Devices, Inc. Controlling the power state of an idle processing device
US8362645B2 (en) * 2010-03-29 2013-01-29 Intel Corporation Method to reduce system idle power through system VR output adjustments during S0ix states
CN102213971B (zh) * 2010-04-09 2015-09-09 赛恩倍吉科技顾问(深圳)有限公司 时序控制电路及具有该时序控制电路的前端总线电源
WO2012024030A2 (en) 2010-07-26 2012-02-23 Seven Networks, Inc. Context aware traffic management for resource conservation in a wireless network
WO2012018556A2 (en) 2010-07-26 2012-02-09 Ari Backholm Mobile application traffic optimization
US8806232B2 (en) 2010-09-30 2014-08-12 Apple Inc. Systems and method for hardware dynamic cache power management via bridge and power manager
US10817043B2 (en) * 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
US8707073B2 (en) 2011-08-31 2014-04-22 International Business Machines Corporation Energy-efficient polling loop
US8810584B2 (en) 2011-09-13 2014-08-19 Nvidia Corporation Smart power management in graphics processing unit (GPU) based cluster computing during predictably occurring idle time
US9329658B2 (en) * 2012-12-28 2016-05-03 Intel Corporation Block-level sleep logic
US10540292B2 (en) * 2016-06-08 2020-01-21 Google Llc TLB shootdowns for low overhead
EP3542358B1 (en) * 2016-11-16 2024-06-26 Magic Leap, Inc. Mixed reality system with reduced power rendering
US10963036B2 (en) 2018-04-16 2021-03-30 Nxp Usa, Inc. Idle loop detection and control for processors
CN111077976B (zh) * 2018-10-18 2021-07-20 珠海全志科技股份有限公司 多核心处理器的空闲状态低功耗模式实现方法和处理器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537656A (en) * 1994-06-17 1996-07-16 Intel Corporation Method and apparatus for a microprocessor to enter and exit a reduced power consumption state
US6105142A (en) * 1997-02-11 2000-08-15 Vlsi Technology, Inc. Intelligent power management interface for computer system hardware
TW509843B (en) * 1998-07-24 2002-11-11 Mitac Technology Corp Control method and system for dynamically adjusting processor
US6711691B1 (en) * 1999-05-13 2004-03-23 Apple Computer, Inc. Power management for computer systems
US6772241B1 (en) * 2000-09-29 2004-08-03 Intel Corporation Selective interrupt delivery to multiple processors having independent operating systems
US6986066B2 (en) * 2001-01-05 2006-01-10 International Business Machines Corporation Computer system having low energy consumption
TW541453B (en) * 2001-12-27 2003-07-11 Asustek Comp Inc Power saving device for computer and method thereof
US7191349B2 (en) * 2002-12-26 2007-03-13 Intel Corporation Mechanism for processor power state aware distribution of lowest priority interrupt
US7240228B2 (en) * 2003-05-05 2007-07-03 Microsoft Corporation Method and system for standby auxiliary processing of information for a computing device
US7363411B2 (en) * 2003-10-06 2008-04-22 Intel Corporation Efficient system management synchronization and memory allocation
TWI258083B (en) * 2003-11-20 2006-07-11 Via Tech Inc Interrupt signal control system and control method
US7730335B2 (en) * 2004-06-10 2010-06-01 Marvell World Trade Ltd. Low power computer with main and auxiliary processors
US7664970B2 (en) * 2005-12-30 2010-02-16 Intel Corporation Method and apparatus for a zero voltage processor sleep state
JP2006221381A (ja) * 2005-02-09 2006-08-24 Sharp Corp プロセッサシステム、該プロセッサシステムを備えた画像形成装置
WO2007026405A1 (ja) * 2005-08-30 2007-03-08 Fujitsu Limited 稼動時間を測定する情報処理装置
US7496770B2 (en) * 2005-09-30 2009-02-24 Broadcom Corporation Power-efficient technique for invoking a co-processor
US20080082710A1 (en) * 2006-09-29 2008-04-03 Dell Products L.P. System and method for managing system management interrupts in a multiprocessor computer system
GB2455744B (en) * 2007-12-19 2012-03-14 Advanced Risc Mach Ltd Hardware driven processor state storage prior to entering a low power mode
US7962771B2 (en) * 2007-12-31 2011-06-14 Intel Corporation Method, system, and apparatus for rerouting interrupts in a multi-core processor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103988190A (zh) * 2011-12-16 2014-08-13 英特尔公司 用于通过外部显示-数据i/o端口来扩展图形处理的方法、设备及系统
CN104169879A (zh) * 2012-04-24 2014-11-26 英特尔公司 用于有效功率管理的动态中断重新配置
CN104169879B (zh) * 2012-04-24 2019-01-04 英特尔公司 用于动态中断重新配置的方法和计算机系统
US10990407B2 (en) 2012-04-24 2021-04-27 Intel Corporation Dynamic interrupt reconfiguration for effective power management
CN103914347A (zh) * 2012-12-28 2014-07-09 联发科技股份有限公司 处理系统及其操作方法
CN104813254A (zh) * 2012-12-28 2015-07-29 英特尔公司 用于管理处理器的能量使用的装置和方法
CN104813254B (zh) * 2012-12-28 2018-09-21 英特尔公司 用于管理处理器的能量使用的装置和方法
CN104102321A (zh) * 2013-04-07 2014-10-15 索尼公司 降低cpu能耗的方法
CN104102322A (zh) * 2013-04-07 2014-10-15 索尼公司 延长cpu睡眠时间的方法及装置
CN104102321B (zh) * 2013-04-07 2018-06-26 索尼公司 降低cpu能耗的方法
CN104102322B (zh) * 2013-04-07 2018-08-03 索尼公司 延长cpu睡眠时间的方法及装置

Also Published As

Publication number Publication date
KR101078485B1 (ko) 2011-10-31
TWI405076B (zh) 2013-08-11
KR20100012846A (ko) 2010-02-08
TW201011526A (en) 2010-03-16
CN101639726B (zh) 2012-02-01
US7779191B2 (en) 2010-08-17
JP5093620B2 (ja) 2012-12-12
JP2010061644A (ja) 2010-03-18
US20100031071A1 (en) 2010-02-04

Similar Documents

Publication Publication Date Title
CN101639726B (zh) 基于平台的闲置时间处理
US7117377B2 (en) Computer apparatus, power supply control method and program for reducing the standby power requirement in a computer supporting a wake-up function
KR100352045B1 (ko) 컴퓨터시스템에서전력소모를감소시키기위한방법및장치
KR100396460B1 (ko) 하이버네이션 기능 지원 정보 처리 시스템, 그 제어 방법 및 기록 매체
CN100489785C (zh) 用于动态激活处理器的方法和系统
US8327173B2 (en) Integrated circuit device core power down independent of peripheral device operation
CN109739563B (zh) 终端的控制方法、装置、系统及存储介质
KR101519082B1 (ko) 슬리프 프로세서
JP3301064B2 (ja) 低電力モード・コンピュータ
KR100368079B1 (ko) 컴퓨터 및 컴퓨터의 전원 제어 방법
JP3974510B2 (ja) コンピュータ装置、電力管理方法、およびプログラム
CN102053857A (zh) 虚拟机器的管理装置及其相关切换方法
CN101373433A (zh) 更新bios的方法以及使用该方法的电脑与系统
TW200422819A (en) Method and apparatus for controlling a data processing system during debug
WO2014199678A1 (ja) コンフィグレーション制御システム及びコンフィグレーション制御方法
CN101943941A (zh) 信息处理装置及其功率控制方法以及计算机可执行程序
CN107122316B (zh) 一种soc备电方法以及soc
CN1344982A (zh) 中止和恢复计算机系统操作的方法与设备
JP2002099502A (ja) コンピュータシステムおよびデータ転送制御方法
CN102810007B (zh) 一种计算机状态转换方法、装置及计算机
CN102301307B (zh) 用于控制最优时钟和电压切换的分布式表格驱动电源模式计算
CN102141920B (zh) 一种动态配置C-State方法和通信设备
US11579876B2 (en) Reducing save restore latency for power control based on write signals
US20230004400A1 (en) System and method for providing system level sleep state power savings
US20220207813A1 (en) Graphics processing units with power management and latency reduction

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant