CN104813254A - 用于管理处理器的能量使用的装置和方法 - Google Patents

用于管理处理器的能量使用的装置和方法 Download PDF

Info

Publication number
CN104813254A
CN104813254A CN201380062235.7A CN201380062235A CN104813254A CN 104813254 A CN104813254 A CN 104813254A CN 201380062235 A CN201380062235 A CN 201380062235A CN 104813254 A CN104813254 A CN 104813254A
Authority
CN
China
Prior art keywords
voltage
processor
energy
during
voltage regulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380062235.7A
Other languages
English (en)
Other versions
CN104813254B (zh
Inventor
S·M·康拉德
S·H·冈瑟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104813254A publication Critical patent/CN104813254A/zh
Application granted granted Critical
Publication of CN104813254B publication Critical patent/CN104813254B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

在一种实施例中，一种处理器包括至少一个处理器核和功率控制逻辑，该功率控制逻辑具有能量使用逻辑，该能量使用逻辑预测根据第一电压调节器控制模式和第二电压调节器控制模式在低功率时期期间处理器和耦合到处理器的电压调节器的能量使用，并且至少部分地基于所预测的能量使用来控制电压调节器。描述并要求保护其他实施例。

Description

用于管理处理器的能量使用的装置和方法
背景
半导体处理和逻辑设计方面的进步已经允许集成电路器件上可存在的逻辑量的增加。结果，计算机系统配置已经从系统中的单个或多个集成电路发展成个体集成电路上的多个硬件线程、多个核、多个设备和/或完整的系统。另外，随着集成电路的密度的增长，计算系统(从嵌入式系统到服务器)的功率需求也逐步上升。此外，软件低效及其硬件要求也已经引起计算设备能量使用的增加。事实上，一些研究指出，计算设备消耗一国家，例如美国，的全部电力供应的相当大的百分比。结果，存在对与集成电路相关联的能效和节能的迫切需要。这些需要将随着服务器、台式计算机、笔记本、超极本TM、平板、移动电话、处理器、嵌入式系统等等变得甚至更加流行(包含在从典型计算机、汽车和电视机到生物科技中)而增加。
为了在低活跃时期期间节能，可以使得处理器置于空闲功率状态，例如根据高级配置和功率接口(ACPI)标准(例如于2011年11月公布的修订版5.0)的比在处理器处于活跃状态时消耗较少功率的状态C1到CN中的一种。
附图简述
图1是根据本发明的一种实施例的系统的框图。
图2是根据本发明的一种实施例的电压衰减图。
图3是根据本发明的一种实施例的电压-时间图。
图4是根据本发明的一种实施例的流程图。
图5是根据本发明的一种实施例的处理器的框图。
图6是根据本发明的另一实施例的多域处理器的框图。
图7是根据本发明的一种实施例的系统的框图。
图8是根据本发明的一种实施例出现在计算机系统中的组件的框图。
详细描述
在各种实施例中，可以把处理器从活跃状态，例如C0，置于空闲功率状态，例如诸如C1-CN状态中的一个之类的低功率状态。把处理器置于空闲功率状态通常包括减少包括处理器和去耦电容的系统的电压。可以由控制通常外置于处理器的电压调节器(VR)的电压调节器控制器来主动管理电压减少。电压减少也可以通过被动减少电压来完成，例如，通过释放处理器和电容器中所存储的电荷。在一些情形中，处理器电压被动减少到稳态空闲电压，例如，在电压减少时期期间关闭电压调节器(或减少操作电压)和/或减少其他处理器电路的工作能力可以得到能量成本的减少。
然而，当要把处理器恢复到活跃状态时，需要激活电压调节器和/或处理器电路。例如，VR可以具有关联的VR重新激活的能量成本。在一些环境中，VR重新激活/电路恢复的能量成本超过了通过在电压减少期间关闭VR(或减少操作电压)(或减少电路操作容量)节省的能量成本。在各种实施例中，在处理器内的能量成本预测逻辑可以预测与第一功率更改计划相关联的第一能量成本，第一功率更改计划包括被动电压减少、在空闲功率状态(例如低功率状态C3)期间维持处理器电压、和电压恢复(它可以包括从减少操作电压到完全操作电压和/或处理器电路重新激活到完全操作的VR激活或恢复)。能量成本预测逻辑可以把第一预测能量成本同与第二功率更改计划相关联的第二预测能量成本进行比较，第二功率更改计划包括活跃电压减少、在空闲功率状态期间维持处理器电压、和电压恢复(无需能量成本，例如，以便重新激活VR或处理器电路)。至少部分地基于这种比较，能量成本预测逻辑可以选择具有较小关联能量成本的功率更改计划。可以根据所选择的功率更改计划执行处理器功率水平的更改，例如，电压减少到空闲电压、在空闲时期期间维持空闲电压、和电压恢复。
尽管本发明的范围不限于此，但可以经由固件、硬件、软件及其组合例如经由可以外置于或内置于处理器的电压控制逻辑来实现在此描述的深度低功率状态重新进入控制。
现在参考图1，所示出的是根据本发明的实施例的系统的一部分的框图。如图1中所示出的，系统100可以包括各种组件，包括处理器110，如所示出的，处理器110是多核处理器。处理器110可以经由外部电压调节器160耦合到电源150，外部电压调节器160可以执行第一电压转换以便向处理器110提供主要经调节电压。
如图可见，处理器110可以是包括多个核120a-120n的单管芯处理器。另外，每一核可以与各个电压调节器125a-125n相关联。因此，可以提供集成电压调节器(IVR)实现以便允许电压的细粒度控制，且因而允许每一个核的功率和性能的细粒度控制。
仍然参见图1，附加的组件可以出现在处理器内，这些组件包括输入/输出接口132、另一接口134和集成存储器控制器(IMC)136。如图可见，这些组件中的每一种都可以由另一集成电压调节器125x供电。在一种实施例中，接口132可以按照快速通道互连(QPI)协议，该协议提供高速缓存相干协议中的点对点(PtP)链路，其包括多个层，包括物理层、链接层和协议层。接口134又可以按照高速外围组件互连(PCIeTM)规范，例如，PCI ExpressTM规范基本规范2.0版(2007年1月17日公布)。
还示出的是功率控制单元(PCU)138，它可以包括执行关于处理器110的功率管理操作的硬件、软件和/或固件。在各种实施例中，PCU 138可以包括用于根据本发明的一种实施例执行关于封装低功率状态进入和重新进入的操作的逻辑。此外，PCU 138可以经由专用接口耦合到包括电压调节器控制器162的外部电压调节器160。以这种方式，PCU 138可以指示电压调节器160(例如，经由电压调节器控制器162)向处理器110提供所请求的经调节电压。在一种实施例中，VR控制器162可以是微控制器，例如基于8051的控制器或被配置为执行可编程指令的其他此类控制器。
尽管为便于阐释未示出，但应理解，附加的组件可以出现在处理器110内，例如非核逻辑和其他组件，例如内部存储器，例如一级或多级的高速缓存存储器分层等等。此外，尽管在图1的实现中借助于集成电压调节器示出，但各实施例不限于此。并且，还应理解，尽管图1中所示出的实施例是针对还包括集成图形引擎的多核处理器，但其他实现可以结合不包括图形引擎(或仅包括单个这样的图形引擎)且不包括集成VR的单核处理器和/或多核处理器使用。
尽管参照例如计算平台或处理器的特定集成电路中的节能和能效来描述了下面的实施例，但其他实施例适用于其他类型的集成电路和逻辑器件。在此描述的实施例的相似的技术和教导可应用于也可受益于更好的能效和节能的其他类型的电路或半导体器件。例如，所公开的实施例不限于任何具体类型的计算机系统，并也可用于其他设备，例如手持式设备、芯片上系统(SoC)以及嵌入式应用。手持式设备的一些例子包括蜂窝电话、互联网协议设备、数码相机、个人数字助理(PDA)和手持式PC。嵌入式应用一般包括微控制器、数字信号处理器(DSP)、网络计算机(NetPC)、机顶盒、网络集线器、广域网(WAN)交换机或能执行下面教示的功能和操作的任何其他系统。此外，在此描述的装置、方法和系统不限于物理计算设备，而是也涉及用于节能和能效的软件优化。如将在以下描述中变得显而易见的，本文描述的方法、装置和系统的实施例(无论是关于硬件、固件、软件还是它们的组合)对于“绿色技术”未来是至关重要的，例如对于包含美国经济大部分的产品的节能和能量效率是至关重要的。
注意，与在此描述的一个或多个电压调节器相关联的功率控制可以独立于基于操作系统(OS)的机制，例如ACPI标准，并且是对基于操作系统(OS)的机制的补充。至于功率状态，ACPI指定不同的功率使用状态，通常被称为C状态，即C0、C1到Cn状态。当核活跃时，它运行在C0状态，并且当核空闲时，可以将其置于核低功率状态，也被称为核非零C状态(例如，C1-C6状态)。
当多核处理器的所有核都处于核低功率状态时，处理器可以被置于封装低功率状态，例如封装C6低功率状态，它是深度低功率状态，其中关闭了包括锁相环(PLL)的某些时钟产生电路(例如，非核部分中的PLL)，减少了非核电压轨的内部电压，且把核高速缓存和核状态清除到共享高速缓冲存储器，例如末级高速缓存。
在PCU 138内的能量使用逻辑130可以预测与多个功率更改计划中的每一个相关联的能量成本。例如，功率更改计划可以包括与以下相关联的信息：处理器电压从活跃功率状态减少到空闲功率状态(例如，C3或C6)，在处理器空闲时间时期内把处理器维持在空闲功率状态，以及把处理器恢复到活跃状态，并且，可以根据指定目标电压和每一目标电压的关联时间时期的不同的电压更改计划完成每一功率更改计划。在一些实施例中，把每一功率更改计划存储在功率更改计划表中，且每一功率更改计划可以与相应的处理器应用相关联。
对功率更改计划的电压减少阶段的能量成本的预测可以基于从VR控制器162接收到的或者存储在另一位置的数据，例如先前电压减少的电压-时间关系，例如，从先前功率更改中的活跃电压V活跃开始处理器电压到达空闲电压V空闲的时长。例如，可以存储和记录(与程序应用相关联的)多次近来功率更改的数据，包括电压减少到处理器空闲状态，把处理器维持在处理器空闲功率达空闲时间时期，以及把处理器恢复到活跃处理器状态。使用逻辑130可以选择具有比其他功率更改计划更小的关联能量成本的功率更改计划，且可以根据所选择的功率更改计划指示电压调节器控制器162实施功率更改(例如，电压从活跃电压减少到空闲电压，维持在空闲电压持续指定的空闲时间时期，以及把处理器恢复到活跃电压)。可以比较完成功率更改的各种功率更改计划。举例来说，一种功率更改可以包括由外部VR 160贯穿电压更改时间时期进行的主动电压调节，例如，从通过活跃处理器电压恢复处理器电压减少开始。另一功率更改计划可以包括在电压更改时期的一部分期间电压的被动减少。其他功率更改计划可以包括在电压更改的各部分期间节省能量的其他方法，例如，在电压更改时期的各部分期间关闭各种处理器电路(例如，时钟电路)。
能量使用逻辑130可以计算与多种功率更改计划中的每一个相关联的预测能量成本。例如，能量使用逻辑130可以计算与第一功率更改计划相关联的第一能量成本，其包括由被动电压减少到空闲电压——例如在准许处理器电压衰减直到它达到所选择的低功率状态(例如，C3或C6)的预期空闲电压的同时关闭外部VR160——引起的第一能量成本的第一部分。第一能量成本的第二部分可以包括在空闲功率状态期间(也即“空闲阶段”)耗费的能量，例如，处理器110在低电压(空闲)状态耗费的能量，且也可以包括在已经关闭之后恢复外部VR 160的“唤醒”能量成本(例如，VR 160在空闲阶段期间调节处理器电压)。第一能量成本的第三部分可以包括把处理器恢复到活跃状态所耗费的能量，包括在恢复期间提供给处理器110的能量和外部VR 160耗费的能量。
进一步，能量使用逻辑130可以计算与包括由外部VR 160主动控制处理器电压的第二功率更改计划相关联的第二能量成本。第二能量成本的第一部分可以包括例如由外部VR 160主动减少处理器电压所耗费的能量。第二能量成本的第二部分可以包括在空闲功率状态期间耗费的能量且可以包括外部VR 160提供空闲功率状态电压所耗费的能量。第二能量成本的第三部分可以包括在把处理器恢复到活跃状态期间所耗费的能量且可以包括在把处理器恢复到活跃状态期间外部VR 160所耗费的能量。能量使用逻辑可以把第二能量成本的第一、第二和第三部分加起来以便得到第二能量成本。
能量使用逻辑130可以执行第一能量成本与第二能量成本的比较且可以选择具有较小的能量成本的功率管理计划。VR控制器162可以根据所选择的功率更改计划执行功率更改。
在一种示例中，处理器变得空闲，例如，进入C6状态，其中处理器电压要变为0伏特。能量使用逻辑可以从相似编程环境中的处理器使用历史(例如，被存储在存储(例如，DRAM)中且在能量使用逻辑请求时可检索)和当前编程环境判断，处理器具有在把处理器恢复到活跃状态(例如C0)之前把处理器电压减少到0伏特的高度可能性。能量使用逻辑130可以计算第一更改计划能量使用，该第一更改计划能量使用与处理器被动电压衰减到0伏特、被动维持在0伏特以及处理器随后的重新激活相关联。因为目标电压是0伏特，所以在电压衰减期间不需要主动地调节处理器电压(如果目标电压是非0值，则可能需要)，且因此在衰减阶段和空闲阶段期间VR 160关闭将得到节省能量。可以存在与VR 160的重新激活相关联的重新激活能量成本。能量使用逻辑130可以根据与被动衰减阶段、空闲阶段和恢复阶段中的每一个相关联的能量使用的总和确定第一更改计划能量使用。
能量使用逻辑可以确定第二能量使用，其中，贯穿电压减少阶段、空闲阶段和恢复阶段始终，电压调节器都保持活跃。通过贯穿电压减少到恢复时期始终把VR维持在活跃状态，不存在与VR 160的重新激活相关联的成本。然而，将存在与贯穿功率更改把VR维持在活跃状态相关联的能量成本。(在其他实施例中，在电压减少到恢复时期的一些部分期间，可以以一个或多个减少的电平操作VR，具有关联的能量成本)。
能量使用逻辑130可以把第一能量使用与第二能量使用进行比较，且可以基于关联能量使用的比较选择第一和第二功率更改计划中的一种，例如具有较小的能量使用的功率更改计划。然后，能量使用逻辑130可以指示VR控制器162执行所选择的功率更改计划。
能量使用逻辑130基于可用信息，例如初始衰减数据、处理器历史和滞后数据，确定功率更改计划的选择。在一种实施例中，处理器可以在电压衰减阶段期间接收唤醒事件的指示且可以中止衰减以使得处理器电压渐增(ramp up)到活跃电压，这可以影响系统100的实际能量使用。
现在参见图2，所示出的是根据本发明的一种实施例的电压衰减图200。该图叙述处理器的被动电压衰减，例如，电压调节器停用，或消耗能量的处理器电路被关闭，或消耗能量的另一电路被关闭。处理器的能量使用逻辑，例如能量使用逻辑130，可以接收初始电压衰减数据，例如在时刻T1测量的V1以及在时刻T2测量的V2，并且，能量使用逻辑可以基于初始电压衰减数据预测动电压衰减时间时期(T＝0→T空闲)。
基于电压衰减时间时期和预期处理器处于空闲功率状态的所预测的时长，能量使用逻辑可以预测包括被动电压衰减的第一功率更改计划的第一能量使用，可以将其与第二功率更改计划的处理器的第二能量使用的预测值进行比较，第二功率更改计划包括例如由耦合到处理器的电压调节器进行主动控制电压衰减阶段和空闲阶段、或处理器电路的主动使用、或消耗能量的另一电路的活跃使用。能量使用逻辑可以基于能量使用比较来确定调用哪种功率更改计划。
现在参见图3，所示出的是根据本发明的一种实施例处理器电压-时间的图300。图300的第一部分302表示从处理器活跃状态，例如具有初始处理器电压V0的C0，到处理器空闲功率状态，例如具有处理器电压V空闲的C3或C6，的处理器的功率更改的电压衰减阶段。在空闲阶段304期间，处理器电压保持在V空闲。在恢复阶段306期间，把处理器电压从V空闲恢复到初始电压V0。
基于例如从电压调节器控制器接收到的初始电压-时间数据，在处理器内的能量使用逻辑可以预测处理器达到空闲处理器电压V空闲的时间T空闲，且能量使用逻辑可以基于例如处理器历史预测处理器处于空闲功率状态的时间时期(ΔT＝T恢复-T空闲)。能量使用逻辑可以为衰减阶段、空闲阶段和恢复阶段确定与第一功率更改计划相关联的第一能量成本，这些阶段具有被动电压衰减，例如在电压衰减期间电压调节器关闭，基于T空闲、ΔT、重新激活电压调节器的能量以及其他信息确定第一能量成本。能量使用逻辑也可以确定与第二功率更改计划相关联的第二能量成本，其中贯穿衰减阶段、空闲阶段和恢复阶段始终，电压调节器主动地调节处理器电压。能量使用逻辑可以基于相应的能量使用的比较选择第一更改计划和第二更改计划中的一个。
现在参见图4，所示出的是根据本发明的一种实施例基于能量考虑为处理器选择功率更改计划的方法400。在框402，接收到处理器要进入空闲功率状态(例如，消耗比处理器的活跃状态少的功率的功率状态)的指示，例如，在功率控制单元从操作系统或其他软件实体接收到该指示。功率控制单元可以实现对引起适当的低功率进入活跃和指令进入到电压调节器(VR)的控制，以便减少处理器电压。继续进行到框404，在处理器的能量使用逻辑处从存储接收到被动电压衰减数据，且该数据基于一个或多个先前的执行功率更改计划。进行到框406，能量使用逻辑基于先前存储的电压衰减数据预测达到处理器空闲功率状态的被动电压衰减时间。移动到框408，能量使用逻辑基于与当前程序应用相关联的处理器历史预测处理器空闲时间持续时间。进行到框410，能量使用逻辑基于例如处理器和电压调节器的电气特性以及先前所记录的历史数据预测电压恢复时间时期。继续进行到412，能量使用逻辑确定与第一功率更改计划(例如，被动衰减阶段，以及可能的未调节的空闲阶段)关联的能量成本。进行到414，能量使用逻辑判断与第二更改计划(例如，电压调节器控制器主动地管理电压减少，空闲功率状态下对电压的主动控制)关联的能量成本。移动到判决框416，能量使用逻辑把与被动更改计划相关联的被动计划能量成本同与主动更改计划相关联的主动计划能量成本进行比较。如果被动计划能量成本大于主动计划能量成本，那么，进行到框418，能量使用逻辑选择主动功率更改计划。如果主动计划能量成本大于被动计划能量成本，则继续进行到420，能量使用逻辑选择被动功率更改计划。该方法在422结束。其他示例可以包括考虑其他功率更改计划，例如在达到预期处理器空闲状态时额外的电压减少步骤，考虑在电压减少期间中断，例如对处理器的“唤醒”调用(例如，唤醒指令)等等。一旦选择了具有较小的能量使用的功率更改计划，能量使用逻辑就可以实现电压更改根据所选择的功率更改计划。
可以在用于各种市场的处理器中实现各实施例，这些处理器包括服务器处理器、桌面处理器、移动处理器等等。现在参见图5，所示出的是根据本发明的一种实施例的处理器的框图。如图5中所示出，处理器500可以是包括多个核510a-510n的多核处理器。在一种实施例中，每一个这样的核可以属于独立的功率域且可以被配置为基于工作量进入和退出活跃状态和/或低功率状态。各种核可以经由互连515耦合到包括各种组件的系统代理或非核520。如图可见，非核520可以包括共享高速缓存530，共享高速缓存530可以是末级高速缓存。另外，非核520可以包括集成存储器控制器(IMC)540，各种接口550a550n和功率控制单元555。在各种实施例中，功率控制单元555可以包括根据本发明的一种实施例的能量使用逻辑559，以便至少部分地基于能量使用考虑选择功率更改计划。
进一步参见图5，处理器500可以例如经由存储器总线与系统存储器570通信。另外，通过接口550可对诸如外围设备、大容量存储器等多种芯片外组件做出连接。
虽然在图5的实施例中示出具有该特定实现，但本发明的范围不限于此。
现在参见图6，所示出的是根据本发明的另一实施例的多域处理器的框图。如图6的实施例所示，处理器600包括多个域。具体地说，核域610可包括多个核6100-610n，图形域620可包括一个或多个图形引擎，并且可进一步存在系统代理域650。在一些实施例中，系统代理域650可以执行以不同于核域的独立频率(和/或独立于核域的电压)执行，且可以在所有时刻保持上电，以便处理功率控制事件和功率管理，以使得可以把域610和620控制为动态地进入和退出高功率和低功率状态。域610和620中的每一个可以以不同的电压和/或功率操作。注意，尽管仅示出了三个域，但应理解，本发明的范围本发明的范围不限于此，并且其他实施例中可存在附加的域。例如，可以存在均包括至少一个核的多个核域。
一般地说，除了各执行单元和附加的处理元件外，每个核610可进一步包括低级高速缓存。进而，各核可彼此耦合并耦合至由末级高速缓存(LLC)6400-640n的多个单元形成的共享高速缓存存储器。在各实施例中，LLC 640可在核和图形引擎以及多种媒体处理电路之中共享。如图所见，环形互连630因此将各个核耦合在一起，并且提供各个核、图形域620和系统代理电路系统650之间的互连。在一种实施例中，互连630可以是核域的一部分。然而，在其他实施例中环形互连可以属于其自己的域。
如图还可见，系统代理域650可以包括显示控制器652，它可以提供对关联的显示器的控制和到关联的显示器的接口。如图还可见，系统代理域650可以包括功率控制单元655，它可以包括根据本发明的一种实施例的能量使用逻辑659。
如图6中进一步所见的，处理器600可进一步包括集成存储器控制器(IMC)670，它可提供到诸如动态随机存取存储器(DRAM)之类的系统存储器的接口。可以存在多个接口6800-680n以便允许在处理器和其他电路之间的互连。例如，在一种实施例中，可提供至少一个直接媒体接口(DMI)接口以及一个或多个高速外围组件互连(PCI EXPRESSTM(PCIeTM))接口。更进一步，为了提供在诸如附加处理器或其他电路的其他代理之间的通信，也可提供根据快速通道互连(QPI)协议的一个或多个接口。尽管在图6的实施例中以这样的高级框图表示，但应理解，本发明的范围不限于此。
可以在多种不同的系统类型中实现各实施例。现在参见图7，所示出的是根据本发明的一种实施例的系统的框图。如图7中所示出，多处理器系统700是点对点互连系统，且包括经由点对点互连750耦合的第一处理器770和第二处理器780。如图7中所示出，处理器770和780中的每一个可以是多核处理器，包括第一和第二处理器核(即，处理器核774a和774b以及处理器核784a和784b)，但处理器中也可能存在更多核。如在此所描述的，各处理器中的每一个可以包括含有能量使用逻辑的功率控制单元(PCU)。
仍然参见图7，第一处理器770还包括存储器控制器中枢(MCH)772和点对点(P-P)接口776和778。类似地，第二处理器780包括存储器控制器中枢(MCH)782和P-P接口786和788。存储器MCH 772和782把各处理器耦合到各自的存储器，即存储器732和存储器734，这些存储器可以是本地附连到相应处理器的系统存储器(例如，DRAM)的各个部分。第一处理器770和第二处理器780可以分别经由P-P互连762和764耦合到芯片组790。如图7中所示出，芯片组790包括P-P接口794和798。
此外，芯片组790包括接口792以便通过P-P互连739把芯片组790与高性能图形引擎738耦合起来。芯片组790又可以经由接口796耦合到第一总线716。如图7中所示出，各种输入/输出(I/O)设备714以及总线桥718可以耦合到第一总线716，总线桥718把第一总线716耦合到第二总线720。在一种实施例中，各种设备可以耦合到第二总线720，包括例如键盘/鼠标722、通信设备726和数据存储单元728，例如可以包括代码730的盘驱动器或其他大容量存储设备。进一步，音频I/O 724可以耦合到第二总线720。各实施例可以合并到其他类型的系统中，包括诸如智能蜂窝式电话、平板计算机、上网本、超极本TM等等的移动设备。
现在参见图8，所示出的是出现在根据本发明的一种实施例的计算机系统中的组件的框图。如图中所示出8，系统800可以包括许多不同的组件。这些组件可以被实现为IC、其部分、分立电子器件或安装到电路板例如计算机系统的主板或内插卡的其他模块，或者是合并在计算机系统的机箱内的组件。还应注意，图8的框图旨在示出计算机系统的多种组件的高级视图。然而，应理解，在某些实现中可以存在附加的组件，并且，此外，在其他实现中可以发生所示出的组件的不同排列。
如图8中可见，处理器810可以是诸如超低电压处理器之类的低功率多核处理器插座，它可以充当主处理单元和用于与该系统的各种组件通信的中枢。如在此描述的，这样的处理器可以被实现为片上系统(SoC)。在一种实施例中，处理器810可以是基于架构CoreTM的处理器，例如i3、i5、i7，或者是可从加利福尼亚州圣克拉拉市的英特尔公司获得的另一种此类处理器，例如组合了一个或多个基于CoreTM的核和一个或多个基于的ATOMTM核以便从而在单个SoC中实现高功率和低功率核的处理器。然而，应理解，在其他实施例中可以改为存在其他低功率处理器，例如可从加利福尼亚州桑尼维尔市的超微器件公司(AdvancedMicro Device：AMD)商购的处理器、来自ARM控股公司的基于ARM的设计、或来自加利福尼亚州桑尼维尔市的MIPS技术公司的基于MIPS的设计、或它们的授权方或采用者，例如苹果A5或A6处理器。
处理器810可以包括中央处理单元(CPU)811，它包括多个核812a-812n。每一核可以具有相应的集成电压调节器814a-814n。CPU 811也可以包括功率控制单元(PCU)816，它包括功率控制逻辑818，以便如本发明的各实施例所述的预测各种功率更改计划的能量成本并至少基于能量考虑选择功率更改计划中的一种。
处理器810可以与系统存储器815通信，在一种实施例中可以经由多个存储器设备实现系统存储器815，以便提供指定量的系统存储器。为了提供诸如数据、应用、一个或多个操作系统等等的信息的持久存储，大容量存储820也可以耦合到处理器810。还在图8中示出的是，闪速设备822可以耦合到处理器810，例如经由串行外围接口(SPI)。这种闪速设备可以提供系统软件的非易失性存储，包括基本输入/输出软件(BIOS)以及系统的其他固件。
各种输入/输出(IO)设备可以出现在系统800内。图8的实施例中具体示出的是显示器824，显示器824可以是被配置在机壳的盖子部分内的高清LCD或LED面板。这种显示器面板也可以提供触摸屏825，例如，外部安装在显示器面板上，以使得经由用户与这种触摸屏交互，可以把用户输入提供给系统，以便允许所期望操作，例如关于显示信息、访问信息等等的操作。在一种实施例中，显示器824可以经由显示器互连耦合到处理器810，显示器互连可以被实现为高性能图形互连。触摸屏825可以经由另一互连耦合到处理器810，在一种实施例中该互连可以是I2C互连。如图8中还示出的，除了触摸屏825之外，经由触控板830也可以发生经由触摸的用户输入也可以发生，触控板830可以被配置在机壳内且也可以耦合到与触摸屏825相同的I2C互连。
出于感知计算和其他目的，各种传感器可以出现在系统内且可以以不同的方式耦合到处理器810。某些惯性和环境的传感器可以通过传感器集线器840耦合到处理器810，例如经由I2C互连。在图8中所示出的实施例中，这些传感器可以包括加速度计841、环境光传感器(ALS)842、罗盘843和陀螺仪844。在一种实施例中，其他环境传感器可以包括一个或多个热传感器846，热传感器846可以经由系统管理总线(SMBus)总线耦合到处理器810。
如图8中还可见，各种外围设备可以耦合到处理器810经由低引脚数(LPC)互连。在所示出的实施例中，各种组件可以通过嵌入式控制器835耦合。这样的组件可以包括键盘836(例如，经由PS2接口耦合)、风扇837和热传感器839。在一些实施例中，触控板830也可以经由PS2接口耦合到EC 835。另外，安全处理器例如根据2003年10月2日发布的可信计算组(TCG)TPM规范1.2版的可信平台模块(TPM)838，也可以经由这种LPC互连耦合到处理器810。
系统800可以与以各种方式外部设备通信，包括无线通信。在图8中所示出的实施例中，存在各种无线模块，每一种都可以对应于被配置为用于具体无线通信协议的无线电。用于诸如近场之类的短距离无线通信的一种方式可以经由近场通信(NFC)单元845，在一种实施例中近场通信(NFC)单元845可以经由SMBus与处理器810通信。注意，经由这种NFC单元845，相互紧靠的设备可以通信。例如，通过把两个设备放置为靠近，且允许传输诸如标识信息、支付信息之类的信息、诸如图像数据之类的数据等等，用户可以允许系统800与诸如该用户的智能手机之类的另一(例如)便携式设备通信。也可以使用NFC系统执行无线功率传输。
如图8还可见，附加的无线单元可以包括其他短距离无线引擎，包括WLAN单元850和蓝牙单元852。使用WLAN单元850，可以实现根据指定的电气和电子工程师学会(IEEE)802.11标准的Wi-FiTM通信，同时，经由蓝牙单元852，可以发送经由蓝牙协议的短距离通信。这些单元可以经由例如USB链路或通用异步收发器(UART)链路与处理器810通信。或者，经由根据PCI EXPRESSTM规范基本规范3.0版(2007年1月17日公布)的高速外围组件互连TM(PCIeTM)协议的互连，或者诸如串行数据输入/输出(SDIO)标准之类的另一种这样的协议，这些单元可以耦合到处理器810。当然，可以在一个或多个内插卡上配置的在这些外围设备之间实际物理连接可以取道于安装在主板的下一代形状因子(NGFF)连接器。
另外，例如根据蜂窝式或其他无线广域协议的无线广域通信可以经由WWAN单元856发生，WWAN单元856又可以耦合到用户身份模块(SIM)857。另外，为例允许接收和使用位置信息，GPS模块855也可以存在。注意，在图8中所示出的实施例中，WWAN单元856和诸如照相机模块854之类的集成捕捉设备可以经由指定的USB协议例如USB 2.0或3.0链路或UART或I2C协议通信。再次，这些单元的实际物理连接可以通过把NGFF内插卡安装到被配置在主板上的NGFF连接器来实施。
为了提供音频输入和输出，可以经由数字信号处理器(DSP)860实现音频处理器，数字信号处理器(DSP)860可以经由高清音频(HDA)链路耦合到处理器810。类似地，DSP 860可以与集成编码器/解码器(编解码器)和放大器862通信，放大器862又可以耦合到可以在机壳内实现的输出扬声器863。类似地，可以耦合放大器和编解码器862，以便从话筒865接收音频输入，在一种实施例中可以经由双阵列话筒实现话筒865，以便提供高品质音频输入，从而允许在系统内各种操作的声控控制。还应注意，可以从放大器/编解码器862向插口864提供音频输出。尽管在图8的实施例中示出为具有这些具体的组件，但应理解，本发明的范围不限于此。
各实施例可在许多不同类型的系统中使用。例如，在一种实施例中，通信设备可以被安排为执行在此描述的各种方法和技术。当然，本发明的范围不限于通信设备，并且相反，其他实施例可以针对用于处理指令的其他类型的装置，或者包括指令的一个或多个机器可读介质，所述指令响应于在计算设备上执行，引起该设备执行在此描述的方法和技术种的一种或多种。
各实施例可以以代码的形式实现，而且可存储在其上存储有可用于对系统编程以执行这些指令的非暂态存储介质上。存储介质可包括但不限于：包括软盘、光盘、固态驱动器(SSD)、压缩盘只读存储器(CD-ROM)、可重写压缩盘(CD-RW)以及磁光盘的任何类型的磁盘；诸如只读存储器(ROM)、诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)之类的随机存取存储器(RAM)、可擦写可编程只读存储器(EPROM)、闪存、电可擦写可编程只读存储器(EEPROM)之类的半导体器件；磁卡或光卡，或适合于存储电子指令的任何其他类型的介质。
虽然已经针对有限数量的实施例描述了本发明，但本领域技术人员将会理解从中得出的多种更改和变化。预期所附权利要求覆盖落入本发明的真实精神和范围中的所有这样的更改和变更。

Claims (20)

1.一种处理器，包括：
至少一个处理器核；以及
功率控制逻辑，其具有能量使用逻辑，所述能量使用逻辑用于预测根据第一电压调节器控制模式和第二电压调节器控制模式在低功率时期期间所述处理器和耦合到所述处理器的电压调节器的能量使用，以及用于至少部分地基于所预测的能量使用来控制所述电压调节器。
2.如权利要求1所述的处理器，其特征在于，根据所述第一电压调节器控制模式，所述功率控制逻辑控制所述电压调节器，以便：
在所述低功率时期的第一时间部分期间主动地把处理器电压从第一电压减少到第二电压；
在把所述处理器电压减少到所述第二电压之后，在所述低功率时期的第二时间部分主动地把所述处理器电压维持在所述第二电压；
响应于处理器唤醒事件，在所述低功率时期的第三时间部分期间主动地把所述处理器电压从所述第二电压调节到所述第一电压。
3.如权利要求1所述的处理器，其特征在于，根据所述第二电压调节器控制模式，所述能量使用逻辑进一步控制所述电压调节器，以便：
在所述低功率时期的第一时间部分期间停用，其中把处理器电压从所述第一电压减少到第二电压；
在所述低功率时期的第二时间部分期间调节所述处理器电压，其中把所述处理器电压维持在大致所述第二电压；以及
在所述低功率时期的第三时间部分期间调节所述处理器电压，其中把所述处理器电压从所述第二电压增加到所述第一电压。
4.如权利要求1所述的处理器，其特征在于，根据所述第二电压调节器控制模式所述能量使用逻辑进一步控制所述电压调节器，以便：
在所述低功率时期的第一时间部分期间停用，其中把处理器电压从第一电压减少到第二电压；
在所述低功率时期的第二时间部分期间停用，其中把所述处理器电压从所述第二电压减少到第三电压；以及
在所述低功率时期的第三时间部分期间主动地调节所述处理器电压，其中把所述处理器电压从所述第三电压增加到所述第一电压。
5.如权利要求1所述的处理器，其特征在于，所述能量使用逻辑基于根据所述第一和第二电压调节器控制模式的相应能量使用的比较选择所述第一电压调节器控制模式和所述第二电压调节器控制模式中的一个。
6.如权利要求1所述的处理器，其特征在于，根据所述第二电压调节器控制计划的所述相应能量使用包括：
所述电压调节器从第二电压到第一电压地重新激活能量；以及
在所述低功率时期的第二时间部分消耗的电压调节器操作能量，在所述低功率时期的第二时间部分期间，所述处理器电压被调节到大致所述第二电压，以及在所述低功率时期的第三时间部分期间从所述第二电压到所述第一电压消耗的电压调节器操作能量。
7.如权利要求1所述的处理器，其特征在于，在所述第二电压调节器控制计划中，在从第一电压到第二电压的电压减少时期期间停用所述电压调节器，且所述能量使用逻辑根据所述第二电压调节器控制计划通过以下来预测所述能量使用：
基于处理器历史数据，预测稳态时期的持续时间，其中把处理器电压维持在所述第二电压，所述稳态时期在所述电压减少时期之后发生；
在所述稳态时期期间确定电压调节器第一能量使用；
在恢复时期期间确定电压调节器第二能量使用，其中所述处理器电压从所述第二电压增加到所述第一电压；
在把所述处理器电压从所述第二电压升高到所述第一电压的同时确定处理器能量使用；
确定在停用之后用于重新激活所述电压调节器的电压调节器重新激活能量使用；以及
把所述电压调节器第一能量使用、所述电压调节器第二能量使用、所述处理器能量使用和所述电压调节器重新激活能量使用相加。
8.如权利要求1所述的处理器，其特征在于，在所述第一电压调节器控制计划中，贯穿所述低功率时期始终，所述电压控制器调节所述处理器的处理器电压，且在所述第二电压调节器控制计划中，所述低功率时期的至少一部分停用所述电压控制器。
9.一种系统，包括：
电压调节器；
处理器封装，包括：
至少一个处理器核；以及
功率控制逻辑，其包括能量使用逻辑，以便
预测根据第一计划在低功率时期期间所述处理器和所述电压调节器的第一能量使用，其中贯穿所述低功率时期始终，所述电压调节器处于活跃状态；
基于所记录的处理器电压-时间衰减数据，预测根据第二计划在所述低功率时期期间所述系统的第二能量使用，其中在所述低功率时期的至少第一部分期间所述电压调节器是不活跃的，且在所述低功率时期的所述第一部分之后被重新激活；以及
基于所述第一能量使用与所述第二能量使用的比较，选择所述第一计划和所述第二计划中的一个；以及
动态随机存取存储器(DRAM)，其耦合到所述处理器，以便存储从所述处理器接收的数据。
10.如权利要求9所述的系统，其特征在于，所述处理器和所述电压调节器位于相同的封装。
11.如权利要求9所述的系统，其特征在于，所述功率控制逻辑还根据所述第一计划控制所述电压调节器，以便：
在所述低功率时期的第一部分期间主动地把处理器电压从第一电压调节到第二电压；
在把所述处理器电压减少到所述第二电压之后，在所述低功率时期的第二部分期间主动地把所述处理器电压维持在所述第二电压，直到接收到处理器唤醒指令；
响应于所述处理器唤醒指令，在所述低功率时期的第三部分期间把所述处理器电压从所述第二电压增加到所述第一电压。
12.如权利要求9所述的系统，其特征在于，根据所述第二计划：
在电压减少阶段期间所述电压调节器是不活跃的，在此期间把处理器电压从第一电压减少到第二电压；
在稳态阶段期间所述电压调节器主动地调节所述处理器电压，在所述稳态阶段期间把所述处理器电压维持在所述第二电压；以及
在恢复阶段期间所述电压调节器主动地调节所述处理器电压，在所述恢复阶段期间把所述处理器电压从所述第二电压增加到所述第一电压。
13.如权利要求9所述的处理器，其特征在于，根据所述第二计划：
在电压减少阶段期间停用所述电压调节器，其中把处理器电压从第一电压减少到第二电压；
在稳态阶段期间停用所述电压调节器，其中把所述处理器电压维持在所述第二电压，其中，所述第二电压是零伏特；以及
在恢复阶段期间所述电压调节器主动地调节所述处理器电压，其中把所述处理器电压从所述第二电压增加到所述第一电压。
14.一种方法，包括：
预测根据第一计划在低功率时期期间系统的第一能量使用，所述系统包括处理器和电压调节器，其中贯穿所述低功率时期始终所述电压调节器处于活跃状态；
基于电压-时间衰减数据，预测根据第二计划在所述低功率时期期间所述系统的第二能量使用，其中在所述低功率时期的至少第一时间部分期间停用所述电压调节器；以及
基于所述第一能量使用与所述第二能量使用的比较，选择所述第一计划和所述第二计划中的一个。
15.如权利要求14所述的方法，其特征在于，所述第二能量使用包括：
第二能量使用空闲部分，其与在所述低功率时期的第二时间部分期间处于空闲电压的稳态的所述处理器相关联；以及
第二能量使用恢复部分，其与在所述低功率时期的第三时间部分期间从所述空闲电压到所述活跃电压的电压恢复相关联。
16.如权利要求15所述的方法，其特征在于，在所述第二时间部分期间停用所述电压调节器，且在所述第二时间部分期间所述电压调节器对能量使用没有贡献。
17.如权利要求15所述的方法，其特征在于，在所述低功率时期的所述第二时间部分期间所述处理器通过所述电压调节器的主动调节来维持在所述空闲电压，并且在所述第二时间部分期间所述电压调节器对能量使用有贡献。
18.如权利要求15所述的方法，其特征在于，所述第一计划和所述第二计划中的每一个为所述低功率时期的每一部分指定所述处理器的第一电路的完全操作状态和降低操作状态中的一个。
19.如权利要求15所述的方法，其特征在于，进一步包括：
基于电压-时间衰减数据，预测根据第三计划预测在所述低功率时期期间所述系统的第三能量使用，其中，在所述低功率时期的至少一部分期间，所述处理器的非核部分的第一电路以降低的能力工作；以及
基于所述第一能量使用、所述第二能量使用，和所述第三能量使用的比较，选择所述第一计划、所述第二计划和所述第三计划中的一个。
20.如权利要求15所述的方法，其特征在于，所述第一计划和所述第二计划中的每一个为所述低功率时期的每一部分指定所述电压调节器的活跃状态和所述电压调节器的减少活跃状态中的一个。
CN201380062235.7A 2012-12-28 2013-06-28 用于管理处理器的能量使用的装置和方法 Active CN104813254B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/729,908 US9164565B2 (en) 2012-12-28 2012-12-28 Apparatus and method to manage energy usage of a processor
US13/729,908 2012-12-28
PCT/US2013/048416 WO2014105200A1 (en) 2012-12-28 2013-06-28 Apparatus and method to manage energy usage of a processor

Publications (2)

Publication Number Publication Date
CN104813254A true CN104813254A (zh) 2015-07-29
CN104813254B CN104813254B (zh) 2018-09-21

Family

ID=51018747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380062235.7A Active CN104813254B (zh) 2012-12-28 2013-06-28 用于管理处理器的能量使用的装置和方法

Country Status (3)

Country Link
US (2) US9164565B2 (zh)
CN (1) CN104813254B (zh)
WO (1) WO2014105200A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9164565B2 (en) * 2012-12-28 2015-10-20 Intel Corporation Apparatus and method to manage energy usage of a processor
US9645598B2 (en) * 2014-07-14 2017-05-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Controlling distributed power stages responsive to the activity level of functions in an integrated circuit
US10169104B2 (en) * 2014-11-19 2019-01-01 International Business Machines Corporation Virtual computing power management
US10528117B2 (en) * 2014-12-22 2020-01-07 Qualcomm Incorporated Thermal mitigation in devices with multiple processing units
US10423206B2 (en) * 2016-08-31 2019-09-24 Intel Corporation Processor to pre-empt voltage ramps for exit latency reductions
WO2018112925A1 (zh) * 2016-12-23 2018-06-28 北京金山安全软件有限公司 信息显示方法、装置及终端设备
US11966786B2 (en) * 2021-08-28 2024-04-23 International Business Machines Corporation Proxy-based instruction throttling control

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101639726A (zh) * 2008-07-29 2010-02-03 辉达公司 基于平台的闲置时间处理
US20120079290A1 (en) * 2010-09-23 2012-03-29 Pankaj Kumar Providing per core voltage and frequency control
CN102667668A (zh) * 2010-01-11 2012-09-12 高通股份有限公司 用于计算装置的动态低功率模式实施方案

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163153A (en) 1989-06-12 1992-11-10 Grid Systems Corporation Low-power, standby mode computer
US5522087A (en) 1994-03-22 1996-05-28 Verifone Inc. System for selectively operating in different modes depending upon receiving signal from a host computer within a time window upon power up
US5590341A (en) 1994-09-30 1996-12-31 Intel Corporation Method and apparatus for reducing power consumption in a computer system using ready delay
US5621250A (en) 1995-07-31 1997-04-15 Ford Motor Company Wake-up interface and method for awakening an automotive electronics module
US5931950A (en) 1997-06-17 1999-08-03 Pc-Tel, Inc. Wake-up-on-ring power conservation for host signal processing communication system
US6823516B1 (en) 1999-08-10 2004-11-23 Intel Corporation System and method for dynamically adjusting to CPU performance changes
WO2001027728A1 (en) 1999-10-14 2001-04-19 Advanced Micro Devices, Inc. Minimizing power consumption during sleep modes by using minimum core voltage necessary to maintain system state
US7010708B2 (en) 2002-05-15 2006-03-07 Broadcom Corporation Method and apparatus for adaptive CPU power management
US7539885B2 (en) 2000-01-13 2009-05-26 Broadcom Corporation Method and apparatus for adaptive CPU power management
FI117772B (fi) 2000-03-17 2007-02-15 Nokia Corp Menetelmä ja laite häviötyyppisen jännitesäätimen yli olevan jännitteen pienentämiseksi
JP2001318742A (ja) 2000-05-08 2001-11-16 Mitsubishi Electric Corp コンピュータシステムおよびコンピュータ読み取り可能な記録媒体
KR100361340B1 (ko) 2000-05-15 2002-12-05 엘지전자 주식회사 씨피유 클럭 제어 방법
US6792392B1 (en) 2000-06-30 2004-09-14 Intel Corporation Method and apparatus for configuring and collecting performance counter data
US6748546B1 (en) 2000-09-26 2004-06-08 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
US6829713B2 (en) 2000-12-30 2004-12-07 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US20020138778A1 (en) * 2001-03-22 2002-09-26 Cole James R. Controlling CPU core voltage to reduce power consumption
US7058824B2 (en) 2001-06-15 2006-06-06 Microsoft Corporation Method and system for using idle threads to adaptively throttle a computer
US20030061383A1 (en) 2001-09-25 2003-03-27 Zilka Anthony M. Predicting processor inactivity for a controlled transition of power states
US7111179B1 (en) 2001-10-11 2006-09-19 In-Hand Electronics, Inc. Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters
US6996728B2 (en) 2002-04-26 2006-02-07 Hewlett-Packard Development Company, L.P. Managing power consumption based on utilization statistics
US7051227B2 (en) 2002-09-30 2006-05-23 Intel Corporation Method and apparatus for reducing clock frequency during low workload periods
US6898689B2 (en) 2002-11-15 2005-05-24 Silicon Labs Cp, Inc. Paging scheme for a microcontroller for extending available register space
US7043649B2 (en) 2002-11-20 2006-05-09 Portalplayer, Inc. System clock power management for chips with multiple processing modules
US6971033B2 (en) 2003-01-10 2005-11-29 Broadcom Corporation Method and apparatus for improving bus master performance
JP2006518064A (ja) 2003-01-23 2006-08-03 ユニバーシティー オブ ロチェスター マルチクロックドメインを有するマイクロプロセッサ
JP4061492B2 (ja) 2003-02-10 2008-03-19 ソニー株式会社 情報処理装置および消費電力制御方法
US7093147B2 (en) 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
US7272732B2 (en) 2003-06-30 2007-09-18 Hewlett-Packard Development Company, L.P. Controlling power consumption of at least one computer system
TW200502847A (en) 2003-07-08 2005-01-16 Benq Corp Control device and method for reducing number of interrupts in a processor
US7146514B2 (en) 2003-07-23 2006-12-05 Intel Corporation Determining target operating frequencies for a multiprocessor system
US7272730B1 (en) 2003-07-31 2007-09-18 Hewlett-Packard Development Company, L.P. Application-driven method and apparatus for limiting power consumption in a processor-controlled hardware platform
US7194643B2 (en) 2003-09-29 2007-03-20 Intel Corporation Apparatus and method for an energy efficient clustered micro-architecture
US7770034B2 (en) 2003-12-16 2010-08-03 Intel Corporation Performance monitoring based dynamic voltage and frequency scaling
KR101136036B1 (ko) * 2003-12-24 2012-04-18 삼성전자주식회사 유휴 모드에서의 전력 소모가 감소된 프로세서 시스템 및그 방법
US7376854B2 (en) * 2004-03-31 2008-05-20 Intel Corporation System for enabling and disabling voltage regulator controller of electronic appliance according to a series of delay times assigned to voltage regulator controllers
US7401241B2 (en) * 2004-06-22 2008-07-15 Intel Corporation Controlling standby power of low power devices
US20070156992A1 (en) 2005-12-30 2007-07-05 Intel Corporation Method and system for optimizing latency of dynamic memory sizing
US7451333B2 (en) 2004-09-03 2008-11-11 Intel Corporation Coordinating idle state transitions in multi-core processors
US9001801B2 (en) 2004-09-07 2015-04-07 Broadcom Corporation Method and system for low power mode management for complex Bluetooth devices
US7941585B2 (en) 2004-09-10 2011-05-10 Cavium Networks, Inc. Local scratchpad and data caching system
US7426648B2 (en) 2004-09-30 2008-09-16 Intel Corporation Global and pseudo power state management for multiple processing elements
US7434073B2 (en) 2004-11-29 2008-10-07 Intel Corporation Frequency and voltage scaling architecture
US7502948B2 (en) 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
US8041967B2 (en) 2005-02-15 2011-10-18 Hewlett-Packard Development Company, L.P. System and method for controlling power to resources based on historical utilization data
US7516339B2 (en) * 2005-05-05 2009-04-07 Irvine Sensors Corp. Low power electronic circuit incorporating real time clock
US7454632B2 (en) 2005-06-16 2008-11-18 Intel Corporation Reducing computing system power through idle synchronization
US7430673B2 (en) 2005-06-30 2008-09-30 Intel Corporation Power management system for computing platform
US8301868B2 (en) 2005-09-23 2012-10-30 Intel Corporation System to profile and optimize user software in a managed run-time environment
US20070079294A1 (en) 2005-09-30 2007-04-05 Robert Knight Profiling using a user-level control mechanism
US20070106827A1 (en) 2005-11-08 2007-05-10 Boatright Bryan D Centralized interrupt controller
US7667447B2 (en) * 2005-12-28 2010-02-23 Intel Corporation Load adaptive power delivery
US20070245163A1 (en) 2006-03-03 2007-10-18 Yung-Hsiang Lu Power management in computer operating systems
US7437270B2 (en) 2006-03-30 2008-10-14 Intel Corporation Performance state management
US7752468B2 (en) 2006-06-06 2010-07-06 Intel Corporation Predict computing platform memory power utilization
US7529956B2 (en) 2006-07-17 2009-05-05 Microsoft Corporation Granular reduction in power consumption
US7930564B2 (en) 2006-07-31 2011-04-19 Intel Corporation System and method for controlling processor low power states
US7730340B2 (en) 2007-02-16 2010-06-01 Intel Corporation Method and apparatus for dynamic voltage and frequency scaling
WO2008117133A1 (en) 2007-03-26 2008-10-02 Freescale Semiconductor, Inc. Anticipation of power on of a mobile device
JP2008257578A (ja) 2007-04-06 2008-10-23 Toshiba Corp 情報処理装置、スケジューラおよび情報処理置のスケジュール制御方法
US7971074B2 (en) 2007-06-28 2011-06-28 Intel Corporation Method, system, and apparatus for a core activity detector to facilitate dynamic power management in a distributed system
US20090085545A1 (en) * 2007-09-27 2009-04-02 Nanoamp Solutions, Inc. (Cayman) Voltage regulator
US20090150696A1 (en) 2007-12-10 2009-06-11 Justin Song Transitioning a processor package to a low power state
US8024590B2 (en) 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
US7966506B2 (en) 2007-12-12 2011-06-21 Intel Corporation Saving power in a computer system
US8442697B2 (en) 2007-12-18 2013-05-14 Packet Digital Method and apparatus for on-demand power management
KR101459140B1 (ko) 2007-12-26 2014-11-07 엘지전자 주식회사 전원관리 제어 장치 및 방법
US8156362B2 (en) 2008-03-11 2012-04-10 Globalfoundries Inc. Hardware monitoring and decision making for transitioning in and out of low-power state
US8954977B2 (en) 2008-12-09 2015-02-10 Intel Corporation Software-based thread remapping for power savings
CA2759590C (en) 2009-04-23 2018-08-28 Fresenius Medical Care Deutschland Gmbh External functional device, blood treatment apparatus for accommodating such external functional device, and methods
US8200371B2 (en) * 2009-06-25 2012-06-12 Qualcomm Incorporated Prediction engine to control energy consumption
US8464035B2 (en) 2009-12-18 2013-06-11 Intel Corporation Instruction for enabling a processor wait state
US8700943B2 (en) 2009-12-22 2014-04-15 Intel Corporation Controlling time stamp counter (TSC) offsets for mulitple cores and threads
US8281163B2 (en) * 2010-03-16 2012-10-02 Dell Products L.P. System and method for providing power control fault masking
US8793515B2 (en) 2011-06-27 2014-07-29 Intel Corporation Increasing power efficiency of turbo mode operation in a processor
US8791676B2 (en) * 2011-09-30 2014-07-29 Monolithic Power Systems, Inc. Reference adjusting power supply for processor and control method thereof
JP5893336B2 (ja) * 2011-10-24 2016-03-23 キヤノン株式会社 電源制御装置、電源制御装置の制御方法、およびプログラム
CN103218032B (zh) * 2011-11-29 2017-07-14 英特尔公司 利用相对能量损益平衡时间的功率管理
CN104126159B (zh) * 2011-12-30 2017-12-19 英特尔公司 对音频加速器的轻便电源管理
US9176563B2 (en) * 2012-05-14 2015-11-03 Broadcom Corporation Leakage variation aware power management for multicore processors
US20140095896A1 (en) * 2012-09-28 2014-04-03 Nicholas P. Carter Exposing control of power and clock gating for software
US9164565B2 (en) * 2012-12-28 2015-10-20 Intel Corporation Apparatus and method to manage energy usage of a processor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101639726A (zh) * 2008-07-29 2010-02-03 辉达公司 基于平台的闲置时间处理
CN102667668A (zh) * 2010-01-11 2012-09-12 高通股份有限公司 用于计算装置的动态低功率模式实施方案
US20120079290A1 (en) * 2010-09-23 2012-03-29 Pankaj Kumar Providing per core voltage and frequency control

Also Published As

Publication number Publication date
US20140189402A1 (en) 2014-07-03
CN104813254B (zh) 2018-09-21
WO2014105200A1 (en) 2014-07-03
US9141167B2 (en) 2015-09-22
US9164565B2 (en) 2015-10-20
US20140189405A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
CN104965581B (zh) 用于零电压处理器休眠状态的方法和设备
CN104813254A (zh) 用于管理处理器的能量使用的装置和方法
CN104583900B (zh) 在处理器的异质核之间动态切换工作载荷
CN104024980B (zh) 连接的待机睡眠状态
CN101598969B (zh) 基于等待时间准则的平台功率管理
CN104798004B (zh) 根据功率平衡控制偏置，跨多个处理器域的动态功率平衡
CN106255937B (zh) 具有始终通电的处理器的片上系统
CN104813283A (zh) 处理器核保留状态的独立控制
CN104769567B (zh) 用于单向传输信息的互连
CN107250946A (zh) 执行对平台装置的动态功率控制
US8219840B1 (en) Exiting low-power state without requiring user authentication
CN103842934A (zh) 用于降低功耗的基于优先级的应用事件控制（paec）
CN104049715A (zh) 平台不可知的功率管理
CN102692991A (zh) 协调多个电路中的性能参数
CN107533354A (zh) 控制处理器的处理引擎的性能状态
CN107924219A (zh) 遮蔽处理器的核的功率状态
CN107003712A (zh) 当计算元件活动时启用系统低功率状态
CN109564526A (zh) 使用封装和线程提示信息的组合来控制处理器的性能状态
CN104204988B (zh) 活动显示的处理器睡眠状态
JP2022036904A (ja) エネルギー効率の良いコア電圧選択装置及び方法
CN109791427A (zh) 使用滑动平均值的处理器电压控制
CN109564460A (zh) 在处理器中提供用于降级控制信息的接口
US10860083B2 (en) System, apparatus and method for collective power control of multiple intellectual property agents and a shared power rail
CN109478086A (zh) 至少部分地基于平台电容来控制处理器的电流消耗
Udani et al. The power broker: Intelligent power management for mobile computers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant