CN104965581B - 用于零电压处理器休眠状态的方法和设备 - Google Patents

用于零电压处理器休眠状态的方法和设备 Download PDF

Info

Publication number
CN104965581B
CN104965581B CN201510204863.5A CN201510204863A CN104965581B CN 104965581 B CN104965581 B CN 104965581B CN 201510204863 A CN201510204863 A CN 201510204863A CN 104965581 B CN104965581 B CN 104965581B
Authority
CN
China
Prior art keywords
core
processor
processor core
state
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510204863.5A
Other languages
English (en)
Other versions
CN104965581A (zh
Inventor
R.米尔斯特里
A.纳维
V.乔治
S.贾哈吉尔达
S.A.费希尔
J.B.康拉德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104965581A publication Critical patent/CN104965581A/zh
Application granted granted Critical
Publication of CN104965581B publication Critical patent/CN104965581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3246—Power saving characterised by the action undertaken by software initiated power-off
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/281—Single cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/30—Providing cache or TLB in specific location of a processing system
    • G06F2212/305—Providing cache or TLB in specific location of a processing system being part of a memory device, e.g. cache DRAM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/314—In storage network, e.g. network attached cache
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Abstract

本申请涉及“用于零电压处理器休眠状态的方法和设备”。本发明的实施例涉及用于零电压处理器休眠状态的方法和设备。处理器可包括专用高速缓冲存储器。电压调节器可耦合到处理器以向处理器提供工作电压。在转变到处理器的零电压功率管理状态期间，电压调节器施加到处理器的工作电压可减小到近似零，并且与处理器关联的状态变量可保存到专用高速缓冲存储器。

Description

用于零电压处理器休眠状态的方法和设备
本分案申请的母案申请日为2006年12月18日、申请号为200680050111.7、发明名称为“用于零电压处理器休眠状态的方法和设备”。
相关申请的交叉参考
本申请涉及由发明人Kurts等人转让给英特尔公司的2004年8月31日提交的美国申请No.10/931565、由发明人Naveh等人转让给英特尔公司的2004年9月3日提交的美国申请No.10/934034、由发明人Naveh等人转让给英特尔公司的2004年12月28日提交的美国申请No.11/024538、由发明人Naveh等人转让给英特尔公司的2004年7月27日提交的美国申请No.10/899674以及由发明人Jahagirdar转让给英特尔公司的题为“Method and Systemfor Optimizing Latency of Dynamic Memory Sizing”的同时提交的专利申请(案卷编号042390.P22076)。
技术领域
本发明的实施例涉及电子系统和功率管理领域。更具体来说，本发明的实施例涉及用于零电压处理器休眠状态的方法和设备。
背景技术
随着向具有更多晶体管和更高频率的高级微处理器如中央处理单元(CPU)发展的趋势继续增长，计算机设计者和制造商往往面临功耗和能耗的相应增大。特别是在移动装置中，增大的功耗可能导致过热，这可负面地影响性能，并且可能极大地降低电池寿命。由于电池通常具有有限的容量，因此，运行移动装置的处理器大于必需的可能比预期更快地耗尽容量。
因此，功耗仍旧是包括膝上型计算机、无线手机、个人数字助理等在内的移动装置的重要问题。例如，在当今的移动装置中，为了解决功率损耗有关问题，可根据减少的活动或需求使某些组件进入较低功率休眠状态。
对于一种方法，操作系统可支持内置功率管理软件接口，例如高级配置和电源接口(ACPI)(例如高级配置和电源接口，Ver.x285，2004年6月)。ACPI描述一种功率管理策略，其中包括处理器和/或芯片组可支持的各种“C状态”。对于这个策略，C0被定义为“运行时间”状态，其中处理器工作在高电压和高频。C1被定义为“自动暂停”状态，其中在内部停止内核时钟。C2被定义为“停止时钟”状态，其中在外部停止内核时钟。C3被定义为“深休眠”状态，其中关闭所有处理器时钟，以及C4被定义为“更深休眠”状态，其中停止所有处理器时钟并将处理器电压降到更低的数据保持点。还提出了各种附加的更深休眠功率状态C5…Cn。这些附加功率状态的特征在于C1至C4功率状态的等效语义，但具有不同的进入/退出等待时间和功率节省。
在操作中，为了进入更深休眠状态，ACPI可检测不存在对移动处理器的新或未决中断的时隙。然后，ACPI策略使用输入/输出(I/O)控制器或其它芯片组特征使移动处理器进入更深休眠状态。
一旦使处理器进入更深休眠状态，就可把来自操作系统或另一个源的中止事件或中断发送给芯片组，然后芯片组将允许处理器退出更深休眠状态。在包括更深休眠状态在内的各种功率管理状态之间进行转变的能力可使功率损耗能够减小并使电池寿命能够增大。
目前，通过在处理器电压调节器电路中参考外部电压参考，并且每当I/O控制器或其它集成电路断言平台“更深休眠”信号、如DPRSLPVR信号或其它类似信号时调节到这个参考电压，来完成进入更深休眠状态。然后，电压调节器从第一电压转变到与更深休眠状态关联的第二较低电压。在退出更深休眠状态时，在另一方向的电压转变随类似指定时间窗口发生。
如前面所述，获得低功率休眠状态对于实现移动装置中更好的电池寿命是重要的。移动装置市场是激烈竞争的产品空间，并且这个空间的发展的关键领域之一是保持电池寿命的低功率解决方案。
可惜，移动装置中处理器的现有更深休眠状态仍消耗大量功率，因为电压仍需要施加到处理器，并且无法完全断开。
发明内容
根据第一实施例，提供了一种系统，其包括：
图形处理器；
无线通信模块；
存储器控制器；以及
多核处理器，所述多核处理器包括：
第一处理器核，所述第一处理器核保存所述第一处理器核的状态并且进入所述第一处理器核断电所采用的模式；
第二处理器核，所述第二处理器核保存所述第二处理器核的状态并且进入所述第二处理器核断电所采用的模式；以及
高速缓存存储器，所述高速缓存存储器在所述第一处理器核断电时被供电；
其中所述第一处理器核响应于所述第一处理器核转变到对所述第一处理器核供电所采用的模式而恢复所述第一处理器核的所保存状态，并且所述第二处理器核响应于所述第二处理器核转变到对所述第二处理器核供电所采用的模式而恢复所述第二处理器核的所保存状态。
根据第二实施例，提供了一种移动系统，其包括：
大容量存储装置，用于存储操作系统；
电池；
图形处理器；
无线通信模块；
存储器控制器；以及
多核处理器，所述多核处理器包括：
第一处理器核，所述第一处理器核保存所述第一处理器核的状态并且进入所述第一处理器核断电所采用的模式；
第二处理器核，所述第二处理器核保存所述第二处理器核的状态并且进入所述第二处理器核断电所采用的模式；以及
高速缓存存储器，所述高速缓存存储器在所述第一处理器核断电时被供电；
其中所述第一处理器核响应于所述第一处理器核转变到对所述第一处理器核供电所采用的模式而恢复所述第一处理器核的所保存状态，并且所述第二处理器核响应于所述第二处理器核转变到对所述第二处理器核供电所采用的模式而恢复所述第二处理器核的所保存状态。
根据第三实施例，提供了一种系统，其包括：
存储器控制器；
I/O控制器；
时钟发生器；以及
多核处理器，所述多核处理器包括：
共享L2高速缓存存储器；
存储器，用于存储电压识别值；
第一处理器核；和
第二处理器核；
其中所述第一处理器核和所述第二处理器核均支持核C6(CC6)状态，其中对应处理器核的核状态保存到高速缓存存储器；并且
其中所述多核处理器支持封装休眠状态(C6)，其中锁相环(PLL)要掉电并且提供给所述多核处理器的电压电平在所述第一处理器核和所述第二处理器核进入所述核C6(CC6)状态之后要转变成对应于所述电压识别值的值。
根据第四实施例，提供了一种系统，其包括：
存储器控制器；
I/O控制器；
时钟发生器；以及
多核处理器，所述多核处理器包括：
共享L2高速缓存存储器；
存储器，用于存储电压识别值；
第一处理器核；和
第二处理器核；
其中所述第一处理器核和所述第二处理器核均支持核C6(CC6)状态，其中对应处理器核的核状态保存到高速缓存存储器；并且
其中所述多核处理器支持封装休眠状态(C6)，其中锁相环(PLL)要掉电并且提供给所述多核处理器的电压电平在所述第一处理器核和所述第二处理器核进入所述核C6(CC6)状态之后要转变成对应于所述电压识别值的值。
附图说明
图1是示出根据本发明的一个实施例转变入和转变出处理器的零电压功率管理状态的过程的流程图。
图2A和2B是根据本发明的一个实施例可用于实现零电压功率管理状态方法的示范系统的框图。
图3是示出根据本发明的一个实施例的专用休眠状态SRAM高速缓存和SRAM接口的一个示例的框图。
图4是示出根据本发明的一个实施例可用于进入零电压处理器休眠状态的过程的流程图。
图5是示出根据本发明的一个实施例可用于退出零电压处理器休眠状态的过程的流程图。
具体实施方式
在以下描述中将详细描述本发明的各种实施例。然而，包含这些细节是为了便于理解本发明及描述使用本发明的示范实施例。这类细节不应用于将本发明限制于所述的具体实施例，因为其它变型和实施例是可能的，同时仍保持在本发明的范围之内。而且，虽然阐述了许多细节以便提供对本发明实施例的透彻理解，但是本领域技术人员清楚，这些具体细节对于实施本发明的实施例不是必需的。
在以下描述中，为了便于说明，描述了具体组件、电路、状态图、软件模块、系统、定时等。然而，要理解，其它实施例可适用于例如其它类型的组件、电路、状态图、软件模块、系统和/或定时。
参照图1，在一个实施例中，在框105，集成电路装置如处理器例如发起到零电压功率管理状态的转变。零电压功率管理状态例如可以是根据2002年3月31日的高级配置和电源接口(ACPI)规范修订版2.0a(并且由康柏计算机公司、英特尔公司、微软公司、菲尼克斯技术有限公司和东芝公司发布)的“更深休眠”状态。在这个转变期间，保存处理器的临界状态(框110)。处理器的临界状态包括与体系结构、微体系结构、调试状态关联的状态变量和/或与那个处理器关联的类似状态变量。随后将处理器的工作电压减小到近似零，使得处理器处于具有极低功耗特性的极深休眠状态(框115)。以下提到处理器或CPU的状态或临界状态将表示包括与处理器或CPU关联的状态变量。
随后，响应于接收到退出零电压功率管理状态的请求，在框120，处理器以更高参考工作电压退出零电压功率管理。还恢复与处理器关联的临界状态变量(框125)。应当注意，对于一些实施例，参考工作电压例如可以是最小活动状态工作电压。
在以下描述中提供这个及其它实施例的另外细节。
本发明的实施例可通过硬件、固件和软件其中之一或者它们的组合来实现。本发明的实施例还可完全或部分实现为存储在机器可读介质上的指令，所述指令可由至少一个处理器读取和运行以便执行本文所述的操作。机器可读介质可包括用于存储或传输机器(如计算机)可读形式的信息的任何机构。例如，机器可读介质可包括：只读存储器(ROM)；随机存取存储器(RAM)；磁盘存储介质；光存储介质；闪存装置；电、光、声或其它形式的传播信号(例如载波、红外信号、数字信号等)等等。
图2是可实现一个或多个实施例的零电压功率管理状态转变方法的示范系统200的框图。应当注意，图2分为图2A和图2B。系统200可以是笔记本或膝上型计算机系统，或者可以是例如移动装置、个人数字助理、无线电话/手机等任何不同类型的移动电子系统，或者甚至可以是例如台式或企业计算系统等非移动系统。其它类型的电子系统也在各种实施例的范围内。
系统200包括处理器205、平台级时钟发生器211、耦合到处理器205的电压调节器212、通过总线217耦合到处理器205的存储器控制集线器215、可包括随机存取存储器(RAM)、闪速存储器和/或另一种类型存储器中一个或多个的存储器220、通过总线227耦合到存储器控制集线器215的输入/输出(I/O)控制集线器225以及通过总线232耦合到I/O控制集线器225的大容量存储装置230。虽然在一个实施例中系统200可以是具有所述子系统的移动装置，但是应当理解，系统200可以是具有多于或少于所述子系统的不同类型的移动装置或非移动装置。
在一个实施例中，处理器205可以是体系结构微处理器，例如英特尔M处理器的下一代处理器，其中包括一个或多个处理内核(例如320和322)以及处理指令的至少一个执行单元310。对于这类实施例，处理器205可包括英特尔技术或提供两个或更多电压/频率工作点的另一种功率管理相关技术。关联的时钟/功率管理单元350可包含在处理器205中，以控制两个或更多电压/频率对之间的转变。
在其它实施例中，处理器205可以是不同类型的处理器，例如数字信号处理器、嵌入处理器或者来自不同源的微处理器。
另外，处理器205可包括专用高速缓冲存储器340(例如同步随机存取存储器(SRAM))，其可用于在处理器进入零电压休眠状态时存储处理器的临界状态变量，这将进行描述。高速缓冲存储器可内置于处理器的芯片中，或者封装在与处理器芯片相同的外壳中。
在英特尔技术或另一种类型功率管理技术包含在处理器205上的情况下，与该技术关联的可用电压/频率对包括对应于与全功能工作模式的处理器205关联的最小活动模式工作电压和最小工作频率的最小电压/频率对。这些在本文中可分别称作最小工作电压和最小工作频率或者最小活动模式工作电压和频率。类似地，可定义最大工作电压和频率。其它可用电压频率对可称作工作电压/频率对，或者简单地称作其它电压/频率或频率/电压对。
零电压进入/退出逻辑354还可包含在处理器205中功率管理逻辑350内或外，以控制进入和退出零电压休眠状态，本文中还称作C6状态。下面将更详细地描述低功率零电压处理器休眠状态。
可包括零电压进入/退出逻辑354可存取的电压标识(VID)存储器352，以存储电压标识码查找表。例如，VID存储器可以是芯片上或芯片外寄存器或者另一种类型存储器，并且VID数据可经由软件、基本输入/输出系统(BIOS)代码278(它可存储在固件集线器279上或者另一个存储器中)、操作系统、其它固件被加载到存储器中，和/或可被硬编码。备选地，包含VID和相关数据的软件查找表可以是逻辑350以其它方式可存取的。VID信息还可作为熔丝(例如可编程ROM(PROM))存储在CPU上。
模数转换器(ADC)356还可作为零电压进入/退出逻辑350的一部分来提供，以监控电源电压电平，并提供关联的数字输出，下面更详细地进行描述。
电压调节器212向处理器205提供电源工作电压，并且例如可按照英特尔移动电压配置(IMVP)规范的一个版本如IMVP-6规范。对于这类实施例，电压调节器212被耦合以通过总线235从处理器205接收VID信号，并响应于VID信号而通过信号线240向处理器205提供关联的工作电压。电压调节器212可包括零电压休眠逻辑302，其响应于一个或多个信号而将提供给处理器205的电压240减小到零状态，然后在退出零电压休眠状态之后，再次斜线上升回提供给处理器的电压。对于其它实施例，可使用不同类型的电压调节器，包括按照不同规范的电压调节器。另外，对于一些实施例，电压调节器可与包括处理器205在内的系统200的另一个组件集成。应当理解，电压调节器可以与或可以不与CPU集成，取决于设计考虑因素。
存储器控制集线器215可包括图形和存储器控制能力，并且在本文中可备选地称作图形和存储器控制集线器(G/MCH)或北桥。图形和存储器控制集线器215及I/O控制集线器225(它还可称作南桥)可统称为芯片组。对于其它实施例，芯片组特征可通过不同方式来划分，和/或可使用不同数量的集成电路芯片来实现。例如，对于一些实施例，可使用分开的集成电路装置来提供图形和存储器控制能力。
一个实施例的I/O控制集线器225包括功率管理状态控制逻辑242、本文中备选地称作C状态控制逻辑。功率管理状态控制逻辑242可自发地或者响应于操作系统或其它软件或硬件事件，来控制与处理器205关联的某些功率管理和/或正常工作状态之间转变的各方面。例如，对于至少支持称作C0、C1、C2和C4的活动模式和功率管理状态的体系结构处理器，功率管理状态控制逻辑242可使用停止时钟(STPCLK#)、处理器休眠(SLP#)、深休眠(DPSLP#)、更深停止(DPRSTP#)和/或停止处理器(STPCPU#)信号中的一个或多个来至少部分控制至少这些状态子集之间的转变，下面更详细地进行描述。
在一个实施例中，还可把来自I/O控制集线器225的电压(VI/O349)提供给处理器205，以便向专用高速缓冲存储器340提供充分的功率，使得在通过将工作电压240减小到零状态来对处理器205的其余部分断电时，它可存储与处理器205关联的临界状态变量。
对于其它类型的体系结构和/或对于支持不同功率管理和/或正常工作状态的处理器，功率管理状态控制逻辑242可使用可与图2所示信号相似或者不同的一个或多个信号来控制两个或更多不同功率管理和/或正常工作状态之间的转变。
大容量存储装置230可包括一个或多个光盘只读存储器(CD-ROM)驱动器和关联盘、一个或多个硬盘驱动器和关联盘和/或计算系统200通过网络可存取的一个或多个大容量存储装置。例如光驱动器和关联介质等其它类型大容量存储装置在各种实施例的范围内。
对于一个实施例，大容量存储装置230存储操作系统245，它包括支持高级配置和电源接口(ACPI)规范的当前版本和/或下一代版本的代码250。ACPI可用于控制功率管理的某些方面，下面更详细地进行描述。操作系统245可以是可从华盛顿雷蒙德的微软公司得到的WindowsTM或者另一种类型的操作系统。备选地，例如Linux操作系统等不同类型操作系统和/或基于不同类型操作系统的功率管理可用于其它实施例。另外，本文中描述为与ACPI关联的功率管理功能和能力可由不同软件或硬件提供。
还应当理解，系统200可包括用于向用户显示信息的显示装置，例如阴极射线管(CRT)或液晶显示器(LCD)。另外，系统200可包括用于向处理器205传递信息和命令选择的字母数字输入装置(例如键盘)，包括字母数字和其它键。附加用户输入装置可以是光标控制装置，例如鼠标、跟踪球、跟踪垫、指示笔或光标方向键，用于向处理器205传递方向信息和命令选择，并用于控制显示装置上的光标移动。
可包含在系统中的另一个装置是硬拷贝装置，其可用于在例如纸张、胶片或相似类型的介质上打印指令、数据或其它信息。而且，声音记录和回放装置如扬声器和/或麦克风(未示出)可以可选地包含在系统200中用于音频接口。
在系统200是移动或便携系统的情况下，可包含电池或电池连接器255，以便专门地或者在没有另一种类型电源时提供电力以操作系统200。此外，对于一些实施例，天线260可被包括并且经由例如无线局域网(WLAN)装置261耦合到系统200，以为系统200提供无线连通性。
(WLAN)装置261可包括无线通信模块，其可采用无线应用协议来建立无线通信信道。无线通信模块可实现无线连网标准，例如电气和电子工程师协会(IEEE)802.11标准、IEEE std.802.11-1999(1999年发布的)。
应当理解，在一个实施例中，图2的处理器205可在各个已知C状态之间转变。处理器205的正常工作状态或活动模式是C0状态，其中处理器活动地处理指令。在C0状态中，处理器205处于高频模式(HFM)，其中电压/频率设定可由最大电压/频率对来提供。
例如，为了保存功率和/或减小热负荷，处理器205可以每当可能的时候就转变到更低功率状态。例如，从C0状态，响应于例如微码等固件或者例如操作系统245等软件或者甚至某些情况下运行HALT或MWAIT指令(未示出)的ACPI软件，处理器205可转变到C1或“自动暂停”状态。在C1状态中，可对处理器205电路的多个部分断电，并且可选通本地时钟。
例如，在由I/O控制器225断言STPCLK#或类似信号时，处理器可转变到C2状态，还称作停止准许或“休眠”状态。I/O控制器225可响应于操作系统245确定可以或者应当进入更低功率模式并经由ACPI软件250指明这种情况而断言STPCLK#信号。具体来说，一个或多个ACPI寄存器(未示出)可包含在I/O控制器225中，并且ACPI软件250可对这些寄存器写入，以控制状态之间的至少一些转变。在C2状态中操作期间，可对处理器205电路的多个部分断电，并且可选通内部和外部内核时钟。对于一些实施例，处理器可从C0状态直接转变到C2状态。
类似地，处理器205可响应于I/O控制器225或其它芯片组特征断言CPUSLP#信号然后断言DPSLP#信号或其它类似信号而转变到C3状态，还称作“深休眠”状态。在“深休眠”状态中，除了对内部处理器电路断电外，可禁用处理器205中的所有锁相环(PLL)。另外，对于一些实施例，STOP_CPU信号可由输入/输出控制器225断言，并由时钟发生器211接收，以使时钟发生器暂停提供给CPU 205的时钟信号CLK。
在图2的系统200中，例如，响应于ACPI软件250检测到不存在未决的处理器中断而着手转变到C4状态或者转变到零电压休眠状态。ACPI软件可通过使ICH 225断言例如示范“更深停止”(DPRSTP#)信号和示范DPSLP#信号等一个或多个功率管理相关信号来进行这个操作。“更深停止”(DPRSTP#)信号被直接从芯片组提供给处理器，并使处理器上的时钟/功率管理逻辑350发起低频模式(LFM)。对于低频模式，例如，处理器可转变到最小或者另一个低工作频率。
根据本发明的一些实施例，以下将会进行描述，DPRSTP#信号的断言还可使内部VID目标设置为零电压电平，引起电压调节器212将零工作电压施加到处理器205，使得处理器转变到具有极低功耗特性的极深休眠状态。
根据本发明的一个实施例，例如，集成电路如处理器205可发起到零电压功率管理状态的转变。在一个示例中，处理器205可以是中央处理单元(CPU)205。另外，零电压管理状态例如可以是按照ACPI标准的更深休眠状态。在这个转变期间，可保存CPU 205的临界状态。例如，可将与CPU 205关联的临界状态变量保存在专用高速缓冲存储器(如SRAM)340中。
随后可将CPU 205的工作电压减小到零，使得CPU 205处于具有极低功耗特性的极深休眠状态。具体来说，利用零电压休眠状态逻辑302的电压调节器212可将工作电压240减小到零。如前面所述的，这可结合CPU 205的时钟/功率管理逻辑350的零电压进入/退出逻辑354来进行。
在一个实施例中，这个零电压功率管理状态在与ACPI标准结合实现时，可称作C6状态。
随后，响应于接收到退出零电压功率管理状态的请求，CPU 205以更高参考工作电压退出零电压功率管理状态。具体来说，在CPU205的零电压进入/退出逻辑354和电压调节器212的零电压休眠逻辑302的控制下，如前面所述，电压调节器212可将参考工作电压240升到适当电平，使得CPU 205可正确地工作。然后从专用高速缓冲存储器340中恢复CPU 205的临界状态变量。
由此，功率管理方案允许CPU 205保存其状态，关断电源、然后在需要时唤醒，恢复临界状态，并在CPU停止的地方继续进行。在一些实施例中，这可在没有来自操作系统245的显式支持下进行，并且可用极其短的等待时段完成。
更具体来说，在一个实施例中，在零电压处理器休眠状态(它按照ACPI标准可称作C6状态)，将CPU 205的临界状态保存在专用休眠状态SRAM高速缓存340中，这可在使CPU205的内核工作电压240降到近似0伏时，使I/O电源(VI/O)349断开。在这一点上，CPU205几乎完全断电，并且消耗极少的功率。
在退出事件时，CPU 205指示电压调节器212将工作电压240又斜线上升(例如用VID代码235)，重新锁定锁相环(PLL)，并经由时钟/功率管理逻辑350和零电压进入/退出逻辑354又接通时钟。另外，CPU 205可执行内部“复位”以清除状态，然后可从专用休眠状态SRAM高速缓存340中恢复CPU 205的状态，并且CPU 205从它在执行流中停止的地方继续。这些操作可在极小的时段(例如大约100微秒)在CPU 205硬件中完成，使得它对于操作系统245和现有功率管理软件基础设施是透明的。
在一个实施例中，这种方法论特别适合于具有多个处理器内核的CPU 205。在这个示例中，将作为一个示例论述内核320(例如内核#0)和内核322(例如内核#1)即双内核CPU。然而，应当理解，可使用任何适当数量的CPU内核。在双内核结构中，CPU内核320和322使用共享高速缓存330。例如，这个共享高速缓存330可以是由内核320和322共享的级2(L2)高速缓存320。
另外，各内核320和322包括内核ID 321、微码323、共享状态324和专用状态325。内核320和322的微码323用于执行CPU状态的保存/恢复功能，以及用于结合CPU 205的时钟/功率管理逻辑350的零电压进入/退出逻辑354来执行零电压处理器休眠状态时的各种数据流。另外，专用休眠状态SRAM高速缓存340用于保存内核的状态，下面将更详细地进行描述。
要理解，系统200和/或各种实施例的其它系统可包括图2未示出的其它组件或元件，和/或并非图2所示的所有元件均存在于所有实施例的系统中。
简要地来看图3，图3是示出根据本发明的一个实施例的专用休眠状态SRAM高速缓存340和SRAM接口364的一个示例的框图。当CPU 205处于零电压休眠状态(例如C6状态)时，专用休眠状态SRAM高速缓存340可存储与体系结构、微体系结构、调试状态和微码补丁关联的状态变量，如前面所述。
在一个示例中，SRAM 340的大小可以是每个CPU内核8KB，并且可以是32位宽，以及可由时钟/功率管理逻辑350加时钟。如前面所述，专用休眠状态SRAM高速缓存340可通过I/O电压(VI/O349)供电，使得在断开CPU 205的工作电压时，可保留其内容。
专用休眠状态SRAM 340可构造为各32位的2K个条目，并且可具有单个位检错和纠错的ECC保护。数据通路可以是32位，并支持到阵列中的2周期等待时间。如在图3中可看到的，SRAM接口364可包括来自使用32位数据的数据缓冲器370的32位数据总线。
在一个示例中，通过使用前端群集接口来降低对SRAM寻址的复杂度，控制寄存器总线接口可用于以简单方式与微码接口。接口可使用2K个控制寄存器和两级寻址方案。可定义两个寄存器来对SRAM寻址–第一个可以是SRAM基址寄存器，而第二个可以是SRAM数据寄存器。微码可在开始存取SRAM之前初始化基址寄存器。对于对数据寄存器的下一读/写，基址寄存器的内容可用作到SRAM的索引。在对数据寄存器的每次存取之后，到SRAM的索引可自动递增1。
如图3所示，在一个示例中，SRAM接口364可包括数据缓冲器370，其根据来自地址解码器380的读/写使能信号来缓冲进出SRAM340的32位数据。地址解码器380还可使能对基址寄存器382的写使能以及复位指针。基址寄存器382可用来递增寄存器384，其通过12位指针和2位读/写使能来对SRAM 340进行操作。对于对数据寄存器的下一读/写，基址寄存器382的内容可用作到SRAM的索引。在对数据寄存器的每一次存取之后，到SRAM的索引可自动递增1。另外，根据复位指针，寄存器384可复位SRAM。
现在来看图4，图4是示出根据本发明的一个实施例可用于进入零电压处理器休眠状态的过程400的流程图。在一个实施例中，可通过CPU 205的CPU内核320和322的微码323来指导以下操作系列。在阐述C6状态的ACPI实施例中，可经由MWAIT指令来发起进入零电压处理器休眠状态，如前面所述。
从软件的角度来看，各CPU内核320或322可独立运行MWAIT指令。然而，在一个实施例中，CPU内核320和322使用L2共享高速缓存330和相同的电压平面。因此，在这个实施例中，对于封装级C状态、特别是C6状态，需要CPU 205中的硬件协调。
在这个实施例中，各内核320和322可运行MWAIT指令，并且初始化CPU内核进入等待状态(例如CC6)，并等待另一个内核也进入CC6状态，之后整个封装(例如包括内核320和322两者)可转变到所说的封装C6休眠状态。
具体来看图4，提供了进入零电压处理器休眠状态的图示。如图4所示，当发起零电压处理器休眠状态时，各内核独立地执行状态保存。具体来说，来看CPU内核#0320，第一CPU内核#0是活动的(圆圈402)，然后(例如经由休眠或MWAIT指令)发起零电压休眠状态的命令(圆圈404)。对此进行响应，在圆圈406将CPU内核320的状态保存到专用高速缓冲存储器340中。这包括专用状态325和共享状态324。然后，在整个封装可转变到总封装休眠状态(例如C6)之前，CPU内核320进入第一休眠状态408(例如CC6)，其中它等待另一个内核也进入CC6状态。
通过相同的方式，在圆圈414，另一个CPU内核(例如CPU内核#1322)同样命令休眠指令(例如MWAIT)，并且它的状态(例如它的共享状态324和专用状态325)也被存储到专用高速缓冲存储器340(圆圈418)。然而，在这种情况下，由于这是进入休眠状态的最后一个内核，因此共享高速缓存330还被收缩并保存到专用高速缓冲存储器340(圆圈416)。然后，在圆圈420，第二CPU内核322同样进入休眠状态(例如CC6)。
应当注意，CPU内核320和322的微码323一般可能需要知道，对于零电压处理器休眠状态，哪些控制寄存器需要被保存和恢复。寄存器的列表可以是CPU 205上的总寄存器的子集。例如，列表可作为位向量(例如1024位长)保存。向量中的每个位可对应于控制寄存器地址库中的一个控制寄存器。例如，微码可将位位置转换成控制寄存器地址，并且在位为“1”时保存/恢复寄存器，而在位为“0”时跳过。如果控制寄存器要求特殊处理，则向量中的保存/恢复位可设置为“0”，并且保存/恢复由主保存/恢复循环外的特殊微码流来处理。
在执行了微码操作之后，如前面所述，时钟/功率管理逻辑350的零电压进入/退出逻辑354接管数据流(例如C6流)。具体来说，这发生在微码操作作为状态保存(406和418)完成之后，以及各CPU内核320和322已达到各个休眠状态408和420(例如CC6状态)之后。
在这一点上，CPU 205的所有所需状态已经被保存或者从CPU205转储清除。然后，时钟/功率管理逻辑350的零电压进入/退出逻辑354通过执行从ICH 225的I/O寄存器读取来发起外部平台级进入序列(例如C6)序列。在一个实施例中，这可以是进入CPU“C”状态的ACPI定义的方法。
自这一点从外部总线角度来看的事件序列如图4所示。可从ICH225/MCH 215发出I/O命令410。具体来说，在圆圈430可断言停止时钟信号(例如STPCLK#)。然后，可断言休眠信号(圆圈431)(例如SLP#)。另外，在圆圈432，可断言深休眠信号(DPSLP#)。以前面所述的顺序发出这些命令，使得CPU 205通过关闭它的内部时钟分发然后关闭PLL来进行响应。
在圆圈435断言更深停止信号(例如DPRSTP#)时，CPU 205将其VID切换到零电压电平，以便告知电压调节器212去除电力，以及这么做是安全的。这可称作C6VID。这样，功率被去断言。然而，应当理解，代替零伏，可选择另外的极小量电压作为VID。
应当理解，代替精确的零电压电平，电压电平可设置为“近似零电压电平”。这个近似零电压电平可以是极低的电压电平、如0.3V或0.5V。在一些实施例中，这样一个极低的近似零电压电平可分别优化对休眠状态的进入和退出等待时间。此外，应当理解，近似零电压电平可在制造期间(例如在出带之后)被选择用于系统(例如在硅中)，并且可在CPU的不同步进和修订期间以不同方式编程。
当来自电压调节器212的工作电压240达到零伏或者另一个标称小电平时，在圆圈440，CPU内核(例如内核320和内核322)的封装被看作处于封装休眠状态(C6)。应当注意，由于不存在下拉工作电压的有源装置，因此，在由于CPU 205泄漏而引起电荷漏出时，它只是缓慢下降。由此，CPU 205已经进入零电压封装休眠状态(C6)。应当理解，前面所述的操作序列可按照各种不同的顺序来实现，并且前面所述的操作顺序只是一个示例。
现在来看图5，图5是示出用于从零电压处理器休眠状态的退出序列的过程500的一个示例的流程图。通常，在芯片组检测到需要唤醒CPU 205的事件–很可能是中断事件时，开始退出零电压处理器休眠状态。然而，应当注意，在进行窥探时，芯片组可继续进行对存储器的主控存取，而没有唤醒CPU。将参照图5来论述从零电压处理器休眠状态退出期间，在芯片组与CPU 205之间发生的外部事件和握手序列。具体来说，这个序列可看作是在前面所述的进入阶段期间所发生的反。
在一个实施例中，从封装休眠状态(C6)(圆圈440)，更深停止信号(DPRSTP#)被去断言(圆圈502)，这由CPU 205和时钟/功率管理逻辑350的零电压进入/退出逻辑354检测，使得低频模式(LFM)VID被发送给电压调节器212。这指示电压调节器212将内核工作电压又驱动回所需的VID。
在预定时间(例如由ICH 225中的定时器控制)，断言时钟又接通的信号被断言，并且深休眠(DPSLP#)信号被去断言(圆圈505)，这发起时钟/功率管理逻辑350的PLL。此后，CPU 205发起内部“复位”(圆圈506)。在这个复位完成之后，CPU 205已经使电力和时钟接通，并且准备恢复与CPU 205关联的临界状态变量。
作为一个示例，在ACPI实施例中，通常在C状态退出事件期间，CPU 205等待到STPCLK#去断言以在CPU中内部进行任何操作。然而，根据本发明的实施例，在零电压处理器休眠状态(例如C6)中，由于恢复状态的较长等待时间等，STPCLK#被忽略，并且电力和时钟一可用，就开始CPU 205的相应内核320和322的状态恢复(圆圈510和圆圈530)，以便准备C6退出。一旦恢复了内核320和322的状态，CPU 205就准备从它停止的地方继续。分别复位来自CPU 205的内核320和322两者的微码323(圆圈512和532)。
然而，CPU内核320和322都没有分别变为活动(圆圈514和534)并运行指令，直到休眠信号被去断言(圆圈540)并且停止时钟信号(STPCLK#)被去断言。然而，一旦停止时钟被去断言，并且休眠信号被去断言，则CPU 205、内核320和322以及芯片组全被加电并且是可操作的，且两个内核变为活动(圆圈514和圆圈534)。然后CPU 205通常开始某些取代码，因为它的高速缓存为空，然后将开始正常操作。更具体来说，两个内核在C0状态都被唤醒。操作系统可确定哪个CPU内核将处理事件，而另一个内核可在不久以后又进入休眠状态。
有利地，如前面所述，由于CPU 205通过硬件进行大部分C状态协调，所以软件可在各内核中独立请求进入零电压处理器休眠状态(例如C6)，而无需与另一个内核进行任何软件协调。更具体来说，通过使用零电压处理器休眠状态(例如C6)，CPU 205在休眠状态所需的功率实际上被减小到零。
而且在描述了C6状态的ACPI实施例中，还公开了使用内核ID字段321实现处理器205的内核320和322的共享状态324的状态保存及恢复的有效方法。这个方法用作内核退出到C0的同步。内核标识符321可经由熔丝硬连线到各内核320和322，并且可以总是对CPU205的内核是可用的。
内核320和322两者都可在进入时保存专用状态325和共享状态324。内核320和322优选地在状态保存期间不使用任何排序方法(例如信号量)。在状态保存结束时，各内核可在硬件状态中记录它的唯一内核标识符321。
当第二内核完成其状态保存时，那个内核可在相同硬件状态中写入其唯一内核标识符321，有效地忽略第一内核的内核标识符。通过用“常通”电源对其供电，将在C6驻留期间保存包含内核标识符的这个硬件状态。在C6退出时，如前面所述，当内核320和322执行状态恢复时，将允许与已存储内核标识符匹配的内核标识符执行共享状态324的恢复。内核320和322都可执行专用状态325的恢复。然后，内核将存取已存储内核标识符321，以便检查它们是否需要执行所存储状态的恢复。只需要允许一个内核执行恢复。当在恢复共享状态324时，其它内核可等待。当恢复完成时，两个内核都进行C0状态。
在一个实施例中，内核320和322可使用硬件信号量“C6顺序信号量”来确保在恢复期间对内核标识符321字段的独占存取。下面提供使能共享状态恢复的伪代码的一个示例：
首先进入CC6的内核
恢复专用状态
抓取C6顺序信号量
读取C6wakeup.coreID
将C6wakeup.coreID与自己的coreID匹配
不匹配，释放C6顺序信号量
Restore_Complete:等待
读取C6wakeup.coreID
如果coreID！＝00跳转到Restore_Complete
如果coreID＝0跳转到mwait之后的指令
最后进入CC6的内核
恢复专用状态
抓取C6顺序信号量
读取C6wakeup.coreID
将C6wakeup.coreID与自己的coreID匹配
匹配，锁定C6顺序信号量
转向共享状态恢复
要理解，虽然关于转变进和转变出与中央处理单元及电压调节器关联的更深休眠C6状态的零电压处理器休眠状态描述了示范实施例，但是各种实施例可适用于不同类型的功率管理配置和/或不同类型的集成电路。另外，虽然使用本文所述的示范实施例的VID信号来实现电压控制，但是提供电压控制的其它方法也在各种实施例的范围之内。
由此，描述了零电压处理器休眠状态的方法和设备的各种实施例。在以上说明书中，参照本发明的具体示范实施例描述了本发明的实施例。但是要理解，可对其进行各种修改及改变，并不背离所附权利要求书阐述的本发明的更广精神和范围。由此，说明书和附图于是应看作是说明性的，而不是限制意义。

Claims (71)

1.一种系统，其包括：
图形处理器；
无线通信模块；
存储器控制器；以及
多核处理器，所述多核处理器包括：
第一处理器核，所述第一处理器核保存所述第一处理器核的状态并且进入所述第一处理器核断电所采用的模式；
第二处理器核，所述第二处理器核保存所述第二处理器核的状态并且进入所述第二处理器核断电所采用的模式；以及
高速缓存存储器，所述高速缓存存储器在所述第一处理器核断电时被供电；
其中所述第一处理器核响应于所述第一处理器核转变到对所述第一处理器核供电所采用的模式而恢复所述第一处理器核的所保存状态，并且所述第二处理器核响应于所述第二处理器核转变到对所述第二处理器核供电所采用的模式而恢复所述第二处理器核的所保存状态。
2.如权利要求1所述的系统，其中所述第一处理器核将所述第一处理器核的状态保存在所述高速缓存存储器中。
3.如权利要求1所述的系统，其中所述第一处理器核响应于指令由所述第一处理器核执行而进入所述第一处理器核断电所采用的模式。
4.如权利要求3所述的系统，其中所述第二处理器核响应于指令由所述第二处理器核执行而进入所述第二处理器核断电所采用的模式。
5.如权利要求1所述的系统，其中所述第一处理器核在复位时恢复所述第一处理器核的所保存状态。
6.如权利要求5所述的系统，其中所述第二处理器核在复位时恢复所述第二处理器核的所保存状态。
7.如权利要求1所述的系统，其中所述第一处理器核响应于来自功率管理控制器的信号而转变到对所述第一处理器核供电所采用的模式。
8.如权利要求7所述的系统，其中所述第二处理器核响应于来自所述功率管理控制器的信号而转变到对所述第二处理器核供电所采用的模式。
9.如权利要求1所述的系统，其中所述第一处理器核保存并且恢复所述第一处理器核的寄存器。
10.如权利要求1所述的系统，其中所述第一处理器核保存并且恢复所述第一处理器核的调试状态。
11.如权利要求1所述的系统，其进一步包括集成电压调节器。
12.如权利要求1所述的系统，其中所述高速缓存存储器包括静态随机存取存储器。
13.如权利要求1所述的系统，其进一步包括功率管理单元，用于控制所述第一处理器核在第一操作点与第二操作地之间的转变。
14.如权利要求1所述的系统，其进一步包括集成电路，所述集成电路包括所述多核处理器。
15.如权利要求1所述的系统，其中所述高速缓存存储器包括专用高速缓存存储器。
16.一种移动系统，其包括：
大容量存储装置，用于存储操作系统；
电池；
图形处理器；
无线通信模块；
存储器控制器；以及
多核处理器，所述多核处理器包括：
第一处理器核，所述第一处理器核保存所述第一处理器核的状态并且进入所述第一处理器核断电所采用的模式；
第二处理器核，所述第二处理器核保存所述第二处理器核的状态并且进入所述第二处理器核断电所采用的模式；以及
高速缓存存储器，所述高速缓存存储器在所述第一处理器核断电时被供电；
其中所述第一处理器核响应于所述第一处理器核转变到对所述第一处理器核供电所采用的模式而恢复所述第一处理器核的所保存状态，并且所述第二处理器核响应于所述第二处理器核转变到对所述第二处理器核供电所采用的模式而恢复所述第二处理器核的所保存状态。
17.如权利要求16所述的移动系统，其中所述第一处理器核将所述第一处理器核的状态保存在所述高速缓存存储器中。
18.如权利要求16所述的移动系统，其中所述第一处理器核响应于指令由所述第一处理器核执行而进入所述第一处理器核断电所采用的模式。
19.如权利要求18所述的移动系统，其中所述第二处理器核响应于指令由所述第一处理器核执行而进入所述第二处理器核断电所采用的模式。
20.如权利要求16所述的移动系统，其中所述第一处理器核在复位时恢复所述第一处理器核的所保存状态。
21.如权利要求20所述的移动系统，其中所述第二处理器核在复位时恢复所述第二处理器核的所保存状态。
22.如权利要求16所述的移动系统，其中所述第一处理器核响应于来自功率管理控制器的信号而转变到对所述第一处理器核供电所采用的模式。
23.如权利要求22所述的移动系统，其中所述第二处理器核响应于来自所述功率管理控制器的信号而转变到对所述第二处理器核供电所采用的模式。
24.如权利要求16所述的移动系统，其中所述第一处理器核保存并且恢复所述第一处理器核的寄存器。
25.如权利要求16所述的移动系统，其中所述第一处理器核保存并且恢复所述第一处理器核的调试状态。
26.如权利要求16所述的移动系统，其进一步包括集成电压调节器。
27.如权利要求16所述的移动系统，其中所述高速缓存存储器包括静态随机存取存储器。
28.如权利要求16所述的移动系统，其进一步包括功率管理单元，用于控制所述第一处理器核在第一操作点与第二操作点之间的转变。
29.如权利要求16所述的移动系统，其进一步包括集成电路，所述集成电路包括所述多核处理器。
30.如权利要求16所述的移动系统，其中所述高速缓存存储器包括专用高速缓存存储器。
31.一种系统，其包括：
存储器控制器；
I/O控制器；
时钟发生器；以及
多核处理器，所述多核处理器包括：
共享L2高速缓存存储器；
存储器，用于存储电压识别值；
第一处理器核；和
第二处理器核；
其中所述第一处理器核和所述第二处理器核均支持核C6（CC6）状态，其中对应处理器核的核状态保存到高速缓存存储器；并且
其中所述多核处理器支持封装休眠状态（C6），其中锁相环（PLL）要掉电并且提供给所述多核处理器的电压电平在所述第一处理器核和所述第二处理器核进入所述核C6（CC6）状态之后要转变成对应于所述电压识别值的值。
32.如权利要求31所述的系统，其中所述第一处理器核将所述第一处理器核的核状态保存在所述高速缓存存储器中。
33.如权利要求31所述的系统，其中所述第一处理器核响应于指令由所述第一处理器核执行而进入所述核C6（CC6）状态。
34.如权利要求33所述的系统，其中所述第二处理器核响应于指令由所述第二处理器核执行而进入所述核C6（CC6）状态。
35.如权利要求31所述的系统，其中所述第一处理器核在复位时恢复所述第一处理器核的所保存核状态。
36.如权利要求35所述的系统，其中所述第二处理器核在复位时恢复所述第二处理器核的所保存核状态。
37.如权利要求31所述的系统，其中所述第一处理器核响应于来自功率管理控制器的信号而转变到对所述第一处理器核供电所采用的模式。
38.如权利要求37所述的系统，其中所述第二处理器核响应于来自所述功率管理控制器的信号而转变到对所述第二处理器核供电所采用的模式。
39.如权利要求31所述的系统，其中所述第一处理器核保存并且恢复所述第一处理器核的寄存器。
40.如权利要求31所述的系统，其中所述第一处理器核保存并且恢复所述第一处理器核的调试状态。
41.如权利要求31所述的系统，其进一步包括集成电压调节器。
42.如权利要求31所述的系统，其中所述高速缓存存储器包括静态随机存取存储器。
43.如权利要求31所述的系统，其进一步包括功率管理单元，用于控制所述第一处理器核在第一操作点与第二操作点之间的转变。
44.如权利要求31所述的系统，其进一步包括集成电路，所述集成电路包括所述多核处理器。
45.如权利要求31所述的系统，其中所述高速缓存存储器包括专用高速缓存存储器。
46.一种多核处理器，包括：
存储器，用于存储电压识别值；
多个锁相环；以及
第一处理器核和第二处理器核，与所述存储器和所述多个锁相环耦合；
其中所述第一处理器核和所述第二处理器核均支持核C6（CC6）状态，其中对应处理器核的核状态保存到高速缓存存储器；以及
其中所述多核处理器支持封装休眠状态（C6），其中所述锁相环（PLL）断电并且提供给所述多核处理器的电压电平在所述第一处理器核和所述第二处理器核进入核C6（CC6）状态之后转变成对应于所述电压识别值的值。
47.如权利要求46所述的多核处理器，进一步包括：
功率管理逻辑，用于在所述第一处理器核进入所述CC6状态时使所述第二处理器核保持在活动状态并且维持对所述第二处理器核所访问的高速缓存存储器的电力以及在所述第一处理器核被置于所述CC6状态时保持与所述第一处理器核关联的数据。
48.一种移动系统，包括：
操作系统；
电池；
无线通信模块；以及
多核处理器，包括第一处理器核和第二处理器核；
所述第一处理器核将所述第一处理器核的状态保存在存储器中并且进入所述第一处理器核断电所处的模式；
所述第二处理器核将所述第二处理器核的状态保存在存储器中并且进入所述第二处理器核断电所处的模式；以及
所述处理器的高速缓存存储器，所述高速缓存存储器在所述第一处理器核断电时保持供电；
所述第一处理器核响应于所述第一处理器核进入所述第一处理器核被供电所处的模式而恢复所述第一处理器核的所保存状态；
所述第二处理器核响应于所述第二处理器核进入所述第二处理器核被供电所处的模式而恢复所述第二处理器核的所保存状态；以及
其中所述第一处理器核的状态包括与所述第一处理器核关联的体系结构状态信息并且所述第二处理器核的状态包括与所述第二处理器核关联的体系结构状态信息。
49.一种系统，包括：
图形电路；
无线通信块；
多核处理器，包括第一处理器核和第二处理器核；
所述第一处理器核将所述第一处理器核的状态保存在存储器中并且进入所述第一处理器核断电所处的模式；
所述第二处理器核将所述第二处理器核的状态保存在存储器中并且进入所述第二处理器核断电所处的模式；以及
所述处理器的高速缓存存储器，所述高速缓存存储器在所述第一处理器核断电时保持供电；
所述第一处理器核响应于所述第一处理器核进入所述第一处理器核被供电所处的模式而恢复所述第一处理器核的所保存状态；
所述第二处理器核响应于所述第二处理器核进入所述第二处理器核被供电所处的模式恢复所述第二处理器核的所保存状态；
其中所述第一处理器核的状态包括与所述第一处理器核关联的体系结构状态信息并且所述第二处理器核的状态包括与所述第二处理器核关联的体系结构状态信息。
50.一种处理器，包括：
第一核，用于执行指令序列；
第二核，用于执行指令序列；
共享高速缓存，能由所述第一核和所述第二核两者访问；
功率管理逻辑，用于在所述第二核保持在活动状态时使所述第一核断电、维持对所述第二核所访问的共享高速缓存的电力并且在所述第一核断电时保持与所述第一核关联的数据；以及
执行单元，用于执行至少一个指令来减少所述处理器的消耗以进入低功率状态。
51.一种系统，包括：
至少一个处理器，包括第一核和第二核；
电压调节电路，用于调节第一核和第二核的工作电压；
互连部件，用于将至少一个处理器之一耦合到一个或多个系统组件；以及
系统存储器，耦合到至少一个处理器之一，
至少一个处理器之一包括：
第一核，用于执行指令序列；
第二核，用于执行指令序列；
可由第一核和第二核这两者访问的共享高速缓存；
功率管理逻辑，用于使得第一核掉电而第二核保持在活动状态；
其中，对共享高速缓存的功率被维持以使能第二核的访问；以及
其中，当第一核掉电时，与第一核相关联的数据被保存。
52.如权利要求51所述的系统，其中所述指令序列的至少一个指令是休眠指令。
53.如权利要求52所述的系统，其中所述休眠指令要使得至少一个处理器的某些部分掉电。
54.如权利要求52所述的系统，其中所述休眠指令要使得某些时钟被选通。
55.如权利要求51所述的系统，其中所述系统存储器包括随机存取存储器。
56.如权利要求51所述的系统，进一步包括：
至少一个通信装置，与至少一个处理器耦合。
57.如权利要求51所述的系统，进一步包括：
至少一个存储装置，与至少一个处理器耦合。
58.一种系统，包括：
至少一个处理器部件，包括第一核和第二核；
电压调节部件，用于调节第一核和第二核的工作电压；
互连部件，用于将至少一个处理器部件之一耦合到一个或多个系统组件；以及
系统存储器部件，耦合到至少一个处理器部件，
至少一个处理器部件之一包括：
第一核，用于执行指令序列；
第二核，用于执行指令序列；
可由第一核和第二核这两者访问的共享高速缓存部件；
功率管理部件，用于使得第一核掉电而第二核保持在活动状态；
其中，对共享高速缓存部件的功率被维持以使能第二核的访问；以及
其中，当第一核掉电时，与第一核相关联的数据被保存。
59.如权利要求58所述的系统，其中所述指令序列的至少一个指令是休眠指令。
60.如权利要求59所述的系统，其中所述休眠指令要使得至少一个处理器的某些部分掉电。
61.如权利要求59所述的系统，其中所述休眠指令要使得某些时钟被选通。
62.如权利要求58所述的系统，其中所述系统存储器部件包括随机存取存储器。
63.如权利要求58所述的系统，进一步包括：
至少一个通信装置部件，与至少一个处理器部件耦合。
64.如权利要求58所述的系统，进一步包括：
至少一个存储装置部件，与至少一个处理器部件耦合。
65.一种方法，包括：
用电压调节电路调节处理器的第一核和第二核的电压；
将所述处理器与一个或多个系统组件互连；以及
将系统存储器耦合到所述处理器，
所述处理器包括：
第一核，用于执行指令序列；
第二核，用于执行指令序列；
可由第一核和第二核这两者访问的共享高速缓存电路；
功率管理电路，用于使得第一核掉电而第二核保持在活动状态；
其中，对共享高速缓存电路的功率被维持以使能第二核的访问；以及
其中，当第一核掉电时，与第一核相关联的数据被保存。
66.如权利要求65所述的方法，其中所述指令序列的至少一个指令是休眠指令。
67.如权利要求66所述的方法，其中所述休眠指令要使得所述处理器的某些部分掉电。
68.如权利要求66所述的方法，其中所述休眠指令要使得某些时钟被选通。
69.如权利要求65所述的方法，其中所述系统存储器部件包括随机存取存储器。
70.如权利要求65所述的方法，进一步包括：
将至少一个通信装置与所述处理器耦合。
71.如权利要求65所述的方法，进一步包括：
将至少一个存储装置与所述处理器耦合。
CN201510204863.5A 2005-12-30 2006-12-18 用于零电压处理器休眠状态的方法和设备 Active CN104965581B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/323,254 US7664970B2 (en) 2005-12-30 2005-12-30 Method and apparatus for a zero voltage processor sleep state
US11/323254 2005-12-30
CNA2006800501117A CN101351762A (zh) 2005-12-30 2006-12-18 用于零电压处理器休眠状态的方法和设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800501117A Division CN101351762A (zh) 2005-12-30 2006-12-18 用于零电压处理器休眠状态的方法和设备

Publications (2)

Publication Number Publication Date
CN104965581A CN104965581A (zh) 2015-10-07
CN104965581B true CN104965581B (zh) 2018-03-02

Family

ID=38050291

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2011102742144A Pending CN102306048A (zh) 2005-12-30 2006-12-18 用于零电压处理器休眠状态的方法和设备
CN201510204863.5A Active CN104965581B (zh) 2005-12-30 2006-12-18 用于零电压处理器休眠状态的方法和设备
CNA2006800501117A Pending CN101351762A (zh) 2005-12-30 2006-12-18 用于零电压处理器休眠状态的方法和设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2011102742144A Pending CN102306048A (zh) 2005-12-30 2006-12-18 用于零电压处理器休眠状态的方法和设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNA2006800501117A Pending CN101351762A (zh) 2005-12-30 2006-12-18 用于零电压处理器休眠状态的方法和设备

Country Status (7)

Country Link
US (14) US7664970B2 (zh)
JP (1) JP4875710B2 (zh)
KR (1) KR101021405B1 (zh)
CN (3) CN102306048A (zh)
DE (2) DE112006003575B8 (zh)
TW (1) TWI334979B (zh)
WO (1) WO2007078925A1 (zh)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7966511B2 (en) 2004-07-27 2011-06-21 Intel Corporation Power management coordination in multi-core processors
US7664970B2 (en) 2005-12-30 2010-02-16 Intel Corporation Method and apparatus for a zero voltage processor sleep state
US7523327B2 (en) * 2005-03-05 2009-04-21 Intel Corporation System and method of coherent data transfer during processor idle states
US7802116B2 (en) * 2006-09-27 2010-09-21 Intel Corporation Subsystem power management
US8812885B2 (en) * 2006-12-28 2014-08-19 Texas Instruments Incorporated Detecting wake-up events for a chip based on an I/O power supply
US7941683B2 (en) * 2007-05-02 2011-05-10 Advanced Micro Devices, Inc. Data processing device with low-power cache access mode
EP2058725A3 (en) * 2007-06-11 2015-07-22 Mediatek Inc. Method of and apparatus for reducing power consumption within an integrated circuit
US8683247B2 (en) * 2008-06-12 2014-03-25 Advanced Micro Devices, Inc. Method and apparatus for controlling power supply to primary processor and portion of peripheral devices by controlling switches in a power/reset module embedded in secondary processor
KR101000555B1 (ko) * 2008-06-16 2010-12-14 엘지전자 주식회사 동적 전력관리 프로세서의 소음저감장치 및 방법
US8078891B2 (en) 2008-06-30 2011-12-13 Intel Corporation Method, device, and system for guaranteed minimum processor power state dwell time
US7779191B2 (en) * 2008-07-29 2010-08-17 Nvidia Corporation Platform-based idle-time processing
US8028181B2 (en) * 2008-09-19 2011-09-27 Intel Corporation Processor power consumption control and voltage drop via micro-architectural bandwidth throttling
US8122270B2 (en) * 2008-09-29 2012-02-21 Intel Corporation Voltage stabilization for clock signal frequency locking
US8495423B2 (en) 2009-08-11 2013-07-23 International Business Machines Corporation Flash-based memory system with robust backup and restart features and removable modules
US8352770B2 (en) * 2009-09-25 2013-01-08 Intel Corporation Method, system and apparatus for low-power storage of processor context information
US8539260B2 (en) * 2010-04-05 2013-09-17 Intel Corporation Method, apparatus, and system for enabling platform power states
US8782456B2 (en) * 2010-06-01 2014-07-15 Intel Corporation Dynamic and idle power reduction sequence using recombinant clock and power gating
US8117498B1 (en) * 2010-07-27 2012-02-14 Advanced Micro Devices, Inc. Mechanism for maintaining cache soft repairs across power state transitions
US8887012B2 (en) * 2010-08-24 2014-11-11 Advanced Micro Devices, Inc. Method and apparatus for saving and restoring soft repair data
US10292445B2 (en) 2011-02-24 2019-05-21 Rochester Institute Of Technology Event monitoring dosimetry apparatuses and methods thereof
US9339224B2 (en) 2011-02-24 2016-05-17 Rochester Institute Of Technology Event dosimeter devices and methods thereof
US8924752B1 (en) 2011-04-20 2014-12-30 Apple Inc. Power management for a graphics processing unit or other circuit
US8924756B2 (en) * 2011-06-27 2014-12-30 Intel Corporation Processor core with higher performance burst operation with lower power dissipation sustained workload mode
KR102023146B1 (ko) * 2011-07-26 2019-09-20 마벨 월드 트레이드 리미티드 인스턴트 온을 갖는 제로 전력 하이버네이션 모드
KR102082242B1 (ko) 2011-09-06 2020-02-27 인텔 코포레이션 전력 효율적 프로세서 아키텍처
US8856566B1 (en) 2011-12-15 2014-10-07 Apple Inc. Power management scheme that accumulates additional off time for device when no work is available and permits additional power consumption by device when awakened
US9665144B2 (en) * 2011-12-21 2017-05-30 Intel Corporation Methods and systems for energy efficiency and energy conservation including entry and exit latency reduction for low power states
US9122464B2 (en) * 2011-12-22 2015-09-01 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including energy efficient processor thermal throttling using deep power down mode
US9400545B2 (en) * 2011-12-22 2016-07-26 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including autonomous hardware-based deep power down in devices
US8819461B2 (en) * 2011-12-22 2014-08-26 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including improved processor core deep power down exit latency by using register secondary uninterrupted power supply
US8874949B2 (en) 2011-12-22 2014-10-28 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including enhanced temperature based voltage control
US8713256B2 (en) 2011-12-23 2014-04-29 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including dynamic cache sizing and cache operating voltage management for optimal power performance
US8230247B2 (en) 2011-12-30 2012-07-24 Intel Corporation Transferring architectural functions of a processor to a platform control hub responsive to the processor entering a deep sleep state
US8989136B2 (en) 2012-02-14 2015-03-24 Htc Corporation Connection dormancy method and wireless communication device and computer readable recording medium
US9436245B2 (en) 2012-03-13 2016-09-06 Intel Corporation Dynamically computing an electrical design point (EDP) for a multicore processor
US9323316B2 (en) 2012-03-13 2016-04-26 Intel Corporation Dynamically controlling interconnect frequency in a processor
WO2013137859A1 (en) 2012-03-13 2013-09-19 Intel Corporation Providing energy efficient turbo operation of a processor
US9390461B1 (en) 2012-05-08 2016-07-12 Apple Inc. Graphics hardware mode controls
US9250665B2 (en) 2012-06-07 2016-02-02 Apple Inc. GPU with dynamic performance adjustment
US9152205B2 (en) * 2012-08-28 2015-10-06 Intel Corporation Mechanism for facilitating faster suspend/resume operations in computing systems
US8984313B2 (en) * 2012-08-31 2015-03-17 Intel Corporation Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator
US9600382B2 (en) * 2012-09-03 2017-03-21 Southeast University Error recovery circuit oriented to CPU pipeline
US9690353B2 (en) * 2013-03-13 2017-06-27 Intel Corporation System and method for initiating a reduced power mode for one or more functional blocks of a processor based on various types of mode request
US9465432B2 (en) * 2013-08-28 2016-10-11 Via Technologies, Inc. Multi-core synchronization mechanism
US9262322B2 (en) * 2013-09-17 2016-02-16 Advanced Micro Devices, Inc. Method and apparatus for storing a processor architectural state in cache memory
US10705961B2 (en) 2013-09-27 2020-07-07 Intel Corporation Scalably mechanism to implement an instruction that monitors for writes to an address
CN105683862B (zh) * 2013-11-29 2019-11-05 英特尔公司 计算设备中的功率管理
KR102210996B1 (ko) 2014-01-03 2021-02-02 삼성전자주식회사 프로세서 및 프로세서 제어 방법
US10261882B2 (en) 2014-01-31 2019-04-16 Hewlett Packard Enterprise Development Lp Functional unit promotion to management unit
US9612643B2 (en) * 2014-03-29 2017-04-04 Intel Corporation Controlling the CPU slew rates based on the battery state of charge
US9426748B2 (en) * 2014-07-11 2016-08-23 Qualcomm Incorporated Dynamic sleep mode based upon battery charge
US9582068B2 (en) * 2015-02-24 2017-02-28 Qualcomm Incorporated Circuits and methods providing state information preservation during power saving operations
CN104731616A (zh) * 2015-03-25 2015-06-24 浪潮集团有限公司 一种关闭Linux OS下Intel CPU节能模式的方法
US10234932B2 (en) * 2015-07-22 2019-03-19 Futurewei Technologies, Inc. Method and apparatus for a multiple-processor system
CN106227317B (zh) * 2016-08-02 2019-02-05 联想(北京)有限公司 一种信号处理方法及电子设备
US10452561B2 (en) 2016-08-08 2019-10-22 Raytheon Company Central processing unit architecture and methods for high availability systems
TWI626535B (zh) * 2017-02-15 2018-06-11 新唐科技股份有限公司 電源管理系統和控制器
US10990159B2 (en) 2017-04-25 2021-04-27 Apple Inc. Architected state retention for a frequent operating state switching processor
GB2564878B (en) * 2017-07-25 2020-02-26 Advanced Risc Mach Ltd Parallel processing of fetch blocks of data
US11119830B2 (en) * 2017-12-18 2021-09-14 International Business Machines Corporation Thread migration and shared cache fencing based on processor core temperature
US11429385B2 (en) * 2018-12-29 2022-08-30 Intel Corporation Hardware processors and methods for extended microcode patching and reloading
US11703933B2 (en) * 2019-01-24 2023-07-18 Intel Corporation Remote register updates
KR20200114017A (ko) * 2019-03-27 2020-10-07 에스케이하이닉스 주식회사 컨트롤러 및 그 동작 방법
US11658571B2 (en) 2020-04-01 2023-05-23 Analog Devices International Unlimited Company Low power regulator circuit
KR20220046221A (ko) * 2020-10-07 2022-04-14 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11861781B2 (en) 2020-12-28 2024-01-02 Samsung Electronics Co., Ltd. Graphics processing units with power management and latency reduction
TWI824464B (zh) * 2022-03-31 2023-12-01 仁寶電腦工業股份有限公司 電子裝置以及用於電子裝置的啟動方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6792551B2 (en) * 2001-11-26 2004-09-14 Intel Corporation Method and apparatus for enabling a self suspend mode for a processor
US6804632B2 (en) * 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
CN1707399A (zh) * 2004-06-11 2005-12-14 国际商业机器公司 开盖使用的便携电子设备和控制便携电子设备的方法

Family Cites Families (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4819154A (en) 1982-12-09 1989-04-04 Sequoia Systems, Inc. Memory back up system with one cache memory and two physically separated main memories
AT378369B (de) 1983-08-26 1985-07-25 Krems Chemie Gmbh Verfahren zur herstellung von methylolierten melaminen
JPH0195355A (ja) * 1987-10-07 1989-04-13 Mitsubishi Electric Corp マルチプロセッサシステム
US5526487A (en) 1989-02-09 1996-06-11 Cray Research, Inc. System for multiprocessor communication
US5153535A (en) 1989-06-30 1992-10-06 Poget Computer Corporation Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency
US5396635A (en) 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
US5551033A (en) 1991-05-17 1996-08-27 Zenith Data Systems Corporation Apparatus for maintaining one interrupt mask register in conformity with another in a manner invisible to an executing program
JPH06236284A (ja) 1991-10-21 1994-08-23 Intel Corp コンピュータシステム処理状態を保存及び復元する方法及びコンピュータシステム
JP2880863B2 (ja) 1992-10-29 1999-04-12 株式会社東芝 サスペンド制御方法およびシステム
JP2809962B2 (ja) 1993-03-02 1998-10-15 株式会社東芝 資源管理方式
US5502838A (en) 1994-04-28 1996-03-26 Consilium Overseas Limited Temperature management for integrated circuits
JP3304577B2 (ja) * 1993-12-24 2002-07-22 三菱電機株式会社 半導体記憶装置とその動作方法
US5918061A (en) 1993-12-29 1999-06-29 Intel Corporation Enhanced power managing unit (PMU) in a multiprocessor chip
US5632038A (en) 1994-02-22 1997-05-20 Dell Usa, L.P. Secondary cache system for portable computer
US5623677A (en) 1994-05-13 1997-04-22 Apple Computer, Inc. Apparatus and method for reducing power consumption in a computer system
US5560022A (en) 1994-07-19 1996-09-24 Intel Corporation Power management coordinator system and interface
US5530879A (en) 1994-09-07 1996-06-25 International Business Machines Corporation Computer system having power management processor for switching power supply from one state to another responsive to a closure of a switch, a detected ring or an expiration of a timer
US5990516A (en) 1994-09-13 1999-11-23 Kabushiki Kaisha Toshiba MOSFET with a thin gate insulating film
JP2005217436A (ja) * 1994-09-13 2005-08-11 Toshiba Corp 半導体装置および半導体集積回路装置
US5734585A (en) 1994-11-07 1998-03-31 Norand Corporation Method and apparatus for sequencing power delivery in mixed supply computer systems
JP3028041B2 (ja) * 1995-02-17 2000-04-04 ヤマハ株式会社 楽音要素抽出装置
US5745375A (en) 1995-09-29 1998-04-28 Intel Corporation Apparatus and method for controlling power usage
US5787294A (en) 1995-10-13 1998-07-28 Vlsi Technology, Inc. System for reducing the power consumption of a computer system and method therefor
US5812860A (en) 1996-02-12 1998-09-22 Intel Corporation Method and apparatus providing multiple voltages and frequencies selectable based on real time criteria to control power consumption
US5784628A (en) * 1996-03-12 1998-07-21 Microsoft Corporation Method and system for controlling power consumption in a computer system
US5765001A (en) 1996-04-29 1998-06-09 International Business Machines Corporation Computer system which is operative to change from a normal operating state to a suspend state when a power supply thereof detects that an external source is no longer providing power to said power supply at a predetermined level
US5940785A (en) 1996-04-29 1999-08-17 International Business Machines Corporation Performance-temperature optimization by cooperatively varying the voltage and frequency of a circuit
US6061711A (en) 1996-08-19 2000-05-09 Samsung Electronics, Inc. Efficient context saving and restoring in a multi-tasking computing system environment
JPH1091603A (ja) 1996-09-12 1998-04-10 Fujitsu Ltd デュアルｃｐｕシステムにおける立ち上げ同期確立方法及び異常監視方法
US5870616A (en) 1996-10-04 1999-02-09 International Business Machines Corporation System and method for reducing power consumption in an electronic circuit
US5862368A (en) 1996-12-11 1999-01-19 Dell Usa, L.P. Process to allow automatic microprocessor clock frequency detection and selection
JP3253881B2 (ja) 1997-01-06 2002-02-04 株式会社東芝 コンピュータシステムおよびそのシステムにおけるハイバネーション制御方法
US6167488A (en) 1997-03-31 2000-12-26 Sun Microsystems, Inc. Stack caching circuit with overflow/underflow unit
AU6140098A (en) 1997-03-31 1998-10-22 Intel Corporation Automatic transitioning between acpi c3 and c2 states
US6021500A (en) 1997-05-07 2000-02-01 Intel Corporation Processor with sleep and deep sleep modes
US6223208B1 (en) 1997-10-03 2001-04-24 International Business Machines Corporation Moving data in and out of processor units using idle register/storage functional units
US6205521B1 (en) 1997-11-03 2001-03-20 Compaq Computer Corporation Inclusion map for accelerated cache flush
US5953685A (en) 1997-11-26 1999-09-14 Intel Corporation Method and apparatus to control core logic temperature
US6115763A (en) 1998-03-05 2000-09-05 International Business Machines Corporation Multi-core chip providing external core access with regular operation function interface and predetermined service operation services interface comprising core interface units and masters interface unit
US6408325B1 (en) 1998-05-06 2002-06-18 Sun Microsystems, Inc. Context switching technique for processors with large register files
US6141762A (en) 1998-08-03 2000-10-31 Nicol; Christopher J. Power reduction in a multiprocessor digital signal processor based on processor load
US6347379B1 (en) 1998-09-25 2002-02-12 Intel Corporation Reducing power consumption of an electronic device
JP2000112585A (ja) * 1998-10-02 2000-04-21 Toshiba Corp システムｌｓｉ及びパワーマネジメント方法
US6415388B1 (en) 1998-10-30 2002-07-02 Intel Corporation Method and apparatus for power throttling in a microprocessor using a closed loop feedback system
US6230274B1 (en) 1998-11-03 2001-05-08 Intel Corporation Method and apparatus for restoring a memory device channel when exiting a low power state
US6118306A (en) 1998-12-03 2000-09-12 Intel Corporation Changing clock frequency
US6535798B1 (en) 1998-12-03 2003-03-18 Intel Corporation Thermal management in a system
US6272642B2 (en) 1998-12-03 2001-08-07 Intel Corporation Managing a system's performance state
US6389556B1 (en) 1999-01-21 2002-05-14 Advanced Micro Devices, Inc. Mechanism to prevent data loss in case of a power failure while a PC is in suspend to RAM state
US6363490B1 (en) 1999-03-30 2002-03-26 Intel Corporation Method and apparatus for monitoring the temperature of a processor
US6711691B1 (en) 1999-05-13 2004-03-23 Apple Computer, Inc. Power management for computer systems
TW425506B (en) 1999-06-11 2001-03-11 Via Tech Inc Voltage switching device for suspending to RAM mode
AU4290999A (en) 1999-06-29 2001-01-31 Hitachi Limited System lsi
US6571341B1 (en) 1999-07-23 2003-05-27 Intel Corporation Using a hardware-driven event to wake a computer from a sleeping state
US6584573B1 (en) 1999-08-30 2003-06-24 Intel Corporation Placing a computer system into a sleeping state
US6523128B1 (en) 1999-08-31 2003-02-18 Intel Corporation Controlling power for a sleeping state of a computer to prevent overloading of the stand-by power rails by selectively asserting a control signal
TW448352B (en) 1999-09-06 2001-08-01 Via Tech Inc Power-saving device and method for suspend to RAM
US6505216B1 (en) 1999-10-01 2003-01-07 Emc Corporation Methods and apparatus for backing-up and restoring files using multiple trails
JP2003514296A (ja) 1999-11-09 2003-04-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド プロセッサの動作パラメータをその環境に従って動的に調節する方法
US6499102B1 (en) 1999-12-29 2002-12-24 Intel Corporation Method of dynamically changing the lowest sleeping state in ACPI
US6550020B1 (en) 2000-01-10 2003-04-15 International Business Machines Corporation Method and system for dynamically configuring a central processing unit with multiple processing cores
US6633987B2 (en) * 2000-03-24 2003-10-14 Intel Corporation Method and apparatus to implement the ACPI(advanced configuration and power interface) C3 state in a RDRAM based system
US6543698B1 (en) 2000-04-10 2003-04-08 Heat-N-Glo Fireplace Products, Inc. Fireplace make-up air heat exchange system
US6691234B1 (en) 2000-06-16 2004-02-10 Intel Corporation Method and apparatus for executing instructions loaded into a reserved portion of system memory for transitioning a computer system from a first power state to a second power state
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US6411157B1 (en) * 2000-06-29 2002-06-25 International Business Machines Corporation Self-refresh on-chip voltage generator
US6438658B1 (en) 2000-06-30 2002-08-20 Intel Corporation Fast invalidation scheme for caches
US6748545B1 (en) * 2000-07-24 2004-06-08 Advanced Micro Devices, Inc. System and method for selecting between a voltage specified by a processor and an alternate voltage to be supplied to the processor
WO2002013003A2 (en) 2000-08-04 2002-02-14 Marconi Communications, Inc. System and method for implementing a self-activating embedded application
US6664775B1 (en) 2000-08-21 2003-12-16 Intel Corporation Apparatus having adjustable operational modes and method therefore
US6941480B1 (en) 2000-09-30 2005-09-06 Intel Corporation Method and apparatus for transitioning a processor state from a first performance mode to a second performance mode
US6678767B1 (en) 2000-10-06 2004-01-13 Broadcom Corp Bus sampling on one edge of a clock signal and driving on another edge
JP3860116B2 (ja) 2000-10-31 2006-12-20 ミレニアル・ネット・インコーポレーテッド 最適化電力効率によるネットワークプロセッシングシステム
US6988214B1 (en) 2000-11-06 2006-01-17 Dell Products L.P. Processor power state transistions using separate logic control
US6691216B2 (en) 2000-11-08 2004-02-10 Texas Instruments Incorporated Shared program memory for use in multicore DSP devices
US6845432B2 (en) 2000-12-28 2005-01-18 Intel Corporation Low power cache architecture
US6738675B2 (en) 2000-12-30 2004-05-18 Intel Corporation Method, apparatus, and system to reduce microprocessor power dissipation
JP2002215599A (ja) 2001-01-18 2002-08-02 Mitsubishi Electric Corp マルチプロセッサシステムおよびその制御方法
US6883037B2 (en) 2001-03-21 2005-04-19 Microsoft Corporation Fast data decoder that operates with reduced output buffer bounds checking
KR100424484B1 (ko) 2001-07-05 2004-03-24 엘지전자 주식회사 중앙 처리 장치용 전원 공급기
JP4733877B2 (ja) 2001-08-15 2011-07-27 富士通セミコンダクター株式会社 半導体装置
US7539878B2 (en) 2001-09-19 2009-05-26 Freescale Semiconductor, Inc. CPU powerdown method and apparatus therefor
FR2832233B1 (fr) 2001-11-13 2004-01-02 France Telecom Reconfiguration de composants programmables dans un appareil electronique
US6823240B2 (en) 2001-12-12 2004-11-23 Intel Corporation Operating system coordinated thermal management
US6714891B2 (en) 2001-12-14 2004-03-30 Intel Corporation Method and apparatus for thermal management of a power supply to a high performance processor in a computer system
EP1338947A1 (en) 2002-02-22 2003-08-27 Hewlett-Packard Company A power state sub-system and a method of changing the power state of a selected computer system
US6954864B2 (en) 2002-03-29 2005-10-11 Intel Corporation Method and apparatus for remotely placing a computing device into a low power state
EP1351146A1 (en) 2002-04-04 2003-10-08 Hewlett-Packard Company Power management system and method with recovery after power failure
US6920574B2 (en) 2002-04-29 2005-07-19 Apple Computer, Inc. Conserving power by reducing voltage supplied to an instruction-processing portion of a processor
US6885233B2 (en) 2002-05-02 2005-04-26 Intel Corporation Altering operating frequency and voltage set point of a circuit in response to the operating temperature and instantaneous operating voltage of the circuit
JP2004038642A (ja) * 2002-07-04 2004-02-05 Renesas Technology Corp マルチプロセッサ
US7020786B2 (en) 2002-07-23 2006-03-28 Dell Products L.P. System and method for selecting a voltage output reference
US6983386B2 (en) 2002-08-12 2006-01-03 Hewlett-Packard Development Company, L.P. Voltage management of blades in a bladed architecture system based on thermal and power budget allocation
KR100505638B1 (ko) 2002-08-28 2005-08-03 삼성전자주식회사 워킹 콘텍스트 저장 및 복구 장치 및 방법
US6901298B1 (en) 2002-09-30 2005-05-31 Rockwell Automation Technologies, Inc. Saving and restoring controller state and context in an open operating system
US20050044429A1 (en) 2003-08-22 2005-02-24 Ip-First Llc Resource utilization mechanism for microprocessor power management
US7076672B2 (en) 2002-10-14 2006-07-11 Intel Corporation Method and apparatus for performance effective power throttling
TW575803B (en) * 2002-10-17 2004-02-11 Uniwill Comp Corp The method of managing portable computer power cord
US7043649B2 (en) 2002-11-20 2006-05-09 Portalplayer, Inc. System clock power management for chips with multiple processing modules
US7036040B2 (en) 2002-11-26 2006-04-25 Microsoft Corporation Reliability of diskless network-bootable computers using non-volatile memory cache
US7028196B2 (en) 2002-12-13 2006-04-11 Hewlett-Packard Development Company, L.P. System, method and apparatus for conserving power consumed by a system having a processor integrated circuit
WO2004061462A1 (en) 2002-12-23 2004-07-22 Power Measurement Ltd. Power monitoring integrated circuit with communication interface
US6711447B1 (en) 2003-01-22 2004-03-23 Intel Corporation Modulating CPU frequency and voltage in a multi-core CPU architecture
US7093147B2 (en) 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
US7080269B2 (en) 2003-05-15 2006-07-18 International Business Machines Corporation Method and apparatus for implementing power-saving sleep mode in design with multiple clock domains
JP2005011166A (ja) 2003-06-20 2005-01-13 Renesas Technology Corp 情報処理装置
GB2403561A (en) * 2003-07-02 2005-01-05 Advanced Risc Mach Ltd Power control within a coherent multi-processor system
US7134031B2 (en) 2003-08-04 2006-11-07 Arm Limited Performance control within a multi-processor system
US7412565B2 (en) 2003-08-18 2008-08-12 Intel Corporation Memory optimization for a computer system having a hibernation mode
US7546418B2 (en) 2003-08-20 2009-06-09 Dell Products L.P. System and method for managing power consumption and data integrity in a computer system
US7067672B2 (en) * 2003-08-27 2006-06-27 North Carolina State University Regioselective halogenation of nicotine and substituted nicotines
KR100598379B1 (ko) 2003-09-08 2006-07-06 삼성전자주식회사 컴퓨터 시스템 및 그 제어방법
JP4263976B2 (ja) * 2003-09-24 2009-05-13 株式会社東芝 オンチップマルチコア型耐タンパプロセッサ
US7174469B2 (en) 2003-09-30 2007-02-06 International Business Machines Corporation Processor power and energy management
US7127560B2 (en) 2003-10-14 2006-10-24 International Business Machines Corporation Method of dynamically controlling cache size
CN1879092B (zh) 2003-11-12 2010-05-12 松下电器产业株式会社 高速缓冲存储器及其控制方法
JP3834323B2 (ja) 2004-04-30 2006-10-18 日本電気株式会社 キャッシュメモリおよびキャッシュ制御方法
US7848718B2 (en) * 2004-05-05 2010-12-07 St-Ericsson Sa Method apparatus comprising integrated circuit and method of powering down such circuit
US7401240B2 (en) * 2004-06-03 2008-07-15 International Business Machines Corporation Method for dynamically managing power in microprocessor chips according to present processing demands
JP4421390B2 (ja) 2004-06-21 2010-02-24 富士通マイクロエレクトロニクス株式会社 半導体集積回路
US7966511B2 (en) 2004-07-27 2011-06-21 Intel Corporation Power management coordination in multi-core processors
US20070156992A1 (en) 2005-12-30 2007-07-05 Intel Corporation Method and system for optimizing latency of dynamic memory sizing
US7451333B2 (en) 2004-09-03 2008-11-11 Intel Corporation Coordinating idle state transitions in multi-core processors
US20060143485A1 (en) 2004-12-28 2006-06-29 Alon Naveh Techniques to manage power for a mobile device
US7363523B2 (en) 2004-08-31 2008-04-22 Intel Corporation Method and apparatus for controlling power management state transitions
US7664970B2 (en) 2005-12-30 2010-02-16 Intel Corporation Method and apparatus for a zero voltage processor sleep state
JP2006045738A (ja) * 2004-08-09 2006-02-16 Yamaha Motor Co Ltd 鞍乗型車両のライダー用衣服
US20060053325A1 (en) 2004-09-03 2006-03-09 Chary Ram V Storing system information in a low-latency persistent memory device upon transition to a lower-power state
US20060059486A1 (en) 2004-09-14 2006-03-16 Microsoft Corporation Call stack capture in an interrupt driven architecture
JP4708752B2 (ja) 2004-09-28 2011-06-22 キヤノン株式会社 情報処理方法および装置
US7389403B1 (en) 2005-08-10 2008-06-17 Sun Microsystems, Inc. Adaptive computing ensemble microprocessor architecture
US20070043965A1 (en) 2005-08-22 2007-02-22 Intel Corporation Dynamic memory sizing for power reduction
US7356647B1 (en) 2005-08-23 2008-04-08 Unisys Corporation Cache with integrated capability to write out entire cache
KR100680793B1 (ko) 2005-11-21 2007-02-08 기아자동차주식회사 자동차의 휠 조립 장치 및 조립 방법
US8799687B2 (en) 2005-12-30 2014-08-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including optimizing C-state selection under variable wakeup rates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6792551B2 (en) * 2001-11-26 2004-09-14 Intel Corporation Method and apparatus for enabling a self suspend mode for a processor
US6804632B2 (en) * 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
CN1707399A (zh) * 2004-06-11 2005-12-14 国际商业机器公司 开盖使用的便携电子设备和控制便携电子设备的方法

Also Published As

Publication number Publication date
DE112006003575T5 (de) 2008-11-06
KR101021405B1 (ko) 2011-03-14
DE112006003575B4 (de) 2015-10-08
DE112006004276A8 (de) 2016-11-10
US20110231681A1 (en) 2011-09-22
US20080072088A1 (en) 2008-03-20
US9141180B2 (en) 2015-09-22
US20150006938A1 (en) 2015-01-01
US20100146311A1 (en) 2010-06-10
CN104965581A (zh) 2015-10-07
DE112006004276A5 (de) 2014-12-04
US20150169043A1 (en) 2015-06-18
US20170269672A9 (en) 2017-09-21
US20160098075A1 (en) 2016-04-07
US9841807B2 (en) 2017-12-12
US9874925B2 (en) 2018-01-23
US8707062B2 (en) 2014-04-22
US20170017297A1 (en) 2017-01-19
US8707066B2 (en) 2014-04-22
US9223389B2 (en) 2015-12-29
US7953993B2 (en) 2011-05-31
JP2009516309A (ja) 2009-04-16
US9081575B2 (en) 2015-07-14
TW200739332A (en) 2007-10-16
US20150052377A1 (en) 2015-02-19
US20120072750A1 (en) 2012-03-22
CN101351762A (zh) 2009-01-21
US20070157036A1 (en) 2007-07-05
DE112006003575B8 (de) 2016-10-20
WO2007078925A1 (en) 2007-07-12
US20160091958A1 (en) 2016-03-31
US9870044B2 (en) 2018-01-16
US7664970B2 (en) 2010-02-16
US20140310544A1 (en) 2014-10-16
US20130013945A1 (en) 2013-01-10
JP4875710B2 (ja) 2012-02-15
KR20080072095A (ko) 2008-08-05
CN102306048A (zh) 2012-01-04
US9235258B2 (en) 2016-01-12
US20150058667A1 (en) 2015-02-26
TWI334979B (en) 2010-12-21
US9223390B2 (en) 2015-12-29

Similar Documents

Publication Publication Date Title
CN104965581B (zh) 用于零电压处理器休眠状态的方法和设备
CN101356508B (zh) 用于优化动态存储器大小调整的等待时间的方法和系统
US8924755B2 (en) Connected standby sleep state
US7917787B2 (en) Method, apparatus and system to dynamically choose an aoptimum power state
CN104813254A (zh) 用于管理处理器的能量使用的装置和方法
CN104204988A (zh) 活动显示的处理器睡眠状态
CN116243997A (zh) 芯片系统及其启动方法、电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant