KR100505638B1 - 워킹 콘텍스트 저장 및 복구 장치 및 방법 - Google Patents

워킹 콘텍스트 저장 및 복구 장치 및 방법 Download PDF

Info

Publication number
KR100505638B1
KR100505638B1 KR10-2002-0051195A KR20020051195A KR100505638B1 KR 100505638 B1 KR100505638 B1 KR 100505638B1 KR 20020051195 A KR20020051195 A KR 20020051195A KR 100505638 B1 KR100505638 B1 KR 100505638B1
Authority
KR
South Korea
Prior art keywords
working context
memory device
nonvolatile memory
memory
standby mode
Prior art date
Application number
KR10-2002-0051195A
Other languages
English (en)
Other versions
KR20040019602A (ko
Inventor
이진언
이윤태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0051195A priority Critical patent/KR100505638B1/ko
Priority to TW092122196A priority patent/TWI275929B/zh
Priority to DE10338274A priority patent/DE10338274B4/de
Priority to JP2003299834A priority patent/JP2004086912A/ja
Priority to US10/647,990 priority patent/US7293183B2/en
Publication of KR20040019602A publication Critical patent/KR20040019602A/ko
Application granted granted Critical
Publication of KR100505638B1 publication Critical patent/KR100505638B1/ko
Priority to US11/747,774 priority patent/US7725746B2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3246—Power saving characterised by the action undertaken by software initiated power-off
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

SOC를 구비하는 휴대용 기기의 전원차단 대기모드에서 소비되는 전류를 최소화시킬 수 있는 장치 및 방법이 제공된다. 상기 워킹 콘텍스트 전송방법은 전원차단 대기모드를 선택하는 단계; 반도체 칩상에 장착되고, 동작중인 적어도 하나의 하드웨어 모듈에 대한 워킹 콘텍스트를 소정의 메모리로 전송하고, 저장하는 단계; 상기 메모리에 저장된 상기 워킹 콘텍스트를 상기 반도체 칩 외부에 존재하는 비휘발성 메모리 장치로 전송하는 단계; 및 상기 전원차단 대기모드를 수행하는 단계를 구비한다. 상기 워킹 콘텍스트 전송방법은 상기 전원차단 대기모드를 해제하는 단계; 상기 비휘발성 메모리 장치에 저장된 상기 적어도 하나의 상기 하드웨어 모듈에 대한 상기 워킹 콘텍스트를 상기 소정의 메모리로 복구하는 단계; 및 상기 적어도 하나의 하드웨어 모듈이 상기 비휘발성 메모리장치로부터 상기 메모리로 복원(restore)된 상기 워킹 콘텍스트를 이용하여 상기 전원차단 대기모드가 수행되기 직전의 상태를 복구(recover)하는 단계를 더 구비한다.

Description

워킹 콘텍스트 저장 및 복구 장치 및 방법{Apparatus and method for saving and restoring of working context}
본 발명은 데이터를 저장하고 복원하기 위한 방법 및 장치에 관한 것으로, 보다 상세하게는 전원차단 대기모드에서 동작중인 적어도 하나의 하드웨어 모듈에 대한 워킹 콘텍스트를 비휘발성 메모리 장치로 저장한 후, 전원차단 대기모드가 해제되는 경우 상기 적어도 하나의 하드웨어 모듈이 상기 비휘발성 메모리 장치에 저장된 상기 적어도 하나의 워킹 콘텍스트를 이용하여 상기 전원차단 대기모드를 수행하기 직전의 상태를 신속하게 복원할 수 있는 장치 및 방법에 관한 것이다.
일반적으로 이동 전화기와 같은 휴대용 기기는 소비전력이 작아야 오래 사용할 수 있다. 따라서 상기 휴대용 기기에 사용되는 SOC(system on chip; 이하 'SOC'라 한다.)는 소비전력을 감소시키기 위하여 대기 모드(standby mode)를 사용한다. SOC는 하나의 반도체칩 상에 독립적인 기능을 수행하는 시스템을 다수개 구현하는 것이다.
대기 모드에서 소비전력을 감소시키기 위한 가장 일반적인 방법은 상기 SOC의 전부 또는 상기 SOC의 일부의 회로에 공급되는 클락신호를 차단하여, 상기 SOC의 전부 또는 상기 SOC의 일부의 회로가 소비하는 동적 전류(dynamic current)를 감소시키는 것이다. 이 경우 클락신호가 차단되는 상기 SOC의 전부 또는 상기 SOC의 일부의 회로는 워킹 콘텍스트(working context)를 상실하지 않는다.
그러나, 최근에는 디프 서브마이크론(deep submicron)반도체 제조공정이 SOC에 도입되었으며, 또한 SOC의 동작 문턱전압의 감소로 인하여, SOC의 정적 누설전류(static leakage current)가 증가하고 있다. 따라서 SOC의 동적 소비 전류 및 정적 누설전류는 휴대용 기기에서 문제로 대두 대고 있다.
그래서 최근의 일부 SOC는 전원차단 대기모드(power off standby mode)를 만들어, 장시간 사용하지 않아도 되는 SOC의 전부 또는 상기 SOC의 일부의 회로에 공급되는 전원을 차단하여 상기 SOC에서 발생되는 정적 누설전류를 제거하고 있다.
그러나 상기 SOC에 공급되는 전원이 차단되는 경우, 전원이 차단되는 SOC의 전부 또는 상기 SOC의 일부의 회로의 워킹 콘텍스트는 모두 상실된다. 그리고 상기 SOC의 전부 또는 상기 SOC의 일부의 회로에 전원이 다시 공급되면, 상기 SOC의 전부 또는 상기 SOC의 일부의 회로는 처음부터 다시 부트-업(boot-up)하게 된다.
이 경우 부트-업 시간이 많이 소요되고, 상기 SOC의 전부 또는 상기 SOC의 일부의 회로는 전원이 차단될 때의 상태를 복구하지 못하는 문제점이 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 SOC를 구비하는 휴대용 기기의 전원차단 대기모드에서 소비되는 전류를 최소화시킬 수 있는 장치 및 방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 기술적인 과제는 전원이 차단되는 SOC의 전부 또는 상기 SOC의 일부의 회로에 대한 워킹 콘텍스트를 저전력 비휘발성 메모리 장치에 신속하게 저장한 후, 상기 SOC의 전부 또는 상기 SOC의 일부의 회로에 전원이 다시 공급되는 경우, 상기 SOC의 전부 또는 상기 SOC의 일부의 회로가 전원이 차단될 당시의 상태를 신속하게 복구할 수 있는 장치 및 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 워킹 콘텍스트 전송방법은 전원차단 대기모드를 선택하는 단계; 반도체칩 상에 장착되고, 동작중인 적어도 하나의 하드웨어 모듈에 대한 워킹 콘텍스트를 소정의 메모리로 전송하고, 저장하는 단계; 상기 메모리에 저장된 상기 워킹 콘텍스트를 상기 반도체칩 외부에 존재하는 비휘발성 메모리 장치로 전송하는 단계; 및 상기 전원차단 대기모드를 수행하는 단계를 구비한다.
상기 워킹 콘텍스트 전송방법은 상기 전원차단 대기모드를 해제하는 단계; 상기 비휘발성 메모리 장치에 저장된 상기 적어도 하나의 상기 하드웨어 모듈에 대한 상기 워킹 콘텍스트를 상기 소정의 메모리로 복구하는 단계; 및 상기 적어도 하나의 하드웨어 모듈이 상기 비휘발성 메모리장치로부터 상기 메모리로 복원(restore)된 상기 워킹 콘텍스트를 이용하여 상기 전원차단 대기모드가 수행되기 직전의 상태를 복구(recover)하는 단계를 더 구비한다.
상기 비휘발성 메모리 장치는 NAND 플레쉬 메모리이다. 상기 소정의 메모리는 상기 반도체칩 내부, 또는 외부에 존재한다.
상기 워킹 콘텍스트 전송방법은 상기 전원차단 대기모드를 수행하는 경우, 상기 메모리에 저장된 워킹 콘텍스트를 갖는 상기 하드웨어 모듈에 공급되는 전원을 차단하는 단계를 더 구비한다.
상기 워킹 콘텍스트 전송방법은 상기 전원차단 대기모드가 해제되는 경우, 상기 전원차단 대기모드에서 전원이 차단된 상기 적어도 하나의 하드웨어 모듈에 전원을 다시 공급하는 단계를 더 구비한다.
상기 기술적 과제를 달성하기 위한 집적회로는 적어도 하나의 하드웨어 모듈; 상기 적어도 하나의 하드웨어 모듈에 대한 워킹 콘텍스트를 저장하기 위한 메모리; 전원차단 대기모드에 응답하여 상기 적어도 하나의 하드웨어 모듈에 대한 워킹 콘텍스트 및 자신의 워킹 콘텍스트를 상기 메모리로 전송하기 위한 마이크로프로세서; 및 소정의 명령신호에 응답하여 상기 메모리에 저장된 상기 적어도 하나의 하드웨어 모듈에 대한 상기 워킹 콘텍스트를 상기 집적회로의 외부로부터 접속되는 비휘발성 메모리 장치로 전송하기 위한 워킹 콘텍스트 전송 컨트롤러를 구비한다.
상기 워킹 콘텍스트 전송 컨트롤러는 상기 메모리와 상기 비휘발성 메모리장치사이에서 상기 워킹 콘텍스트를 고속으로 입출력하기 위한 DMA(direct memory access); 다수개의 레지스터들을 구비하며, 각 레지스터에는 대응되는 상기 메모리 및/또는 상기 비휘발성 메모리 장치에 대한 영역정보를 구비하는 컨트롤 레지스터; 상기 DMA와 상기 비휘발성 메모리 장치사이를 인터페이싱하는 인터페이스; 및 상기 전원차단 대기모드에서 상기 워킹 콘텍스트를 상기 메모리로부터 상기 인터페이스를 통하여 상기 비휘발성 메모리 장치로 전송하거나, 또는 상기 전원차단 대기 모드가 해제되는 경우 상기 비휘발성 메모리 장치에 저장된 상기 워킹 콘텍스트를 상기 인터페이스를 통하여 상기 메모리로 전송하는 콘트롤러를 구비한다.
상기 소정의 명령신호는 상기 마이크로프로세서 또는 상기 적어도 하나의 하드웨어 모듈로부터 출력된다.
상기 워킹 콘텍스트 전송 컨트롤러는, 상기 전원차단 대기모드가 해제되는 경우, 상기 비휘발성 메모리장치에 저장된 상기 적어도 하나의 하드웨어 모듈에 대한 워킹 콘텍스트 및 상기 마이크로프로세서에 대한 워킹 콘텍스트를 상기 메모리로 복원시킨다.
상기 마이크로프로세서는 상기 메모리로 복원된 상기 적어도 하나의 하드웨어 모듈에 대한 상기 워킹 콘텍스트 및 상기 마이크로프로세서에 대한 워킹 콘텍스트를 이용하여 상기 적어도 하나의 하드웨어 모듈의 상태 및 상기 마이크로프로세서의 상태를 상기 전원차단 대기모드가 수행되기 직전의 상태로 복구한다.
상기 기술적 과제를 달성하기 위한 집적회로는 적어도 하나의 하드웨어 모듈; 전원차단 대기모드에 응답하여 상기 적어도 하나의 하드웨어 모듈에 대한 워킹 콘텍스트 및 자신의 워킹 콘텍스트를 상기 집적회로의 외부에 존재하는 메모리로 전송하기 위한 마이크로프로세서; 및 소정의 명령신호에 응답하여 상기 메모리로부터 상기 적어도 하나의 하드웨어 모듈에 대한 워킹 콘텍스트를 상기 집적회로의 외부에 존재하는 비휘발성 메모리 장치로 전송하기 위한 워킹 콘텍스트 전송 컨트롤러를 구비한다.
상기 기술적 과제를 달성하기 위한 워킹 콘텍스트 전송방법은 전원차단 대기모드에서, SOC(system on chip)상에 장착되고 동작중인 다수개의 하드웨어 모듈들에 대한 워킹 콘텍스트를 소정의 메모리로 저장하는 단계; 및 상기 전원차단 대기모드에서 상기 메모리에 저장된 상기 워킹 콘텍스트를 상기 반도체칩 외부에 존재하는 비휘발성 메모리 장치로 전송하는 단계를 구비한다.
상기 워킹 콘텍스트 전송방법은 상기 전원차단 대기모드가 해제되는 경우, 상기 비휘발성 메모리 장치에 저장된 상기 다수개의 하드웨어 모듈에 대응되는 상기 워킹 콘텍스트를 상기 소정의 메모리로 복원하는 단계; 및 상기 다수개의 하드웨어 모듈들 각각이 상기 메모리로 복원된 상기 워킹 콘텍스트를 이용하여 상기 전원차단 대기모드가 수행되기 직전의 상태를 복구하는 단계를 더 구비한다.
상기 메모리는 상기 반도체칩의 내부 또는 외부에 존재한다.
상기 기술적 과제를 달성하기 위한 집적회로는 다수개의 하드웨어 모듈들; 상기 다수개의 하드웨어 모듈들 각각에 대한 워킹 콘텍스트를 저장하기 위한 메모리; 및 제1동작 모드에서 상기 메모리에 저장된 상기 워킹 콘텍스트를 상기 집적회로의 외부에 존재하는 비휘발성 메모리장치로 전송하거나, 제2동작 모드에서 상기 비휘발성 메모리 장치에 저장된 상기 적어도 하나의 하드웨어 모듈에 대한 상기 워킹 콘텍스트를 상기 메모리로 전송하기 위한 워킹 콘텍스트 전송 컨트롤러를 구비하며, 상기 적어도 하나의 하드웨어 모듈은 상기 제2동작모드에서 상기 비휘발성 메모리 장치로부터 상기 메모리로 전송된 상기 워킹 콘텍스트를 이용하여 상기 제1동작 모드를 수행하기 직전의 상태를 복구한다.
상기 집적회로는 상기 제1동작 모드 또는 상기 제2동작 모드에 따라 상기 다수개의 하드웨어 모듈들 각각에 공급되는 전원의 온/오프를 제어하기 위한 전원 컨트롤러를 더 구비한다.
상기 제1동작 모드는 상기 다수개의 하드웨어 모듈들 중에서 동작중인 적어도 하나의 하드웨어 모듈에 공급되는 전원을 차단하기 위한 모드이고, 상기 제2동작 모드는 상기 제1동작 모드에 의하여 전원이 차단된 상기 적어도 하나의 하드웨어 모듈에 전원을 다시 공급하기 위한 모드이다.
상기 기술적 과제를 달성하기 위한 집적회로는 다수개의 하드웨어 모듈들; 및 제1동작 모드에서 상기 집적회로의 외부에 존재하며 상기 다수개의 하드웨어 모듈들에 대한 워킹 콘텍스트를 저장하기 위한 메모리로부터 상기 집적회로의 외부에 존재하는 비휘발성 메모리장치로 전송하거나, 제2동작 모드에서 상기 비휘발성 메모리 장치에 저장된 상기 다수개의 하드웨어 모듈에 대한 상기 워킹 콘텍스트를 상기 메모리로 전송하기 위한 워킹 콘텍스트 전송 컨트롤러를 구비하며, 상기 다수개의 모듈들은 상기 제2동작모드에서 상기 비휘발성 메모리 장치로부터 상기 메모리로 전송된 상기 워킹 콘텍스트를 이용하여 상기 제1동작 모드를 수행하기 직전의 상태를 복구한다.
상기 다수개의 하드웨어 모듈들 중에서 어느 하나의 하드웨어 모듈이 나머지 하드웨어 모듈들의 동작을 제어하는 경우, 상기 나머지 하드웨어 모듈들 각각은 상기 제2동작 모드에서 상기 어느 하나의 하드웨어 모듈의 제어에 의하여 상기 비휘발성 메모리 장치로부터 상기 메모리로 전송된 대응되는 상기 워킹 콘텍스트를 이용하여 상기 제1동작 모드를 수행하기 직전의 상태로 복구된다.
상기 집적회로는 상기 제1동작 모드 또는 상기 제2동작 모드에 따라 대응되는 상기 하드웨어 모듈에 공급되는 전원의 온/오프를 제어하기 위한 전원 컨트롤러를 더 구비한다.
상기 기술적 과제를 달성하기 위한 시스템은 적어도 하나의 하드웨어 모듈을 구비하는 집적회로; 및 상기 집적회로의 외부에 존재하는 비휘발성 메모리 장치를 구비하며, 상기 집적회로는 상기 적어도 하나의 하드웨어 모듈에 대한 워킹 콘텍스트를 저장하기 위한 메모리; 및 전원차단 대기모드에서 상기 메모리에 저장된 상기 워킹 콘텍스트를 상기 비휘발성 메모리장치로 전송하거나, 상기 전원차단 대기모드가 해제되는 경우 상기 비휘발성 메모리 장치에 저장된 상기 적어도 하나의 하드웨어 모듈에 대한 상기 워킹 콘텍스트를 상기 메모리로 전송하기 위한 워킹 콘텍스트 전송 컨트롤러를 구비하며, 상기 전원차단 대기모드가 해제되는 경우 상기 적어도 하나의 하드웨어 모듈은 상기 메모리로 전송된 상기 워킹 콘텍스트를 사용하여 상기 전원차단 대기모드 직전의 상태를 복구한다.
상기 기술적 과제를 달성하기 위한 시스템은 적어도 하나의 하드웨어 모듈을 구비하는 집적회로; 상기 집적회로의 외부에 존재하고, 상기 적어도 하나의 하드웨어 모듈에 대한 워킹 콘텍스트를 저장하기 위한 메모리; 및 상기 집적회로의 외부에 존재하는 비휘발성 메모리 장치를 구비하며, 상기 집적회로는 전원차단 대기모드에서 상기 메모리에 저장된 상기 워킹 콘텍스트를 상기 비휘발성 메모리장치로 전송하거나, 상기 전원차단 대기모드가 해제되는 경우 상기 비휘발성 메모리 장치에 저장된 상기 적어도 하나의 하드웨어 모듈에 대한 상기 워킹 콘텍스트를 상기 메모리로 전송하기 위한 워킹 콘텍스트 전송 컨트롤러를 구비하며, 상기 적어도 하나의 하드웨어 모듈은, 상기 전원차단 대기모드가 해제되는 경우, 상기 비휘발성 메모리 장치로부터 상기 메모리로 전송된 상기 워킹 콘텍스트를 사용하여 상기 전원차단 대기모드 직전의 상태를 복구한다.
상기 워킹 콘텍스트 전송 컨트롤러는 상기 메모리와 상기 비휘발성 메모리장치사이에 상기 워킹 콘텍스트를 고속으로 입출력하기 위한 DMA(direct memory access); 다수개의 레지스터들을 구비하며, 각 레지스터에는 대응되는 상기 메모리 및/또는 상기 비휘발성 메모리 장치에 대한 영역정보를 구비하는 컨트롤 레지스터; 상기 DMA와 상기 비휘발성 매모리 장치사이를 인터페이싱하는 인터페이스; 및 상기 전원차단 대기모드에서 상기 워킹 콘텍스트를 상기 메모리로부터 상기 인터페이스를 통하여 상기 비휘발성메모리 장치로 전송하는 것을 제어하거나, 또는 상기 전원차단 대기 모드가 해제되는 경우 상기 비휘발성 메모리 장치에 저장된 상기 워킹 콘텍스트를 상기 인터페이스를 통하여 상기 메모리로 전송하는 것을 제어하기 위한 콘트롤러를 구비한다. 상기 적어도 하나의 하드웨어 모듈은 마이크로프로세서이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 제1실시예에 따른 SOC를 구비하는 시스템의 블락도를 나타낸다. 도 1을 참조하면, 본 발명에 따른 시스템(100)은 SOC(system on chip; 110), 비휘발성 메모리 장치(130) 및 전원(150)을 구비한다.
본 발명에 따른 비휘발성 메모리 장치(130)는 NAND 플레쉬 메모리(NAND flash memory), NOR 플레쉬 메모리 등을 포함하는 모든 종류의 비휘발성 메모리 장치를 포함한다. 비휘발성 메모리 장치(130)의 크기는 워킹 콘텍스트의 크기의 정수배인 것이 바람직하다.
전원(150)은 SOC(110)에 소정의 동작전원을 공급하는 것으로, 도 1의 경우처럼 SOC(110)의 외부에 존재할 수도 있고, SOC(110)의 내부에서 온-칩 레귤레이터(미 도시)로 구현될 수 있다.
SOC(110)는 마이크로프로세서(microprocessor; 10), INT 컨트롤러(20), 제1주변장치(30), 제2주변장치(40), 온-칩 버스(50), 메모리(60), 워킹 콘텍스트 전송 컨트롤러(70), 및 전원컨트롤러(80)를 구비한다.
SOC(110)는 다수개의 주변장치들을 포함할 수 있으나, 도1은 설명의 편의상 두 개의 주변장치들(30, 40)만을 도시한다. 여기서 주변장치들(30, 40)은 대응되는 워킹 콘테스트에 의하여 동작하는 하드웨어 모듈을 나타낸다. 상기 하드웨어 모듈이란 용어는 마이크로프로세서(10)를 포함할 수 있다.
이하 SOC(110)가 SOC(110)의 전부 또는 SOC(110)의 일부에 공급되는 전원 (150)을 차단하고 대기모드(이하 "전원차단 대기모드"라 한다.)로 진입하는 동작을 설명하면 다음과 같다.
SOC(110)의 운영체계(OS)에 상주하는 소정의 전원관리 프로그램에서 전원차단 대기모드가 선택되면, SOC(110)는 상기 전원차단 대기모드를 수행하기 위한 다음과 같은 일련의 동작을 수행한다.
즉, SOC(110)는 사용자의 설정 또는 상기 사용자가 설정한 소정의 대기시간이 경과하면, SOC(110)의 정적 누설전류를 감소시키기 위하여 상기 전원차단 대기모드를 수행하기 위한 준비를 한다.
이 경우 INT 콘트롤러(20)는 소정의 하드웨어 모듈로부터 출력되는 인터럽트 신호를 수신하고, 이를 마이크로프로세서(10)로 전송한다. 예컨대 INT 콘트롤러(20)는 제1주변장치(30, 예컨대 휴대전화의 키패드)를 통하여 입력되는 인터럽트신호를 수신하고 이를 마이크로프로세서(10)로 전송한다.
마이크로프로세서(10)는 상기 소정의 인터럽트 신호에 응답하여, 동작중인 제1주변장치(30), 제2주변장치(40) 및 마이크로프로세서(10)의 모든 레지스터들에 저장되어 있는 모든 워킹 콘텍스트(working context)를 온-칩 버스(50)를 통하여 메모리(60)로 전송한다.
SOC(110)에 구현되고, 동작 중인 적어도 하나의 하드웨어 모듈(10, 30, 40)의 레지스터들의 모든 내용이 소정의 저장순서에 따라 메모리(60)로 저장되면, 워킹 콘텍스트 전송 컨트롤러(70)는 마이크로프로세서(10) 또는 다른 하드웨어 모듈(30 또는 40)로부터 출력되는 소정의 저장명령에 응답하여 메모리(60)에 저장되어 있는 상기 동작 중인 적어도 하나의 하드웨어 모듈(10, 30, 40)에 대한 상기 워킹 콘텍스트를 소정의 인터페이스를 통하여 비휘발성 메모리 장치(130)로 전송한다.
또한, 상기 워킹 콘텍스트를 비휘발성 메모리 장치(130)로 전송하는 기능은 마이크로프로세서(10)가 수행할 수도 있다. 따라서 비휘발성 메모리 장치(130)는 상기 동작 중인 적어도 하나의 하드웨어 모듈(10, 30, 40)에 대한 상기 워킹 콘텍스트를 저장한다.
상기 워킹 콘테스트가 비휘발성 메모리 장치(130)로 모두 복사되고, 저장되면, 워킹 콘텍스트 전송 컨트롤러(70)는 전원컨트롤러(80)로, 또는 마이크로프로세서(10)로 소정의 명령신호를 출력한다.
전원컨트롤러(80)는 워킹 콘텍스트 전송 컨트롤러(70) 또는 마이크로프로세서(10)로부터 출력되는 상기 소정의 명령신호에 응답하여 전원제어신호(PEN)를 전원(150)으로 출력한다. 전원(150)은 전원제어신호(PEN)에 응답하여 전원 콘트롤러(80) 및/또는 워킹 콘텍스트 전송 컨트롤러(70)를 제외한, 현재 동작 중인 적어도 하나의 하드웨어 모듈들(10, 30, 40)로 공급되는 전원을 차단한다. 따라서 SOC(110)는 전원차단 대기모드로 진입한다.
도 2는 본 발명의 제2실시예에 따른 SOC를 구비하는 시스템의 블락도를 나타낸다. 도 2를 참조하면, 메모리(60)가 SOC(210)의 외부에 존재하는 것을 제외하면 도2에 도시된 시스템의 동작 및 구성은 도 1에 도시된 시스템의 동작 및 구성과 동일하다.
즉, 시스템(200)은 적어도 하나의 하드웨어 모듈(10, 30, 40)을 구비하는 SOC(또는 집적회로; 210), SOC(210)의 외부에 존재하고 적어도 하나의 하드웨어 모듈(10, 30, 40)에 대한 워킹 콘텍스트를 저장하기 위한 메모리(60), 및 SOC(210)의 외부에 존재하는 비휘발성 메모리 장치(150)를 구비한다.
워킹 콘텍스트 전송 컨트롤러(70)는 SOC(210)는 전원차단 대기모드에서 메모리(60)에 저장된 상기 적어도 하나의 하드웨어 모듈(10, 30, 40)에 대한 워킹 콘텍스트를 비휘발성 메모리장치(130)로 전송하거나, 상기 전원차단 대기모드가 해제되는 경우 비휘발성 메모리 장치(130)에 저장된 상기 적어도 하나의 하드웨어 모듈(10, 30, 40)에 대한 상기 워킹 콘텍스트를 메모리(60)로 전송한다.
상기 전원차단 대기모드가 해제되는 경우, 상기 적어도 하나의 하드웨어 모듈(10, 30, 40)은 비휘발성 메모리 장치(130)로부터 메모리(60)로 전송(또는 복원(restore)된 상기 워킹 콘텍스트를 사용하여 자신(10, 30, 40)의 상태를 상기 전원차단 대기모드 직전의 상태로 복구(recover)한다.
도 3은 도 1 및 도 2에 도시된 워킹 콘텍스트 전송 컨트롤러(70)의 블락도를 나타낸다. 도 3을 참조하면, 워킹 콘텍스트 전송 컨트롤러(70)는 메모리 직접참조(Direct Memory Access; DMA, 71), 컨트롤 레지스터(73), 인터페이스(75) 및 컨트롤러(77)를 구비한다.
DMA(71)는 메모리(60)와 비휘발성 메모리장치(130)사이에서 워킹 콘텍스트를 고속으로 입·출력하기 위한 것이다. 컨트롤 레지스터(73)는 상기 워킹 콘텍스트 전송 컨트롤러(70)에 대한 전반적인 동작 정보를 가지고 있는 다수개의 레지스터들들을 구비하고, 대응되는 레지스터는 메모리(60)내에 저장된 또는 저장될 워킹 콘텍스트에 대한 영역정보, 비휘발성 메모리장치(130)내에 저장된 또는 저장될 워킹 콘텍스트의 저장공간에 대한 정보, 사용되는 비휘발성 메모리장치(130, 예컨대 NAND 플레쉬 메모리장치)의 특성에 대한 정보 등을 포함한다.
도 4는 도 3에 도시된 콘트롤 레지스터의 구성예를 나타낸다. 도 4를 참조하면, 워킹 콘텍스트 전송 컨트롤러(70)는 콘트롤 레지스터(73)의 각 레지스터에 설정된 값을 사용하여 동작한다. 콘트롤 레지스터(73)는 비휘발성 메모리장치(130)가 NAND플레쉬 메모리인 경우를 가정하여 설명된다.
콘텍스트 시작 어드레스 레지스터(Context Start Address register; 401)는 메모리(60)로부터 비휘발성 메모리 장치(130)로 전송되고, 저장되어야할 데이터(즉, 워킹 콘텍스트)의 시작 주소를 위한 레지스터이다.
콘텍스트 크기 레지스터(Context Size Register; 403)는 메모리(60)로부터 비휘발성 메모리 장치(130, 예컨대 NAND 플레쉬 메모리)로 저장되어야 하는 데이터의 크기 값을 위한 레지스터로, 상기 저장되어야 하는 데이터의 크기의 단위는 플레쉬 블록(Flash Block), 플레쉬 페이지(Flash Page), 또는 바이트(Byte)등으로 구현될 수 있다.
플레쉬 메모리 파라미터 레지스터(Flash memory parameter Register; 405)는 SOC(110, 210)에 접속되는 NAND 플레쉬 메모리의 형태(type)를 지정하기 위한 레지스터이다. 상기 파라미터는 페이지 크기(page size), 블락당 페이지수, 어드레스 사이클 수를 포함한다.
플레쉬 블락 시작 어드레스 레지스터(Flash Block start Address Register; 407)는 워킹 콘텍스트를 저장할 위치의 플레쉬 블락의 시작 어드레스를 지정하기 위한 레지스터이다.
오토-이레이즈 시작 블락 레지스터(auto-erase start block register; 409) 및 오토-이레이즈 블락 크기 레지스터(auto-erase block size register; 411)는 NAND 플레쉬 메모리(130)의 워킹 콘텍스트 저장영역을 자동적으로 삭제(Erase)하기 위한 레지스터이다.
즉, 오토-이레이즈 시작 블락 레지스터(409)는 삭제될 블락의 시작 주소를 위한 레지스터이고, 오토-이레이즈 블락 크기 레지스터(411)는 삭제될 블락의 크기를 위한 레지스터이다. 레지스터들(409, 411)에 삭제될 블락의 시작주소와 블락크기가 설정된 후, 워킹 콘텍스트 전송 컨트롤러(70)는 마이크로프로세서(10)로부터 출력되는 소정의 명령신호에 의해 SOC(110, 210)와 비휘발성 메모리장치(130)사이에 접속되는 버스가 유휴상태(idle state)인 구간에서 다음 번 워킹 콘텍스트를 저장하기 위하여 워킹 콘텍스트가 저장될 영역을 미리 지운다.
컨트롤 레지스터(73)에 저장된 내용은 전원(150)이 차단된 후에도 그 값을 보존하고 있다가 전원(150)이 다시 공급되면 자동적으로 워킹 콘텍스트 복구 동작(Working Context Restore Operation)을 수행해야 한다.
따라서 컨트롤 레지스터(73)가 도 1 및 도 2의 전원 컨트롤러(80)내에 존재하는 경우, 전원(150)은 전원 컨트롤러(80)로 항상 공급되어야 한다. 또한, 컨트롤 레지스터(73)가 워킹 콘텍스트 전송 컨트롤러(70)내에 존재하는 경우, 전원(150)은 전원컨트롤러(80) 및 워킹 콘텍스트 전송 컨트롤러(70)로 항상 공급되어야 한다.
인터페이스(75)는 DMA(71)과 비휘발성 메모리장치(130)사이의 인터페이싱, 인터페이스 타이밍 생성과 데이터 오류정정(data error correction)기능을 수행한다.
컨트롤러(77)는 워킹 콘텍스트 전송 컨트롤러(70)의 전체적인 동작을 제어하고, 메모리(60)에 저장된 워킹 콘텍스트를 비휘발성 메모리장치(130)로 전송하거나, 또는 비휘발성 메모리장치(130)에 저장된 상기 워킹 콘텍스트를 메모리(60)로 전송한다.
도 5는 비휘발성 코드 메모리를 사용한 경우에 저장 및 복구되어야 하는 영역을 나타내는 메모리 멥(memory map)이다. 도 5는 프로그램 코드가 ROM과 같은 랜덤 억세스 메모리(즉, 바로 수행 가능한 비휘발성 메모리)에 저장되어 있는 경우의 본 발명의 실시예에 따른 메모리(60)의 저장영역(storage region) 또는 저장공간 (storage space)을 나타낸다.
도 1 및 도 5를 참조하면, 워킹 데이터 영역(503)은 프로그램 수행 중에 통상적으로 사용되는 데이터를 저장하기 위한 영역이고, 워킹 콘텍스트 영역(503)은 전원차단 대기모드로 진입하기 위해 SOC(110, 210)내의 각 하드웨어 모듈(30, 40)과 마이크로프로세서(10)로부터 수집된 워킹 콘텍스트를 저장하기 위한 영역이다.
마이크로 프로세서(10)에 의하여 각 하드웨어 모듈(10, 30, 40)에 대한 워킹 콘텍스트가 메모리(60)에 모두 저장되면, 워킹 콘텍스트 전송 컨트롤러(70)는 전원차단 대기모드로 진입하기 전에 워킹 데이터 영역(503) 및 워킹 콘텍스트 영역(505)에 저장된 내용(즉, 워킹 데이터 영역(503) 및 워킹 콘텍스트 영역)을 비휘발성 메모리 장치(130)로 그대로 복사하여 전송한다.
또한, 전원차단 대기모드가 해제되는 경우, 워킹 콘텍스트 전송 컨트롤러 (70)는 비휘발성 메모리 장치(130)에 저장된 워킹 데이터 영역(503) 및 워킹 콘텍스트 영역(505)에 저장된 내용(즉, 워킹 데이터 영역(503) 및 워킹 콘텍스트 영역(505))을 소정의 버스를 통하여 메모리(60)로 전송한다. 이 경우 메모리(60)에는 전원차단 대기모드를 수행하기 직전의 각 하드웨어 모듈(10, 30, 40)에 대한 워킹 콘텍스트를 복구된다.
임시 데이터 영역(507)은 워킹 콘텍스트에 포함되지 않는 프로그램에 대한 임시 데이터를 저장하기 위한 영역이다.
워킹 데이터 영역(503) 및/또는 워킹 콘텍스트 영역(505)의 크기는 소정의 운영체계에 의해 관리될 수 있다. 그리고 ROM 프로그램 코드 영역(501)은 전원차단 대기모드로부터 복구되는 것인지, 최초의 시스템 부트-업(boot-up)인지 또는 의도적으로 시스템을 재부팅(Rebooting)하는 것인지를 판별하기 위한 프로그램 코드를 구비할 수 있다.
워킹 콘텍스트 전송 컨트롤러(70)는 상기 워킹 콘텍스트에 포함되는 프로그램 코드를 판별하고, 상기 프로그램 코드의 판별 결과, SOC(110, 210)가 전원차단 대기모드로부터 복구되는 경우, 워킹 콘텍스트 전송 컨트롤러(70)는 SOC(110, 210)를 부팅하기 위한 동작을 생략하고 바로 정상 모드로 진입할 수 있다.
도 6은 비휘발성 코드 메모리를 사용한 경우에 저장 및 복구되어야 하는 영역을 나타내는 메모리 멥이다. 도 6을 참조하면, 워킹 프로그램 코드가 2차 기억장치로부터 메모리(60)로 로딩(loading)되는 경우, 워킹 콘텍스트는 메모리(60)에 로딩된 워킹 프로그램 코드를 저장하는 영역(601), 워킹 데이터를 저장하는 영역(603) 및 워킹 콘텍스트가 저장되는 영역(605)을 포함한다.
따라서 1 및 도 6을 참조하면, 메모리(60)로부터 비휘발성 메모리장치(130)로 전송되거나, 비휘발성 메모리장치(130)로부터 메모리(60)로 전송되는 영역은 워킹 프로그램 코드를 저장하는 영역(601), 워킹 데이터를 저장하는 영역(603) 및 워킹 콘텍스트가 저장되는 영역(605)이다.
도 6의 각 영역(603, 605, 607)의 구조는 도 5의 각 영역(503, 505, 507)의 구조와 실질적으로 동일 또는 유사하다. 워킹 콘텍스트 영역(605, 605)의 데이터 구조(Data Structure)는 SOC(110, 210)의 구성에 따라 다양하게 변경하여 사용할 수 있다.
계속하여, 비휘발성 메모리 장치(130)에 저장된 SOC(110, 210)의 각 하드웨어 모듈에 대한 워킹 콘텍스트를 복구하는 동작을 설명하면 다음과 같다.
우선, 전원차단 대기모드에서 사용자가 전원차단 대기모드를 해제하는 경우(즉, 외부로부터 인터럽트 신호가 발생되는 경우), 또는 사용자에 의하여 설정된 소정의 대기시간이 경과된 경우, 전원(150)은 전원컨트롤러(80)로부터 출력되는 전원제어신호(PEN)에 응답하여 전원차단 대기모드에서 전원이 차단된 SOC(110)내의 각 하드웨어 모듈(10, 30, 40)로 전원을 다시 공급한다.
SOC(11)상의 소정의 리셋신호 발생회로(미 도시)는 마이크로프로세서(10)를 제외한 각 하드웨어 모듈(30, 40, 70)의 리셋을 해제하기 위한 리셋 해제신호를 각 하드웨어 모듈(30, 40, 70)로 출력한다.
따라서 워킹 콘텍스트 전송 컨트롤러(70)는 상기 리셋 해제신호에 응답하여 비휘발성 메모리 장치(130)에 저장된 각 하드웨어 모듈(10, 30, 40)에 대한 워킹 콘텍스트를 메모리(60)로 전송 또는 복구시킨다. 이 경우 마이크로프로세서(10)는 여전히 리셋상태를 유지한다.
워킹 콘텍스트 전송 컨트롤러(70)가 상기 워킹 콘텍스트를 메모리(60)로 모두 복구한 경우, 상기 리셋신호 발생회로(미 도시)는 워킹 콘텍스트 전송 컨트롤러(70)로부터 출력되는 소정의 지시신호에 응답하여 마이크로프로세서(10)의 리셋을 해제하기 위한 리셋 해제신호를 마이크로프로세서(10)로 출력한다.
마이크로프로세서(10)는 상기 리셋 해제신호에 응답하여 소정의 주소(예컨대 0번지, 또는 최상위 번지)에서 프로그램 코드를 페취(fetch)하고, 패취된 프로그램 코드를 수행한다.
이 경우 최초로 실행되는 프로그램 코드는 전원차단 대기모드로부터 복구되는 것인지, 최초의 시스템 부트-업(boot-up)인지 또는 의도적으로 시스템을 재부팅(Rebooting)하는 것인지를 판별하기 위한 프로그램 코드일 수도 있다.
만일, 전원차단 대기모드로부터 복구인 경우, 마이크로프로세서(10)는 상기 리셋 해제신호에 응답하여 각 하드웨어 모듈(30, 40)에 대한 워킹 콘텍스트를 메모리(60)로부터 복원하고, 자신(10)의 워킹 콘텍스트를 복구한다.
따라서 마이크로프로세서(10) 및 각 하드웨어 모듈(30, 40)은 전원차단 대기모드로 진입하기 직전의 상태로 복구된다. 따라서 SOC(110, 210) 또는 시스템(100, 200)은 전원차단 대기모드로 진입하기 직전의 상태에서 동작할 수 있다.
도 7은 본 발명의 실시예에 따른 워킹 콘텍스트를 저장하고 복구하는 방법을 나타내는 흐름도이다.
도 1 및 도 7을 참조하면, 정상모드(710)에서 전원차단 대기모드가 선택되면, 마이크로프로세서(10)는 SOC(110)상에 장착되고, 현재 동작중인 적어도 하나의 하드웨어 모듈(30, 40)에 대한 워킹 콘텍스트를 수집한다(720).
수집된 워킹 콘텍스트는 메모리(60)에 임시적으로 저장된 후, 상기 수집된 워킹 콘텍스트는 워킹 콘텍스트 전송 컨틀롤러(70)에 의하여 SOC(110)의 외부에 존재하는 비휘발성 메모리 장치(130)로 전송되므로, 비휘발성 메모리 장치(130)는 SOC(110)상에서 동작중인 적어도 하나의 하드웨어 모듈(10, 30, 40)에 대한 워킹 콘텍스트를 저장한다(730).
상기 워킹 콘텍스트가 비휘발성 메모리 장치(130)에 모두 저장되면, SOC(110)상에서 동작중인 적어도 하나의 하드웨어 모듈(10, 30, 40)에 전원을 공급하는 전원(150)은 전원컨트롤러(80)로부터 출력되는 전원제어신호(PEN)에 응답하여 차단된다. 즉, 하드웨어 모듈(10, 30, 40)에 공급되는 전원은 오프된다(740). 따라서 SOC(110)는 전원차단 대기모드를 수행한다(750).
이 경우에도 전원 컨트롤러(80)에는 항시 전원(150)이 공급되어야 한다. 또한, 워킹 콘텍스트 전송 컨트롤러(80)가 도 3에 도시된 컨트롤 레지스터(73)를 포함하는 경우, 워킹 콘텍스트 전송 컨트롤러(80)에는 항시 전원(150)이 공급되어야 한다.
전원차단 대기모드가 해제되는 경우, 전원(150)은 전원 컨트롤러(80)로부터 출력되는 전원제어신호(PEN)에 응답하여 각 하드웨어 모듈(10, 30, 40)로 전원이 다시 공급된다(760).
워킹 콘텍스트 전송 컨트롤러(70)는 비휘발성 메모리 장치(130)에 저장된 각 하드웨어 모듈(10, 30, 40)에 대한 워킹 콘텍스트를 메모리(60)로 복사 또는 전송한다. 따라서 비휘발성 메모리 장치(130)에 저장된 각 하드웨어 모듈(10, 30, 40)에 대한 워킹 콘텍스트는 메모리(60)로 복원(restore)된다(770). 이 경우 마이크로프로세서(10)는 리셋 상태를 유지한다.
각 하드웨어 모듈(10, 30, 40)에 대한 워킹 콘텍스트가 메모리(60)로 복원(restore)되면, 마이크로프로세서(10)는 메모리(60)로 복원된 각 하드웨어 모듈(30, 40)에 대한 워킹 콘텍스트를 사용하여 각 하드웨어 모듈(30, 40)의 상태를 전원차단 대기모드를 수행하기 직전의 상태로 복구(recover)한다(780). 그리고 마이크로프로세서(10)는 메모리(60)로 복원된 자신의 워킹 콘텍스트를 사용하여 복구되므로, SOC(110)는 전원차단 대기모드를 수행하기 바로 이전의 상태에서 소정의 동작을 수행한다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 워킹 콘텍스트 전송방법 및 워킹 콘텍스트 전송 컨트롤러를 구비하는 집적회로 및 시스템은 전원차단 대기모드에서 사용중인 하드웨어에 대한 워킹 콘텍스트를 신속하게 비휘발성 메모리 장치로 전송하고 상기 하드웨어에 공급되는 전원을 차단할 수 있으므로, 불필요한 전류소비를 줄일 수 있는 효과가 있다. 따라서 휴대용 기기(예컨대 휴대전화기)의 사용대기 시간을 획기적으로 증가시킬 수 있는 효과가 있다.
또한, 전원차단 대기모드가 해제되는 경우 본 발명에 따른 워킹 콘텍스트 전송방법 및 워킹 콘텍스트 전송 컨트롤러를 구비하는 집적회로 및 시스템은 상기 비휘발성 메모리 장치에 저장된 워킹 콘텍스트를 빠르게 복구하여 전원차단 대기모드 직전의 상태를 회복할 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 제1실시예에 따른 SOC를 구비하는 시스템의 블락도를 나타낸다.
도 2는 본 발명의 제2실시예에 따른 SOC를 구비하는 시스템의 블락도를 나타낸다.
도 3은 도 1 및 도 2에 도시된 워킹 콘텍스트 전송 컨트롤러(70)의 블락도를 나타낸다.
도 4는 도 3에 도시된 콘트롤 레지스터의 구성예를 나타낸다.
도 5는 비휘발성 코드 메모리를 사용한 경우에 저장 및 복구되어야 하는 영역을 나타내는 메모리 맵(map)이다.
도 6은 비휘발성 코드 메모리를 사용한 경우에 저장 및 복구되어야 하는 영역을 나타내는 메모리 맵이다.
도 7은 본 발명의 실시예에 따른 워킹 콘텍스트를 저장하고 복구하는 방법을 나타내는 흐름도이다.

Claims (33)

  1. 워킹 콘텍스트 전송방법에 있어서,
    전원차단 대기모드를 선택하는 단계;
    반도체칩 상에 장착되고, 동작중인 적어도 하나의 하드웨어 모듈에 대한 워킹 콘텍스트를 소정의 메모리로 전송하고, 저장하는 단계;
    상기 메모리에 저장된 상기 워킹 콘텍스트를 상기 반도체칩 외부에 존재하는 비휘발성 메모리 장치로 전송하는 단계; 및
    상기 전원차단 대기모드를 수행하는 단계를 구비하는 것을 특징으로 하는 워킹 콘텍스트 전송방법.
  2. 제1항에 있어서, 상기 워킹 콘텍스트 전송방법은,
    상기 전원차단 대기모드를 해제하는 단계;
    상기 비휘발성 메모리 장치에 저장된 상기 적어도 하나의 상기 하드웨어 모듈에 대한 상기 워킹 콘텍스트를 상기 소정의 메모리로 복구하는 단계; 및
    상기 적어도 하나의 하드웨어 모듈이 상기 비휘발성 메모리장치로부터 상기 메모리로 복원(restore)된 상기 워킹 콘텍스트를 이용하여 상기 전원차단 대기모드가 수행되기 직전의 상태를 복구(recover)하는 단계를 더 구비하는 것을 특징으로 하는 워킹 콘텍스트 전송방법.
  3. 제1항에 있어서, 상기 비휘발성 메모리 장치는 NAND 플레쉬 메모리인 것을 특징으로 하는 워킹 콘텍스트 전송방법.
  4. 제1항에 있어서, 상기 소정의 메모리는 상기 반도체칩 외부에 존재하는 것을 특징으로 하는 워킹 콘텍스트 전송방법.
  5. 제1항에 있어서, 상기 워킹 콘텍스트 전송방법은 상기 전원차단 대기모드를 수행하는 경우, 상기 메모리에 저장된 워킹 콘텍스트를 갖는 상기 하드웨어 모듈에 공급되는 전원을 차단하는 단계를 더 구비하는 것을 특징으로 하는 워킹 콘텍스트 전송방법.
  6. 제2항에 있어서, 상기 워킹 콘텍스트 전송방법은, 상기 전원차단 대기모드가 해제되는 경우, 상기 전원차단 대기모드에서 전원이 차단된 상기 적어도 하나의 하드웨어 모듈에 전원을 다시 공급하는 단계를 더 구비하는 것을 특징으로 하는 워킹 콘텍스트 전송방법.
  7. 집적회로에 있어서,
    적어도 하나의 하드웨어 모듈;
    상기 적어도 하나의 하드웨어 모듈에 대한 워킹 콘텍스트를 저장하기 위한 메모리;
    전원차단 대기모드에 응답하여 상기 적어도 하나의 하드웨어 모듈에 대한 워킹 콘텍스트 및 자신의 워킹 콘텍스트를 상기 메모리로 전송하기 위한 마이크로프로세서; 및
    소정의 명령신호에 응답하여 상기 메모리에 저장된 상기 적어도 하나의 하드웨어 모듈에 대한 상기 워킹 콘텍스트를 상기 집적회로의 외부로부터 접속되는 비휘발성 메모리 장치로 전송하기 위한 워킹 콘텍스트 전송 컨트롤러를 구비하는 것을 특징으로 하는 집적회로.
  8. 제7항에 있어서, 상기 워킹 콘텍스트 전송 컨트롤러는,
    상기 메모리와 상기 비휘발성 메모리장치사이에서 상기 워킹 콘텍스트를 고속으로 입출력하기 위한 DMA(direct memory access);
    다수개의 레지스터들을 구비하며, 각 레지스터에는 대응되는 상기 메모리 및/또는 상기 비휘발성 메모리 장치에 대한 영역정보를 구비하는 컨트롤 레지스터;
    상기 DMA와 상기 비휘발성 메모리 장치사이를 인터페이싱하는 인터페이스; 및
    상기 전원차단 대기모드에서 상기 워킹 콘텍스트를 상기 메모리로부터 상기 인터페이스를 통하여 상기 비휘발성 메모리 장치로 전송하거나, 또는 상기 전원차단 대기 모드가 해제되는 경우 상기 비휘발성 메모리 장치에 저장된 상기 워킹 콘텍스트를 상기 인터페이스를 통하여 상기 메모리로 전송하는 콘트롤러를 구비하는 것을 특징으로 하는 집적회로.
  9. 제7항에 있어서, 상기 소정의 명령신호는 상기 마이크로프로세서 또는 상기 적어도 하나의 하드웨어 모듈로부터 출력되는 것을 특징으로 하는 집적회로.
  10. 제7항에 있어서, 상기 워킹 콘텍스트 전송 컨트롤러는, 상기 전원차단 대기모드가 해제되는 경우, 상기 비휘발성 메모리장치에 저장된 상기 적어도 하나의 하드웨어 모듈에 대한 워킹 콘텍스트 및 상기 마이크로프로세서에 대한 워킹 콘텍스트를 상기 메모리로 복원시키는 것을 특징으로 하는 집적회로.
  11. 제10항에 있어서, 상기 마이크로프로세서는 상기 메모리로 복원된 상기 적어도 하나의 하드웨어 모듈에 대한 상기 워킹 콘텍스트 및 상기 마이크로프로세서에 대한 워킹 콘텍스트를 이용하여 상기 적어도 하나의 하드웨어 모듈의 상태 및 상기 마이크로프로세서의 상태를 상기 전원차단 대기모드가 수행되기 직전의 상태로 복구하는 것을 특징으로 하는 집적회로.
  12. 집적회로에 있어서,
    적어도 하나의 하드웨어 모듈;
    전원차단 대기모드에 응답하여 상기 적어도 하나의 하드웨어 모듈에 대한 워킹 콘텍스트 및 자신의 워킹 콘텍스트를 상기 집적회로의 외부에 존재하는 메모리로 전송하기 위한 마이크로프로세서; 및
    소정의 명령신호에 응답하여 상기 메모리로부터 상기 적어도 하나의 하드웨어 모듈에 대한 워킹 콘텍스트를 상기 집적회로의 외부에 존재하는 비휘발성 메모리 장치로 전송하기 위한 워킹 콘텍스트 전송 컨트롤러를 구비하는 것을 특징으로 하는 집적회로.
  13. 제12항에 있어서, 상기 워킹 콘텍스트 전송 컨트롤러는,
    상기 메모리와 상기 비휘발성 메모리장치사이에서 상기 워킹 콘텍스트를 고속으로 입출력하기 위한 DMA(direct memory access);
    다수개의 레지스터들을 구비하며, 각 레지스터에는 대응되는 상기 메모리 및/또는 상기 비휘발성 메모리 장치에 대한 영역정보를 구비하는 컨트롤 레지스터;
    상기 DMA와 상기 비휘발성 메모리 장치사이를 인터페이싱하는 인터페이스; 및
    상기 전원차단 대기모드에서 상기 워킹 콘텍스트를 상기 메모리로부터 상기 인터페이스를 통하여 상기 비휘발성메모리 장치로 전송하는 것을 제어하거나, 또는 상기 전원차단 대기 모드가 해제되는 경우 상기 비휘발성 메모리 장치에 저장된 상기 워킹 콘텍스트를 상기 인터페이스를 통하여 상기 메모리로 전송하는 것을 제어하기 위한 콘트롤러를 구비하는 집적회로.
  14. 제12항에 있어서, 상기 소정의 명령신호는 상기 마이크로프로세서 또는 상기 적어도 하나의 하드웨어 모듈로부터 출력되는 것을 특징으로 하는 집적회로.
  15. 제12항에 있어서, 상기 워킹 콘텍스트 전송 컨트롤러는 상기 전원차단 대기모드가 해제되는 경우, 상기 비휘발성 메모리장치에 저장된 상기 적어도 하나의 하드웨어 모듈에 대한 워킹 콘텍스트 및 상기 마이크로프로세서에 대한 워킹 콘텍스트를 상기 메모리로 복원(restore)시키는 것을 특징으로 하는 집적회로.
  16. 제15항에 있어서, 상기 마이크로프로세서는 상기 메모리로 복원된 상기 적어도 하나의 하드웨어 모듈에 대한 상기 워킹 콘텍스트 및 상기 마이크로프로세서에 대한 워킹 콘텍스트를 이용하여 상기 적어도 하나의 하드웨어 모듈의 상태 및 상기 마이크로프로세서의 상태를 상기 전원차단 대기모드가 수행되기 직전의 상태로 복구(recover)하는 것을 특징으로 하는 집적회로.
  17. 전원차단 대기모드에서, SOC(system on chip)상에 장착되고 동작중인 다수개의 하드웨어 모듈들에 대한 워킹 콘텍스트를 소정의 메모리로 저장하는 단계; 및
    상기 전원차단 대기모드에서 상기 메모리에 저장된 상기 워킹 콘텍스트를 상기 반도체칩 외부에 존재하는 비휘발성 메모리 장치로 전송하는 단계를 구비하는 것을 특징으로 하는 워킹 콘텍스트 전송방법.
  18. 제17항에 있어서, 상기 워킹 콘텍스트 전송방법은,
    상기 전원차단 대기모드가 해제되는 경우, 상기 비휘발성 메모리 장치에 저장된 상기 다수개의 하드웨어 모듈에 대응되는 상기 워킹 콘텍스트를 상기 소정의 메모리로 복원하는 단계; 및
    상기 다수개의 하드웨어 모듈들 각각이 상기 메모리로 복원된 상기 워킹 콘텍스트를 이용하여 상기 전원차단 대기모드가 수행되기 직전의 상태를 복구하는 단계를 더 구비하는 것을 특징으로 하는 워킹 콘텍스트 전송방법.
  19. 제17항에 있어서, 상기 메모리는 상기 반도체칩의 외부에 존재하는 것을 특징으로 하는 워킹 콘텍스트 전송방법.
  20. 집적회로에 있어서,
    다수개의 하드웨어 모듈들;
    상기 다수개의 하드웨어 모듈들 각각에 대한 워킹 콘텍스트를 저장하기 위한 메모리; 및
    제1동작 모드에서 상기 메모리에 저장된 상기 워킹 콘텍스트를 상기 집적회로의 외부에 존재하는 비휘발성 메모리장치로 전송하거나, 제2동작 모드에서 상기 비휘발성 메모리 장치에 저장된 상기 적어도 하나의 하드웨어 모듈에 대한 상기 워킹 콘텍스트를 상기 메모리로 전송하기 위한 워킹 콘텍스트 전송 컨트롤러를 구비하며,
    상기 적어도 하나의 하드웨어 모듈은 상기 제2동작모드에서 상기 비휘발성 메모리 장치로부터 상기 메모리로 전송된 상기 워킹 콘텍스트를 이용하여 상기 제1동작 모드를 수행하기 직전의 상태를 복구하는 것을 특징으로 하는 집적회로.
  21. 제20항에 있어서, 상기 집적회로는 상기 제1동작 모드 또는 상기 제2동작 모드에 따라 상기 다수개의 하드웨어 모듈들 각각에 공급되는 전원의 온/오프를 제어하기 위한 전원 컨트롤러를 더 구비하는 것을 특징으로 하는 집적회로.
  22. 제20항에 있어서, 상기 워킹 콘텍스트 전송 컨트롤러는,
    상기 메모리와 상기 비휘발성 메모리장치사이에 상기 워킹 콘텍스트를 고속으로 입출력하기 위한 DMA(direct memory access);
    다수개의 레지스터들을 구비하며, 각 레지스터에는 대응되는 상기 메모리 및/또는 상기 비휘발성 메모리 장치에 대한 영역정보를 구비하는 컨트롤 레지스터;
    상기 DMA와 상기 비휘발성 매모리 장치사이를 인터페이싱하는 인터페이스; 및
    상기 제1모드에서 상기 워킹 콘텍스트를 상기 메모리로부터 상기 인터페이스를 통하여 상기 비휘발성메모리 장치로 전송하는 것을 제어하거나,
    또는 상기 제2모드에서 상기 비휘발성 메모리 장치에 저장된 상기 워킹 콘텍스트를 상기 인터페이스를 통하여 상기 메모리로 전송하는 것을 제어하기 위한 콘트롤러를 구비하는 것을 특징으로 하는 집적회로.
  23. 제20항에 있어서, 상기 제1동작 모드는 상기 다수개의 하드웨어 모듈들 중에서 동작중인 적어도 하나의 하드웨어 모듈에 공급되는 전원을 차단하기 위한 모드이고,
    상기 제2동작 모드는 상기 제1동작 모드에 의하여 전원이 차단된 상기 적어도 하나의 하드웨어 모듈에 전원을 다시 공급하기 위한 모드인 것을 특징으로 하는 집적회로.
  24. 집적회로에 있어서,
    다수개의 하드웨어 모듈들; 및
    제1동작 모드에서 상기 집적회로의 외부에 존재하며 상기 다수개의 하드웨어 모듈들에 대한 워킹 콘텍스트를 저장하기 위한 메모리로부터 상기 집적회로의 외부에 존재하는 비휘발성 메모리장치로 전송하거나, 제2동작 모드에서 상기 비휘발성 메모리 장치에 저장된 상기 다수개의 하드웨어 모듈에 대한 상기 워킹 콘텍스트를 상기 메모리로 전송하기 위한 워킹 콘텍스트 전송 컨트롤러를 구비하며,
    상기 다수개의 모듈들은 상기 제2동작모드에서 상기 비휘발성 메모리 장치로부터 상기 메모리로 전송된 상기 워킹 콘텍스트를 이용하여 상기 제1동작 모드를 수행하기 직전의 상태를 복구하는 것을 특징으로 하는 집적회로.
  25. 제24항에 있어서, 상기 다수개의 하드웨어 모듈들 중에서 어느 하나의 하드웨어 모듈이 나머지 하드웨어 모듈들의 동작을 제어하는 경우, 상기 나머지 하드웨어 모듈들 각각은 상기 제2동작 모드에서 상기 어느 하나의 하드웨어 모듈의 제어에 의하여 상기 비휘발성 메모리 장치로부터 상기 메모리로 전송된 대응되는 상기 워킹 콘텍스트를 이용하여 상기 제1동작 모드를 수행하기 직전의 상태로 복구되는 것을 특징으로 하는 집적회로.
  26. 제24항에 있어서, 상기 집적회로는 상기 제1동작 모드 또는 상기 제2동작 모드에 따라 대응되는 상기 하드웨어 모듈에 공급되는 전원의 온/오프를 제어하기 위한 전원 컨트롤러를 더 구비하는 것을 특징으로 하는 집적회로.
  27. 제24항에 있어서, 상기 워킹 콘텍스트 전송 컨트롤러는,
    상기 메모리와 상기 비휘발성 메모리장치사이에 상기 워킹 콘텍스트를 고속으로 입출력하기 위한 DMA(direct memory access);
    다수개의 레지스터들을 구비하며, 각 레지스터에는 대응되는 상기 메모리 및/또는 상기 비휘발성 메모리 장치에 대한 영역정보를 구비하는 컨트롤 레지스터;
    상기 DMA와 상기 비휘발성 매모리 장치사이를 인터페이싱하는 인터페이스; 및
    상기 제1모드에서 상기 워킹 콘텍스트를 상기 메모리로부터 상기 인터페이스를 통하여 상기 비휘발성메모리 장치로 전송하는 것을 제어하거나, 또는 상기 제2모드에서 상기 비휘발성 메모리 장치에 저장된 상기 워킹 콘텍스트를 상기 인터페이스를 통하여 상기 메모리로 전송하는 것을 제어하기 위한 콘트롤러를 구비하는 것을 특징으로 하는 집적회로.
  28. 제24항에 있어서, 상기 제1동작 모드는 상기 적어도 하나의 하드웨어 모듈에 공급되는 전원을 차단하기 위한 모드이고, 상기 제2동작 모드는 상기 제1동작 모드에 의하여 전원이 차단된 상기 적어도 하나의 하드웨어 모듈에 전원을 다시 공급하기 위한 모드인 것을 특징으로 하는 집적회로.
  29. 시스템에 있어서,
    적어도 하나의 하드웨어 모듈을 구비하는 집적회로; 및
    상기 집적회로의 외부에 존재하는 비휘발성 메모리 장치를 구비하며,
    상기 집적회로는,
    상기 적어도 하나의 하드웨어 모듈에 대한 워킹 콘텍스트를 저장하기 위한 메모리; 및
    전원차단 대기모드에서 상기 메모리에 저장된 상기 워킹 콘텍스트를 상기 비휘발성 메모리장치로 전송하거나, 상기 전원차단 대기모드가 해제되는 경우 상기 비휘발성 메모리 장치에 저장된 상기 적어도 하나의 하드웨어 모듈에 대한 상기 워킹 콘텍스트를 상기 메모리로 전송하기 위한 워킹 콘텍스트 전송 컨트롤러를 구비하며,
    상기 전원차단 대기모드가 해제되는 경우 상기 적어도 하나의 하드웨어 모듈은 상기 메모리로 전송된 상기 워킹 콘텍스트를 사용하여 상기 전원차단 대기모드 직전의 상태를 복구하는 것을 특징으로 하는 시스템.
  30. 제29항에 있어서, 상기 워킹 콘텍스트 전송 컨트롤러는,
    상기 메모리와 상기 비휘발성 메모리장치사이에 상기 워킹 콘텍스트를 고속으로 입출력하기 위한 DMA(direct memory access);
    다수개의 레지스터들을 구비하며, 각 레지스터에는 대응되는 상기 메모리 및/또는 상기 비휘발성 메모리 장치에 대한 영역정보를 구비하는 컨트롤 레지스터;
    상기 DMA와 상기 비휘발성 매모리 장치사이를 인터페이싱하는 인터페이스; 및
    상기 전원차단 대기모드에서 상기 워킹 콘텍스트를 상기 메모리로부터 상기 인터페이스를 통하여 상기 비휘발성메모리 장치로 전송하는 것을 제어하거나, 또는 상기 전원차단 대기 모드가 해제되는 경우 상기 비휘발성 메모리 장치에 저장된 상기 워킹 콘텍스트를 상기 인터페이스를 통하여 상기 메모리로 전송하는 것을 제어하기 위한 콘트롤러를 구비하는 것을 특징으로 하는 시스템.
  31. 시스템에 있어서,
    적어도 하나의 하드웨어 모듈을 구비하는 집적회로;
    상기 집적회로의 외부에 존재하고, 상기 적어도 하나의 하드웨어 모듈에 대한 워킹 콘텍스트를 저장하기 위한 메모리; 및
    상기 집적회로의 외부에 존재하는 비휘발성 메모리 장치를 구비하며,
    상기 집적회로는,
    전원차단 대기모드에서 상기 메모리에 저장된 상기 워킹 콘텍스트를 상기 비휘발성 메모리장치로 전송하거나, 상기 전원차단 대기모드가 해제되는 경우 상기 비휘발성 메모리 장치에 저장된 상기 적어도 하나의 하드웨어 모듈에 대한 상기 워킹 콘텍스트를 상기 메모리로 전송하기 위한 워킹 콘텍스트 전송 컨트롤러를 구비하며,
    상기 적어도 하나의 하드웨어 모듈은, 상기 전원차단 대기모드가 해제되는 경우, 상기 비휘발성 메모리 장치로부터 상기 메모리로 전송된 상기 워킹 콘텍스트를 사용하여 상기 전원차단 대기모드 직전의 상태를 복구하는 것을 특징으로 하는 시스템.
  32. 제31항에 있어서, 상기 워킹 콘텍스트 전송 컨트롤러는,
    상기 메모리와 상기 비휘발성 메모리장치사이에 상기 워킹 콘텍스트를 고속으로 입출력하기 위한 DMA(direct memory access);
    다수개의 레지스터들을 구비하며, 각 레지스터에는 대응되는 상기 메모리 및/또는 상기 비휘발성 메모리 장치에 대한 영역정보를 구비하는 컨트롤 레지스터;
    상기 DMA와 상기 비휘발성 매모리 장치사이를 인터페이싱하는 인터페이스; 및
    상기 전원차단 대기모드에서 상기 워킹 콘텍스트를 상기 메모리로부터 상기 인터페이스를 통하여 상기 비휘발성메모리 장치로 전송하는 것을 제어하거나, 또는 상기 전원차단 대기 모드가 해제되는 경우 상기 비휘발성 메모리 장치에 저장된 상기 워킹 콘텍스트를 상기 인터페이스를 통하여 상기 메모리로 전송하는 것을 제어하기 위한 콘트롤러를 구비하는 것을 특징으로 하는 시스템.
  33. 제31항에 있어서, 상기 적어도 하나의 하드웨어 모듈은 마이크로프로세서인 것을 특징으로 하는 시스템.
KR10-2002-0051195A 2002-08-28 2002-08-28 워킹 콘텍스트 저장 및 복구 장치 및 방법 KR100505638B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2002-0051195A KR100505638B1 (ko) 2002-08-28 2002-08-28 워킹 콘텍스트 저장 및 복구 장치 및 방법
TW092122196A TWI275929B (en) 2002-08-28 2003-08-13 Apparatus and method for restoring working context
DE10338274A DE10338274B4 (de) 2002-08-28 2003-08-15 Integrierter Schaltkreis und integriertes Schaltkreissystem
JP2003299834A JP2004086912A (ja) 2002-08-28 2003-08-25 ワーキングコンテキスト格納及び再格納装置、並びに方法
US10/647,990 US7293183B2 (en) 2002-08-28 2003-08-26 System for storing working context in a non-volatile memory while in a power-off suspend mode and restoring the working context when the power-off suspend mode is released
US11/747,774 US7725746B2 (en) 2002-08-28 2007-05-11 Apparatus and method for restoring working context

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0051195A KR100505638B1 (ko) 2002-08-28 2002-08-28 워킹 콘텍스트 저장 및 복구 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20040019602A KR20040019602A (ko) 2004-03-06
KR100505638B1 true KR100505638B1 (ko) 2005-08-03

Family

ID=31713169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0051195A KR100505638B1 (ko) 2002-08-28 2002-08-28 워킹 콘텍스트 저장 및 복구 장치 및 방법

Country Status (5)

Country Link
US (2) US7293183B2 (ko)
JP (1) JP2004086912A (ko)
KR (1) KR100505638B1 (ko)
DE (1) DE10338274B4 (ko)
TW (1) TWI275929B (ko)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505638B1 (ko) * 2002-08-28 2005-08-03 삼성전자주식회사 워킹 콘텍스트 저장 및 복구 장치 및 방법
US7581122B2 (en) 2004-06-29 2009-08-25 Broadcom Corporation Power supply integrated circuit with feedback control
US7707434B2 (en) * 2004-06-29 2010-04-27 Broadcom Corporation Power control bus for carrying power control information indicating a power supply voltage variability
US20060143485A1 (en) * 2004-12-28 2006-06-29 Alon Naveh Techniques to manage power for a mobile device
US7664970B2 (en) 2005-12-30 2010-02-16 Intel Corporation Method and apparatus for a zero voltage processor sleep state
KR100794659B1 (ko) 2006-07-14 2008-01-14 삼성전자주식회사 반도체 칩과 그것의 파워 게이팅 방법
KR100950491B1 (ko) 2006-08-03 2010-03-31 삼성전자주식회사 네트워크 인터페이스카드, 이를 갖는 네트워크프린터 및 그 장치의 제어방법
KR100849212B1 (ko) * 2006-10-12 2008-07-31 삼성전자주식회사 메모리 카드 및 메모리 카드의 구동 프로그램 업데이트방법
KR101490327B1 (ko) 2006-12-06 2015-02-05 퓨전-아이오, 인크. 뱅크 인터리브를 이용한 솔리드-스테이트 스토리지의 명령 관리 장치, 시스템 및 방법
US8489817B2 (en) 2007-12-06 2013-07-16 Fusion-Io, Inc. Apparatus, system, and method for caching data
US7836226B2 (en) 2007-12-06 2010-11-16 Fusion-Io, Inc. Apparatus, system, and method for coordinating storage requests in a multi-processor/multi-thread environment
US9519540B2 (en) 2007-12-06 2016-12-13 Sandisk Technologies Llc Apparatus, system, and method for destaging cached data
KR101075421B1 (ko) 2007-12-10 2011-10-24 한국전자통신연구원 네트워크 프로토콜 기반의 소비전력 절감형 홈게이트웨이및 그 제어 방법
US7971081B2 (en) * 2007-12-28 2011-06-28 Intel Corporation System and method for fast platform hibernate and resume
US8949751B2 (en) * 2008-12-09 2015-02-03 The Boeing Company Methods and systems for wiring systems analysis and verification
US20150149124A1 (en) * 2008-12-09 2015-05-28 The Boeing Company Aircraft system verification
TWI417710B (zh) * 2009-05-26 2013-12-01 Feature Integration Technology Inc 可節省待機／關機狀態之功率消耗的電腦系統及其相關方法
US8339626B2 (en) 2009-09-08 2012-12-25 Samsung Electronics Co., Ltd. Image forming apparatus and controlling method thereof
CN102012736B (zh) * 2009-09-08 2015-06-17 三星电子株式会社 图像形成装置及其功率控制方法
CN102696010B (zh) 2009-09-08 2016-03-23 才智知识产权控股公司(2) 用于将数据高速缓存在固态存储设备上的装置、系统和方法
US9122579B2 (en) 2010-01-06 2015-09-01 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for a storage layer
JP5518197B2 (ja) 2009-09-09 2014-06-11 フュージョン−アイオー・インコーポレーテッド ストレージを割り当てるための装置、システム、および方法
CN102402271B (zh) * 2010-09-13 2016-03-30 富泰华工业（深圳）有限公司 电子设备及其节省电能源的方法
WO2012083308A2 (en) 2010-12-17 2012-06-21 Fusion-Io, Inc. Apparatus, system, and method for persistent data management on a non-volatile storage media
US9003104B2 (en) 2011-02-15 2015-04-07 Intelligent Intellectual Property Holdings 2 Llc Systems and methods for a file-level cache
US9201677B2 (en) 2011-05-23 2015-12-01 Intelligent Intellectual Property Holdings 2 Llc Managing data input/output operations
US8874823B2 (en) 2011-02-15 2014-10-28 Intellectual Property Holdings 2 Llc Systems and methods for managing data input/output operations
US9141527B2 (en) 2011-02-25 2015-09-22 Intelligent Intellectual Property Holdings 2 Llc Managing cache pools
TW201237630A (en) * 2011-03-01 2012-09-16 Wistron Corp Method and computer system for processing data in a memory
US9563555B2 (en) 2011-03-18 2017-02-07 Sandisk Technologies Llc Systems and methods for storage allocation
WO2012129191A2 (en) 2011-03-18 2012-09-27 Fusion-Io, Inc. Logical interfaces for contextual storage
US8601248B2 (en) 2011-03-28 2013-12-03 Western Digital Technologies, Inc. Disk drive booting from volatile semiconductor memory when exiting power save mode
DE112011105700T5 (de) * 2011-10-01 2014-07-17 Intel Corporation Schneller Ruhezustand- und schnelle Wiederinbetriebnahme für eine Plattform von Computersystem
US8880860B2 (en) * 2011-12-02 2014-11-04 Qualcomm Incorporated Methods and apparatus for saving conditions prior to a reset for post reset evaluation
US9274937B2 (en) 2011-12-22 2016-03-01 Longitude Enterprise Flash S.A.R.L. Systems, methods, and interfaces for vector input/output operations
US8984316B2 (en) 2011-12-29 2015-03-17 Intel Corporation Fast platform hibernation and resumption of computing systems providing secure storage of context data
US9251086B2 (en) 2012-01-24 2016-02-02 SanDisk Technologies, Inc. Apparatus, system, and method for managing a cache
US9116812B2 (en) 2012-01-27 2015-08-25 Intelligent Intellectual Property Holdings 2 Llc Systems and methods for a de-duplication cache
US9612966B2 (en) 2012-07-03 2017-04-04 Sandisk Technologies Llc Systems, methods and apparatus for a virtual machine cache
US10339056B2 (en) 2012-07-03 2019-07-02 Sandisk Technologies Llc Systems, methods and apparatus for cache transfers
US10346095B2 (en) 2012-08-31 2019-07-09 Sandisk Technologies, Llc Systems, methods, and interfaces for adaptive cache persistence
US9111245B2 (en) 2012-09-21 2015-08-18 The Boeing Company Displaying modeling data and logical data
US10318495B2 (en) 2012-09-24 2019-06-11 Sandisk Technologies Llc Snapshots for a non-volatile device
US10509776B2 (en) 2012-09-24 2019-12-17 Sandisk Technologies Llc Time sequence data management
WO2014061761A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Microcontroller and method for manufacturing the same
KR20150098649A (ko) 2012-12-22 2015-08-28 퀄컴 인코포레이티드 비-휘발성 메모리의 이용을 통한 휘발성 메모리의 전력 소비 감소
US9032139B2 (en) 2012-12-28 2015-05-12 Intel Corporation Memory allocation for fast platform hibernation and resumption of computing systems
US9842053B2 (en) 2013-03-15 2017-12-12 Sandisk Technologies Llc Systems and methods for persistent cache logging
US10558561B2 (en) 2013-04-16 2020-02-11 Sandisk Technologies Llc Systems and methods for storage metadata management
US10102144B2 (en) 2013-04-16 2018-10-16 Sandisk Technologies Llc Systems, methods and interfaces for data virtualization
US20140344947A1 (en) * 2013-05-20 2014-11-20 Advanced Micro Devices, Inc. Method and apparatus for handling storage of context information
US9842128B2 (en) 2013-08-01 2017-12-12 Sandisk Technologies Llc Systems and methods for atomic storage operations
US10019320B2 (en) 2013-10-18 2018-07-10 Sandisk Technologies Llc Systems and methods for distributed atomic storage operations
US10073630B2 (en) 2013-11-08 2018-09-11 Sandisk Technologies Llc Systems and methods for log coordination
CN108052197A (zh) * 2014-01-27 2018-05-18 联想(北京)有限公司 一种信息处理方法以及电子设备
US9596285B2 (en) * 2014-09-11 2017-03-14 Harman International Industries, Incorporated Methods and systems for AVB networks
CN107003863B (zh) 2015-01-29 2020-11-10 惠普发展公司，有限责任合伙企业 引导片上系统器件
WO2016122520A1 (en) * 2015-01-29 2016-08-04 Hewlett-Packard Development Company, L.P. Resuming a system-on-a-chip device
US9946607B2 (en) 2015-03-04 2018-04-17 Sandisk Technologies Llc Systems and methods for storage error management
TWI569129B (zh) 2015-12-01 2017-02-01 財團法人工業技術研究院 系統暫停方法、系統回復方法及應用其之電腦系統
US10452561B2 (en) 2016-08-08 2019-10-22 Raytheon Company Central processing unit architecture and methods for high availability systems
US10884481B2 (en) 2018-03-30 2021-01-05 Konica Minolta Laboratory U.S.A., Inc. Apparatus and method for improving power savings by accelerating device suspend and resume operations
US20230086149A1 (en) * 2021-09-23 2023-03-23 Intel Corporation Reducing memory power usage in far memory

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940017365A (ko) * 1992-12-31 1994-07-26 백중영 셀룰라폰의 소비전원절감회로 및 그 방법
WO1995004991A1 (en) * 1993-08-10 1995-02-16 Novatel Communications Ltd. Method and apparatus for non-volatile data storage
JPH08204792A (ja) * 1995-01-30 1996-08-09 Kyocera Corp 通信用端末装置
KR20010049042A (ko) * 1999-11-30 2001-06-15 윤종용 휴대용 복합통신단말기에서의 전력절감방법
KR20020078747A (ko) * 2001-04-10 2002-10-19 주식회사 팬택앤큐리텔 이동통신 단말기 초기화 장치 및 그 방법
KR20030069468A (ko) * 2002-02-20 2003-08-27 주식회사 엘지이아이 개인 휴대 단말기의 중요정보 백업방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03271854A (ja) * 1990-03-20 1991-12-03 Mitsubishi Electric Corp Ｄｍａコントローラ
JPH0720967A (ja) * 1993-06-22 1995-01-24 Hitachi Ltd 情報処理装置
JP2986048B2 (ja) * 1994-04-26 1999-12-06 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータ・システムに装着可能な拡張デバイス、拡張デバイスの制御方法及び拡張デバイスを有するコンピュータ・システムの制御方法
JPH0876872A (ja) * 1994-09-07 1996-03-22 Canon Inc コンピュータ装置
JPH08147259A (ja) 1994-11-24 1996-06-07 Sanyo Electric Co Ltd １チップマイクロコンピュータ
JPH08234872A (ja) * 1995-02-23 1996-09-13 Fuji Xerox Co Ltd 情報処理装置
US6128641A (en) * 1997-09-12 2000-10-03 Siemens Aktiengesellschaft Data processing unit with hardware assisted context switching capability
US6131166A (en) * 1998-03-13 2000-10-10 Sun Microsystems, Inc. System and method for cross-platform application level power management
US6157979A (en) * 1998-03-14 2000-12-05 Advanced Technology Materials, Inc. Programmable controlling device with non-volatile ferroelectric state-machines for restarting processor when power is restored with execution states retained in said non-volatile state-machines on power down
JP3961669B2 (ja) * 1998-05-27 2007-08-22 株式会社東芝 コンピュータシステムおよびデータ転送制御方法
US6363501B1 (en) * 1998-12-10 2002-03-26 Advanced Micro Devices, Inc. Method and apparatus for saving and loading peripheral device states of a microcontroller via a scan path
US6631474B1 (en) * 1999-12-31 2003-10-07 Intel Corporation System to coordinate switching between first and second processors and to coordinate cache coherency between first and second processors during switching
US6553487B1 (en) * 2000-01-07 2003-04-22 Motorola, Inc. Device and method for performing high-speed low overhead context switch
US6968469B1 (en) * 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US6738675B2 (en) * 2000-12-30 2004-05-18 Intel Corporation Method, apparatus, and system to reduce microprocessor power dissipation
US7225446B2 (en) * 2001-02-20 2007-05-29 Pts Corporation Context preservation
US6763415B1 (en) * 2001-06-08 2004-07-13 Advanced Micro Devices, Inc. Speculative bus arbitrator and method of operation
KR100505638B1 (ko) * 2002-08-28 2005-08-03 삼성전자주식회사 워킹 콘텍스트 저장 및 복구 장치 및 방법
US7039819B1 (en) * 2003-04-30 2006-05-02 Advanced Micro Devices, Inc. Apparatus and method for initiating a sleep state in a system on a chip device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940017365A (ko) * 1992-12-31 1994-07-26 백중영 셀룰라폰의 소비전원절감회로 및 그 방법
KR100212196B1 (ko) * 1992-12-31 1999-08-02 구자홍 셀룰라폰의 소비전원절감회로 및 그 방법
WO1995004991A1 (en) * 1993-08-10 1995-02-16 Novatel Communications Ltd. Method and apparatus for non-volatile data storage
JPH08204792A (ja) * 1995-01-30 1996-08-09 Kyocera Corp 通信用端末装置
KR20010049042A (ko) * 1999-11-30 2001-06-15 윤종용 휴대용 복합통신단말기에서의 전력절감방법
KR20020078747A (ko) * 2001-04-10 2002-10-19 주식회사 팬택앤큐리텔 이동통신 단말기 초기화 장치 및 그 방법
KR20030069468A (ko) * 2002-02-20 2003-08-27 주식회사 엘지이아이 개인 휴대 단말기의 중요정보 백업방법

Also Published As

Publication number Publication date
TW200403557A (en) 2004-03-01
US20040044917A1 (en) 2004-03-04
US7293183B2 (en) 2007-11-06
JP2004086912A (ja) 2004-03-18
US7725746B2 (en) 2010-05-25
KR20040019602A (ko) 2004-03-06
TWI275929B (en) 2007-03-11
US20070214376A1 (en) 2007-09-13
DE10338274A1 (de) 2004-03-11
DE10338274B4 (de) 2011-07-28

Similar Documents

Publication Publication Date Title
KR100505638B1 (ko) 워킹 콘텍스트 저장 및 복구 장치 및 방법
US6243831B1 (en) Computer system with power loss protection mechanism
US20200233483A1 (en) System on chip for reducing wake-up time, method of operating same, and computer system including same
US7624260B2 (en) System executing a fast boot wake-up
US6895515B1 (en) Computer and power control method for executing predetermined process in said computer prior to turning off its power
US8019929B2 (en) Data processing apparatus and data control circuit for use therein
EP3274788B1 (en) Technologies for improved hybrid sleep power management
US20180120927A1 (en) Devices and methods for switching and communication among multiple operating systems and application management methods thereof
JP4515093B2 (ja) Ｃｐｕのパワーダウン方法及びそのための装置
US20030061526A1 (en) Computer system and power saving control method therefor
US7779284B2 (en) Techniques for operating a processor subsystem to service masked interrupts during a power-down sequence
KR20090026895A (ko) 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및방법
JP2008287505A (ja) 情報処理装置およびレガシーエミュレーション処理停止制御方法
JPH07182073A (ja) コンピュータシステムにおけるユーザ入力デバイス存在のエミュレート方法、スタンバイ中のデバイス構成のロス防止方法、デバイス存在のエミュレートのためのコントローラ回路およびデバイス構成の捕捉のためのコントローラ回路
JP2003196097A (ja) プロセッサおよびそのブート方法
US9652259B2 (en) Apparatus and method for managing register information in a processing system
US20050108585A1 (en) Silent loading of executable code
US20120311312A1 (en) Fast Boot Via State Recreation
CN111176408B (zh) 一种SoC的低功耗处理方法和装置
CN110121688B (zh) 判断加载程序的方法以及电子系统
US6370651B1 (en) Synchronizing user commands to a microcontroller in a memory device
JPH10333790A (ja) パワーセーブ機能を備えた情報処理装置及び当該情報処理装置のパワーセーブ解除方法
US11863721B2 (en) Image forming apparatus for supplying power to a first controller based on detection of an abnormality in a second controller
JP2004280789A (ja) 半導体集積回路装置およびマイクロコンピュータ開発支援装置
JP2002149291A (ja) デバイスの初期化方法およびデバイスを省電力設定可能な情報処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 14