JP2004086912A - ワーキングコンテキスト格納及び再格納装置、並びに方法 - Google Patents

Abstract

【課題】　ＳＯＣを備える携帯用機器の電源遮断待機モードで消費される電流を最小化させうる装置及び方法を提供する。
【解決手段】　電源遮断待機モードを選択する段階と、半導体チップ上に装着され、動作中の少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストを所定のメモリに伝送し、格納する段階と、メモリに格納されたワーキングコンテキストを半導体チップ外部に存在する不揮発性メモリ装置に伝送する段階と、電源遮断待機モードを行う段階とを備え、電源遮断待機モードを解除する段階と、不揮発性メモリ装置に格納された少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストを所定のメモリに再格納する段階と、少なくとも１つのハードウェアモジュールが不揮発性メモリ装置からメモリに再格納されたワーキングコンテキストを用いて電源遮断待機モードが行われる直前の状態に戻す段階とをさらに備える。
【選択図】　　図１

Description

　本発明は、データを格納及び再格納するための方法及び装置に係る。より詳細には、少なくとも１つのハードウェアモジュールが、不揮発性メモリ装置に格納したワーキングコンテキスト（稼動状況を表すデータ）を用いて、前記電源遮断待機モードを行う直前の状態に迅速に戻ることができる装置及び方法に関する。

　一般に、移動電話機のような携帯用機器は、消費電力が少なければ長時間使用できる。したがって、システム・オン・チップ(以下‘ＳＯＣ'と称する)設計の携帯用機器は、待機モードを使用して消費電力を減少させる。ＳＯＣとは、１つの半導体チップ上に、独立的な機能を行う複数のシステムを具現することである。
　待機モードでの消費電力を減少させる最も一般的な方法は、前記ＳＯＣの全部又は一部の回路に供給されるクロック信号を遮断し、消費する動的電流を減らすことである。この場合、クロック信号を遮断しても、前記ＳＯＣの全部又は一部の回路はワーキングコンテキストを失わない。

　しかし、最近ではディープサブミクロン半導体装置がＳＯＣの形状に設計されるようになった。ＳＯＣの動作閾値電圧が低下するため、ＳＯＣ内の静的漏れ電流は増加する。従って、ＳＯＣの動的電流の消費と静的漏れ電流とは、携帯用機器に共通の問題となっている。
　そのため、一部のＳＯＣは電源遮断待機モードを備えている。電源遮断待機モードにおいては、長時間使用しないＳＯＣの全部又は一部の回路への電源供給を遮断し、ＳＯＣ内に生じる静的漏れ電流を除去する。
　ＳＯＣへの電源供給を遮断すると、ＳＯＣの全部または一部の回路はワーキングコンテキストを失う。そして、電源が再供給されると再び起動する。この場合、起動には長い時間がかかる。また、ＳＯＣの全部又は一部の回路は、電源遮断直前の状態には戻らないという問題点がある。

　従って、本発明が解決しようとする技術的な課題は、携帯用機器の電源遮断待機モードにおける消費電流を最小化できる装置及び方法をＳＯＣの形で提供することである。
　本発明がさらに解決しようとする技術的な課題は、電源供給を遮断されたＳＯＣの全部又は一部の回路がワーキングコンテキストを低電力不揮発性メモリ装置に速かに格納し、電源供給遮断直前の状態に迅速に戻すことができる装置及び方法を提供することである。

　本発明が提供するワーキングコンテキスト伝送方法は、電源遮断待機モードを選択する段階と、半導体チップに実装された少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストを所定のメモリに伝送し、格納する段階と、メモリに格納したワーキングコンテキストを半導体チップ外部に存在する不揮発性メモリ装置に伝送する段階と、電源遮断待機モードを実行する段階と、を備える。

　また、本発明が提供するワーキングコンテキスト伝送方法は、電源遮断待機モードを解除する段階と、不揮発性メモリ装置に格納した少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストを所定のメモリに再格納する段階と、不揮発性メモリ装置からメモリに再格納されたワーキングコンテキストを用いて、少なくとも１つのハードウェアモジュールを、電源遮断待機モードを実行する直前の状態に戻す段階と、をさらに備える。

　この不揮発性メモリ装置は、ＮＡＮＤフラッシュメモリ又はＮＯＲフラッシュメモリであってもよい。所定のメモリは、前記半導体チップの内部又は外部に存在する。
　このワーキングコンテキスト伝送方法は、電源遮断待機モードを実行する場合に、メモリに格納したワーキングコンテキストを有するハードウェアモジュールへの電源供給を遮断する段階をさらに備える。
　また、このワーキングコンテキスト伝送方法は、電源遮断待機モードを解除する場合に、電源遮断待機モードで電源供給を遮断された少なくとも１つのハードウェアモジュールに電源を再供給する段階をさらに備える。

　本発明が提供する集積回路は、少なくとも１つのハードウェアモジュールと、少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストを格納するためのメモリと、を備える。また、電源遮断待機モードを実行する場合に、少なくとも１つのハードウェアモジュールに対応するワーキングコンテキスト及び自身のワーキングコンテキストをメモリに伝送するためのマイクロプロセッサと、所定の命令信号に応答して、メモリに格納した少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストを集積回路の外部に存在する不揮発性メモリ装置に伝送するためのワーキングコンテキスト伝送コントローラと、を備える。

　ワーキングコンテキスト伝送コントローラは、前記メモリと前記不揮発性メモリ装置との間で前記ワーキングコンテキストを入出力するためのダイレクトメモリアクセス（ＤＭＡ）を具備する。また、多数のレジスタを備え且つ各レジスタが対応するメモリ及び/又は不揮発性メモリ装置についての領域情報を有するコントロールレジスタと、ＤＭＡと不揮発性メモリ装置との間のインターフェースとを備えている。さらに、電源遮断待機モードにおいては、ワーキングコンテキストを、インターフェースを通じてメモリから不揮発性メモリ装置に伝送し、電源遮断待機モードが解除される場合には、不揮発性メモリ装置に格納したワーキングコンテキストを、インターフェースを通じてメモリに伝送するコントローラを備える。

　所定の命令信号は、マイクロプロセッサ又は少なくとも１つのハードウェアモジュールから出力される。
　ワーキングコンテキスト伝送コントローラは、電源遮断待機モードが解除される場合、不揮発性メモリ装置に格納した少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストと、マイクロプロセッサに対応するワーキングコンテキストとをメモリに再格納する。
　マイクロプロセッサは、メモリに再格納された少なくとも１つのハードウェアモジュールに対応する前記ワーキングコンテキストとマイクロプロセッサに対応するワーキングコンテキストとを用いて、少なくとも１つのハードウェアモジュールの状態とマイクロプロセッサの状態とを、電源遮断待機モードを実行する直前の状態に戻す。

　本発明が提供する集積回路は、少なくとも１つのハードウェアモジュールを備えるとともに、電源遮断待機モードにおいて、少なくとも１つのハードウェアモジュールに対応するワーキングコンテキスト及び自身のワーキングコンテキストを集積回路の外部に存在するメモリに伝送するためのマイクロプロセッサをさらに具備する。また、所定の命令信号に応答して、少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストを、メモリから集積回路の外部に存在する不揮発性メモリ装置に伝送するためのワーキングコンテキスト伝送コントローラも備える。

　本発明が提供するワーキングコンテキスト伝送方法は、電源遮断待機モードにおいてＳＯＣに実装された多数のハードウェアモジュールに対応するワーキングコンテキストを所定のメモリに格納する段階と、電源遮断待機モードにおいてメモリに格納されたワーキングコンテキストを半導体チップ外部に存在する不揮発性メモリ装置に伝送する段階と、を備える。

　このワーキングコンテキスト伝送方法は、電源遮断待機モードを解除した場合、不揮発性メモリ装置に格納した、多数のハードウェアモジュールに対応するワーキングコンテキストを所定のメモリに再格納する段階と、メモリに再格納したワーキングコンテキストを用いて、多数のハードウェアモジュールを、それぞれ電源遮断待機モードを実行する直前の状態に戻す段階と、をさらに備える。
　メモリは半導体チップの内部又は外部に存在する。

　本発明が提供する集積回路は、多数のハードウェアモジュールと、多数のハードウェアモジュールに対応するワーキングコンテキストを格納するためのメモリと、を備える。また、第１動作モードにおいて、メモリに格納したワーキングコンテキストを集積回路の外部に存在する不揮発性メモリ装置に伝送し、第２動作モードにおいて、不揮発性メモリ装置に格納した少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストをメモリに伝送するためのワーキングコンテキスト伝送コントローラを具備する。その際、ハードウェアモジュールは、第２動作モードにおいて不揮発性メモリ装置からメモリに伝送されたワーキングコンテキストを用いて、第１動作モードを実行する直前の状態に戻る。

　集積回路は、第１動作モード又は第２動作モードに従って、多数のハードウェアモジュールのそれぞれに供給する電源のオン/オフを制御するための電源コントローラをさらに備える。
　第１動作モードは、動作中の多数のハードウェアモジュールのうち少なくとも１つのハードウェアモジュールに供給される電源を遮断するためのモードである。また、第２動作モードは、第1動作モードによって電源供給を遮断された少なくとも１つのハードウェアモジュールに電源を再供給するためのモードである。

　本発明が提供する集積回路は、多数のハードウェアモジュールを備える。また、第１動作モードにおいて、集積回路の外部に存在するメモリから集積回路の外部に存在する不揮発性メモリ装置に多数のハードウェアモジュールに対応するワーキングコンテキストを伝送し、第２動作モードにおいて、不揮発性メモリ装置に格納した多数のハードウェアモジュールに対応するワーキングコンテキストをメモリに伝送するためのワーキングコンテキスト伝送コントローラを具備する。多数のモジュールは、第２動作モードにおいて不揮発性メモリ装置からメモリに伝送されたワーキングコンテキストを用いて、第１動作モードを実行する直前の状態に戻る。

　多数のハードウェアモジュールのうち少なくとも１つのハードウェアモジュールが残りのハードウェアモジュールの動作を制御する場合、残りのハードウェアモジュールはそれぞれ、第１動作モードを実行する直前の状態に戻る。これは、第２動作モードにおいて、少なくとも１つのハードウェアモジュールの制御によって不揮発性メモリ装置からメモリに伝送されたワーキングコンテキストを用いて行われる。
　集積回路は、第１動作モード又は第２動作モードに従って、ハードウェアモジュールに供給する電源のオン/オフを制御するための電源コントローラをさらに備える。

　本発明が提供するシステムは、少なくとも１つのハードウェアモジュールを有する集積回路と、集積回路の外部に存在する不揮発性メモリ装置と、を備える。この集積回路は、少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストを格納するためのメモリと、ワーキングコンテキスト伝送コントローラと、を具備する。ワーキングコンテキスト伝送コントローラは、電源遮断待機モードにおいてはメモリに格納したワーキングコンテキストを不揮発性メモリ装置に伝送し、電源遮断待機モードが解除される場合には不揮発性メモリ装置に格納された少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストをメモリに伝送する。電源遮断待機モードを解除すると、少なくとも１つのハードウェアモジュールは、メモリに伝送したワーキングコンテキストを使用して、電源遮断待機モードを実行する直前の状態に戻る。

　本発明が提供するシステムは、少なくとも１つのハードウェアモジュールを有する集積回路と、集積回路の外部に存在しハードウェアモジュールに対応するワーキングコンテキストを格納するためのメモリと、集積回路の外部に存在する不揮発性メモリ装置と、を備えている。
　集積回路は、電源遮断待機モードにおいては、メモリに格納したワーキングコンテキストを不揮発性メモリ装置に伝送し、電源遮断待機モードが解除される場合には、不揮発性メモリ装置に格納した少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストをメモリに伝送するためのワーキングコンテキスト伝送コントローラを備える。その際、電源遮断待機モードを解除すると、少なくとも１つのハードウェアモジュールは、不揮発性メモリ装置からメモリに伝送したワーキングコンテキストを使用して電源遮断待機モードを実行する直前の状態に戻る。

　ワーキングコンテキスト伝送コントローラは、メモリと不揮発性メモリ装置との間でワーキングコンテキストを入出力するためのダイレクトメモリアクセス（ＤＭＡ）と、多数のレジスタを備え且つ各レジスタが対応するメモリ及び/または不揮発性メモリ装置についての領域情報を有するコントロールレジスタと、ＤＭＡと不揮発性メモリ装置との間のインターフェースと、コントローラと、を具備する。このコントローラは、電源遮断待機モードにおいては、インターフェースを通じてメモリから不揮発性メモリ装置にワーキングコンテキストを伝送することを制御し、電源遮断待機モードが解除される場合には、不揮発性メモリ装置に格納したワーキングコンテキストを、インターフェースを通じてメモリに伝送することを制御する。前記少なくとも１つのハードウェアモジュールは、マイクロプロセッサである。

　本発明に係るワーキングコンテキスト伝送方法及びワーキングコンテキスト伝送コントローラを備える集積回路及びシステムは、電源遮断待機モードに優先して動作しているハードウェアモジュールに対応するワーキングコンテキストを速かに不揮発性メモリ装置に伝送し、ハードウェアモジュールへの電源供給を遮断することができる。したがって、無駄な電流消耗を減らすことができる。その結果、不揮発性ワーキングコンテキストを失わずに、携帯用機器(例えば、携帯電話機)の待機時間を大幅に延長することが可能である。
　また、電源遮断待機モードを解除した場合に、本発明に係るワーキングコンテキスト伝送方法と、ワーキングコンテキスト伝送コントローラを備える集積回路及びシステムとは、不揮発性メモリ装置に格納したワーキングコンテキストを迅速に戻し、電源遮断待機モードを実行する直前の状態に戻ることができる。

　本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の好適な実施例を例示する添付図面及び添付図面に記載された内容を参照すべきである。
　以下、添付した図面を参照して本発明の好適な実施例を参照して、本発明を詳細に説明する。各図面に提示された同一の参照符号は、同一の部材を示す。

　図1は、本発明の実施例１に係るＳＯＣを備えるシステムのブロック図である。図１を参照すれば、本発明に係るシステム１００は、ＳＯＣ１１０、不揮発性メモリ装置１３０及び電源１５０を備える。不揮発性メモリ装置１３０及び電源１５０は、ＳＯＣ１１０と信号通信を行う。
　本発明に係る不揮発性メモリ装置１３０は、ＮＡＮＤフラッシュメモリ及び/又はＮＯＲフラッシュメモリなど、当技術分野においては周知の多様な種類の不揮発性メモリ装置を含む。不揮発性メモリ装置１３０のサイズは、ワーキングコンテキストのサイズの整数倍であることが望ましい。

　電源１５０はＳＯＣ１１０に所定の動作電源を供給する。電源１５０は、図１の場合のようにＳＯＣ１１０の外部に存在してもよいし、ＳＯＣ１１０の内部にオンチップレギュレーター（図示せず）として具現されてもよい。
　ＳＯＣ１１０は、マイクロプロセッサ１０、ＩＮＴコントローラ２０、第1周辺装置３０、第２周辺装置４０、オンチップバス５０、メモリ６０、ワーキングコンテキスト伝送コントローラ７０、及び電源コントローラ８０を備える。マイクロプロセッサ１０、INTコントローラ２０、第１周辺装置３０、第２周辺装置４０、メモリ６０、ワーキングコンテキスト伝送コントローラ７０、電源コントローラ８０はそれぞれオンチップバス５０と信号通信を行う。

　ＳＯＣ１１０は多数の周辺装置を含みうるが、図１には説明の便宜上２つの周辺装置３０、４０だけを示す。ここで、周辺装置３０、４０は、対応するワーキングコンテストに応じて動作するハードウェアモジュールを示す。ハードウェアモジュールという用語は、マイクロプロセッサ１０を含んでいてもよい。
　以下、ＳＯＣ１１０の全部又は一部の回路あるいはＳＯＣ１１０のモジュールへの電源供給を遮断し、待機モード(以下"電源遮断待機モード"と称する)に進む動作を説明する。
　ＳＯＣ１１０の運用体系(ＯＳ)に常駐している所定の電源管理プログラムが電源遮断待機モードを選択すると、ＳＯＣ１１０は電源遮断待機モードを実行するために次のような一連の動作を行う。

　ユーザが設定した所定の待機時間が経過するか、又はユーザが電源遮断待機モードを選択すると、ＳＯＣ１１０は電源遮断待機モードの準備をして、ＳＯＣ１１０の静的漏れ電流を減少させる。
　この場合、ＩＮＴコントローラ２０は所定のハードウェアモジュールから出力される割り込み信号を受信し、マイクロプロセッサ１０に伝送する。例えば、ＩＮＴコントローラ２０は、第1周辺装置３０（例えば、携帯電話のキーパッド）を通じて入力される割り込み信号を受信し、マイクロプロセッサ１０に伝送する。

　マイクロプロセッサ１０は所定の割り込み信号に応答し、第1周辺装置３０、第２周辺装置４０及びマイクロプロセッサ１０の全てのレジスタに格納している全てのワーキングコンテキストを、オンチップバス５０を通じてメモリ６０に伝送する。
　ＳＯＣ１１０に含まれる動作中の少なくとも１つのハードウェアモジュール１０、３０、４０のレジスタの全内容は、所定の格納順序に従ってメモリ６０に格納される。すると、ワーキングコンテキスト伝送コントローラ７０は、マイクロプロセッサ１０、あるいは他のハードウェアモジュール３０または４０から出力される所定の格納命令に応答して、メモリ６０が格納している少なくとも１つのハードウェアモジュール１０、３０、４０に対応するワーキングコンテキストを、所定のインターフェースを通じて不揮発性メモリ装置１３０に伝送する。

　また、マイクロプロセッサ１０も、ワーキングコンテキストを不揮発性メモリ装置１３０に伝送する機能を果たすことが可能である。したがって、不揮発性メモリ装置１３０は、動作中の少なくとも１つのハードウェアモジュール１０、３０、４０に対応するワーキングコンテキストを格納する。
　ワーキングコンテキストが全て不揮発性メモリ装置１３０に複写され、格納されると、ワーキングコンテキスト伝送コントローラ７０は電源コントローラ８０又はマイクロプロセッサ１０に所定の命令信号を出力する。

　電源コントローラ８０は、ワーキングコンテキスト伝送コントローラ７０またはマイクロプロセッサ１０から出力される所定の命令信号に応答して、電源制御信号ＰＥＮを電源１５０に出力する。電源１５０は電源制御信号ＰＥＮに応答して、電源コントローラ８０及び/又はワーキングコンテキスト伝送コントローラ７０を除く現在動作中の少なくとも１つのハードウェアモジュール１０、３０、４０への電源供給を遮断する。こうして、ＳＯＣ１１０は電源遮断待機モードに進む。

　図２は、本発明の実施例２に係るＳＯＣを備えるシステムのブロック図である。図２を参照すると、メモリ６０がＳＯＣ２１０の外部に存在することを除けば、図２に示されたシステムの動作及び構成は、図1に示されたシステムの動作及び構成と同一である。
　システム２００は、メモリ６０と、不揮発性メモリ装置１３０とを備える。不揮発性メモリ装置１３０は、少なくとも１つのハードウェアモジュール１０、３０、４０を備えるＳＯＣ２１０(または集積回路)の外部に存在する。メモリ６０は、少なくとも１つのハードウェアモジュール１０、３０、４０に対応するワーキングコンテキストを格納する。

　ワーキングコンテキスト伝送コントローラ７０は、電源遮断待機モードにおいて、メモリ６０が格納している少なくとも１つのハードウェアモジュール１０、３０、４０に対応するワーキングコンテキストを、不揮発性メモリ装置１３０に伝送する。また、前記電源遮断待機モードを解除した場合には、不揮発性メモリ装置１３０に格納した少なくとも１つのハードウェアモジュール１０、３０、４０に対応するワーキングコンテキストをメモリ６０に伝送する。
　前記電源遮断待機モードを解除した場合、少なくとも１つのハードウェアモジュール１０、３０、４０は、不揮発性メモリ装置１３０からメモリ６０に伝送されたワーキングコンテキストを使用して、電源遮断待機モード直前の状態に戻す。

　図３は、図1及び図２に示したワーキングコンテキスト伝送コントローラ７０のブロック図である。図３を参照すれば、ワーキングコンテキスト伝送コントローラ７０は、ダイレクトメモリアクセス(ＤＭＡ)ユニット７１、コントロールレジスタ７３、インターフェース７５及びコントローラ７７を備える。
　ＤＭＡユニット７１は、メモリ６０と不揮発性メモリ装置１３０との間でワーキングコンテキストを入出力する。コントロールレジスタ７３は、ワーキングコンテキスト伝送コントローラ７０についての全般的な動作情報を有する多数のレジスタを備える。
この多数のレジスタは、メモリ６０内に格納された（又は格納される）ワーキングコンテキストについての領域情報と、不揮発性メモリ装置１３０内に格納された（又は格納される）ワーキングコンテキストの格納空間についての情報と、使用される不揮発性メモリ装置１３０（例えば、ＮＡＮＤフラッシュメモリ装置）の特性についての情報と、を含む。

　図４は、図３に示したコントロールレジスタの構成例を示すブロック図である。図４を参照すれば、ワーキングコンテキスト伝送コントローラ７０は、コントロールレジスタ７３の各レジスタに設定した値に基づいて動作する。不揮発性メモリ装置１３０がＮＡＮＤフラッシュメモリである場合を仮定して、以下にコントロールレジスタ７３を説明する。
　コンテキスト開始アドレスレジスタ４０１は、データ、すなわちワーキングコンテキストの開始アドレスのためのレジスタである。このデータは、メモリ６０から不揮発性メモリ装置１３０に伝送され、格納される。

　コンテキストサイズレジスタ４０３は、データサイズ値のためのレジスタである。このデータは、メモリ６０から不揮発性メモリ装置１３０（例えば、ＮＡＮＤフラッシュメモリ）に伝送され、不揮発性メモリ装置１３０内に格納される。不揮発性メモリ装置１３０に格納されるデータサイズの単位は、フラッシュブロック、フラッシュページ、またはバイト等で具現される。

　フラッシュメモリパラメータレジスタ４０５は、ＳＯＣ１１０又は２１０に接続するＮＡＮＤフラッシュメモリの形態を指定するためのレジスタである。パラメータは、ページサイズと、ブロック当りページ数と、アドレスサイクル数とを含む。
　フラッシュブロック開始アドレスレジスタ４０７は、ワーキングコンテキストを格納する位置のフラッシュブロックの開始アドレスを指定するためのレジスタである。

　オートイレーズ開始ブロックレジスタ４０９及びオートイレーズブロックサイズレジスタ４１１は、ＮＡＮＤフラッシュメモリ１３０のワーキングコンテキスト格納領域を自動的に削除するためのレジスタである。
　すなわち、オートイレーズ開始ブロックレジスタ４０９は、削除するブロックの開始アドレスのためのレジスタであり、オートイレーズブロックサイズレジスタ４１１は、削除するブロックサイズのためのレジスタである。

　レジスタ４０９及び４１１に削除するブロックの開始アドレスとブロックサイズとを設定すると、ワーキングコンテキスト伝送コントローラ７０は、次のワーキングコンテキストを格納するために、ワーキングコンテキストを格納する領域を削除する。これは、マイクロプロセッサ１０から出力される所定の命令信号によって、ＳＯＣ１１０又は２１０と不揮発性メモリ装置１３０との間を接続するバスがアイドル状態である区間で行われる。

　コントロールレジスタ７３に格納した内容は、電源１５０遮断後も保存される。そして、電源１５０が再び供給されると、自動的にワーキングコンテキストの再格納が行われる。
　したがって、コントロールレジスタ７３が図１及び図２の電源コントローラ８０内に存在する場合、電源コントローラ８０には常に電源１５０が供給されるべきである。また、コントロールレジスタ７３がワーキングコンテキスト伝送コントローラ７０内に存在する場合、電源コントローラ８０及びワーキングコンテキスト伝送コントローラ７０には常に電源１５０が供給されるべきである。

　ＤＭＡ７１と不揮発性メモリ装置１３０との間のインターフェース７５は、インターフェースと、インターフェースタイミング生成とデータエラー訂正機能を行う。
　コントローラ７７は、ワーキングコンテキスト伝送コントローラ７０の全体的な動作を制御し、メモリ６０に格納しているワーキングコンテキストを不揮発性メモリ装置１３０に伝送する。また、不揮発性メモリ装置１３０に格納した前記ワーキングコンテキストをメモリ６０に伝送する。

　図５は、不揮発性コードメモリを使用した場合に格納及び再格納される領域を示す第１メモリマップである。図５は、プログラムコードがＲＯＭのようなランダムアクセスメモリ(すなわち、直ちに実行可能な不揮発性メモリ装置)に格納されている場合の、本発明の好適な実施例によるメモリ６０の格納領域又は格納空間を示す。

　図１及び図５を参照すれば、ワーキングデータ領域５０３は、通常プログラム実行中に使用するデータを格納するための領域である。また、ワーキングコンテキスト領域５０３は、電源遮断待機モードに進むためにＳＯＣ１１０又は２１０内の各ハードウェアモジュール３０、４０とマイクロプロセッサ１０から収集したワーキングコンテキストを格納するための領域である。

　マイクロプロセッサ１０は各ハードウェアモジュール１０、３０、４０に対応するワーキングコンテキストをメモリ６０に全て格納する。すると、ワーキングコンテキスト伝送コントローラ７０は、ワーキングデータ領域５０３及びワーキングコンテキスト領域５０５に格納した内容を、不揮発性メモリ装置１３０に複写して伝送する。これは、電源遮断待機モードに進む前に行われる。

　また、電源遮断待機モードを解除した場合、ワーキングコンテキスト伝送コントローラ７０は、ワーキングデータ領域５０３に格納した内容と、不揮発性メモリ装置１３０に格納したワーキングコンテキスト領域５０５とを、所定のバスを通じてメモリ６０に伝送する。この場合、メモリ６０には、各ハードウェアモジュール１０、３０、４０に対応するワーキングコンテキストが、電源遮断待機モードを実行する直前の状態で再格納される。
　一時データ領域５０７は、ワーキングコンテキストに含まれないプログラムに関する一時データを格納するための領域である。

　ワーキングデータ領域５０３及び/またはワーキングコンテキスト領域５０５のサイズは、所定の運用体系（ＯＳ）が管理する。また、ＲＯＭプログラムコード領域５０１は、ＳＯＣが電源遮断待機モードから戻ったか否か、最初のシステム起動を行ったか否か、あるいは意図的な再起動を行ったか否かを判別するためのプログラムコードを具備する。
　ワーキングコンテキスト伝送コントローラ７０は、前記ワーキングコンテキストに含まれるプログラムコードを判別する。判別の結果、ＳＯＣ１１０又は２１０が電源遮断待機モードから戻る場合、ワーキングコンテキスト伝送コントローラ７０は、ＳＯＣ１１０又は２１０を起動するための動作を省略して、直ちに正常モードに進む。

　図６は第２メモリマップの代表的な例である。第２メモリは、不揮発性コードメモリを使用する場合の格納及び再格納用の領域である。図６に示したように、ワーキングプログラムコードを２次記憶装置からメモリ６０にロードする場合、ワーキングコンテキストは、メモリ６０にロードしたワーキングプログラムコードを格納する領域６０１、ワーキングデータを格納する領域６０３及びワーキングコンテキストを格納する領域６０５を含む。
　したがって、図１及び図６を参照すれば、メモリ６０から不揮発性メモリ装置１３０に伝送される領域、又は不揮発性メモリ装置１３０からメモリ６０に伝送される領域は、ワーキングプログラムコードを格納する領域６０１と、ワーキングデータを格納する領域６０３と、ワーキングコンテキストを格納する領域６０５とを含む。

　図６の各領域６０３、６０５、６０７の構造は、図５の各領域５０３、５０５、５０７の構造と実質的に同一か、又は類似している。ワーキングコンテキスト領域５０５又は６０５のデータ構造は、ＳＯＣ１１０又は２１０の構成に従って多様な形に変更される。
　次いで、ＳＯＣ１１０又は２１０の各ハードウェアモジュールに対応するワーキングコンテキストを戻す動作を以下に説明する。ＳＯＣ１１０又は２１０は、不揮発性メモリ装置１３０に格納してある。

　まず、ユーザが電源遮断待機モードを解除する場合(例えば、外部から割り込み信号が生じた場合や、ユーザが設定した一時待機時間が経過した場合)について見る。電源１５０は、電源コントローラ８０から出力される電源制御信号ＰＥＮに応答して、電源遮断待機モードで電源供給を遮断されたＳＯＣ１１０内の各ハードウェアモジュール１０、３０、４０に電源を再供給する。

　ＳＯＣ１１０上の所定のリセット信号発生回路(図示せず)は、各ハードウェアモジュール３０、４０、７０にリセット解除信号を出力して、マイクロプロセッサ１０以外の各ハードウェアモジュール３０、４０、７０のリセットを解除する。
　したがって、ワーキングコンテキスト伝送コントローラ７０は、前記リセット解除信号に応答して、各ハードウェアモジュール１０、３０、４０に対応するワーキングコンテキストをメモリ６０に伝送または再格納する。ハードウェアモジュール１０、３０、４０は、不揮発性メモリ装置１３０に格納してある。この場合、マイクロプロセッサ１０はリセット状態を維持する。

　ワーキングコンテキスト伝送コントローラ７０は、メモリ内に全てのワーキングコンテキストを再格納する。すると、リセット信号発生回路(図示せず)は、ワーキングコンテキスト伝送コントローラ７０から出力される所定の指示信号に応答し、マイクロプロセッサ１０のリセットを解除するためのリセット解除信号をマイクロプロセッサ１０に出力する。
　マイクロプロセッサ１０は、リセット解除信号に応答して所定のアドレス(例えば０番地、または最上位番地)でプログラムコードをフェッチし、フェッチしたプログラムコードを実行する。
　この場合、最初に実行されるプログラムコードは、ＳＯＣが電源遮断待機モードから戻ったか否か、最初のシステム起動を行ったか否か、又は意図的な再起動を行ったか否かを判別するためのプログラムコードであってもよい。

　ＳＯＣが電源遮断待機モードから戻ったと判断されれば、マイクロプロセッサ１０は、リセット解除信号に応答して各ハードウェアモジュール３０、４０に対応するワーキングコンテキストをメモリ６０から再格納するとともに、自身のワーキングコンテキストを戻す。
　したがって、マイクロプロセッサ１０と、各ハードウェアモジュール３０、４０とは、電源遮断待機モードを実行する直前の状態に戻る。そのため、ＳＯＣ１１０、２１０又はシステム１００、２００は、電源遮断待機モードを実行する直前の状態で動作しうる。

　図７は、本発明の好適な実施例によるワーキングコンテキストを格納し、戻す方法を示すフローチャートである。
　図１及び図７を参照すれば、正常モード７１０で電源遮断待機モードが選択されると、マイクロプロセッサ１０は、動作中の少なくとも１つのハードウェアモジュール３０、４０に対応するワーキングコンテキストを収集する(７２０)。
　収集したワーキングコンテキストをメモリ６０に一時的に格納した後、収集したワーキングコンテキストは、ワーキングコンテキスト伝送コントローラ７０によってＳＯＣ１１０の外部に存在する不揮発性メモリ装置１３０に伝送される。したがって、不揮発性メモリ装置１３０は、ＳＯＣ１１０上で動作中の少なくとも１つのハードウェアモジュール１０、３０、４０に対応するワーキングコンテキストを格納する(７３０)。

　全てのワーキングコンテキストを不揮発性メモリ装置１３０に格納すると、電源コントローラ８０から出力される電源制御信号ＰＥＮに応答して、ＳＯＣ １１０上で動作中の少なくとも１つのハードウェアモジュール１０、３０、４０への電源供給１５０が遮断される。すなわち、ハードウェアモジュール１０、３０、４０への電源供給が遮断される(７４０)。よって、ＳＯＣ１１０は電源遮断待機モードを実行する(７５０)。
　この場合も、電源コントローラ８０には常に電源１５０を供給しなければならない。また、ワーキングコンテキスト伝送コントローラ８０が、図３に示したコントロールレジスタ７３を含むならば、ワーキングコンテキスト伝送コントローラ８０には常に電源１５０を供給しなければならない。

　電源遮断待機モードを解除した場合、電源１５０は電源コントローラ８０から出力される電源制御信号ＰＥＮに応答する。これによって各ハードウェアモジュール１０、３０、４０に再び電源が供給される(７６０)。
　ワーキングコンテキスト伝送コントローラ７０は、不揮発性メモリ装置１３０に格納した各ハードウェアモジュール１０、３０、４０に対応するワーキングコンテキストを、メモリ６０に複写又は伝送する。したがって、不揮発性メモリ装置１３０に格納した各ハードウェアモジュール１０、３０、４０に対応するワーキングコンテキストが再格納される(７７０)。この場合、マイクロプロセッサ１０はリセット状態を維持する。

　各ハードウェアモジュール１０、３０、４０に対応するワーキングコンテキストがメモリ６０に再格納されると、マイクロプロセッサ１０は、各ハードウェアモジュール３０、４０の状態を、電源遮断待機モードを行う直前の状態に戻す。その際、メモリ６０に再格納した各ハードウェアモジュール３０、４０に対応するワーキングコンテキストを用いる(７８０)。マイクロプロセッサ１０は、メモリ６０に再格納された自身のワーキングコンテキストを使用して再格納するので、ＳＯＣ１１０は、電源遮断待機モードを実行する直前の状態で所定の動作を行う。

　本発明は図面に示された一実施例に基づいて説明されたが、これは例示的なものに過ぎず、当業者ならばこれより多様な変形及び均等な他実施例が可能であるという点を理解しうる。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により決まるべきである。

　本発明による方法及び集積装置は消費電流を最小化するための電源遮断待機モードを有する携帯用機器で使用されうる。

本発明の実施例１に係るＳＯＣを備えるシステムのブロック図である。 本発明の実施例２に係るＳＯＣを備えるシステムのブロック図である。 図１及び図２に示されたワーキングコンテキスト伝送コントローラ70のブロック図である。 図３に示されたコントロールレジスタの構成例を示す図面である。 不揮発性コードメモリを使用した場合に格納及び再格納される領域を示すメモリマップである。 不揮発性コードメモリを使用した場合に格納及び再格納される領域を示すメモリマップである。 本発明の実施例に係るワーキングコンテキストを格納して電源遮断モード直前の状態に戻す方法を示すフローチャートである。

符号の説明

　　　１００　　システム
　　　１１０　　ＳＯＣ
　　　１３０　　不揮発性メモリ装置
　　　１５０　　電源

Claims (33)

1. 　ワーキングコンテキスト伝送方法において、
   　電源遮断待機モードを選択する段階と、
   　半導体チップに実装された少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストを、所定のメモリに伝送し、格納する段階と、
   　前記所定のメモリ内に格納した前記ワーキングコンテキストを、前記半導体チップ外部に存在する不揮発性メモリ装置に伝送し、格納する段階と、
   　前記電源遮断待機モードを実行する段階と、
   を備えることを特徴とするワーキングコンテキスト伝送方法。
2. 　前記ワーキングコンテキスト伝送方法が、
   　前記電源遮断待機モードを解除する段階と、
   　前記少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストを、前記不揮発性メモリ装置から前記所定のメモリに再格納する段階と、
   　前記不揮発性メモリ装置から前記所定のメモリに再格納した前記ワーキングコンテキストを用いて、前記少なくとも１つのハードウェアモジュールを、前記電源遮断待機モードを実行する直前の状態に戻す段階と、
   をさらに備えることを特徴とする請求項１に記載のワーキングコンテキスト伝送方法。
3. 　前記不揮発性メモリ装置がNANDフラッシュメモリまたはNORフラッシュメモリであることを特徴とする請求項１に記載のワーキングコンテキスト伝送方法。
4. 　前記所定のメモリが前記半導体チップの外部に存在することを特徴とする請求項１に記載のワーキングコンテキスト伝送方法。
5. 　前記ワーキングコンテキスト伝送方法が、
   　前記電源遮断待機モードを実行する場合、前記ハードウェアモジュールへの電源供給を遮断する段階をさらに備え、
   前記ハードウェアモジュールのために前記ワーキングコンテキストを前記不揮発性メモリ装置に格納することを特徴とする請求項１に記載のワーキングコンテキスト伝送方法。
6. 　前記ワーキングコンテキスト伝送方法が、
   　前記電源遮断待機モードを解除した場合、前記電源遮断待機モードにおいて電源供給を遮断されていた前記少なくとも１つのハードウェアモジュールに、電源を再供給する段階をさらに備えることを特徴とする請求項２に記載のワーキングコンテキスト伝送方法。
7. 　集積回路であって、
   　少なくとも１つのハードウェアモジュールと、
   　前記少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストを格納するためのメモリと、
   　電源遮断待機モードにおいて、前記少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストと、自身のワーキングコンテキストとを前記メモリに伝送するためのマイクロプロセッサと、
   　前記メモリに格納した少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストを、前記集積回路外部に存在する不揮発性メモリ装置に伝送するためのワーキングコンテキスト伝送コントローラと、
   　を備えることを特徴とする集積回路。
8. 　前記ワーキングコンテキスト伝送コントローラが、
   　前記メモリと前記不揮発性メモリ装置との間で前記ワーキングコンテキストを入出力するためのＤＭＡユニットと、
   　多数のレジスタを備え、且つ各レジスタが前記メモリ及び/または前記不揮発性メモリ装置についての領域情報を有するコントロールレジスタと、
   　前記ＤＭＡユニットと前記不揮発性メモリ装置との間のインターフェースと、
   　コントローラと、
   　を備え、
   　前記コントローラが、
   　前記電源遮断待機モードにおいては、前記ワーキングコンテキストを、前記インターフェースを通じて前記メモリから前記不揮発性メモリ装置に伝送し、
   前記電源遮断待機モードを解除した場合には、前記不揮発性メモリ装置に格納した前記ワーキングコンテキストを、前記インターフェースを通じて前記メモリに伝送することを特徴とする請求項７に記載の集積回路。
9. 　前記所定の命令信号を、前記マイクロプロセッサ又は前記少なくとも１つのハードウェアモジュールから出力することを特徴とする請求項７に記載の集積回路。
10. 　前記ワーキングコンテキスト伝送コントローラが、
    　前記電源遮断待機モードを解除した場合、前記不揮発性メモリ装置に格納した前記少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストと、前記マイクロプロセッサに対応するワーキングコンテキストとを、前記メモリに再格納することを特徴とする請求項７に記載の集積回路。
11. 　前記マイクロプロセッサが、前記メモリに再格納した前記少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストと、前記マイクロプロセッサに対応するワーキングコンテキストとを用いて、前記少なくとも１つのハードウェアモジュールの状態及び前記マイクロプロセッサの状態を、それぞれ前記電源遮断待機モードを実行する直前の状態に戻すことを特徴とする請求項１０に記載の集積回路。
12. 　少なくとも１つのハードウェアモジュールと、
    　電源遮断待機モードにおいて、前記少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストと自身のワーキングコンテキストとを、集積回路外部に存在するメモリに伝送するためのマイクロプロセッサと、
    　所定の命令信号に応答して、前記少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストを、前記メモリから前記集積回路外部に存在する不揮発性メモリ装置へ伝送するためのワーキングコンテキスト伝送コントローラと、
    を備えることを特徴とする集積回路。
13. 　前記ワーキングコンテキスト伝送コントローラが、
    　前記メモリと前記不揮発性メモリ装置との間で前記ワーキングコンテキストを入出力するためのＤＭＡユニットと、
    　多数のレジスタを備え、且つ各レジスタが前記メモリ及び/または前記不揮発性メモリ装置についての領域情報を有するコントロールレジスタと、
    　前記ＤＭＡユニットと前記不揮発性メモリ装置との間のインターフェースと、
    　コントローラと、
    　を備え、
    　前記コントローラが、
    　前記電源遮断待機モードにおいては、前記ワーキングコンテキストを、前記インターフェースを通じて前記メモリから前記不揮発性メモリ装置に伝送することを制御し、
    前記電源遮断待機モードを解除した場合には、前記不揮発性メモリ装置に格納した前記ワーキングコンテキストを、前記インターフェースを通じて前記メモリに伝送することを制御することを特徴とする請求項１２に記載の集積回路。
14. 　前記所定の命令信号を、前記マイクロプロセッサ又は前記少なくとも１つのハードウェアモジュールから出力することを特徴とする請求項１２に記載の集積回路。
15. 　前記ワーキングコンテキスト伝送コントローラが、
    前記電源遮断待機モードを解除した場合、前記不揮発性メモリ装置に格納した前記少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストと、前記マイクロプロセッサに対応するワーキングコンテキストとを、前記メモリに再格納することを特徴とする請求項１２に記載の集積回路。
16. 　前記マイクロプロセッサが、前記メモリ内に再格納した前記少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストと、前記マイクロプロセッサに対応するワーキングコンテキストとを用いて、前記少なくとも１つのハードウェアモジュールの状態及び前記マイクロプロセッサの状態を、それぞれ前記電源遮断待機モードを実行する直前の状態に戻すことを特徴とする請求項１５に記載の集積回路。
17. 　半導体チップに実装された多数のハードウェアモジュールに対応するワーキングコンテキストを、電源遮断待機モードにおいて所定のメモリに格納する段階と、
    　前記メモリに格納した前記ワーキングコンテキストを、前記電源遮断待機モードにおいて前記半導体チップ外部に存在する不揮発性メモリ装置に伝送する段階と、
    を備えることを特徴とするワーキングコンテキスト伝送方法。
18. 　前記ワーキングコンテキスト伝送方法が、
    　前記電源遮断待機モードを解除した場合、前記所定のメモリ内に、前記不揮発性メモリ装置に格納した前記多数のハードウェアモジュールに対応する前記ワーキングコンテキストを再格納する段階と、
    　前記メモリ内に再格納された前記ワーキングコンテキストを用いて、前記多数のハードウェアモジュールを、それぞれ前記電源遮断待機モードを実行する直前の状態に戻す段階と、
    をさらに備えることを特徴とする請求項１７に記載のワーキングコンテキスト伝送方法。
19. 　前記メモリが前記半導体チップの外部に存在することを特徴とする請求項１７に記載のワーキングコンテキスト伝送方法。
20. 　多数のハードウェアモジュールと、
    　前記多数のハードウェアモジュールのそれぞれに対応するワーキングコンテキストを格納するためのメモリと、
    　第１動作モードにおいて、前記メモリに格納した前記ワーキングコンテキストを集積回路外部に存在する不揮発性メモリ装置に伝送し、第２動作モードにおいて、前記不揮発性メモリ装置に格納した前記ハードウェアモジュールに対応する前記ワーキングコンテキストを前記メモリに伝送するためのワーキングコンテキスト伝送コントローラと、
    を備え、
    　前記第２動作モードにおいて、前記不揮発性メモリ装置から前記メモリに伝送した前記ワーキングコンテキストを用いて、少なくとも１つのハードウェアモジュールが、前記第1動作モードを実行する直前の状態に戻ることを特徴とする集積回路。
21. 　前記集積回路が、前記多数のハードウェアモジュールのそれぞれに供給する電源のオン/オフを前記第１動作モード又は前記第２動作モードに従って制御するための電源コントローラをさらに備えることを特徴とする請求項２０に記載の集積回路。
22. 　前記ワーキングコンテキスト伝送コントローラが、
    　前記メモリと前記不揮発性メモリ装置との間で前記ワーキングコンテキストを入出力するためのＤＭＡユニットと、
    　多数のレジスタを備え、且つ各レジスタが前記メモリ及び/または前記不揮発性メモリ装置についての領域情報を有するコントロールレジスタと、
    　前記ＤＭＡユニットと前記不揮発性メモリ装置との間のインターフェースと、
    　コントローラと、
    を備え、
    前記コントローラが、
    前記第1動作モードにおいては、前記ワーキングコンテキストを、前記インターフェースを通じて前記メモリから前記不揮発性メモリ装置に伝送することを制御し、
    前記第２動作モードにおいては、前記不揮発性メモリ装置に格納した前記ワーキングコンテキストを、前記インターフェースを通じて前記メモリに伝送することを制御することを特徴とする請求項２０に記載の集積回路。
23. 　前記第１動作モードが、前記多数のハードウェアモジュールのうち、動作中の少なくとも１つのハードウェアモジュールへの電源供給を遮断するためのモードであり、
    前記第２動作モードが、前記第１動作モードが電源供給を遮断した前記少なくとも１つのハードウェアモジュールに電源を再供給するためのモードであることを特徴とする請求項２０に記載の集積回路。
24. 　集積回路であって、
    　多数のハードウェアモジュールと、
    　第１動作モードにおいて、前記多数のハードウェアモジュールに対応するワーキングコンテキストを、前記集積回路の外部に存在するメモリから前記集積回路の外部に存在する不揮発性メモリ装置に伝送し、第２動作モードにおいて、前記不揮発性メモリ装置に格納した前記多数のハードウェアモジュールに対応する前記ワーキングコンテキストを、前記メモリに伝送するためのワーキングコンテキスト伝送コントローラと、
    を備え、
    　前記多数のモジュールが、前記第２動作モードにおいて、前記不揮発性メモリ装置から前記メモリに伝送された前記ワーキングコンテキストを用いて、前記第１動作モードを実行する直前の状態に戻ることを特徴とする集積回路。
25. 　前記多数のハードウェアモジュールのうち何れか１つのハードウェアモジュールが残りのハードウェアモジュールの動作を制御する場合に、
    前記残りのハードウェアモジュールのそれぞれが、前記第２動作モードにおいて、前記少なくとも１つのハードウェアモジュールの制御によって前記不揮発性メモリ装置から前記メモリに伝送された前記ワーキングコンテキストを用いて、前記第１動作モードを実行する直前の状態に戻ることを特徴とする請求項２４に記載の集積回路。
26. 　前記集積回路が、前記第１動作モードまたは前記第２動作モードによって前記ハードウェアモジュールに供給される電源のオン/オフを制御するための電源コントローラをさらに備えることを特徴とする請求項２４に記載の集積回路。
27. 　前記ワーキングコンテキスト伝送コントローラが、
    　前記メモリと前記不揮発性メモリ装置との間で前記ワーキングコンテキストを入出力するためのＤＭＡユニットと、
    　多数のレジスタを備え、且つ各レジスタが前記メモリ及び/または前記不揮発性メモリ装置についての領域情報を有するコントロールレジスタと、
    　前記ＤＭＡユニットと前記不揮発性メモリ装置との間のインターフェースと、
    　前記第１動作モードにおいて、前記ワーキングコンテキストを、前記インターフェースを通じて前記メモリから前記不揮発性メモリ装置に伝送することを制御し、前記第２動作モードにおいて、前記不揮発性メモリ装置に格納した前記ワーキングコンテキストを、前記インターフェースを通じて前記メモリに伝送することを制御するためのコントローラと、
    を備えることを特徴とする請求項２４に記載の集積回路。
28. 　前記第１動作モードが、前記少なくとも１つのハードウェアモジュールに供給される電源を遮断するためのモードであり、前記第２動作モードが、前記第１動作モードによって電源が遮断された前記少なくとも１つのハードウェアモジュールに電源を再供給するためのモードであることを特徴とする請求項２４に記載の集積回路。
29. 　少なくとも１つのハードウェアモジュールを備える集積回路と、
    　前記集積回路外部に存在する不揮発性メモリ装置と、
    を備え、
    　前記集積回路が、
    　前記少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストを格納するためのメモリと、
    　ワーキングコンテキスト伝送コントローラと、
    　を備え、
    　前記ワーキングコンテキスト伝送コントローラは、
    　電源遮断待機モードにおいては、前記メモリに格納した前記ワーキングコンテキストを前記不揮発性メモリ装置に伝送し、
    前記電源遮断待機モードを解除した場合には、前記不揮発性メモリ装置に格納した前記少なくとも１つのハードウェアモジュールに対応する前記ワーキングコンテキストを、前記メモリに伝送し、
    　前記少なくとも１つのハードウェアモジュールが、前記電源遮断待機モードを解除した場合に、前記メモリに伝送した前記ワーキングコンテキストを使用して、前記電源遮断待機モードを実行する直前の状態に戻ることを特徴とするシステム。
30. 　前記ワーキングコンテキスト伝送コントローラが、
    　前記メモリと前記不揮発性メモリ装置との間で前記ワーキングコンテキストを入出力するためのＤＭＡユニットと、
    　多数のレジスタを備え、且つ各レジスタが前記メモリ及び/または前記不揮発性メモリ装置についての領域情報を有するコントロールレジスタと、
    　前記ＤＭＡユニットと前記不揮発性メモリ装置との間のインターフェースと、
    　コントローラと、
    　を備え、
    　前記コントローラは、
    　前記電源遮断待機モードにおいて、前記ワーキングコンテキストを、前記インターフェースを通じて前記メモリから前記不揮発性メモリ装置に伝送することを制御し、
    前記電源遮断待機モードを解除した場合に、前記不揮発性メモリ装置に格納した前記ワーキングコンテキストを、前記インターフェースを通じて前記メモリに伝送することを制御することを特徴とする請求項２９に記載のシステム。
31. 　少なくとも１つのハードウェアモジュールを備える集積回路と、
    　前記集積回路の外部に存在し、前記少なくとも１つのハードウェアモジュールに対応するワーキングコンテキストを格納するためのメモリと、
    　前記集積回路外部に存在する不揮発性メモリ装置と、
    を備え、
    　前記集積回路が、ワーキングコンテキスト伝送コントローラを備え、
    　前記ワーキングコンテキスト伝送コントローラが、
    　電源遮断待機モードにおいては、前記メモリに格納した前記ワーキングコンテキストを前記不揮発性メモリ装置に伝送し、
    前記電源遮断待機モードを解除した場合には、前記不揮発性メモリ装置に格納した前記少なくとも１つのハードウェアモジュールに対応する前記ワーキングコンテキストを前記メモリに伝送し、
    　前記少なくとも１つのハードウェアモジュールが、前記電源遮断待機モードを解除した場合、前記不揮発性メモリ装置から前記メモリに伝送された前記ワーキングコンテキストを使用して、前記電源遮断待機モードを実行する直前の状態に戻ることを特徴とするシステム。
32. 　前記ワーキングコンテキスト伝送コントローラが、
    　前記メモリと前記不揮発性メモリ装置との間で前記ワーキングコンテキストを入出力するためのＤＭＡユニットと、
    　多数のレジスタを備え、且つ各レジスタが前記メモリ及び/または前記不揮発性メモリ装置についての領域情報を有するコントロールレジスタと、
    　前記ＤＭＡユニットと前記不揮発性メモリ装置との間のインターフェースと、
    　コントローラと、
    　を備え、
    　前記コントローラが、
    　前記電源遮断待機モードにおいては、前記ワーキングコンテキストを、前記インターフェースを通じて前記メモリから前記不揮発性メモリ装置に伝送することを制御し、
    前記電源遮断待機モードを解除した場合には、前記不揮発性メモリ装置に格納した前記ワーキングコンテキストを、前記インターフェースを通じて前記メモリに伝送することを制御することを特徴とする請求項３１に記載のシステム。
33. 　前記少なくとも１つのハードウェアモジュールがマイクロプロセッサであることを特徴とする請求項３１に記載のシステム。

Images