TWI275929B - Apparatus and method for restoring working context - Google Patents

Description

1275929 12014ριβ 玖、發明說明： 曼明所屬之技術領域 — 本發明是相關於一種儲存及回復資料之裝置與方法，且 ， 較特別的是，相關於一種藉由使用儲存於非揮發性記憶體 中的工作內容，讓其中至少一硬體模組可快速達到一狀態 之裝置與方法。 先前技術 如果像是手提式電話的可攜式裝置具有低功率消耗的 特性，則可攜式裝置可以使用更久。因此，在系統整合晶 片（system -cm-a chip，以下簡稱SOC)的設計中，可攜式裝置 使用一待命模式（standby mode)，以降低其功率消耗。其 中，SOC指的是複數個具獨立功能的系統安裝在一個半導 體晶片上。 _ 在待命模式中最常用來降低功率消耗的方法，是將供應 - 給SOC的全部或部分電路的一個時脈訊號（clock signal)切 斷，並且降低SOC的全部或部分電路所消耗的動態電流 (dynamic current)量。在此例中，在其中被切斷時脈訊號的 _ SOC的全部或部分電路並未遺失任何工作內容。 然而，目前都是以SOC的形式設計深亞微米半導體元 件（deep submicron semiconductor device)。因爲 SOC 的操作 臨界電壓（operating threshold voltage)減少，所以產生在 SOC中的靜態漏電流（static leakage current)會相對增加。因 此，動態電流消耗及靜態漏電流遂成爲可攜式裝置的共同 問題。 因此，有些SOC使用一關機待命模式（power-off standby

1275929 12014piD mode)，在該模式執行期間，供應至SOC的全部或部分電 路的不需長時間使用的電源會被關掉，藉以移除產生在 SOC中的靜態漏電流。 不幸的是，當供應至SOC的電源被關閉時，SOC的全 部或部分電路的工作內容會遺失。當電源再次供應至SOC 的全部或部分電路時，SOC的全部或部分電路會再次啓動 (boot up)。在此例中，再次啓動該些電路需要一段很長的 時間，而且SOC的全部或部分電路無法回復到剛好在電源 被關閉之前的狀態。 發明內容 有鑑於此，本發明提供一種在系統整合晶片（SOC)設計 中，可將在可攜式裝置的關機待命模式期間的功率消耗降 到最低的裝置與方法。 本發明提供一種裝置與方法，藉由該裝置及方法，在電 源供應被關閉的SOC中的電路的工作內容可快速地儲存於 一個低功率非揮發性記憶體中，以用來快速地回復到剛好 在電源供應被關閉之前的一狀態。 根據本發明一方面，本發明提供的一種傳送工作內容之 方法包括下列步驟：選取一關機待命模式；將與至少一硬 體模組相關之工作內容傳送到一預定記憶體，其中該硬體 模組爲安裝在一半導體晶片之上，並且將該工作內容儲存 於預定記憶體中；將儲存於該記憶體中的工作內容傳送到 半導體晶片外的一非揮發性記憶體；以及執行關機待命模 式。 該方法可更加包括解除(releasing)關機待命模式；回復 Ι2759?9ρίβ (restoring)儲存於預定記憶體中與至少一硬體模組相關之 工作內容，其中該工作內容係儲存於該非揮發性記憶體 中；以及使用儲存於記憶體中的工作內容，從非揮發性記 憶體中將至少一硬體模組回復(recovering)到一個剛好在執 行關機待命模式之前的狀態。 該非揮發性記憶體可以是一個NAND快閃記憶體或一 個NOR快閃記憶體。該預定記憶體可以是在半導體晶片之 內或之外。 該方法可更加包括當關機待命模式執行時，將供應至具 有儲存於記憶體中的工作內容的硬體模組關閉。 該方法可更加包括當解除關機待命模式時，將電源再次 供應至至少一個在關機待命模式期間其電源供應爲關閉的 硬體模組。 根據本發明另一方面，本發明提供的一種積體電路 (integrated circuit)包括至少一硬體模組：一個記憶體，用 來儲存與至少一硬體模組相關的工作內容；一個微處理 器，當關機待命模式執行時，將與至少一硬體模組相關的 工作內容以及其本身的工作內容傳送到記憶體；以及一個 工作內容傳送控制器，響應一預定命令訊號，將儲存於記 憶體中的與至少一硬體模組相關的工作內容傳送到積體電 路之外的一非揮發性記憶體。 該工作內容傳送控制器可更加包括一個直接記憶體存 取單元（direct memory access，簡稱DMA)，用來在記憶體和 非揮發性記憶體之間輸入/輸出該工作內容；一個控制暫存 器（control register)，包括複數個暫存器，其中每一暫存器 Ι27592^4ρίβ 具有記憶體和/或非揮發性記憶體的對應區（corresponding area)資訊；一個界面（interface)，位於直接記憶體存取單元 和非揮發性記憶體之間；以及一個控制器，在關機待命模 式期間，經由該界面將工作內容從記憶體傳送到非揮發性 記憶體，並且在關機待命模式結束時，經由該界面將儲存 於非揮發性記憶體中的工作內容傳送到記憶體。 預定命令訊號可能會從微處理器或至少一硬體模組輸 出。 工作內容傳送控制器可以回復儲存於非揮發性記憶體 中的與至少一硬體模組相關的工作內容，以及當關機待命 模式解除時，回復與微處理器相關的工作內容到記憶體。 在執行關機待命模式之前，藉由使用與至少一硬體模組 相關的工作內容以及儲存於記憶體中的與微處理器相關的 工作內容，微處理器可立即將至少一硬體模組的一狀態及 微處理器的一狀態立即回復到一狀態。 根據本發明再另一方面，本發明提供的積體電路包括： 至少一硬體模組；一個微處理器，在關機待命模式中，將 與至少一硬體模組相關的工作內容以及其本身的工作內容 傳送到積體電路之外的一記憶體中；以及一個工作內容傳 送控制器，根據一預定命令訊號，將與至少一硬體模組相 關的工作內容從記憶體傳送到積體電路之外的一非揮發性 記憶體。 根據本發明再另一方面，本發明提供的一種傳送工作內 容之方法包括下列步驟：在關機待命模式期間，將與安裝 在一半導體晶片上的複數個硬體模組相關的工作內容儲存 10 Ι275929ΐ4ρι0 於一預定記憶體中；以及在關機待命模式期間，將儲存於 記憶體中的工作內容傳送到半導體晶片之外的一非揮發性 記憶體。 該方法更加包括下列步驟：當關機待命狀態解除時，將 儲存於非揮發性記憶體中而且對應於該些硬體模組的工作 內容回復到預定記憶體中；以及在執行關機待命模式前，. 藉由使用回復到記憶體的工作內容分別將該些硬體模組立 即回復到一狀態。 該記憶體可安裝在半導體晶片之內或之外。 根據本發明另一方面，本發明提供的積體電路包括：複 數個硬體模組；一個記憶體，用來儲存與該些硬體模組相 關的工作內容；以及一個工作內容傳送控制器，在一個第 一操作模式期間，將儲存於記憶體中的工作內容傳送到積 體電路之外的一非揮發性記憶體，而且在一第二操作模式 期間，將儲存於非揮發性記憶體中與該些硬體模組相關的 工作內容傳送到記憶體，其中在執行該第一操作模式之 前，藉由使用在第二操作模式期間’從非揮發性記憶體傳 送到記憶體的該工作內容，可立即將該些硬體模組回復到 一狀態。 該積體電路可更加包括一個電源控制器（power controller)，根據該第一操作模式或該第二操作模式，控制 分別供應給即將開啓或關閉的該些硬體模組的電源。 第一操作模式可以是一個將供應到至少一個在該些硬 體模組中正在操作的硬體模組的電源關閉的模式，而第二 操作模式可以是一個將電源再次供應給至少一個在第一操 1275929 12014pif3 作模式期間其電源供應被關閉的硬體模組的模式。 根據本發明再另一方面，本發明提供的積體電路包括： 複數個硬體模組；以及一個工作內容傳送控制器，在第一 操作模式期間，將與該些硬體模組相關的工作內容從積體 電路之外的一記憶體傳送到積體電路之外的一非揮發性記 憶體，以及在第二操作模式期間，將儲存於非揮發性記憶 體中與該些硬體模組相關的工作內容傳送到記憶體，其中 在第二操作模式期間，在執行第一操作模式之前，藉由使 用從非揮發性記憶體傳送到記憶體的該工作內容，將該些 硬體模組立即回復到一狀態。 當該些硬體模組中，至少有一硬體模組可控制其他硬體 模組的動作時，在執行第一操作模式之前，藉由使用從非 揮發性記憶體傳送到記憶體的該工作內容，在第二操作模 式期間，藉由控制至少一硬體模組，可將該些硬體模組立 即回復到一狀態。 該積體電路可更加包括一個電源控制器，根據該第一操 作模式或該第二操作模式，控制供應給即將開啓或關閉的 該些硬體模組的電源。 根據本發明另一方面，本發明提供的系統包括：一個具 有至少一硬體模組的積體電路，以及一個位於積體電路之 外的非揮發性記憶體。其中該積體電路包括：一個記憶體， 用來儲存與至少一硬體模組相關的工作內容；以及一個工 作內容傳送控制器，在關機待命模式期間，將儲存於記憶 體中的工作內容，傳送到非揮發性記憶體，以及當關機待 命模式解除時，將儲存於非揮發性記憶體中與至少一硬體 12 1275929 12014pii3 模組相關的工作內容傳送到記憶體，其中當關機待命模式 解除時，在關機待命模式執行之前，藉由使用傳送到記憶 體的工作內容，可將該至少一硬體模組立即回復到一狀態。 根據本發明另一方面，本發明提供的系統包括：一個包 括至少一硬體模組的積體電路；一個位於積體電路之外的 記憶體，用來儲存與硬體模組相關的工作內容；以及一個 位於積體電路之外的非揮發性記憶體。其中該積體電路包 括一個工作內容傳送控制器，在關機待命模式期間，將儲 存於記憶體中的工作內容傳送到非揮發性記憶體，以及當 關機待命模式解除時，將儲存於非揮發性記憶體中與至少 一硬體模組相關的工作內容傳送到記憶體，其中當關機待 命模式解除時，在關機待命模式執行之前，藉由使用從非 揮發性記憶體傳送到記憶體的工作內容，可將該至少一硬 體模組立即回復到一狀態。 該工作內容傳送控制器可更加包括：一個直接記憶體存 取單元，位於記憶體和非揮發性記憶體之間，用來輸入/輸 出工作內容；一個包括複數個暫存器的控制暫存器，其中 每一暫存器具有該記憶體和/或該非揮發性記憶體的相關 區資訊，並且當成一個直接記憶體存取單元和非揮發性記 憶體之間的界面；以及一個控制器，在關機待命模式期間， 控制將工作內容從記憶體，經由該界面傳送到非揮發性記 憶體，以及當關機待命模式解除時，控制將儲存於非揮發 性記憶體中的工作內容，經由該界面傳送到記憶體。其中， 該至少一硬體模組可爲一微處理器。 爲讓本發明之上述和其他目的、特徵、和優點能更明顯 13 Ι2759294ρίβ 易懂，下文特以較佳實施例，並配合所附圖式，作詳細說 明如下： 實施方式: 以下將參考本發明較佳實施例所附繪圖，詳細說明本發 明的細節，其中相同元件係以相同參考號碼表示。 第1圖係顯示一個根據本發明第一較佳實施例包括一 系統整合晶片（system-on-a chip，簡稱SOC)的系統的方塊 圖。請參考第1圖所示，系統100包括一個SOC 110、一 個與S0C 110連接並且互相通訊的非揮發性記憶體130、 以及一個連接到S0C的電源供應器(power supply)l5〇。 該非揮發性記憶體130可包括大家熟知的各類型非揮 發性記憶體，例如像是NAND快閃記憶體和/或NOR快閃 記憶體。而且非揮發性記憶體130的容量大小（size)最好可 對應於工作內容容量大小的倍數。 電源供應器150供應一個預定操作電源給SOC 110。電 源供應器150可配置於SOC 110之外，或當成一個晶片上 調節器（on-chip regulator)，安裝於 SOC 110 之內。 SOC 110包括一個微處理器1〇 ; —個晶片上匯流排 (on-chip bus)50,連接到微處理器10並且在其上傳輸訊號； 一個中斷（interrupt，”INT”)控制器20 ’連接到匯流排50並 且以訊號與其互相聯絡；一個連接到匯流排5〇的第一週邊 裝置30 ; —個連接到匯流排50的第二週邊裝置40 ; —個 連接到匯流排50的記憶體60 ; —個連接到匯流排5〇的工 作內容傳送控制器70;以及一個連接到匯流排50的電源控 制器80。 14 1275929 12014pif3 爲方便說明起見，雖然第1圖僅繪示兩個週邊裝置30 和40，該SOC 110亦可包括更多週邊裝置。其中，週邊裝 置3G和40係代表根據一對應工作內容運作之硬體模組。 而且該硬體模組可包括微處理器10。 以下將說明將供應給SOC 110的全部或部分電路或模 組的電源關閉的步驟，以及進入一個待命模式(在下文中稱 爲關機待命模式）的步驟。 較精確地說，當藉由使用長駐在SOC 110的操作系統 中的一個預定電源管理程式來選定一關機待命模式時， SOC 110會執行用來執行關機待命模式的一連串接下來的 步驟。 在經過一段由使用者所設定的預定待命時間（standby time)之後，或是使用者選擇一關機待命模式時，SOC 11〇 會準備進入關機待命模式，以降低SOC 110的靜態漏電流。 在此例中，中斷控制器20會接收從一預定硬體模組所 輸出的一中斷訊號，並且將該中斷訊號傳送到微處理器 10。舉例來說，中斷控制器20會接收由像是移動式電話鍵 盤的一個第一週邊裝置30所輸入的中斷訊號，並且將該中 斷訊號傳送到微處理器10。 微處理器1〇響應該預定中斷訊號，並且將儲存於第一 週邊裝置30、第一週邊裝置40、以及微處理器10的所有 暫存器中的全部工作內容，經由晶片上匯流排5〇傳送到記 憶體60。 當包含在S0C 11〇的硬體模組1〇, 30,和4〇的至少一個 操作中的硬體模組暫存器中的所有工作內容，都已經以一 15 1275929 12014pif3 預定順序儲存於記憶體6〇之後，工作內容傳送控制器Μ 會響應從微處理器10，或其他硬體模組30或40所輸出的 一預定儲存命令，將儲存於記憶體6〇中與至少一操作中的 硬體模組1〇, 3〇,或4〇相關的工作內容，經由一預定界面傳 送到非揮發性記憶體130。 再者，將工作內容傳送到非揮發性記憶體130的功能可 由微處理器10執行。因此，非揮發性記憶體130會儲存與 至少一操作中的硬體模組10, 3〇,或4〇相關的工作內容。 當所有工作內容都拷貝並且儲存於非揮發性記憶體 130之後，該工作內容傳送控制器70會將一預定命令訊 號，輸出到電源控制器80或微處理器1〇。 電源控制器80響應從工作內容傳送控制器70或微處理 器10所輸出的預定命令訊號，將一電源控制訊號PEN輸 出給電源供應器150。電源供應器150響應該電源控制訊號 PEN’將供應給除電源控制器80和/或工作內容傳送控制器 70之外的至少一操作中的硬體模組1〇, 30,或40的電源關 閉。因此，SOC 110進入關機待命狀態。 第2圖係顯示一個根據本發明第二較佳實施例包括一 系統整合晶片（SOC)的系統的方塊圖。請參考第2圖所示， 除了在SOC 210外面的記憶體60之外，第2圖所示的系統 的操作及架構，係與於上述說明的第1圖所示的系統完全 相同。 系統200包括一個記憶體60以及一非揮發性記憶體 130配置於SOC (或一積體電路）210之外，且SOC210具 有至少一硬體模組10、30或40。記憶體60係用來儲存與 16 Ι27592?14ρίβ 至少一硬體模組10, 30,或40相關的工作內容。 工作內容傳送控制器70在關機待命模式期間，將儲存 於記憶體60中與至少一硬體模組10, 30,或40相關的工作 內容，傳送到非揮發性記憶體130，並且在當關機待命模式 解除時，將儲存於非揮發性記憶體13〇中與至少一硬體模 組10, 30,或40相關的工作內容傳送到記憶體60。 當關機待命模式解除時，在關機待命模式執彳了之_ ’藉 由使用從非揮發性記憶體130傳送到記憶體60的X作內 容，將該至少一硬體模組1〇, 30,或40立即回復到一狀態。 第3圖係顯示一個第1圖和第2圖所示的工作內容傳送 控制器70的方塊圖。請參考第3圖所示，工作內容傳送控 制器70包括一個直接記憶體存取(“DMA”)單元71、一個控 制暫存器73、一個界面75、以及一個控制器77。 DMA 71以高速在記憶體60及非揮發性記憶體130之 間，輸入和/或輸出工作內容。控制暫存器73包括複數個 暫存器，其中每一暫存器都具有工作內容傳送控制器70的 一般操作資訊。該些暫存器具有已儲存或即將儲存於記憶 體6〇的工作內容的區資訊，已儲存或即將儲存於非揮發性 記憶體13〇的工作內容的儲存空間資訊，以及所用的非揮 發性記憶體Π0的特性資訊，例如像是一個NAND快閃記 憶體。 第4圖係顯示一個第3圖所示的控制暫存器架構的方塊 圖。請參考第4圖所示，工作內容傳送控制器7〇係根據在 控制暫存器73的暫存器中所設定的各個値運作。以下說明 當非揮發性記憶體13〇爲一 NAND快閃記憶體時的範例。 17 1275929 12014ρίβ 內容啓始位址暫存器401爲一啓始位址資料的暫存 器，該啓始位址即爲即將從記憶體60傳送到非揮發性記憶 體130，並且儲存於非揮發性記憶體130中的工作內容。 內容容量暫存器403爲記錄一資料容量値的暫存器，而 資料從記憶體60傳送到非揮發性記憶體13G，並且儲存於 非揮發性記憶體130中。舉例來說，儲存於非揮發性記憶 體130中的資料容量例如以快閃區塊（flash blocks)、快閃頁 (flash pages)、或位元組（bytes)表示之。 快閃記憶體參數暫存器405爲一個指定連接到S0C 110 或210的NAND快閃記憶體類型的暫存器。其中的參數包 括頁容量(page size)、每一區塊(block)的頁數、以及位址週 期（address cycles)的個數。 快閃區塊啓始位址暫存器407爲一個指定其中儲存工 作內容的快閃區塊位置的啓始位址的暫存器。 自動刪除啓始區塊暫存器409及自動刪除區塊容量暫 存器411爲用來自動刪除NAND快閃記憶體130的工作內 容儲存區的暫存器。 換言之，自動刪除啓始區塊暫存器409爲設定即將被刪 除的一區塊的啓始位址的暫存器，而自動刪除區塊容量暫 存器411爲設定即將被刪除的區塊的容量的暫存器。在即 將被刪除的區塊的啓始位址和區塊容量，已經設定於暫存 器409和411之後，工作內容傳送控制器70會刪除即將儲 存工作內容的一區，以藉由從微處理器10所發出的一預定 命令訊號，將下一工作內容儲存於其中連接在S0C 110或 210及非揮發性記憶體130之間的匯流排是處於空閒狀態 18 I2759294pjf3 (idle state)的一部分中。 即使是在電源供應器150之電源被關閉之後，已儲存於 控制暫存器73中的內容仍可被保存下來。接下來，當再次 供應電源時，會自動執行回復工作內容。 因此，當控制暫存器73是位於第1圖和第2圖的電源 控制器80中時，應該會持續供應電源給電源控制器80。此 外，當控制暫存器73是位於工作內容傳送控制器70中時’ 應該會持續供應電源給電源控制器和工作內容傳送控制 器70 〇 在DMA 71和非揮發性記憶體130之間的界面75會執 行界面、界面時序產生及資料値錯誤修正功能。 控制器77控制工作內容傳送控制器70的整體動作，並 且將儲存於記憶體60中的工作內容傳送到非揮發性記憶體 130，以及將儲存於非揮發性記憶體130中的工作內容傳送 到記憶體60。 第5圖係顯示一個第一記憶體對映圖（map)，用來說明 當使用一個非揮發性編碼記憶體時，即將儲存和回復的工 作內容的區域。第5圖係顯示根據本發明一較佳實施例， 當一程式碼儲存於一隨機存取記憶體中’例如是儲存於一 個可立即操作的非揮發性記憶體的R0M中時’記憶體60 的儲存區域或儲存空間的示意圖。 請參考第1圖和第5圖所示，工作資料區503爲一個一 般於程式設計（programming)期間用來儲存貧料的區域’而 工作內容區505爲一個用來儲存從位於S0C 110或210中 的微處理器10和硬體模組30和40所收集的工作內容，藉 19 I2759294pif3 以進入關機待命模式。 當藉由微處理器10,將所有與硬體模組10, 30和40相 關的工作內容儲存於記憶體60之後，在進入關機待命模式 之前，工作內容傳送控制器70會將儲存於工作資料區503 及工作內容區5〇5中的內容拷貝及傳送到非揮發性記憶體 130。 再者，當關機待命模式解除時，工作內容傳送控制器 7〇會將儲存於非揮發性記憶體13〇中的先前儲存於工作資 料區503及工作內容區505中的內容，經由一預定匯流排 傳送到記憶體60。在此例中，與硬體模組10, 3〇和40相 關的工作內容會在記憶體60中回復到在執行關機待命模式 之前瞬間的狀態。 暫時資料區507爲一個用來儲存未包含在工作內容之 內的與一個程式有關的暫時資料的區域。 工作資料區503和/或工作內容區505的容量大小，可 由一預定操作系統管理。ROM程式碼區501可包括一個程 式碼，藉以決定SOC是否已經從一個關機待命模式回復、 經歷（undergo)—個初始系統啓動（boot-up)、或是經歷一個 故意重開機（intentional rebooting)。 工作內容傳送控制器70會確認包含在工作內容中的一 段程式碼。當判定S0C 110或210已經從關機待命模式回 復時’工作內容傳送控制器70會忽略一個啓動（b〇〇ting) SOC 110或210的動作，並且直接進入正常模式。 第6圖係顯示一個第二記憶體對映圖，用來說明當使用 一個非揮發性編碼記憶體時，即將儲存和回復的工作內容 20 I2759294pifi 的區域。請參考第6圖所示，首先從一個第二儲存單元， 將一個工作程式碼載入到記憶體6 0 ’其中該工作內容包括 一個用來儲存載入到記憶體60的工作程式碼的工作程式碼 區601、一個用來儲存工作資料的工作資料區603、以及一 個用來儲存工作內容的工作內容區605。 請參考第1圖及第6圖，從記憶體60傳送到非揮發性 記憶體130，或從非揮發性記憶體130傳送到記憶體60的 區域包括用來儲存工作程式碼的區域601、用來儲存工作資 料的區域603、以及用來儲存工作內容的區域605。 第6圖的區域603，605和607的結構，係與第5圖的 區域503，505和507的結構完全相同或類似。此外，工作 內容區505或605的資料結構可根據SOC 110或210的架 _修正成各種形式。 以下說明接收儲存於非揮發性記憶體130中與SOC 110 或210的硬體模組相關的工作內容的動作。 首先，當使用者解除關機待命模式時，例如當從外部產 生〜中斷訊號，或當經過一段由使用者所設定的預定待命 時間之後，電源供應器150會響應電源控制器所輸出的 〜電源控制訊號PEN，將電源再次供應給位於SOC 110之 內，在關機待命模式期間其電源供應被關閉的硬體模組1〇, 3〇 和 40。 位於SOC 110之上的一個預定重置訊號產生電路(未繪 希），會輸出一個重置解除訊號(reset release signal)給除了 微處理器10之外的硬體模組30，40和70，用來解除硬體 換組30, 4〇和7〇的重置。 21 12759旮_ 因此，工作內容傳送控制器70會響應該重置解除訊 號，將儲存於非揮發性記憶體130中與硬體模組10, 30和 40相關的工作內容傳送或回復到記憶體60。在此例中，微 處理器10仍然保持在重置狀態。 當工作內容傳送控制器70回復所有在記憶體中的工作 內容之後，重置訊號產生電路（未繪示）會響應從工作內容傳 送控制器70所輸出的一個預定指令訊號，將用來解除微處 理器10重置的一個重置解除訊號輸出給微處理器10。 微處理器10響應該重置解除訊號，從例如像是位址〇 或最高位址的一預定位址中取出（fetch) —程式碼，並且執行 所取出的程式碼。 在此例中，一個第一執行程式碼可以是一個用來決定 SOC是否已經從一個關機待命模式回復、經歷一個初始系 統啓動、或是經歷一個故意重開機的程式。 如果判定SOC已經從一個關機待命模式回復，則微處 理器10會響應該重置解除訊號，將與硬體模組30和40相 關的工作內容，從記憶體60中回復，並且回復其本身的工 作內容。 因此，微處理器10及硬體模組30和40，會回復到關 機待命模式執行之前瞬間的狀態。因此，SOC 110或210 或系統100或200,可在關機待命模式執行之前瞬間的狀態 中工作。 第7圖係顯示一個流程圖，用來說明根據本發明一較佳 實施例的一個儲存和回復工作內容之方法。 請參考第1圖和第7圖所示，步驟710是在一正常模式 22 1275929 12014ρΐβ 下工作，當選定一關機待命模式時，就會進行步驟720 ’其 中微處理器1〇會收集與目前正在操作的至少一硬體模糸且 3〇或40相關的工作內容。 在步驟730中，在所收集的工作內容暫時儲存於記億體 6〇之後，工作內容傳送控制器70會將所收集的工作內容’ 傳送到位於SOC 110之外的非揮發性記憶體130。因此’ 非揮發性記憶體130會儲存與目前正在SOC 110中操作的 至少一硬體模組1〇, 30或40相關的工作內容。 在步驟740中，當所有工作內容都儲存於非揮發性記憶 體130之後，響應從電源控制器80所輸出的一電源控制訊 號PEN，用來供應電源給目前正在SOC 110中操作的至少 一硬體模組10, 30或40的電源供應器150會被關閉。換言 之，供應給硬體模組1〇, 30或40的電源會被關閉。接下來 在步驟750中，SOC 110會執行關機待命模式。 在此範例期間，應該持續供應電源給電源控制器8()° 此外，當工作內容傳送控制器70包括第3圖所示的控制暫 存器73時，應該持續供應電源給工作內容傳送控制器70 ° 在第7圖的步驟760中，當關機待命模式解除時’響應 從電源控制器80所輸出的電源控制訊號PEN，電源供應器 150會再次供應電源給硬體模組10, 30和40。 在步驟770中，工作內容傳送控制器7〇會將儲存於非 揮發性記憶體130中與硬體模組1〇, 30和4〇相關的工作內 容拷貝或傳送到記憶體60，以回復儲存於非揮發性記憶體 130中的與硬體模組10, 30和4〇相關的工作內容。在此例 中，微處理器10仍然保持在重置狀態。 23 I2V59294pif3 在步驟78〇中’在與硬體模組10, 30和40相關的工作 內容回復到記憶體6 〇之後’減處理益1 〇會藉由使用在記 憶體60中回復的與硬體模組30和40相關的工作內容’將 硬體模組30和40的狀態回復到關機待命模式執行之前瞬 間的狀態。因爲微處理器10已經藉由回復到記憶體60的 其本身的工作內容回復，所以SOC 110會在關機待命模式 執行之前瞬間的狀態中執行操作。 如上所述，根據本發明的傳送工作內容之方法’以及包 括工作內容傳送控制器的積體電路及系統，可將與在關機 待命模式之前操作的硬體模組相關的工作內容，快速地傳 送到非揮發性記憶體’並且關閉供應到硬體模組的電源’ 所以可降低不必要的電流消耗。因此，在不遺失揮發性工 作內容的前提之下’可大量延長待命時間。 此外，當關機待命模式解除時，根據本發明的傳送工作 內容之方法，以及包括工作內容傳送控制器的積體電路及 系統，可快速回復儲存於非揮發性記憶體中的工作內容。 因此，可將積體電路及系統回復到關機待命模式執行之前 瞬間的狀態。 雖然本發明已以較佳實施例揭露如上，然其並非用以限 定本發明，任何熟習此技藝者，在不脫離本發明之精神和 範圍內’當可作各種之更動與潤飾，因此本發明之保護範 圍當視後附之申請專利範圍所界定者爲準。 ρι式簡單說明 第1圖係顯示一個根據本發明第一較佳實施例包括一 系統整合晶片（system-on-a chip，簡稱SOC)的系統的方塊 24 I2759294pif3 圖。 第2圖係顯示一個根據本發明第二較佳實施例包括一 系統整合晶片（SOC)的系統的方塊圖。 第3圖係顯示一個第1圖和第2圖所示的工作內容傳送 控制器的方塊圖。 第4圖係顯示一個第3圖所示的控制暫存器架構的方塊 圖。 第5圖係顯示一個第一記憶體對映圖（map)，用來說明 當使用一個非揮發性編碼記憶體時，即將儲存和回復的工 作內容的區域。 第6圖係顯示一個第二記憶體對映圖，用來說明當使用 一個非揮發性編碼記憶體時，即將儲存和回復的工作內容 的區域。 第7圖係顯示一個流程圖，用來說明根據本發明一較佳 實施例的一個儲存和回復工作內容之方法。 圖式標記說明= 10 :微處理器 20 :中斷(INT)控制器 30 :第一週邊裝置 40 :第二週邊裝置 50 :匯流排 60 :記憶體 70 :工作內容傳送控制器 71 :直接記憶體存取(DMA)單元 73 :控制暫存器 25 1275929 12014pif3 75 :界面 77 :控制器 ' 80 :電源控制器 、 100 :系統 110 :系統整合晶片（SOC) ^ 130 :非揮發性記憶體 _ 150 :電源供應器 200 :系統 210 :系統整合晶片（SOC) 401 :內容啓始位址暫存器 403 :內容容量暫存器 405 :快閃記憶體參數暫存器 _ 407 :快閃區塊啓始位址暫存器 409 :自動刪除啓始區塊暫存器 ’ 411 :自動刪除區塊容量暫存器 501 : ROM程式碼區 503 :工作資料區 505 :工作內容區 507 :暫時資料區 601 :工作程式碼區 603 :工作資料區 605 :工作內容區 607 :暫時資料區 710〜780 :流程步驟 26

Claims (1)

1275929 12014piB 拾、申請專利範圍： 1. 一種傳送工作內容之方法，包括： 選擇一關機待命模式； ^ 將與安裝在一半導體晶片上的至少一硬體模組相關的 一工作內容傳送到一預定記憶體，並且將該工作內容儲存 ~ 於該預定記憶體中； -將儲存於該預定記憶體的該工作內容傳送到該半導體 晶片外的一非揮發性記憶體，並且將該工作內容儲存於該 非揮發性記憶體中；以及 執行該關機待命模式。 2. 如申請專利範圍第1項所述之方法，更加包括： 解除該關機待命模式； - 將與該至少一硬體模組相關的該工作內容，從該非揮發 _ 性記憶體回復到該預定記憶體；以及 藉由使用從該非揮發性記憶體，回復到該預定記憶體的 該工作內容，將該至少一硬體模組回復到該關機待命模式 執行前瞬間的一狀態。 3. 如申請專利範圍第1項所述之方法，其中該非揮發性 記憶體係爲一 NAND快閃記憶體或一 NOR快閃記憶體。 4. 如申請專利範圍第1項所述之方法，其中該預定記憶 體是在該半導體晶片之外。 5. 如申請專利範圍第1項所述之方法，更加包括當執行 該關機待命模式時，將供應給其工作內容是儲存於該非揮 發性記憶體的該硬體模組的一電源關閉。 27 I275929pif3 6. 如申請專利範圍第2項所述之方法，更加包括當解除 該關機待命模式時，再次提供一電源給在該關機待命模式 期間其電源供應被關閉的該至少一硬體模組。 7. —種積體電路，包括： 至少一硬體模組； 一記憶體，用來儲存與該至少一硬體模組相關的一工作 內容； 一微處理器，在一關機待命模式期間，將與該至少一硬 體模組相關的該工作內容及其本身的一工作內容傳送到該 記憶體；以及 一工作內容傳送控制器，響應一預定命令訊號，將儲存 於該記憶體中與該至少一硬體模組相關的該工作內容傳送 到該積體電路之外的一非揮發性記憶體。 8. 如申請專利範圍第7項所述之積體電路，其中該工作 內容傳送控制器包括： 一直接記憶體存取單元，用來在該記憶體和該非揮發性 記憶體之間輸入及輸出該工作內容； 一包括複數個暫存器的控制暫存器，其中每一暫存器都 具有該記憶體和/或該非揮發性記憶體的相關區資訊； 一界面，位於該直接記憶體存取單元和該非揮發性記憶 體之間；以及 一控制器，在該關機待命模式期間，經由該界面將該工 作內容從該記憶體傳送到該非揮發性記憶體，並且當該關 機待命模式解除時，將儲存於該非揮發性記憶體中的該工 28 1275929 12014pif3 作內容傳送到該記憶體。 9. 如申請專利範圍第7項所述之積體電路，其中該預定 命令訊號係由該微處理器或由該至少一硬體模組所輸出。 10. 如申請專利範圍第7項所述之積體電路，其中當該 關機待命模式解除時，該工作內容傳送控制器將儲存於該 非揮發性記憶體中，與該至少一硬體模組相關的該工作內 容及與該微處理器相關的該工作內容回復到該記憶體。 11. 如申請專利範圍第10項所述之積體電路，其中該微 處理器藉由使用回復到該記憶體的與該至少一硬體模組相 關的該工作內容，及與該微處理器相關的該工作內容，將 該至少一硬體模組的一狀態，及該微處理器的一狀態，回 復到其各自在該關機待命模式執行前瞬間的狀態。 12. —種積體電路，包括： 至少一硬體模組； 一微處理器，在一關機待命模式期間，將與該至少一硬 體模組相關的該工作內容，及其本身的一工作內容，傳送 到在該積體電路之外的一記憶體；以及 一工作內容傳送控制器，響應一預定命令訊號，將與該 至少一硬體模組相關的該工作內容從該記憶體傳送到該積 體電路之外的一非揮發性記憶體。 13. 如申請專利範圍第12項所述之積體電路，其中該工 作內容傳送控制器包括z 一直接記憶體存取單元，用來在該記憶體和該非揮發性 記憶體之間輸入及輸出該工作內容； 29 I2759l 一包括複數個暫存器的控制暫存器，其中每一暫存器都 具有該記憶體和/或該非揮發性記憶體的相關區資訊； 一界面，位於該直接記憶體存取單元和該非揮發性記憶 體之間；以及 一控制器，在該關機待命模式期間，控制經由該界面將 該工作內容從該記憶體傳送到該非揮發性記憶體，並且當 該關機待命模式解除時，控制將儲存於該非揮發性記憶體 中的該工作內容傳送到該記憶體。 14. 如申請專利範圍第12項所述之積體電路，其中該預 定命令訊號係由該微處理器或由該至少一硬體模組所輸 出。 15. 如申請專利範圍第12項所述之積體電路，其中當該 關機待命模式解除時，該工作內容傳送控制器將儲存於該 非揮發性記憶體中，與該至少一硬體模組相關的該工作內 容，及與該微處理器相關的該工作內容，回復到該記憶體。 16. 如申請專利範圍第15項所述之積體電路，其中該微 處理器藉由使用回復到該記憶體的與該至少一硬體模組相 關的該工作內容，及與該微處理器相關的該工作內容，將 該至少一硬體模組的一狀態，及該微處理器的一狀態，回 復到其各自在該關機待命模式執行前瞬間的狀態。 17. —種傳送工作內容之方法，包括： 在一關機待命模式期間，將與安裝在一半導體晶片上的 複數個硬體模組相關的該工作內容，儲存於一預定記憶 體；以及 30 Ι275929ρίβ 將在該關機待命模式期間，儲存於該記憶體中的該工作 內容傳送到在該半導體晶片之外的一非揮發性記憶體。 18. 如申請專利範圍第17項所述之方法，更加包括： 當該關機待命模式解除時，將儲存於該非揮發性記憶體 中，與該些硬體模組相關的該工作內容，回復到該預定記 憶體；以及 藉由使用回復到該記憶體的該工作內容，將該些硬體模 組回復到其各自在該關機待命模式執行前瞬間的狀態。 19. 如申請專利範圍第17項所述之方法，其中該記憶體 是在該半導體晶片之外。 20. —種積體電路，包括： 複數個硬體模組； 一記憶體，用來儲存與該些硬體模組相關的一工作內 容；以及 一工作內容傳送控制器，在一第一操作模式期間，將儲 存於該記憶體中的該工作內容傳送到在該積體電路之外的 一非‘揮發性記憶體，並且在一第二操作模式期間，將儲存 於該非揮發性記憶體中與該些硬體模組相關的該工作內容 傳送到該記憶體， 其中，藉由使用在該第二操作模式期間，由該非揮發性 記憶體傳送到該記憶體的該工作內容，將至少一該些硬體 模組回復到該第一操作模式執行之前瞬間的一狀態。 21. 如申請專利範圍第20項所述之積體電路，更加包括 一電源控制器，根據該第一操作模式或該第二操作模式， 1275929 12014pif3 分別控制開啓或關閉供應給該些硬體模組的電源。 22. 如申請專利範圍第20項所述之積體電路，其中該工 作內容傳送控制器包括： 一直接記憶體存取單元，用來在該記憶體和該非揮發性 記憶體之間，輸入及輸出該工作內容； 一包括複數個暫存器的控制暫存器，其中每一暫存器都 具有該記憶體和該非揮發性記憶體的相關區資訊； 一界面，位於該直接記憶體存取單元和該非揮發性記憶 體之間；以及 一控制器，在該第一操作模式期間，控制經由該界面將 該工作內容從該記憶體傳送到該非揮發性記憶體，並且在 該第二操作模式期間，控制將儲存於該非揮發性記憶體中 的該工作內容傳送到該記憶體。 23. 如申請專利範圍第20項所述之積體電路，其中該第 一操作模式係爲一用來關閉供應給在該些硬體模組中的至 少一正在操作的硬體模組的電源的模式，而該第二操作模 式係爲一用來將電源再次供應給在該第一操作模式期間， 其電源供應被關閉的該至少一硬體模組的模式。 24. —種積體電路，包括： 複數個硬體模組；以及 一工作內容傳送控制器，在一第一操作模式期間，將與 該些硬體模組相關的一工作內容，從在該積體電路之外的 一記憶體，傳送到在該積體電路之外的一非揮發性記憶 體，並且在一第二操作模式期間，將儲存於該非揮發性記 32 1275929 12014pif3 憶體中，與該些硬體模組相關的該工作內容，傳送到該記 憶體， 其中，藉由使用在該第二操作模式期間，由該非揮發性 記憶體傳送到該記憶體的該工作內容，將該些硬體模組回 復到該第一操作模式執行之前瞬間的一狀態。 ^ 25.如申請專利範圍第24項所述之積體電路，其中當該 -些硬體模組中的至少一硬體模組控制其他該些硬體模組操 作時，藉由使用在該第二操作模式期間，由該非揮發性記 憶體傳送到該記憶體的該工作內容，以控制至少一硬體模 組，將每一該些其他硬體模組回復到該第一操作模式執行 之前瞬間的一狀態。 26. 如申請專利範圍第24項所述之積體電路，更加包括 - 一電源控制器，根據該第一操作模式或該第二操作模式， . 分別控制開啓或關閉供應給該些硬體模組的電源。 27. 如申請專利範圍第24項所述之積體電路，其中該工 作內容傳送控制器包括： 一直接記憶體存取單元，用來在該記憶體和該非揮發性 記憶體之間，輸入及輸出該工作內容； 一包括複數個暫存器的控制暫存器，其中每一暫存器都 具有該記憶體和該非揮發性記憶體的相關區資訊； 一界面，位於該直接記憶體存取單元和該非揮發性記憶 體之間；以及 一控制器，在該第一操作模式期間，控制經由該界面將 該工作內容從該記憶體傳送到該非揮發性記憶體，並且在 33 1275929 12014pif3 該第二操作模式期間，控制將儲存於該非揮發性記憶體中 的該工作內容傳送到該記憶體。 28. 如申請專利範圍第24項所述之積體電路，其中該第 一操作模式係爲一用來關閉供應給該至少一硬體模組的電 源的模式，而該第二操作模式係爲一用來將電源再次供應 給在該第一操作模式期間，其電源供應被關閉的該至少一 硬體模組的模式。 29. —種包括系統整合晶片的系統，包括： 一積體電路，具有至少一硬體模組；以及 一非揮發性記憶體，位於該積體電路之外， 其中，該積體電路包括： 一記憶體，用來儲存與該至少一硬體模組相關的一 工作內容；以及 一工作內容傳送控制器，在一關機待命模式期間， 將儲存於該記憶體中的該工作內容傳送到該非揮發性記憶 體，並且當該關機待命模式解除時，將儲存於該非揮發性 記憶體中與該至少一硬體模組相關的該工作內容傳送到該 記憶體， 其中當該關機待命模式解除時，藉由使用傳送到該 記憶體的該工作內容，將該至少一硬體模組回復到該關機 待命模式執行之前瞬間的一狀態。 30. 如申請專利範圍第29項所述之系統，其中該工作內 容傳送控制器包括： 一直接記憶體存取單元，用來在該記憶體和該非揮發性 34 127591 記憶體之間輸入及輸出該工作內容； 一包括複數個暫存器的控制暫存器，其中每一暫存器都 具有該記憶體和/或該非揮發性記憶體的相關區資訊； 一界面，位於該直接記憶體存取單元和該非揮發性記憶 體之間；以及 一控制器，在該關機待命模式期間，控制經由該界面將 該工作內容從該記憶體傳送到該非揮發性記憶體，並且當 該關機待命模式解除時，控制將儲存於該非揮發性記憶體 中的該工作內容傳送到該記憶體。 31. —種包括系統整合晶片的系統，包括： 一積體電路，包括至少一硬體模組； 一記憶體，位於該積體電路之外，用來儲存與該硬體模 組相關的一工作內容；以及 一非揮發性記憶體，位於該積體電路之外， 其中，該積體電路包括一工作內容傳送控制器，在一關 機待命模式期間，將儲存於該記憶體中的該工作內容傳送 到該非揮發性記憶體，並且當該關機待命模式解除時，將 儲存於該非揮發性記憶體中與該至少一硬體模組相關的該 工作內容傳送到該記憶體， 其中，藉由使用當該關機待命模式解除時，由該非揮發 性記憶體傳送到該記憶體的該工作內容，將該至少一硬體 模組回復到該關機待命模式執行之前瞬間的一狀態。 32. 如申請專利範圍第31項所述之系統，其中該工作內 容傳送控制器包括： 35 1275929 12014pif3 一直接記憶體存取單元，用來在該記憶體和該非揮發性 記憶體之間輸入及輸出該工作內容； 一包括複數個暫存器的控制暫存器，其中每一暫存器都 具有該記憶體和/或該非揮發性記憶體的相關區資訊； 一界面，位於該直接記憶體存取單元和該非揮發性記憶 體之間；以及 一控制器，在該關機待命模式期間，控制經由該界面， 將該工作內容從該記憶體傳送到該非揮發性記憶體，並且 當該關機待命模式解除時，控制將儲存於該非揮發性記憶 體中的該工作內容傳送到該記憶體。 33.如申請專利範圍第31項所述之系統，其中該至少一 硬體模組係爲一微處理器。 36