DK174975B1 - Integreret kredsløbskort - Google Patents

Integreret kredsløbskort Download PDF

Info

Publication number
DK174975B1
DK174975B1 DK213989A DK213989A DK174975B1 DK 174975 B1 DK174975 B1 DK 174975B1 DK 213989 A DK213989 A DK 213989A DK 213989 A DK213989 A DK 213989A DK 174975 B1 DK174975 B1 DK 174975B1
Authority
DK
Grant status
Grant
Patent type
Prior art keywords
data
ic card
unit
mode
operation
Prior art date
Application number
DK213989A
Other languages
English (en)
Other versions
DK213989A (da )
DK213989D0 (da )
Inventor
Seiji Hirano
Masashi Takahashi
Yoshikazu Yorimoto
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 – G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power Management, i.e. event-based initiation of power-saving mode
    • G06F1/3206Monitoring a parameter, a device or an event triggering a change in power modality
    • G06F1/3215Monitoring of peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06KRECOGNITION OF DATA; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips

Description

DK 174975 B1

Den foreliggende opfindelse angår et integreret kredsløbskort af halvledere omfattende en lagerenhed og en databehandlingsenhed, der er fremstillet på en enkelt halvlederchip og kan kommunikere med lagerenheden og en ekstern signalkilde, hvilken databehandlingsenhed omfatter en afbrydelsessignalport forbundet med den eksterne signalkilde og en taktsignalport 5 forbundet med den eksterne signalkilde, og hvor databehandlingsenheden selektivt indtræder i • en aktiv operationsmodus, hvor data behandles, og en lavstrømforbrugende operationsmodus, som spærrer for behandling af data.

Det integrerede kredsløbskort kan anvendes til at udveksle information med et eksternt datapro-10 cessorsystem.

Et integreret kredsløbskort af halvledere (i det følgende benævnt IC-kort) er en databæreranordning i form af et kort, som omfatter en mikroprocessorenhed og en hukommelse med en integreret kreds i form af en indkoblingschip eller udkoblingschip anordnet på et trykt kredsløbs-15 kort på et pladesubstraL

I lys af IC-kortenes voksende anvendelsesområde er der opstået et behov for. et bærbart da-. taprocessorsystem i form af et IC-kort. Der har været gjort forsøg på at frembringe et .formindsket dataprocessorsystem i form af et IC-kort med en indbygget strømforsyning i form af et 20 batteri. Et af de væsentligste krav, som stilles til et IC-kort-dataprocessorsystem af denne type består i at reducere strømforbruget, som tilføres fra systemet til IC-kortet for at øge levetiden for det indbyggede batteri. Længere levetid kan selvsagt opnås med et batten med øget kapacitet.

Denne måde at øge levetiden for den indbyggede strømforsyningskilde på er imidlertid ikke ubetinget acceptabel som følge af, at et miniaturiseret IC-kort-databehandlingssystem bør 25 optage ringe plads og have lav vægt. Strømbehovet til et IC-kort kan reduceres betydeligt, hvis mikroprocessorenheden og datalageret, som er indbygget i et IC-kort, udformes af CMOS-enheder (komplementære halvledere af metaloxid), således at strømtabet sænkes. Imidlertid er det tidkrævende og kostbart at udvikle en ny integreret kreds med en sådan CMOS-konstruk-tion.

30

Fra SE-418 336, EP-242126 og fra IBM Technical Disclosure Bulletin, Vol. 29, nr. 9, februar 1987, s. 4122-4124, New York, USA, kendes systemer af ovennævnte art til at spare batterieffekt i batteridrevne mikroprocessorer. I disse opereres der med en normalmodus, hvor hele mikroprocessoren tilføres energi, og en laveffoktmodus, hvor kun dele af mikroprocessoren tilføres 35 energi.

DK 174975 B1 2 Nærmere bestemt omhandler SE-418 336 en batteridrevet mikrodataenhed forbundet med en mikroprocessor, en hukommelse, et datalager, et tastatur osv., og den batteridrevne mikrodataenhed har en strømafbryder, som er omskjftbar mellem første og anden spændingsposition, en startenhed som reagerer på en nedtrykket tast på tastaturet for at skifte strømafbryderen til den 5 første spændingsposition, og en udkoblingsindretning som reagerer på et signal, der indikerer fuldførelsen af en programfrekvens for at skifte strømafbryderen til den anden spændingsposition. *

Det er et formål med den foreliggende opfindelse at frembringe et forbedret IC-kort med lavt 10 strømforbrug, og som kan fremstilles, uden at den eksisterende udformning af mikroprocessor-enheden og datalagerhukommelsen, som indgår i kortet, må modificeres drastisk.

Desuden er det et formål at frembringe et forbedret IC-kort, som er særlig anvendeligt i forbindelse med et miniaturiseret bærbart (C-kort-dataprocessorsystem.

15

Det integrerede kredsløbskort ifølge opfindelsen er kendetegnet ved, at databehandlingsenheden omfatter a) en første modusskifteenhed, som reagerer på aktivering af databehandlingsenheden til oprettelse af operationsmodusen med lavt strømforbrug i IC-kortet, når databehandlingsen- 20 heden indledningsvis er aktiveret til startoperation, hvor databehandlingsenheden selektivt spærrer komponentenhedeme i den lavstrømsforbrugende modus, og afbrydelsessignal-porten forbliver i klartilstand i den lavstrømsforbrugende modus, og et taktsignal leveres fra den eksterne kilde til takstsignalporten i den lavstrømsforbrugende operationsmodus, således at databehandlingsenheden kan overvåge afbrydelsessignalporten for at registrere, 25 om et afbrydningssignal leveres fra den eksterne signalkilde eller ikke, b) en anden modusskifteenhed, som reagerer på afbrydelsesanmodningssignalet fra den eksterne signalkilde til afbrydelsessignalporten, for at frembringe et skifte fra operationsmodusen med lavt strømforbrug til den aktive operationsmodus, således at databehandlingsenheden kan behandle data med taktsignalet, og

A

30 c) en tredie modusskifteenhed til at gennemføre et skifte fra den aktive operationsmodus og tilbage til den lavstrømsforbrugende operationsmodus ved afslutningen af databehandlingen i den aktive operationsmodus.

Ifølge en foretrukket udførelsesfbrm omfatter databehandiingsenheden midler til at deaktivere 35 afbrydelsessignalporten under i det mindste en dataskrivecyklus i lagerenheden.

DK 174975 B1 3

Ifølge en anden foretrukket udførelsesform omfatter databehandlingsenheden en styreenhed, som bevirker, at den anden modusskifteenhed ikke reagerer på afbrydelsesanmodningssignalet under lagerenhedens dataskrivecyklus. og styreenheden omfatter en indgangsport til modtagelse af et afbrydelsesanmodningssignal fra den eksterne signalkilde, en enhed for deaktivering 5 af afbrydetsesanmodningssignalindgangsporten under en dataskrivecyklus i lagerenheden, og en enhed for aktivering af afbrydelsesanmodningssignalindgangsterminalen under afslutningen af en dataskrivecyklus i lagerenheden.

Sammenligner man den foreliggende opfindelse med den ovennævnte svenske løsning, vil man 10 finde, at den svenske batteridrevne mikrodataenhed er fysisk adskilt fra mikroprocessoren. Ved den foreliggende opfindelse er imidlertid de tre modusskifteenheder en del af databehandlingsenheden. For det andet leverer eller afbryder den svenske løsning strømmen afhængig af spændingspositionen. Løsningen ifølge opfindelsen udkobler i stedet delvis databehandlingsenheden, således at der spares energi, idet den fortsat er delvis indkoblet i den lavstrømsfor-15 brugende modus for at overvåge afbrydelsessignalporten.

Disse forskelle medfører, at det halvlederbaserede IC-kort er mere pladsbesparende end den svenske løsning. Den delvis indkoblede databehandlingsenhed kan i og for sig genstarte databehandlingen. I modsætning til dette må den fuldstændig udkoblede mikroprocessor ifølge SE-20 patentet have hjælp fra den batteridrevne mikrodataenhed, som diskriminerer et krav om genstart. Følgelig adskiller opfindelsen sig fra den løsning, som kendes fra det svenske modhold.

Ulemperne ved de kendte IC-kort samt træk og fordele ved et IC-kort ifølge den foreliggende opfindelse vil forstås tydeligere af den efterfølgende beskrivelse i forbindelse med tegningen, 25 hvor fig. 1 viser et skema over hovedoperationsmodusen for et sædvanligt IC-kort af den type, som den foreliggende opfindelse vedrører, fig. 2 et tidszonekort over bølgeformer og hændelser som kan indtræffe, når IC-kortet 30 monteres i et system, der sender og modtager data, fig. 3 et skematisk blokdiagram over det generelle arrangement, hvor mikropro cessorenheden og datalagringsenheden, som udgør en del af IC-kortet ifølge den foreliggende opfindelse, tilkobles en IC-kortenhed for databehandling eller IC-kortenhed for levering/modtagelse af data, 35 fig. 4 et flydeskema over hovedprogramproceduren, som styrer driften af mikropro cessorenheden ifølge en første foretrukket udførelsesform af et IC-kort ifølge den foreliggende opfindelse, DK 174975 B1 4 fig. 5 et flydeskema over detaljerne vedrørende delprogrammet for hvilemodusskiftet, og som indgår i hovedprogrammet ifølge fig. 4, fig. 6 et flydeskema over detaljerne vedrørende delprogrammet for det aktive modus skifte, og som også indgår i hovedprogrammet ifølge fig. 4, 5 fig. 7 et tidszonekort over de forskellige hændelser, som kan indtræffe under kom munikationscyklusen, der gennemføres mellem den første foretrukne udførelsesform af et IC-kort, og datasender/modtagerenheden, hvor IC-kortet er indkoblet, fig. 8 et flydeskema over detaljer ved delprogrammet for kommandoresponsen, og 10 som også indgår i hovedprogrammet ifølge fig. 4, fig. 9 et flydeskema over detaljer ved delprogrammet for datalagring, som indgår i delprogrammet for kommandoresponsen ifølge fig. 8, fig. 10 et tidszonekort over signalernes bølgeformer, som kan opstå i iC-kortets mi kroprocessorenhed ifølge den foreliggende opfindelse, under datahukommel-15 sens dataskrivecyldus, der indgår i IC-kortet, fig. 11A og 11B flydeskemaer over det dominerende hovedprogram ved driften af mikroproces-. soren heden," som indgår i en første foretrukket udførelsesform for IC-kortet fig. 12 et flydeskema over detaljer ved delprogrammet for kommandobehandlin- gen/hardwarens tilbageføringsvalg, og som indgår i hovedprogrammet ifølge 20 fig. 11Aog 11B, fig. 13 et flydeskema over yderligere trin, som indgår i delprogrammet for stand- by/modussktft, og som også indgår i hovedprogrammet ifølge fig. 11A og 11B, og fig. 14 et tidszonekort over forskellige hændelser, som kan indtræffe under en kom- 25 munikationscyklus, der gennemføres mellem den anden foretukne udførelses- form af et IC-kort og datasender/modtagerenheden, hvor IC-kortet er tilkoblet.

Hovedoperationsmodusen, hvor der indgår et sædvanligt IC-kort med et data processorsystem (i det følgende betegnet som et system til sending/modtagelse af data), skal nu beskrives.

30

Systemet for sending/modtagelse af data, hvor et IC-kort ifølge den foreliggende opfindelse skal anvendes, benyttes sædvanligvis i en bærbar datamaskine, som også betegnes en bærbar terminal.

35 Når et IC-kort indføres i et system til overføring/modtagelse af data, tilbageføres mikroprocessorenheden, som indgår i IC-kortet, og derefter modtager IC-kortet en startkommando fra datasender/modtagerenheden, som det antydes i trinene A01 og A02 i fig. 1. Ved modtagelsen af kommandoen fra datasender/modtagerenheden undersøger IC-kortets mikro- DK 174975 B1 5 processorenhed kommandoen for eventuelle fejl i trin A03, og når det er fastslået, at den modtagne kommando er fejlfri, udfører mikroprocessorenheden i trin A04 en række kommandobehandlingsopgaver (job) som reaktion på kommandoen og overfører i trin A05 de resulterende data fra kommandobehandiingen til datasender/modtagerenheden. Dersom det opdages, at der 5 er opstået fejl under overføringen af kommandoen fra datasender/modtagerenheden til IC-kortet, eller at det i trin A03 viser sig, at der eventuelt er fejl til stede i kommandoen, som modtages af IC-kortet, sender IC-kortets mikroprocessorenhed en fejlmelding til datasender/modtagerenheden i trin A06. Som respons på dataoverføringen fra IC-kortet ved trin A05 eller på fejlmeldingen, som sendes fra IC-kortet ved trin A06, kan datasender/modtagersystemet levere 10 en anden kommando eller sende den oprindelige kommando for anden gang til IC-kortet.

Fig. 2 viser et tidszonekort over bølgeformer og hændelser, som kan indtræffe, efteer at IC-kortet indledningsvis er indført i datasender/modtagerenheden. Med IC-kortet således tilkoblet til datasender/modtagerenheden påtrykkes det en spænding og leverer en række (et tog af) 15 taktsignaler CLK til IC-kortet gennem kortets terminaler for strømtilførsel henholdsvis taktsignalindgang såsom ved tidspunktet tø. Ved tidspunktet t-| modtager IC-kortet et tilbageføringssignal RST ffa datasender/modtagerenheden, således at mikroprocessorenheden i IC-kortet bliver r stand til at udføre et af hardwarens delprogram B0 for at tilbageføre og initialisere mikroprocessorenhedens forskellige aktive enheder. Ved afslutningen af hardwarens tilbageføringsdelpro-20 gram B0 starter IC-kortets mikroprocessorenhed udførelsen af et delprogram B-| ved tiden t2 for at overføre svar-på-tilbageføringsinformationen ATR fra dets dataudport for at informere datasender/modtagerenheden om, at IC-kortet mu er klar til at modtage kommandoer og data fra datasender/modtagerenheden.

25 Efter at overføringen af svar-på-tilbageføringsinformationen ATR til datasender/modtagerenheden er fuldført ved tidspunktet 13, opretholder IC-kortets mikroprocessorenhed en ventetilstand B2 for at afvente modtagelse af en række kommando/datasignaler C/D, som derefter afgives fra datasender/modtagerenheden. Ved modtagelse af kommando/datasignatet CIO ved tidspunktet t4 starter IC-kortets mikroprocessorenhed gennemførelsen af et kommandobehandlingsdel-30 program B3 for at undersøge eventuelle fejl i kommandoen, og dersom der ikke detekteres fejl i den modtagne kommando, gennemføres der en række job, som kræves af kommandoen. Ved udløbet af en given tidsperiode B4, efter at gennemførelsen af kommandobehandlingsdelprogrammet B3 er fuldført ved tidspunktet tø, starter IC-kortets mikroprocessorenhed gennemførelsen af et dataoverføringsdelprogram B5 ved tidspunktet tø for at overføre data fra 35 kommandobehandlingen til datasender/modtagerenheden. IC-kortet, som således har overført data ti) datasender/modtagerenheden, opretholdes i en ventetilstand, indtil et andet komman-do/datasignal leveres fra datasender/modtagerenheden.

DK 174975 B1 6

Under henvisning til fig. 3 omfatter et IC-kort 20 ifølge den foreliggende opfindelse en mikroprocessorenhed 22 (MPU) med halvledere og et datalager 24. Datalageret 24 udgøres af en ikke-flygtig IC-hukommelse af halvledere såsom typisk et sletbart/programmerbart læselager (EEPROM). Lageret 24 er vist i form af en udkoblingschip (fra-chip), som fremstilles på halvle-5 derchippen, hvor mikroprocessorenheden dannes. Mikroprocessorenheden 22 og datalageret 24 er sammenkoblet via en adressebus 26, en databus 28 og en styreledning 30.

IC-kort 20 omfatter kontakter (som vist) i form af en indgangskontakt C·) for spændingsforsyning, og som kan modtage en forudbestemt tilforselsspænding να, og en jordkontakt C2 for 10 tilkobling til jordpotentialet V^. Hver af disse kontakter C-j og C2 for spændingstilførsel og jord er sammenkoblet både med mikroprocessorenheden 22 og med datalageret 24. Kontakterne på IC-kortet 20 omfatter endvidere en taktimpulsindgangskontakt C3 til modtagelse af taktsignaler CLK, en tilbageføringskontakt C4 til modtagelse af et tilbageføringssignal RST til at tilbageføre og initialisere mikroprocessorenheden 22, en kontakt C5 til dataindgang/udgang, som modtager 15 eller sender data eller modtager et afbrydelsessignal IRQ fra datasender/modtagerenheden 40. Kontakten C5 til dataindgang/udgang er således tilkoblet en dataudgangsport TX, en dataindgangsport. RXf en indgangsport IRQ til et afbrydetsessighal på mikroprocessorenheden 22 som vist. Mikroprocessorenhedens 22 indgangsport IRQ til afbrydelsesanmodningssignalet aktiveres eller deaktiveres ved hjælp af IC-kortets 20 mikroprocessorenhed 22, og når den aktiveres, 20 muliggøres dannelsen af en afbrydelse til mikroprocessorenheden 22 som respons på et lavak-, tivt afbrydelsesanmodningssignal IftQ med et lavere niveau "L" fra datasender/modtagerenhe-den 40.

Endvidere tilkobles mikroprocessorenhedens 22 indgangsport IRQ for afbrydelsesanmodnings-25 signalet via en inverter 32 til en udgangsport RDY/BSY for afbrydelsesspærresignal for datalageret 24, således at en afbrydelsesanmodning til mikro processo renhedenen 22 ikke accepteres, når data indlæses i lageret 24 under mikroprocessorenhedens 22 dataskrivecyklus, som det skal beskrives i forbindelse med modusdetaljer. Under datalagerets 24 skrivecyklus leveres et aktivlavt afbrydelsesanmodningssignal i udgangsporten RDY/BSY med lavt niveau "L" fra lage-30 ret 24 og inverteres i inverteren 32. Et højniveau potentiale Ή" tilføres således til mikroprocessorenhedens 22 indgangsport IRQ for afbrydelsesanmodningssignal, og således at mikroprocessorenheden 22 hindres i at godkende en afbrydelse gennem porten 1½.

Mikroprocessorenheden 22 omfatter et læselager 33 (ROM), som lagrer et program, som domi-35 nerer driften af mikroprocessorenheden 22, og et direktelager 34 (RAM) til midlertidig lagring af data, som indgår til dier udgår fra mikroprocessorenheden 22. og de data, som dannes i mikroprocessorenheden 22. Mikroprocessorenheden 22, som anvendes i IC-kortet ifølge den forelig- DK 174975 B1 7 gende opfindelse, udgør fx en del af produktet af HD6301-serien, som er kommercielt tilgængelig fra Hitachi· Limited eller tilsvarende.

IC-kortet 20 er indrettet til anvendelse med et datasender/modtagersystem 40. som her antages 5 at være af den bærbare type. Datasender/modtagerenheden 40 omfatter hovedsagelig et datamaskinemodul såsom en PC 42 og en grænseflade(IF)-enhed 44 omfattende terminaler, som skal kobles til IC-kortets 20 kontakter C-j-Cø, når IC-kortet tilkobles til datasender/modtagerenheden 40, som det vil fremgå. I dette datasender/modtagersystem 40 er der udskifteligt inkorporeret en indbygget jævnstrømsforsyningskilde 46, som typisk udgøres af et batteri.

10 Datasender/modtagerenhedens 40 grænsefladeenhed 44, som er vist her, kan vælges fra en række terminalenheder, som styres af et centralt hoveddatabehandlingssystem, og således kan den personlige datamaskine 42 indgå i et sådant centralt hoveddatamaskinesystem. Eventuelt kan datasender/modtagerenheden 40 omfatte et integreret system omfattende databehandlings-og grænsefladeenheder som del af enheden.

15 I det følgende henvises til fig. 4-10 for at vise den generelle operationsmodus ifølge en første foretrukket udførelsesform af et IC-kort ifølge den foreliggende opfindelse.

Fig. 4 viser et flydeskema over hovedprogrammet, som styrer (dominerer) hovedoperationsmo 20 dusen, som udøves af IC-kortet 20 ifølge den foreliggende opfindelse sammen med datasen-der/modtagersystemet 40.

Udførelsen af hovedprogramrutinen starter, når IC-kortet 20 indføres i datasender/modtagerenheden 40, og kontakterne C1-C5 til den førstnævnte tilkobles elektrisk til sidstnævnte 25 korresponderende kontakter i grænsefladeenheden 44. Således leveres en forudbestemt

forsyningsspænding Vcc fra datasender/modtagerenheden 40 til spændingsndgangskontakten I

Cf på IC-kortet 20 og ledes til mikroprocessorenheden 22 og datalageret 24, og desuden kobles IC-kortets 20 jordkontakt C2 til den korresponderende terminal på datasender/mod tagersystemet 40, således at der etableres et jordpotentiale Vgg på jordindgangen både til IC-kortets 30 mikroprocessorenhed 22 og til datalageret 24. Endvidere leveres en række taktimpulser CLK fra datasender/modtagerenheden 40 gennem en taktindgangskontakt C3 på IC-kortet 20 til den korresponderende port på mikroprocessorenheden 22, og et tilbageføringssignal RST føres gennem en tilbageføringskontakt C4 på IC-kortet 20 til den korresponderende port på mikroprocessorenheden 22.

35

Ved modtagelsen af tilbageføringssignalet RST udfører mikroprocessorenheden 22 et hardwareprogram S11 for at initiere de forskellige aktive enheder, som indgår i mikroprocessorenheden 22. Ved afslutningen af udøvelsen af hardwaretilbageføringsprogrammet S11 fortsætter IC-kor- DK 174975 B1 8 tets 20 mikroprocessorenhed 22 til et delprogram S12 for overføring af svar-på-tilbagefø-ringsinformationen ATR for afgivelse af et svar på tilbageføringsinformation ATR fra dettes dataudgangsport TX. Svar-på-tilbageføringsinformationen ATR sendes gennem IC-kortets 20 ind-gangs/udgangskontakt C5 til datasender/modtagerenheden 40 for at informere datasen-5 der/modtagerenheden 40 om, at IC-kortet 20 nu er klar til at modtage kommandoer og data fra datasender/modtagerenheden 40.

Efter at statusinformationen ATR således er overført til datasender/modtagerenheden 40, gennemfører IC-kortets 20 mikroprocessorenhed 22 et hvilemodusskiftede!program S13 for at 10 etablere en inaktiv- eller hvileoperationsmodus i IC-kortets 20 mikroprocessorenhed 22. Når hvileoperationsmodusen etableres i mikroprocessorenheden 22, opretholdes mikroprocessor-enheden 22 i og for sig inoperativ med sit registerindhold, idet enkelte af de perifere enheder, såsom taktregistre og de seriekommunikerende grænsefladeenheder fortsætter med at virke.

Detaljer ved en sådan hviiedriftmodus i mikroprocessorenheden 22 omtales eksempelvis i Hita-15 chi Limited, Hitachi Microprocessor Data Book (8-Bit Single Chip), s. 358/390, februar 1985. I denne publikation diskuteres det, hvordan strømforbruget i en mikroprocessor sænkes under hvileoperationsmodusen til omtrent en femtedel af strømforbruget under en normaltilstand.

Når hvileoperationsmodusen er etableret i mikroprocessorenheden 22, inaktiveres denne og 20 spærres for behandling af data og kan følgelig spare betydeligt strømforbrug. Således indebærer IC-kortets 20 hviledriftsmodus et lavere strømforbrug ved den første foretrukne udførelses-form af den foreliggende opfindelse og adskiller sig klart fra mikroprocessorenhedens 22 sædvanlige behandling af data eller aktive operationsmodus. Detaljerne i forbindelse med delprogrammet S13 for hvilemodusskiftet er vist i fig. 5.

25 I delprogrammet S13 for hvilemodusskiftet ifølge fig. 5 fortsætter IC-kortets 20 mikroprocessorenhed 22 til trin S131 for at afmaskere eller aktivere mikroprocessorenhedens 22 afbrydelsesanmodningssignal på indgangsporten IRQ. Mikroprocessorenheden 22 er således parat tø at bekræfte en afbrydelse som reaktion på et afbrydelsesanmodningssignal IRQ med lavt niveau 30 "L", som kan tilføres fra datasender/modtagerenheden 40. Det skal bemærkes, at mikroproces sorenhedens 22 indgangsport IRQ for afbrydelsesanmodningssignalet deaktiveres, og følgelig afvises en afbrydelsesanmodning til mikroprocessorenheden 22 under hvileoperationsmodusen, hvis der gennemføres en dataskrivecyklus af IC-kortets 20 datalager 24, som det skal beskrives mere detaljeret. Trin S131 efterfølges af trin S132 for at gennemføre et skifte fra den aktive 35 operationsmodus til hvileoperationsmodusen i IC-kortet, hvorefter mikroprocessorenheden 22 vender tilbage til hovedprogrammet, som vises i fig. 4.

DK 174975 B1 9

Efter at hvileoperationsmodusen således er etableret i IC-kortet 20, afventer mikroprocessorenheden 22 afbrydelsesanmodningssignalet IRQ med lavt niveau "L" fra datasen-der/modtagerenheden 40, og når det registreres i trin S14, at et sådant afbrydelsesanmodningssignal IRO er modtaget på afbrydelsesanmodningssignaindgangen IRQ, fortsætter mikro-5 processorenheden 22 til delprogrammeet S15 for aktiv-modus-tilbageskift for etablering af den aktive eller normale operationsmodus for databehandlingen i IC-kortet 20 og kan behandle data, som indføres til eller udføres fra mikroprocessorenheden 22. Detaljerne ved delprogrammet S15 for det aktive modustilbageskift er vist i fig. 6.

10 Når den aktive operationsmodus er etableret i IC-kortet 20, fortsætter mikroprocessorenheden 22 først til trin S151 i fig. 6 for at maskere eller deaktivere afbrydelsesanmodningssignalet på indgangsporten IRQ. Mikroprocessorenhedens 22 afbrydelsesanmodningssignalindgangsport fRC. som således er deaktiveret, medfører, at dannelsen af en afbrydelse af mikroprocessoren-heden gennem porten IRQ forhindres. Derefter fortsætter IC-kortets 20 mikroprocessorenhed 15 22 til trin S152 for at opdatere indholdet i stakpilen (ikke vist) til en værdi, som antyder adressen til delprogrammet, som skal gennemføres, når mikroprocessorenheden 22 returnerer til hoved-programmét under afslutningen af delprogrammet S15 for aktiv-modus-tilbageskifL Trin S152 efterfølges af trin Si 53; hvor mikroprocessorenheden 22 opdaterer indholdet i programtælleren (ikke vist) og placerer deri adressen for tilordning til delprogrammet (S161) for kommandoind-20 gangen, som skal beskrives. Efter opdatering af indholdet i programtælleren returnerer mikroprocessorenheden til hovedprogrammet som vist i fig. 4.

Efter at den aktive eller normale operationsmodus for databehandlingen er etableret i IC-kortet 20 ved gennemførelsen af delprogrammet $15, som beskrevet ovenfor, fortsætter IC-kortets 20 25 mikroprocessorenhed 22 til kommandorespons-delprogrammet S16 ved modtagelse af en række kommando/datasignaler C/D, som tilføres fra datasender/modtagerenheden 40 gennem IC-kortets 20 kontakt C5 for dataindgang/udgang. Seriekommando/datasignalet C/D. som således tilføres fra datasender/modtagerenheden 40, antages at have en datalængde omfattende en enkelt bit eller et antal bits. Detaljerne vedrørende kommandorespons-delprogrammet 30 S16 skal i det følgende beskrives under henvisning til fig. 8.

Efter at have behandlet kommando/datasignaler C/D ved gennemførelse af kommandorespons-delprogrammet S16 fortsætter IC-kortets 20 mikroprocessorenhed 22 til et andet hvilemodus-skiftdelpnogram S17 for at gennemføre en omskiftning fra den aktive til den inaktive (hvile) 35 driftsmodus på IC-kortet 20 og afspærres endnu en gang fra behandling af data. Fra programproceduren S17 returnerer IC-kortets mikroprocessorenhed 20 til trin S14, (¾ når det på dette trin S14 detekteres, at der modtages et yderligere afbrydelsesanmodningssignal IRQ med lavt niveau fra datasender/modtagerenheden 40, gennemfører mikroprocessorenheden 22 delpro- DK 174975 B1 10 grammeme S15, S16 og S17 som beskrevet ovenfor Efter at delprogrammet S17 for hvilemodusomskiftningen således er udført for anden gang, vil IC-kortets 20 mikroprocessorenhed 22 repetere en sløjfe bestående af trin S14 og delprogrammet S15, S16 og S17, hver gang der ved trin S14 detekteres modtagelsen af et afbrydelsesanmodningssignal IRQ med lavt niveau "L" fra 5 data sender/mod tagerenheden 40.

Den aktive operationsmodus og hvileoperationsmodusen etableres på denne måde alternerende i IC-kortet som respons på kommando/datasignalet C/D, som successive kan tilføres fra datasender/modtagerenheden 40 til IC-kortet 20.

10

Fig. 7 viser et tidszonekort over de forskellige hændelser, som kan indtræffe i løbet af en kommunikationscyklus, der udføres mellem IC-kortets 20 mikroprocessorenhed 22 ifølge den foreliggende opfindelse og datamaskinen 42 og grænsefladeenheden 44 i datasender/modtagerenheden 40.

15 ifølge tidszonekortet i fig. 7 kan et første kommando/datasignal C/D (1) afgives fra datamaskinen 42 i.datasender/modtagersystemet 40 ved tidspunktet Tqq. Efter at det første kommando/datasignal C/D (1) er afgivet fra datamaskinen 42, skiftes potentialet på ind-gangs/udgangsterminalen (I/O) på grænsefladeenheden 44 i datasender/modtagerenheden 40 20 til et lavt niveau *L" ved tidspunktet Tq-). Som respons på potentialet med lavt niveau "L", som således tilføres mikroprocessorenhedens 22 indgangsport ikQ for afbrydelsesanmodningssignal, gennemføres en første omskiftning fra hvileoperationsmodus til aktiv operationsmodus i IC-kortet 20 ved tidspunktet Tq-j ved gennemførelse af delprogrammet S15 (fig. 6) for aktiv-modusskiftet. Den første kommando/datasignaludgang C/D (1) fra datamaskinen 42 i datasen-25 der/mod tageren heden 40 ved tidspunktet Tqq tilføres derefter fra grænsefladeenheden 44 i datasender/modtagerenheden 40 bl IC-kortets 20 dataindgangs/udgangskontakt C5 og modtages af IC-kortetg mikroprocessorenhed 22 gennem mikroprocessorenhedens 22 dataindgangsport RX ved tidspunktet frø- Mikroprocessorenheden 22 behandler derefter det modtagne kommando/datasignal C/D (1) for at undersøge kommandoen for eventuelle fejl, og når kom-30 mandobehandlingen er fuldført ved tidspunktet Tq3, starter mikroprocessoren 22 overførelsen til datasender/modtagerenheden 40 af de data, som er et resultat af kommandobehandlingen, gennem dataudgangsporten TX i mikroprocessorenheden 22 og IC-kortets 20 dataindgangs/udgangskontakt C5.

35 De data, som således overføres fra IC-kortets mikroprocessorenhed 22, modtages af grænsefladeenheden 44 i datasender/modtagerenheden 40 ved tidspunktet Tq4 og tilbageholdes i et givet tidsrum i grænsefladeenheden 44, hvorefter grænsefladeenheden 44 begynder at overføre data til datamaskinen 42 i datasender/modtagerenheden 40 tic ved tidspunktet T05· Datamaski DK 174975 B1 11 nen 42, som modtager data videreført fra grænsefladeenheden 44, begynder at behandle indgangsdata ved tidspunktet Trø.

Ved fuldførelsen af behandlingen af indgangsdata ved tidspunktet T-|ø afsluttes en første kom-5 munikationscyklus mellem IC-kortet 20 og datasender/modtagerenheden 40, og følgelig kan datasender/modtagerenhedens 40 datamaskine 42 afgive et andet kommando/datasignal C/D

(2) for at starte en anden kommunikationscyklus med IC-kortet 20. På et tidligt trin i den anden kommunikationscyklus mellem IC-kortet 20 og datasender/modtagerenheden 40 vil hændelser svarende til dem, der indtrådte ved tidspunktet Tqi og tidspunktet Tg2. indtræffe i forbindelse 10 med det andet kommando/datasignal C/D (2) ved tidspunktet T-j-j henholdsvis T-|2- Derefter behandler IC-kortets mikroprocessorenhed 22 det andet kommando/datasignal C/D (2) og overfører til datasender/modtagerenheden 40 de data, som resulterer fra kommandobehandlingen, og således behandler datasender/modtagerenhedens 40 datamaskine 42 de modtagne data på samme måde som under den første kommunikationscyklus mellem IC-kortet 20 og 15 datasender/modtagerenheden 40.

Efter at lOkortets 20 mikroprocessorenhed 22 har afgivet data til datasender/modtagerenheden 40 ved tidspunktet T04, under den første .kommunikationscyklus mellem IC-kortet-20 og data-, sender/modtagerenheden 40, sker .der en første omskiftning fra den aktive Ul den hvilende.

20 driftsmodus i IC-kortet 20 under gennemførelsen af delprogrammet S13 (fig. 5) for hvilemodusomskiftningen. Ved at hvileoperationsmodusen således etableres i IC-kort 20, spærres IC-kortets 20 mikroprocessorenhed 22 for behandling af data, således at der spares en betydelig strømmængde i IC-kortet 20. Indgangsporten IRQ for afbrydelses-anmodningssignalet i mikroprocessorenheden 22 bliver nu afmaskeret eller aktiveret, således at mikroprocessorenheden 25 22 er klar til at bekræfte en afbrydelsesrespons på et afbrydelsesanmodningssignal TRC med lavt niveau "L", som skal tilføres fra datasender/modtagerenheden 40. IC-kortets mikroprocessorenhed 22 opretholder hvileoperationsmodusen, så længe data, der afgives fra mikroprocessorenheden 22 under den første kommunikationscyklus, behandles ved hjælp af datamaskinen 42 og grænsefladeenheden 44 i datasender/modtagerenheden 40. Mod slutningen af den første 30 kommunikationscyklus omskiftes datasender/modtagerenhedens potentiale på indgang/ud-gangs(l/0)-terminalen i datasender/modtagerenhedens 40 grænsefladeenhed 44 til lavt niveau "L" ved tidspunktet T^o- Ved tidspunktet T-j-j gennemføres en anden omskiftning fra hvileoperationsmodus til aktiv operationsmodus i IC-kortet 20 med det resultat, at IC-kortets mikroprocessorenhed 22 for anden gang kan behandle andre kommando/datasignal»’, som kan overføres 35 fra datasender/modtagerenheden 40.

Fig. 8 viser et flydeskema over detaljerne ved kommandoresponsdelprogrammet S16, og som indgår i hovedprogrammet, der er beskrevet ovenfor under henvisning til fig. 4.

DK 174975 B1 12

Kommandoresponsdelprogrammet S16 udføres ved modtagelse af et seriekom-mando/datasignal C/D, som leveres fra datasender/modtagerenheden 40, efter at den aktive eller normale databehandlingsoperationsmodus er genlagret i IC-kortet 20 ved udførelse af delprogrammet S15, som beskrevet ovenfor i forbindelse med fig. 4. Som respons på komman· 5 do/datasignalet C/D, der modtages ved trin S161, undersøger IC-kortets 20 mikroprocessorenhed 22 ved trin S162, om der er opstået eventuelle fejl under overføringen af det modtagne signal C/D. Dersom det ved trin S162 fastslås, at der ikke er opstået nogen fejl under modtagelse af signalet C/D, fortsætter mikroprocessorenheden 22 til trin S163 for at undersøge signalet C/D og detekterer ved et efterfølgende trin S164, om der er eventuelle fejl involveret i det 10 modtagne kommando/datasignal C/D. Hvis det ved dette trin S164 viser sig, at det modtagne signal C/D er fejlfrit, fortsætter mikroprocessorenheden 22 til kommandobehandlingsdelprogrammet S165 for at udføre en række kommandobehandlingsjobs som respons på det modtagne kommando/datasignal C/D og overfører ved et efterfølgende trin S166 de resulterende data fra kommandobehandlingsjobbene til datasender/modtagerenheden 40. Efter at data er overført 15 til datasender/modtagerenheden 40, returnerer IC-kortets 20 mikroprocessorenhed 22 til hovedprogrammet som vises i fig. 4, og kan fortsætte til delprogrammet S17 for hvilemodusskifte som . tidligere beskrevet..

Dersom det opdages ved trin S162, at der er opstået fejl under overføringen af komman-20 do/datasignalet C/D fra datasender/modtagerenheden 40 til IC-kortet 20, eller ved trin S164 at der er en fejl i det modtagne signal C/D, vil mikroprocessorenheden derefter fortsætte til trin S167 for afgivelse af en fejlmelding, som indikerer en fejl i det modtagne C/D-signal. Efter trin S167 fortsætter mikroprocessorenheden 22 til trin S166 for overføring af fejlmeldingen til datasender/modtagerenheden 40 for at få datasender/modtagerenheden 40 til at afgive et korrekt 25 kommando/datasignal. Efter overføringen af fejlsignalet til datasender/modtagerenheden 40 reverteres IC-kortets 20 mikroprocessorenhed 22 også til hovedprogrammet ifølge fig. 4 og kan fortsætte til delprogrammet S17 for hvilemodusskift.

Kommandobehandlingsjobbene, som skal gennemføres ved hjælp af delprogrammet S165, kan 30 omfatte sådanne, der lagrer de data, som genereres som respons på det modtagne kommando/datasignal C/D fra datasender/modtagerenheden 40, i IC-kortets 20 datalager 24. Fig. 9 viser detaljerne ved datalagringsdelprogrammet for gennemførelse af sådanne jobs, og fig. 10 viser bølgeformene på de signaler, som kan optræde i IC-kortets 20 mikroprocessorenhed 22 under datalagerets 24 dataskrivecyklus.

35 Når der genereres data som respons på kommando/datasignalet C/D, der modtages fra datasender/modtagerenheden 40, fortsætter IC-kortets 20 mikroprocessorenhed 22 til trin S1641 for overføring til datalageret 24 af et skrivesignal WE gennem styreledningen 30 ved tidspunktet DK 174975 B1 13 WTi ifølge fig. 10, samt data- og adresseinformationen gennem adresse- og databusserne 26 henholdsvis 28. Efter at indlæsningen af data i datalageret 24 er fuldtført ved tidspunktet WT2. udfører mikroprocessorenheden delprogrammet S1642 for hvilemodusskift for at etablere en inaktiv hvileoperationsmodus i IC-kortet 20. De data, der blev indlæst i datalageret 24 ved trin 5 S1641, lagres i hukommelsen 24, efter at hvileoperationsmodusen er etableret i IC-kortet 20 ved udførelsen af delprogrammet S1642, som det vil fremgå af fig. 10.

Efter at hvileoperationsmodusen er etableret på IC-kortet 20 ved tidspunktet WT2, afventer mikroprocessorenheden 22 afbrydelsesanmodningssignalet IRQ med lavt niveau ”L" fra datalage-10 ret 24. Når det ved beslutningstrinet S1643 detekteres, at et sådant afbrydelsesanmodningssignal IRQ er modtaget på indgangsporten IRS for afbrydelsesanmodningssignaler, fortsætter mikroprocessorenheden 22 til delprogrammet S1644 for det aktive modusskifte for at genlagre den aktive eller normale operationsmodus for databehandlingen i IC-kortet, såsom ved tidspunktet WT3, og kan nu behandle data indgående til eller udgående fra mikroprocessorenheden 22.

15 Delprogrammet S1642 før hvilemodusskiftet, beslutningstrinet S1643 og delprogrammet S1644 for det aktive modusskift er identisk med delprogrammet S13, trin S14 henholdsvis delprogrammet S15, der indgår i .hovedprogrammet som beskrevet i forbindelse med fig. 4.

Under datalagerets 24 dataskrivecyklus (fra tidspunktet WT2 til WT3) afgives der et afbrydelses-20 anmodningssignal med lavt niveau- "L" fra afbrydelsesanmodningssignaludgangsporten RDY/BSV i datalageret 24. Afbrydelsesanmodningssignalet med lavt niveau "L" inverteres i inverteren 32, således at der optræder et potentiale med højt niveau Ή" på mikroprocessoren-hedens 22 afbrydelsesanmodningssignalindgangsport IRQ. Mikroprocessorenheden 22 hindres således i at generere en afbrydelse gennem dennes afbrydelsesanmodningssignalindgangsport 25 IRQ, når data indlæses i lageret 24. Når datalagringen er fuldført i datalageret 24, omskiftes afbrydelsesanmodningssignalet på afbrydelsesanmodningssignaludgangsporten RDY/BSY i datalageret 24 til det høje niveau "H" ved tidspunktet WT3, som det fremgår af fig. 10. Dette afbrydelsesanmodningssignal med højt niveau Ί-Γ inverteres af inverteren 32, således at der optræder et potentiale med lavt niveau "L" på mikroprocessorenhedens 22 afbrydelsesanmod· 30 ningssignalindgangsport [Rq. Mikroprocessorenheden 22 kan således bekræfte en afbrydelse gennem afbrydelsesanmodningssignalindgangsporten ITQ, når det ved trin S1643 detekteres, at der modtages et afbrydelsesanmodningssignal IRQ med lavt niveau "L” ffa datalageret 24.

Fig. 11A og 11B viser flydeskemaer over hovedprogramproceduren, som dominerer over basis-35 operationsmodusen, og som frembringes ved en anden foretrukket udførelse af et IC-kort omfattende et datasender/modtagersystem. Den anden foretrukne udførelse af et IC-kort konstrueres også hovedsagelig som beskrevet ovenfor under henvisning til fig. 3 for at samvirke med data-sender/modtagerenheden 40, som vises i fig. 3.

DK 174975 B1 14

Udførelsen af hovedprogrammet startes også, når IC-kortet 20 indføres i datasen-der/modtagerenheden 40, samt at førstnævntes kontakter C-j-Cs tilkobles de respektive korresponderende kontakter på grænsefladeenheden 44 på sidstnævnte. Under henvisning til fig.

11A fortsætter datasender/modtagerenhedens 40 datamaskine 42 til trin IF01 for at levere en 5 forudbestemt spænding ^cc til IC-kortet gennem IC-kortets 20 spændingsindgangskontakt C<| I

og et jordpotentiale gennem IC-kortets 20 jordkontakt C2· Ved trin IF01 afgiver datasender/modtagerenhedens 40 datamaskine 42 et taktsignaltog CLK til IC-kortet 20, gennem taktsignalindgangskontakten C3 på IC-kortet 20 og et tilbageføringssignalet RST gennem tilbageføringskontakten C4 på IC-kortet 20.

10

Som respons på tilbageføringssignalet RST, som således leveres gennem IC-kortets 20 tilbageføringskontakt C4, udfører IC-kortets 20 mikroprocessorenhed 22 et delprogram S21 for et kommandobehandling/maskinvaretilbageføringsvalg. Under dette tilbageføringsvalgdelprogram S21 fortsætter mikroprocessorenheden først til trin S211, som vises i fig. 12, for at undersøge, 15 om en bit "STBY PWR" har en logisk "1 "-værdi. Biten "STBY PWR" med logisk værdi 1 indikerer, at forsyningsspændingen να er modtaget af IC-kortet 20, før tilbageføringssignalet RST var indført på IC-kortets ,20 mikroprocessorenhed 22. Dersom biten "STBY PWR". ved trin S211 viser sig at have en logisk 1-værdi, og følgelig at svaret for trin S211 angives som et bekræft tende "JA", fortsætter mikroprocessorenheden 22 til trin S212 for at tage en beslutning om at 20 hoppe til et kommandoresponsdelprogram. Dersom på den anden side biten "STBY PWR” viser sig at have en logisk 0-værdi, og følgelig at svaret fra trin S211 angives som det negative "NEJ", vil mikroprocessorenheden 22 fortsætte tS trin S213 for at gennemføre beslutmingen om at udføre et "hardware"-tilbageføringsdelprogram S22 for at starte de forskellige aktive enheder, der indgår i mikroprocessorenheden 22.

25

På et tidligt trin efter at IC-kortet 20 er indført i datasender/modtagerenheden 40, kunne forsyningsspændingen Vcc ikke modtages af IC-kortet 20, før tiibageføringssignalet RST indføres til I

IC-kortets 20 mikroprocessorenhed 22. Følgelig fastslås det ved trin S211, at biten "STBY PWR" har en logisk 0-værdi, og svaret for trin S211 angives følgelig ved det bekræftende "NEJ", 30 umiddelbart efter at IC-kortet 20 er indført i datasender/modtagerenheden 40. Således efterfølges delprogrammet S21 for kommandobehandling/maskinvaretilbageføringsvalg af delprogrammet S21 for maskinvaretilbageføringen for at initialisere de forskellige aktive enheder, som indgår i mikroprocessorenheden 22. Under afslutningen af maskinvarevalgdelprogrammet S22 fortsætter IC-kortets 20 mikroprocessorenhed 22 til delprogrammet S23 for overføring af tilbage-35 føringssvarinformationen ATR for at afgive tilbageføringssvarinformation ATR fra dens dataud-gangsport TX. Tilbageføringssvarinformation ATR sendes gennem indgang/udgangskontakten C5 på IC-kortet 20 til datasender/modtagerenheden 40 for at informere denne om, at IC-kortet 20 nu er klar til at modtage kommando og data fra datasender/modtagerenheden 40.

DK 174975 B1 15

Efter at information ATR således er overført til datasender/modtagerenheden 40, gennemfører mikroprocessorenheden 22 på IC-kortet 20 delprogrammet S24 for standby-modusskifte for at etablere en inaktiv eller ’standby” operationsmodus i mikroprocessorenheden 22 på IC-kortet 20. Når standby-operationsmodusen er etableret i mikroprocessorenheden, standser denne 5 samtlige taktenheder og skifter til tilbageføringstilstand. Detaljer ved denne standby-operationsmodus af mikroprocessorenheden 22 er også omtalt i ’Hitachi Microprocessor data book (8-Bit Single-Chip)”, ibid. Som omtalt i denne publikation reduceres forbruget i mikroprocessoren under standby-operationsmodusen til størrelsesorden nogle mikroampere.

10 Standby-operationsmodusen er således hovedsagelig lig hvileoperationsmodusen ifølge den første foretrukne udførelse af opfindelsen, og når standby-operationsmodusen er etableret i mikroprocessorenheden 22, deaktiveres denne og spærres for behandling af data, og følgelig kan der spares et betydeligt strømforbrug. Således frembringer standby-operationsmodusen ifølge den anden foretrukne udførelse en tilstand med lavt strømforbrug, som adskiller sig fra en 15 normalt kendt databehandling dier aktiv operationsmodus i mikroprocessorenheden 22. Delprogrammet S24 for standby-modusskiftet svarer til delprogrammet S13, som er beskrevet ovenfor i forbindelse med fig. 5.

I delprogrammet S24 for standby-modusskifte afmaskerer eller aktiverer IC-kortets 20 mikropro-20 cessorenhed 22 afbrydelsesanmodningssignalindgangsporten IRQ på mikroprocessoren heden 22 og gøres klar til at bekræfte en afbrydelse som respons på et afbrydelsesanmodningssignal IRQ med lavt niveau ”L”, som kan leveres fra datasender/modtagerenheden 40. På samme måde som under hvileoperationsmodusen ifølge den første foretrukne udførelse af den foreliggende opfindelse deaktiveres afbrydelsesanmodningssignalindgangsporten IRQ i mikroproces-25 sorenheden 22, og følgelig afvises et afbrydelseskrav til mikroprocessorenheden under standby-operationsmodusen, såfremt en dataskrivecykfus muliggøres (enabled) i IC-kortets 20 datalager 24. Efter at IC-kortets 20 mikroprocessorenhed 22 således er gjort klar til at bekræfte en afbrydelse, sker der et skifte fra den aktive modus til standby-operationsmodusen i IC-kortet, hvorefter mikroprocessorenheden 22 går tilbage til hovedprogrammet, som vises i fig. 11A.

30

Efter at standby-operationsmodusen således er etableret i IC-kortet, afventer mikroprocessorenheden 22 afbrydelsesanmodningssignalet IRQ med lavt niveau ”L” fra datasender/modtagerenheden 40, og når det detekteres, at et sådant afbrydelsesanmodningssignal IRQ modtages ved dennes afbrydelsesanmodningssignalindgangsport IRQ, fortsætter mikroproces-35 sorenheden 22 til et delprogram for aktiv modustilbageskift svarende til delprogrammet S15 beskrevet i fig. 6 og lagrer således den aktive eller normale databehandlingsoperationsmodus i IC-kortet 20 for behandling af indgående eller udgåemde data fra mikroprocessorenheden 22.

Med den aktive operationsmodus genlagret i IC-kortet 20 vil mikroprocessorenheden 22 maske- DK 174975 B1 16 re eller deaktivere afbrydelsesanmodningssignalet på dennes indgangsport IRQ for at hindre dannelsen af en afbrydelse i mikroprocessorenheden gennem porten IRQ. Derefter opdaterer mikroprocessorenheden 22 indholdet i stakpilen (ikke vist) til en værdi, som indikerer adressen til delprogrammet, der skal gennemføres, når mikroprocessorenheden 22 går tilbage til hoved-5 programproceduren efter afslutningen af delprogrammet for aktivt modusskift. Endvidere opdaterer mikroprocessorenheden 22 indholdet i programtælleren (ikke vist) og placerer deri adressen, som henviser til kommandoindgangsdelprogrammet, der skal beskrives.

Under standby-operationsmodusen sætter IC-kortets 20 mikroprocessorenhed biten "STBY 10 PWR" til en logisk 1-værdi ved trin S241 og anviser et flag "STBY” ved logisk O-værdi ved trin S242, som det fremgår af fig. 13. Trinene S241 og S242 er nødvendige, for at mikroprocessorenheden 22 skal fortsætte fra trin S211 til trin S212, når delprogrammet S21 (fig. 12) for kom-mandobehandling/maskinvaretlbageføringsvalg udføres, efter at den aktive operationsmodus er genlagret. Biten "STBY PWR" og flaget "STBY" leveres fra datasender/modtagerenhedens 40 15 datamaskine 42 eller dannes under styring af datasender/modtagerenhedens 40 datamaskine 42, og således gennemføres et skifte fra den aktive modus og til standby-operationsmodusen i IC-kortet 20 under direkte eller indirekte styring af datasender/modtagerenheden 40.

Tilbageføringssvarinformation ATR som udgang fra dataudgangsporten TX på mikroprocessor-20 enheden 22 overføres fra IC-kortets 20 kontakt C5 til dataindgang/udgangen på grænsefladeenheden 44 i datasender/modtagerenheden 40. Datasender/modtagerenhedens 40 grænseflade-enhed 44, som kan modtage tilbageføringsinformationen ATR, undersøger ved trin IF02, om IC-kortet 20 er i en "sound"-tilstand, og ved trin IF03, om der er et kommando/datasignal C/D til stede modtaget fra datamaskinen 42. Dersom der detekteres nærvær af et kommando/datasig-25 nal C/D fra IC-datamaskinen 42, udsender grænsefladeenheden 44 i datasender/modtagerenheden 40 ved trin IF04 et tilbageføringssignal RSf til IC-kortets 20 mikroprocessorenhed 22 gennem tilbageføringskontakten C4 på IC-kortet 20. Som respons på tilbageføringssignalet RST, som således leveres gennem IC-kortets 20 tilbageføringskontakt C, gennemfører IC-kortets 20 mikroprocessorenhed 22 et skift fra stazndby til aktiv operationsmodus. I den aktive 30 operationsmodus, som således genlagres, gennemfører mikroprocessorenheden 22 et delprogram S25 i form af en kommandobehandling eller et maskinvaretitbageføringsvalg som vist i fig. 11B. Delprogrammet S25 svarer til delprogrammet S21, som blev beskrevet i fig. 12.

Når biten "STBY PWR” er sat til en logisk 1-værdi ved trin S241 (fig. 13), fastslås det i delpro-35 grammet S25 for databehandling/maskinvaretflbageføringsvalg. at biten "STBY PWR" har en logisk 1-værdi. Således efterfølges delprogrammet S25 af et kommandoresponsdelprogram S26. Kommandoresponsdelprogrammet S26 svarer til delprogrammet S16, som er beskrevet ovenfor i fig. 8, og udføres således ved modtagelse af en serie kommando/datasignaler C/D, DK 174975 B1 17 som leveres fra datasender/modtagerenheden 40 ved trin IF05, efter at den aktive eller normale databehandlingsoperationsmodus er genlagret i IC-kortet 20. I kommandoresponsdelprogram-met S26 undersøger mikroprocessorenheden 22 som respons på kommando/datasignalet C/D, som modtages fra datasender/modtagerenheden 40, om der opstår eventuelle fejl under overfø-5 ringen af det modtagne signal C/D. Hvis det fastslås, at der ikke er opstået fejl under overførin gen af det modtagne signal C/D. fastslår mikroprocessorenheden 22, om der er eventudle fejl i det modtagne kommando/datasignal C/D. Hvis det viser sig, at det modtagne signal C/D er fejlfrit, gennemfører mikroprocessorenheden 22 en række kommandobehandlingsjobs som respons på det modtagne kommando/datasignal C/D og fortsætter derefter til trin S27 for at 10 overføre de resulterende data fra kommandobehandlingsjobbene til datasender/modtagerenheden 40. Når IC-kortets 20 mikroprocessorenhed 22 har overført data til datasender/modtagerenheden 40, fortsætter denne til delprogrammet S28 for standby-modusskift for at etablere standby-operationsmodusen for anden gang i IC-kortets 20 mikroprocessorenhed og kan repetere trinrækken S25, S26, S27 og S28 som beskrevet ovenfor.

15

Under modtagelse af data fra IC-kortet 20 ved trin IF06 viderefører datasender/modtagerenhe-dens giænsefladeenhed 44 data til datamaskinen 42 ved trin IF07 og kan derefter repetere trinrækken IF03, IF04 og IF05.

20 Fig. 14 viser et tidszonekort over de forskellige hændelser, som kan indtræffe under kommunikationscyklusen, som gennemføres mellem datasender/modtagerenheden 40 og mikroprocessorenheden 22 ifølge en anden foretrukket udførelse af et IC-kort.

Under henvisning til fig. 14 kan et første kommando/datasignal C/D (1) afgives fra datamaskinen 25 42 i datasender/modtagersystemet 40 ved tidspunktet T3Q. Efter at det første kommando/data signal C/D (1) er afsendt fra datamaskinen 42, omskiftes potentialet på tilbageføringsterminalen og grænsefladeenheden 44 i datasender/modtagerenheden 40 til det lave niveau "L" ved tidspunktet T31. Som respons på potentialet med lavt niveau 1", som således tilføres til tilbageføringsporten RST på mikroprocessorenheden 22, gennemføres et første skift fra standby- til 30 aktiv-operationsmodus i IC-kortet 20 ved tidspunktet T31 ved gennemføring af delprogrammet (fig. 6) for det aktive tilbageskift af modus. Det første kommando/datasignal C/D (1, som afgives fra datamaskinen 42 i datasender/modtagerenheden 40 ved tidspunktet T3Q. tilføres derefter fra datasender/modtagerenhedens 40 grænsefladeenhed 44 til IC-kortets 20 kontakt C5 og modtages af IC-kortets 20 mikroprocessorenhed 22 fx ved tidspunktet T32- Derefter behandler 35 mikroprocessorenheden 22 kommando/datasignalet C/D (1) for at undersøge eventuelle fejl i kommandoen, og når kommandobehandlingen er fuldført ved tidspunktet T33, starter mikroprocessorenheden 22 og overfører de resulterende data fra datasender/modtagerenheden 40 DK 174975 B1 18 gennem udgangsporten TX på mikroprocessorenheden 22 og IC-kortets 20 dataindgang-/ud-gangskontakt C5.

Efter at data er overført fra IC-kortets mikroprocessorenhed 22 og modtages i grænsefladeerv-5 heden 44 i datasender/modtagerenheden 40 ved tidspunktet 134, sætter IC-kortets 20 mikroprocessorenhed 22 biten "STBY PWR" til logisk 1-værdi (trin S241) og tilbagesætter flaget "STBY" med logisk O-værdi (trin S242) ved tidspunktet T35. Data, som modtages af grænsefladeenheden 44 i datasender/modtagerenheden 40 ved tidspunktet T34, tilbageholdes i nogen tid i grænsefladeenheden 44, hvorefter grænsefladeenheden begynder at overføre data til data-10 sender/modtagerenhedens 40 datamaskine 42 ved tidspunktet T3g. Datamaskinen 42. som modtager data fra grænsefladeenheden 44, begynder at behandle indgangsdata fx ved tidspunktet T37.

Ved fuldførelsen af behandlingen af indgangsdata fx ved tidspunktet T40 afsluttes en første 15 kommunikationscykfus mellem IC-kortet 20 og datasender/modtagerenheden 40, og følgelig kan datasender/modtagerenhedens 40 datamaskine 42 afgive et andet kommando/datasignal C/D (2) for at starte en anden kommunikationscyklus med IG-kortet 20. På et tidligt trin af den anden kommunikationscyklus mellem IC-kortet 20 og datasender/modtagerenheden 40.vil hændelser . svarende til dem, som indtraf ved tidspunktet T31 og T32, indtræffe i forbindelse med det andet 20 kommando/datasignal C/D (2) ved tidspunktet T41 respektive T42. Derefter behandler IC-kortets 20 mikroprocessorenhed 22 det andet kommando/datasignal C/D (2) og overfører de resulterende data fra kommandobehandlingen til datasender/modtagerenheden 40, og således behandler data sender/modtagerenhedens 40 datamaskine 42 de modtagne data på samme måde som under den første kommunikationscyklus mellem IC-kortet 20 og datasen-25 der/mod lagerenheden 40.

Efter at IC-kortets 20 mikroprocessorenhed 22 har sat biten “STBY PWR” til den logiske 1-værdi og tilbageført flaget “STBY" til den logiske 0-værdi ved tidspunktet T35 under den første kommunikationscyklus mellem IC-kortet 20 og datasender/modtagerenheden 40, gennemføres en 30 første omskiftning fra aktiv- til standby-operationsmodus i IC-kortet 20. Nu afmaskeres eller aktiveres afbrydelsesanmodningssignalindgangsporten IRO til mikroprocessorenheden 22, således at mikroprocessorenheden 22 er klar til at bekræfte en afbrydelsesrespons på et afbrydelsesanmodningssignal IRO med lavt niveau "L". og som kan leveres fra datasender/modtagerenheden 40. IC-kortets mikroprocessorenhed 22 opretholder standby-operationsmodusen, me-35 dens data, som sendes fra mikroprocessorenheden 22 under den første kommunikationscyklus, behandles ved hjælp af datasender/modtagerenhedens 40 datamaskine 42 og graense-fladeenheden 44. Mod slutningen af denne første kommunikationscyklus svinges potentialet på grænsefladeenhedens 44 tilbageføringsterminal på datasender/modtagerenheden 40 til lavt DK 174975 B1 19 niveau "L" ved tidspunktet T4Q. En anden omskiftning fra standby-modusen til den aktive operationsmodus gennemføres i IC-kortet 20 ved tidspunktet T41 med det resultat, at IC-kortets 20 mikroprocessorenhed 22 for anden gang sættes i stand til at behandle andre kom-mando/datasignaler, som kan overføres fra datasender/modtagerenheden 40.

5

Kommandobehandlingsjobbene, som skal gennemføres i kommandoresponsdelprogrammet S26 som beskrevet i forbindelse med fig. 11B, kan omfatte sådanne, som i IC-kortets 20 datalager 24 kan lagre sådanne data, der genereres som respons på kommando/datasignaler C/D modtaget fra datasender/modtagerenheden 40. Delprogrammet for datalagring for gennemfø-10 retse af lignende jobs svarer til delprogrammet, som er beskrevet ovenfor i fig. 9, og således kan der optræde bølgeformer svarende til dem, der er vist i fig. 10 i IC-kortets 20 mikroprocessorenhed 22 under datalagerets 24 dataskrivecyklus.

Medens den inaktive modus eller standby-operationsmodusen anvendes for at etablere en 15 tilstand med lavt strømforbrug ifølge den ovenfor beskrevne foretrukne udførelse af et IC-kort, kan en "NOP" eller inoperativ modus eller enhver anden inaktiv operationsmodus anvendes for at etablere.en sådan tilstand afhængig af .type og udformning af halvlederenhederne, som anvendes i IC-kortets mikroprocessorenhed.

20 Ifølge en anden foretrukket udførelse af et IC-kort gennemføres en omskiftning fra aktivmodus til standby-operationsmodus som respons på biten "STBY PWR" med logisk 1-værdi og flaget "STBY" med logisk 0-værdi. Disse bits "STBY PWR" og flaget "STBY" kan dannes fra datasen-der/modtagerenhedens 40 datamaskine 42 og leveres til IC-kortet 20 eller Iran i og for sig dannes i IC-kortet 20 under styring af et styresignal, som dannes i og leveres fra datasen-25 der/mod tagerenhedens 40 datamaskine 42.

Det er forudsat, at den foreliggende opfindelse udføres i et IC-kort for anvendelse med et data-sender/modtagersystem af den type, som omfatter en indbygget strømforsyning, men det er indlysende, at den foreliggende opfindelse kan benyttes i et IC-kort for anvendelse i forbindelse 30 med et datasender/modtagersystem, som skal drives fra en ekstern kilde, eller i forbindelse med et IC-kort af den type, som i og for sig har en strømforsyning inkorporeret i IC-kortet.

Claims (2)

1. Integreret kredsløbskort (20) af halvledere omfattende en lagerenhed (24) og en databehandlingsenhed (22). der er fremstillet på en enkelt halvlederchip og kan kommunikere med 5 lagerenheden og en ekstern signalkilde (40), hvilken databehandlingsenhed (22) omfatter en afbrydelsessignalport (&ST. IRQ) forbundet med den eksterne signalkilde og en taktsignalport (CLK) forbundet med den eksterne signalkilde, og hvor databehandlingsenheden selektivt indtræder i en aktiv operationsmodus, hvor data behandles, og en lavstrømforbrugende operationsmodus, som spærrer for behandling af data, kendetegnet ved, at databehandlings-10 enheden omfatter a) en første modusskifteenhed (813,8131,8132,824), som reagerer på aktivering af databehandlingsenheden (22) til oprettelse af operationsmodusen med lavt strømforbrug i IC-kor-tet (20), når databehandlingsenheden (22) indledningsvis er aktiveret til startoperation, hvor databehandlingsenheden (22) selektivt spærrer komponenten hederne i den lavstrø m-15 forbrugende modus, og afbrydelsessignalporten forbliver i klarbistand i den lavstrømforbru gende modus, og et taktsignal (CLK) leveres fra den eksterne kilde til taktsignalporten i den lavstrømforbrugende operationsmodus, således at databehandlingsenheden (22) kan overvåge afbrydelsessignalporten for at registrere, om et afbrydelsessignal leveres fra den eksterne signalkilde eller ikke, 20 b) en anden modusskifteenhed (814,815,8151,8152,8153,81644), som reagerer på afbrydelsesanmodningssignalet fra den eksterne signalkilde (40) til afbrydelsessignalporten for at frembringe et skift fra operationsmodusen med lavt strømforbrug til den aktive operationsmodus, således at databehandlingsenheden kan behandle data med taktsignalet, og c) en tredie modusskifteenhed (S17.S28) til at gennemføre et skift fra den aktive operations-25 modus og tilbage til den lavstrømforbrugende operationsmodus ved afslutningen af data behandlingen i den aktive operationsmodus.
2. Integreret kredsløbskort ifølge krav 1, kendetegnet ved, at databehandlingsenheden omfatter midler (S1641) til at deaktivere afbrydelsessignalporten (RST, IRQ) under i det mindste 30 en dataskrivecykius (WT2 til WT3) i lagerenheden (24). 1 Integreret kredsløbskort ifølge krav 1og2, kendetegnet ved, at databehandlingsenheden (22) omfatter en styreenhed, som bevirker, at den anden modusskifteenhed (814,815,8151,8152,8153,81644) ikke reagerer på afbrydelsesanmodningssignalet under 35 lagerenhedens dataskrivecykius, og styreenheden omfatter en indgangsport til modtagelse af et afbrydelsesanmodningssignal fra den eksterne signalkilde (40), en enhed for deaktivering af afbrydelsesanmodningssignalindgangsporten under en dataskrivecykius i lagerenheden, og en DK 174975 B1 21 enhed for aktivering af afbrydelsesanmodningssignalindgangsterminalen under afslutningen af en dataskrivecyklus i lagerenheden.
DK213989A 1988-05-06 1989-05-02 Integreret kredsløbskort DK174975B1 (da)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP11086688 1988-05-06
JP11086688A JPH0776984B2 (ja) 1988-05-06 1988-05-06 Icカード
JP11086588 1988-05-06
JP11086588A JP2654803B2 (ja) 1988-05-06 1988-05-06 Icカード
JP15378588 1988-06-21
JP15378588A JP2560427B2 (ja) 1988-06-21 1988-06-21 Icカード

Publications (3)

Publication Number Publication Date
DK213989D0 DK213989D0 (da) 1989-05-02
DK213989A true DK213989A (da) 1989-11-07
DK174975B1 true DK174975B1 (da) 2004-04-05

Family

ID=27311830

Family Applications (1)

Application Number Title Priority Date Filing Date
DK213989A DK174975B1 (da) 1988-05-06 1989-05-02 Integreret kredsløbskort

Country Status (4)

Country Link
US (2) US5129091A (da)
EP (1) EP0349726B1 (da)
DE (2) DE68920216D1 (da)
DK (1) DK174975B1 (da)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0221381A (en) * 1988-07-11 1990-01-24 Canon Inc Data communication system
US6158012A (en) * 1989-10-30 2000-12-05 Texas Instruments Incorporated Real-time power conservation and thermal management for computers
US5218704A (en) * 1989-10-30 1993-06-08 Texas Instruments Real-time power conservation for portable computers
JPH04143819A (en) 1989-12-15 1992-05-18 Hitachi Ltd Power consumption control method, semiconductor integrated circuit device, and microprocessor
JP2645163B2 (ja) * 1990-03-13 1997-08-25 三菱電機株式会社 非接触型icカード
US7552350B2 (en) 2000-09-27 2009-06-23 Huron Ip Llc System and method for activity or event base dynamic energy conserving server reconfiguration
USRE40866E1 (en) 2000-09-27 2009-08-04 Huron Ip Llc System, method, and architecture for dynamic server power management and dynamic workload management for multiserver environment
US7822967B2 (en) * 2000-09-27 2010-10-26 Huron Ip Llc Apparatus, architecture, and method for integrated modular server system providing dynamically power-managed and work-load managed network devices
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
WO1992007317A1 (en) * 1990-10-12 1992-04-30 Intel Corporation Slow memory refresh in a computer with a limited supply of power
US5430881A (en) * 1990-12-28 1995-07-04 Dia Semicon Systems Incorporated Supervisory control method and power saving control unit for computer system
US5410711A (en) * 1991-02-14 1995-04-25 Dell Usa, L.P. Portable computer with BIOS-independent power management
US5390350A (en) * 1991-04-22 1995-02-14 Western Digital Corporation Integrated circuit chip core logic system controller with power saving features for a microcomputer system
US5394527A (en) * 1991-05-17 1995-02-28 Zenith Data Systems Corporation Method and apparatus facilitating use of a hard disk drive in a computer system having suspend/resume capability
US5652890A (en) * 1991-05-17 1997-07-29 Vantus Technologies, Inc. Interrupt for a protected mode microprocessor which facilitates transparent entry to and exit from suspend mode
JP3701965B2 (ja) * 1991-05-17 2005-10-05 日本電気株式会社 保護モードマイクロプロセッサ及びハードディスクのための中断/再開機能とアイドルモードの実現
US5551033A (en) * 1991-05-17 1996-08-27 Zenith Data Systems Corporation Apparatus for maintaining one interrupt mask register in conformity with another in a manner invisible to an executing program
JPH077317B2 (ja) * 1991-06-10 1995-01-30 松下電器産業株式会社 システム再起動装置
JPH077316B2 (ja) * 1991-06-10 1995-01-30 松下電器産業株式会社 システム再起動装置
US5421027A (en) * 1991-08-12 1995-05-30 Motorola, Inc. Method and apparatus for generating a pin interrupt request in a digital data processor using a dual function data direction register
WO1993006549A1 (en) * 1991-09-19 1993-04-01 Chips And Technologies, Inc. A system for performing input and output operations to and from a processor
GB2260631B (en) * 1991-10-17 1995-06-28 Intel Corp Microprocessor 2X core design
US5842029A (en) * 1991-10-17 1998-11-24 Intel Corporation Method and apparatus for powering down an integrated circuit transparently and its phase locked loop
US5935253A (en) * 1991-10-17 1999-08-10 Intel Corporation Method and apparatus for powering down an integrated circuit having a core that operates at a speed greater than the bus frequency
DE69228929D1 (de) * 1992-02-25 1999-05-20 Citizen Watch Co Ltd Flüssigkristallanzeige
GB2264794B (en) * 1992-03-06 1995-09-20 Intel Corp Method and apparatus for automatic power management in a high integration floppy disk controller
US6343363B1 (en) 1994-09-22 2002-01-29 National Semiconductor Corporation Method of invoking a low power mode in a computer system using a halt instruction
US5303171A (en) * 1992-04-03 1994-04-12 Zenith Data Systems Corporation System suspend on lid close and system resume on lid open
FR2690768A1 (fr) * 1992-04-30 1993-11-05 Innovatron Sa Système d'échange de données entre un objet portatif à microcircuit électronique et un dispositif de transfert à tension d'alimentation de fonctionnement adaptative.
US5404543A (en) * 1992-05-29 1995-04-04 International Business Machines Corporation Method and system for reducing an amount of power utilized by selecting a lowest power mode from a plurality of power modes
US5278944A (en) * 1992-07-15 1994-01-11 Kokusai Electric Co., Ltd. Speech coding circuit
US5473767A (en) * 1992-11-03 1995-12-05 Intel Corporation Method and apparatus for asynchronously stopping the clock in a processor
US5392437A (en) * 1992-11-06 1995-02-21 Intel Corporation Method and apparatus for independently stopping and restarting functional units
US5586332A (en) * 1993-03-24 1996-12-17 Intel Corporation Power management for low power processors through the use of auto clock-throttling
ES2122075T3 (es) * 1993-05-10 1998-12-16 Siemens Ag Procedimiento y disposicion de circuito para la devaluacion de una tarjeta de debito.
US5640573A (en) * 1994-02-02 1997-06-17 Advanced Micro Devices, Inc. Power management message bus for integrated processor
DE69522595T2 (de) * 1994-02-04 2002-07-11 Intel Corp Verfahren und Vorrichtung zur Stromverbrauchssteuerung in einem Rechnersystem
US5925928A (en) * 1994-09-30 1999-07-20 Siemens Aktiengesellschaft Data carrier card, assembly of at least two data carrier cards and method of accessing at least one of the data carrier cards
DE4435122C1 (de) * 1994-09-30 1996-03-07 Siemens Ag Datenträger
US5802558A (en) * 1994-09-30 1998-09-01 Intel Corporation Method and apparatus for upgrading reprogrammable memory contents in a PCMCIA card
US5606704A (en) * 1994-10-26 1997-02-25 Intel Corporation Active power down for PC card I/O applications
US5842028A (en) * 1995-10-16 1998-11-24 Texas Instruments Incorporated Method for waking up an integrated circuit from low power mode
US5821784A (en) * 1995-12-29 1998-10-13 Intel Corporation Method and apparatus for generating 2/N mode bus clock signals
US5834956A (en) 1995-12-29 1998-11-10 Intel Corporation Core clock correction in a 2/N mode clocking scheme
US5802132A (en) * 1995-12-29 1998-09-01 Intel Corporation Apparatus for generating bus clock signals with a 1/N characteristic in a 2/N mode clocking scheme
US5983355A (en) * 1996-05-20 1999-11-09 National Semiconductor Corporation Power conservation method and apparatus activated by detecting specific fixed interrupt signals indicative of system inactivity and excluding prefetched signals
US5742781A (en) * 1996-08-09 1998-04-21 Hitachi America, Ltd. Decoded instruction buffer apparatus and method for reducing power consumption in a digital signal processor
US5826067A (en) * 1996-09-06 1998-10-20 Intel Corporation Method and apparatus for preventing logic glitches in a 2/n clocking scheme
US5862373A (en) * 1996-09-06 1999-01-19 Intel Corporation Pad cells for a 2/N mode clocking scheme
US5862393A (en) * 1996-10-07 1999-01-19 Lxe, Inc. System for managing power of a computer with removable devices
US5903746A (en) * 1996-11-04 1999-05-11 Texas Instruments Incorporated Apparatus and method for automatically sequencing clocks in a data processing system when entering or leaving a low power state
US5790609A (en) * 1996-11-04 1998-08-04 Texas Instruments Incorporated Apparatus for cleanly switching between various clock sources in a data processing system
US6115823A (en) * 1997-06-17 2000-09-05 Amphus, Inc. System and method for task performance based dynamic distributed power management in a computer system and design method therefor
US5987614A (en) * 1997-06-17 1999-11-16 Vadem Distributed power management system and method for computer
FI112301B (fi) * 1997-12-01 2003-11-14 Nokia Corp Laajennuskortti
FR2795904B1 (fr) * 1999-06-30 2001-08-24 Sagem Procede de gestion d'une consommation electrique d'une carte a puce dans un telephone mobile
DE60139253D1 (de) * 2000-05-22 2009-08-27 Panasonic Corp Chipkarte
US7032119B2 (en) * 2000-09-27 2006-04-18 Amphus, Inc. Dynamic power and workload management for multi-server system
US20060248360A1 (en) * 2001-05-18 2006-11-02 Fung Henry T Multi-server and multi-CPU power management system and method
US7228441B2 (en) 2000-09-27 2007-06-05 Huron Ip Llc Multi-server and multi-CPU power management system and method
US7823279B2 (en) * 2002-04-01 2010-11-02 Intel Corporation Method for using an in package power supply to supply power to an integrated circuit and to a component
US20030196126A1 (en) 2002-04-11 2003-10-16 Fung Henry T. System, method, and architecture for dynamic server power management and dynamic workload management for multi-server environment
US6950952B2 (en) * 2002-08-01 2005-09-27 Intel Corporation Dynamic power level control based on a board latch state
FI20021867A (fi) * 2002-10-18 2004-04-19 Nokia Corp Menetelmä kortin toimintatilan muuttamiseksi, järjestelmä, kortti ja laite
JP3929888B2 (ja) * 2002-12-25 2007-06-13 株式会社東芝 Icカード
DE10310138B4 (de) * 2003-03-07 2006-05-18 Infineon Technologies Ag Verfahren zum Betreiben eines Datenträgers
JP4072503B2 (ja) * 2004-02-04 2008-04-09 シャープ株式会社 補助演算用コプロセッサ内蔵型icカード及びその制御方法
US7316096B2 (en) 2004-06-30 2008-01-08 Yale Security Inc. Door operator
US7388248B2 (en) * 2004-09-01 2008-06-17 Micron Technology, Inc. Dielectric relaxation memory
KR101103263B1 (ko) * 2004-10-20 2012-01-11 삼성전자주식회사 전력 소비가 감소된 집적 회로 카드
WO2006103484A1 (en) * 2005-03-30 2006-10-05 Freescale Semiconductor, Inc. System and method for reducing power consumption
US8511558B2 (en) * 2005-04-12 2013-08-20 Sandisk Il Ltd. Smartcard power management
US7669071B2 (en) * 2006-05-05 2010-02-23 Dell Products L.P. Power allocation management in an information handling system
EP2148969B1 (en) 2007-04-24 2014-01-01 Yale Security Inc Door closer assembly
US7941682B2 (en) * 2007-05-09 2011-05-10 Gainspan, Inc. Optimum power management of system on chip based on tiered states of operation
CA2636304C (en) * 2007-06-27 2014-12-30 Research In Motion Limited System and method for improving smart card reader reconnections
JP5259541B2 (ja) * 2009-09-17 2013-08-07 株式会社東芝 携帯可能電子装置、携帯可能電子装置の制御方法及びicカード
US9163446B2 (en) 2010-03-17 2015-10-20 Yale Security Inc. Door control apparatus
US8527101B2 (en) 2010-04-16 2013-09-03 Yale Security Inc. Door closer assembly
US8779713B2 (en) 2010-04-16 2014-07-15 Yale Security Inc. Door closer with dynamically adjustable latch region parameters
US8415902B2 (en) 2010-04-16 2013-04-09 Yale Security Inc. Door closer with calibration mode
US8773237B2 (en) 2010-04-16 2014-07-08 Yale Security Inc. Door closer with teach mode
US8564235B2 (en) 2010-04-16 2013-10-22 Yale Security Inc. Self-adjusting door closer
US8547046B2 (en) 2010-04-16 2013-10-01 Yale Security Inc. Door closer with self-powered control unit
CN102402464A (zh) * 2010-09-17 2012-04-04 中国移动通信有限公司 一种智能卡中的存储器的数据擦写方法及智能卡
US9191052B2 (en) * 2012-07-17 2015-11-17 Electronics And Telecommunications Research Institute Universal subscriber identification module card, including security chip, for mobile terminal and communication method using the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4365290A (en) * 1979-03-12 1982-12-21 Medtronic, Inc. Computer system with power control circuit
US4361873A (en) * 1979-06-11 1982-11-30 Texas Instruments Incorporated Calculator with constant memory
US4758945A (en) * 1979-08-09 1988-07-19 Motorola, Inc. Method for reducing power consumed by a static microprocessor
US4317180A (en) * 1979-12-26 1982-02-23 Texas Instruments Incorporated Clocked logic low power standby mode
US4409665A (en) * 1979-12-26 1983-10-11 Texas Instruments Incorporated Turn-off-processor between keystrokes
US4317181A (en) * 1979-12-26 1982-02-23 Texas Instruments Incorporated Four mode microcomputer power save operation
US4698748A (en) * 1983-10-07 1987-10-06 Essex Group, Inc. Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity
US4825407A (en) * 1984-07-26 1989-04-25 Miles Inc. Method and circuit for controlling single chip microcomputer
JP2664137B2 (ja) * 1985-10-29 1997-10-15 凸版印刷株式会社 Icカード
US4851987A (en) * 1986-01-17 1989-07-25 International Business Machines Corporation System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur
JPS62237592A (en) * 1986-04-08 1987-10-17 Casio Comput Co Ltd Clock switching system for ic card
JPS62239286A (en) * 1986-04-10 1987-10-20 Mitsubishi Electric Corp Ic card system
JPS63163912A (en) * 1986-12-26 1988-07-07 Toshiba Corp Microcomputer system
US4814591A (en) * 1987-04-13 1989-03-21 Kabushiki Kaisha Toshiba Portable medium
US4880097A (en) * 1987-04-16 1989-11-14 Pom Incorporated Park card system for electronic parking meter
EP0309201B1 (en) * 1987-09-22 1993-05-26 Hitachi Maxell Ltd. Method and system of communication for a non-contact ic card
JPS6488764A (en) * 1987-09-30 1989-04-03 Toshiba Corp Portable electronic equipment
US4922450A (en) * 1987-10-08 1990-05-01 Rose Frederick A Communications management system having multiple power control modes
DE3850744D1 (de) * 1987-11-12 1994-08-25 Toshiba Kawasaki Kk Tragbares Medium mit elektrischer Stromversorgung.
US4839530A (en) * 1988-01-07 1989-06-13 Salplex Limited Information handling and control systems
US5025387A (en) * 1988-09-06 1991-06-18 Motorola, Inc. Power saving arrangement for a clocked digital circuit
US5247164A (en) * 1989-01-26 1993-09-21 Hitachi Maxell, Ltd. IC card and portable terminal
JP2723296B2 (ja) * 1989-06-06 1998-03-09 株式会社東芝 携帯可能媒体
JPH0314083A (en) * 1989-06-12 1991-01-22 Toshiba Corp Portable medium
JP2527267B2 (ja) * 1990-04-19 1996-08-21 三菱電機株式会社 非接触型可搬担体
JP2822624B2 (ja) * 1990-07-03 1998-11-11 三菱電機株式会社 非接触icカード

Also Published As

Publication number Publication date Type
DK213989A (da) 1989-11-07 application
US5410714A (en) 1995-04-25 grant
US5129091A (en) 1992-07-07 grant
DE68920216T2 (de) 1995-05-11 grant
EP0349726A3 (en) 1990-12-27 application
EP0349726A2 (en) 1990-01-10 application
DE68920216D1 (de) 1995-02-09 grant
DK213989D0 (da) 1989-05-02 grant
EP0349726B1 (en) 1994-12-28 grant

Similar Documents

Publication Publication Date Title
US5901103A (en) Integrated circuit having standby control for memory and method thereof
US5446906A (en) Method and apparatus for suspending and resuming a keyboard controller
US5898880A (en) Power saving apparatus for hard disk drive and method of controlling the same
US6038689A (en) Fault notification system and process using local area network
US6101576A (en) Method for saving generated character image in a cache system including a backup cache
US5761406A (en) Method of controlling data transfer and a safe shutdown in a hierarchical cache system during power cut-off
US6105142A (en) Intelligent power management interface for computer system hardware
US6145020A (en) Microcontroller incorporating an enhanced peripheral controller for automatic updating the configuration date of multiple peripherals by using a ferroelectric memory array
US5671368A (en) PC card controller circuit to detect exchange of PC cards while in suspend mode
US6789183B1 (en) Apparatus and method for activation of a digital signal processor in an idle mode for interprocessor transfer of signal groups in a digital signal processing unit
US6094700A (en) Serial bus system for sending multiple frames of unique data
EP0419908A2 (en) Computer system with a sleep mode function
US5546590A (en) Power down state machine for PCMCIA PC card applications
US4763333A (en) Work-saving system for preventing loss in a computer due to power interruption
US20080082815A1 (en) Apparatus, method and program product for initiating computer system operation
US20030056050A1 (en) Card device
US5590315A (en) Method and apparatus for simulating user input device presence in a computer system
US20060035527A1 (en) Information processing apparatus and method for controlling power supply of the apparatus
US5867406A (en) Docking device for a portable computer and a method for docking a portable computer to the docking device
US20020095609A1 (en) Multiprocessor apparatus
US6016549A (en) Peripheral unit having at least two sequencer circuits configured to control data transfers for power saving
US6226740B1 (en) Information processing apparatus and method that uses first and second power supplies for reducing booting time
US5410713A (en) Power-management system for a computer
US6772241B1 (en) Selective interrupt delivery to multiple processors having independent operating systems
US6349386B1 (en) Launch key, low power CD-ROM player for portable computers

Legal Events

Date Code Title Description
PUP Patent expired