JPH0876872A - コンピュータ装置 - Google Patents

コンピュータ装置

Info

Publication number
JPH0876872A
JPH0876872A JP6239591A JP23959194A JPH0876872A JP H0876872 A JPH0876872 A JP H0876872A JP 6239591 A JP6239591 A JP 6239591A JP 23959194 A JP23959194 A JP 23959194A JP H0876872 A JPH0876872 A JP H0876872A
Authority
JP
Japan
Prior art keywords
suspend
suspending
power supply
data
voltage level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6239591A
Other languages
English (en)
Inventor
Atsushi Nakamura
敦 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP6239591A priority Critical patent/JPH0876872A/ja
Priority to US08/523,239 priority patent/US5710931A/en
Priority to KR1019950029391A priority patent/KR100235567B1/ko
Publication of JPH0876872A publication Critical patent/JPH0876872A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

(57)【要約】 【目的】 サスペンド機能を有効に利用できると共に、
データ保持の安定性を向上させ、省電力化を図ることが
できるコンピュータ装置を提供する。 【構成】 ステップS1において、パワーマネージメン
トIC22により検出された電源電圧レベルが正常動作
可能電圧領域内にあると判別されたときは、ステップS
2においてアクティブサスペンドが選択される。また、
ロー電圧領域1内にあると判別されたとき及びロー電圧
領域2内にあると判別されたときは、ステップS3にお
いて0Vサスペンドが選択される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電源オフ直前の使用状
態を記憶して電源復帰時にその使用状態を再現する機能
を有するコンピュータ装置に関する。
【0002】
【従来の技術】従来、特にバッテリー駆動可能な携帯型
コンピュータにおいては、省電力化を実現するために、
持ち運び等の際にユーザの使用状況を保持しつつ、コン
ピュータ装置の主電源を一時オフ状態(以下、サスペン
ド状態という)にすることを可能とするサスペンド機能
が設けられている。
【0003】サスペンド機能は、サスペンド状態に移行
する条件により、ユーザによるスイッチ押下或いはタイ
マ設定によってサスペンド状態に移行するユーザサスペ
ンドと、バッテリー使用時のバッテリーの電池容量減少
等に対する制御によってサスペンド状態に移行する強制
サスペンドの2種類に大別できる。
【0004】この機能を実行するにあたり、電源復帰時
(以下、リジュームという)にサスペンド移行前の状態
を実現する目的で、現在のユーザデータ、システムデー
タ、システムの動作状態等のサスペンドデータをメモリ
等に格納してサスペンド状態の間保持しておかなければ
ならない。
【0005】データを保持するための手法によって、サ
スペンドの方式は、保持が必要とされるデータを例えば
DRAM等の揮発性メモリに格納し、サスペンド状態で
あってもバッテリーにより揮発性メモリを電気的に保持
しておくアクティブサスペンドと、保持が必要とされる
データを不揮発性メモリに格納し、電気的にシステムの
完全なオフ状態を実現する0Vサスペンドとがあり、一
般的にサスペンド機能を有するコンピュータ装置には、
上記2種類の方式のいずれかが採用されている。
【0006】
【発明が解決しようとする課題】上述したアクティブサ
スペンドは、通常動作時に使用している揮発性メモリを
電気的に保持するものであるので、サスペンドデータの
格納動作や格納のための時間及び格納用メモリを特別に
設ける必要がないというメリットがある。しかしなが
ら、バッテリー残容量の枯渇等によりメモリの電気的保
持が不可能となった場合には、そのメモリに格納された
データが消失する虞がある。即ち、常に微弱ながら保持
用の電気を必要とするので、安定性に優れないという問
題点があった。
【0007】一方、0Vサスペンドは、揮発性メモリの
サスペンド時の電気的保持制御やサスペンド中の保持用
の通電を必要としないので、データ保持に関しては安定
性が得られる。しかしながら、不揮発性メモリへのデー
タ格納動作のための時間や格納用の不揮発性メモリを必
要とする。更に、格納用メモリとして例えばハードディ
スク装置を採用した場合には、ディスク回転等のメカ部
分の電気駆動に伴う電気的負荷が大きいため、消費電力
が一時的に増大してしまうという問題点があった。
【0008】本発明は上記従来の問題点を解決するため
になされたもので、サスペンド機能を有効に利用できる
と共に、データ保持の安定性を向上させ、省電力化を図
ることができるコンピュータ装置を提供することを目的
とする。
【0009】
【課題を解決するための手段】上記目的を達成するため
に本発明は、電源電圧を供給する電源供給手段と、デー
タを記憶する揮発性記憶手段と、データの書き込み可能
な不揮発性記憶手段とを備え、電源オフ状態に移行する
際に、該オフ状態に移行する直前の使用状態を示すサス
ペンドデータを保持し、電源オン状態に復帰したときに
前記使用状態を再現する機能を有するコンピュータ装置
において、前記不揮発性記憶手段に前記サスペンドデー
タを格納し、装置全ての電源をオフ状態とする0Vサス
ペンドを実行する0Vサスペンド手段と、前記揮発性記
憶手段に前記サスペンドデータを格納し、記憶手段へ供
給する電源を除いた装置全ての電源をオフ状態とするア
クティブサスペンドを実行するアクティブサスペンド手
段と、前記電源供給手段の電圧レベルが所定値より低い
ときは0Vサスペンドを、前記所定値より高いときはア
クティブサスペンドを選択する選択手段とを備えたこと
を特徴とする。
【0010】また、前記不揮発性記憶手段に不具合があ
るか否かを判別するエラー判別手段を備え、前記選択手
段は、前記不揮発性記憶手段に不具合があると判別され
た場合は、前記電圧供給手段の電圧レベルが前記所定値
より低いときであってもアクティブサスペンドを選択す
ることも好ましい。
【0011】更に、前記不揮発性記憶手段が不揮発性半
導体を含むか否かを判別するメモリ有無判別手段を備
え、前記0Vサスペンド手段は、前記不揮発性半導体メ
モリが備えられているときは、前記サスペンドデータを
前記不揮発性半導体メモリに優先的に格納するようにし
てもよい。
【0012】
【作用】請求項1のコンピュータ装置によれば、選択手
段により、電源供給手段の電圧レベルが所定値より低い
ときは0Vサスペンド手段による0Vサスペンドが選択
され、所定値より高いときはアクティブサスペンド手段
によるアクティブサスペンドが選択される。
【0013】また、請求項2のコンピュータ装置によれ
ば、エラー判別手段により不揮発性記憶手段に不具合が
あると判別された場合は、前記電圧供給手段の電圧レベ
ルが前記所定値より低いときであってもアクティブサス
ペンドが選択される。
【0014】更に、請求項3のコンピュータ装置によれ
ば、不揮発性半導体メモリが備えられているとき、0V
サスペンド実行時には、サスペンドデータが不揮発性半
導体メモリに優先的に格納される。
【0015】
【実施例】
(第1実施例)以下、図面を参照して本発明の第1実施
例を説明する。図1は、本実施例に係る携帯型のコンピ
ュータ装置の構成を示すブロック図である。
【0016】同図において、コンピュータ装置1は、主
制御を司る中央処理部(CPU)2と、該CPU2の制
御プログラムを格納するBIOSROM3と、液晶表示
部(LCD)4の画面表示を制御するビデオグラフィッ
クアレイコントローラ(VGAC)5と、液晶表示部4
への表示のためのキャラクタ等を格納するビデオメモリ
(VRAM)6と、アプリケーションプログラム等を格
納するハードディスク(HDD)7を制御するハードデ
ィスクコントローラ(HDC)8と、アプリケーション
プログラム等を格納するフロッピーディスク(FDD)
9を制御するフロッピーディスクコントローラ(FD
C)10と、CPU2のワーキングエリアとして使用さ
れる、例えばDRAMからなるメインメモリ11と、キ
ーボード12のキー入力制御を行うキーボードコントロ
ーラ(KBC)13と、時刻管理を行うリアルタイムク
ロック(RTC)14と、システムの動作状態等のシス
テム情報を格納するバックアップSRAM15と、CP
U2の演算処理をサポートする数値計算プロセッサ(F
PU)16と、高速データ転送を制御するDMAコント
ローラ(DMAC)17と、不図示のI/Oポートから
入力される割り込みを受け付ける割込コントローラ(I
RQC)18と、外部の処理装置等を接続するためのシ
リアルインターフェース(SIO)19及び拡張ポート
(PORT)20とから構成され、各構成要素はシステ
ムバス21を介して互いに接続されている。また、CP
U2は、電源供給の制御を行うパワーマネージメントI
C22に直接接続され、該パワーマネージメントIC2
2はAC電源又はバッテリーパックからなる電源供給部
25に接続されている。また、パワーマネージメントI
C22と電源供給部との間には、各部へ電源を供給する
主電源24が接続されている。更に、バックアップSR
AM15及びリアルタイムクロック14は、バックアッ
プSRAM15及びリアルタイムクロック14のバック
アップ用の専用バッテリ23に接続されている。
【0017】CPU2は、BIOSROM3に格納され
ている制御プログラムの1つであるアプリケーション読
み出し処理プログラムによって、ハードディスク7又は
フロッピーディスク9に格納されているアプリケーショ
ンプログラム等を読み出し、メインメモリ11を用いて
プログラムを実行する。また、CPU2は、数チャンネ
ルのフリーラニングカウンタを有するタイマ(不図示)
を備える。該タイマは各種プログラムの実行に必要な時
間の管理を行う。
【0018】液晶表示部4又はキーボード12には、ユ
ーザに動作状況を知らせたり、装置の異常を警告するた
めのLED(不図示)を有する。また、キーボード12
には、主電源24のオンオフ切換のためのメイン電源ス
イッチ、液晶表示部4の表示濃度設定スイッチ、後述す
るサスペンド動作及びリジューム動作へ移行するための
サスペンド・リジュームボタンが備えられている。
【0019】DMAコントローラ17は、メモリ−メモ
リ間、メモリ−I/Oポート間、或いはI/Oポート−
I/Oポート間において高速データ転送を行うために、
CPU2を介さずにデータ転送を行う。
【0020】割込コントローラ18はI/Oポートから
の割り込みを受け付け、受けた割り込みに対して優先順
位をつけた後、実行すべき割り込みに対応する、制御信
号及びBIOSROM3内に格納されている制御プログ
ラムにおける該当処理ブロックの開始先頭アドレスから
なる処理開始命令をCPU2に出力する。CPU2は、
このアドレス情報に基づいてBIOSROM3から得ら
れる制御プログラムに基づいて、割込処理を実行する。
【0021】パワーマネージメントIC22は、主電源
24から各構成要素への電源供給を制御するほか、後述
するように電源供給部25の電源電圧レベルを監視し
て、その結果を信号線LB1,LB2を介してCPU2
へ出力する。また、パワーマネージメントIC22は、
BIOSROM3に格納される制御プログラムに従って
CPU2から出力される信号に応じた電源回路の制御を
行う。
【0022】ここで、上記構成において実行されるサス
ペンドについて説明する。なお、サスペンド動作は、B
IOROM3に格納されている制御プログラムに従っ
て、CPU2により制御される。
【0023】上記コンピュータ装置は、アクティブサス
ペンド及び0Vサスペンドの2種類のサスペンド動作が
可能である。サスペンド時は装置の主要構成要素への電
源供給は中断されるが、リジューム時にサスペンド実行
直前の状態に正常復帰するためには、実行中のアプリケ
ーションプログラムが使用しているメインメモリ11、
LCD4に表示中のデータ及びフリーラニングカウンタ
のカウント値等の使用状態を示すデータ(以下、サスペ
ンドデータという)は保持されていなければならない。
【0024】そこで、アクティブサスペンド時は、これ
らのサスペンドデータを各々格納しているメモリ素子に
対して電源供給が行われ、それ以外の構成要素への電源
供給は中断される。具体的には、バックアップSRAM
15に対しては専用バッテリ23による電源補給が行わ
れ、VRAM6には電源供給部25による電源供給が行
われる。また、メインメモリ11に対しては電源供給部
25によるリフレッシュが行われる。このようにして、
アクティブサスペンド時には各メモリに格納されたデー
タを保持することができる。また、リジューム時の電源
供給制御のために、パワーマネージメントIC22に対
しても、電源供給部25からの電源供給が行われる。
【0025】また、リジューム時は、パワーマネージメ
ントIC22の制御により電源供給を中断している部分
への電源供給が復活され、その後CPU2の制御により
サスペンド直前に実行していたアプリケーションプログ
ラムが継続される。
【0026】一方、0Vサスペンド時には、電源供給部
25からパワーマネージメントIC22以外の構成への
電源供給をすべて中断するために、上述した各サスペン
ドデータは、ハードディスク7等の書き込み可能な不揮
発性記憶装置に予め確保されているサスペンドデータ格
納用領域に格納される。
【0027】具体的には、該サスペンドデータ格納用領
域として、装置の電源スイッチ投入直後の初期設定時に
システム構成を調べた結果格納に必要とされるメモリ及
びデータの容量分の領域が確保される。確保された領域
の位置情報は、バックアップSRAM15に格納され
る。そして、サスペンド要求信号が入力されると、CP
U2からDMAコントローラ17にDMA転送命令が出
れ、バックアップSRAM15に保持されている位置情
報に対応するサスペンドデータ格納用領域へメインメモ
リ11等のデータを退避させるDMA転送が行われる。
DMA転送が終了すると、リジューム時の電源制御のた
めのパワーマネージメントIC以外の各部分への電源供
給が中断される。なお、バックアップSRAM15に
は、専用バッテリー23により常にバックアップ電源が
供給される。
【0028】また、リジューム実行時は、パワーマネー
ジメントIC22により各構成要素への電源供給が再開
される。その後、CPU2の制御により、バックアップ
SRAM15にバックアップ保持されている位置情報に
基づいて、ハードディスク7の所定のサスペンドデータ
格納用領域に格納されていたデータが、サスペンド実行
前に格納されていたメモリに、再度書き込まれる。デー
タが元の状態に戻ると、サスペンド実行前のアプリケー
ションプログラムが実行される。
【0029】次に、本実施例におけるパワーマネージメ
ントについて説明する。パワーマネージメントに関する
システムステータスには、「パワーオン」、「パワーオ
フ」、「アクティブサスペンド」及び「0Vサスペン
ド」の4種類があり、現在のシステムステータスが、バ
ックアップSRAM11内にそれぞれ「1」,「2」,
「3」,「4」で表されて格納されている。また、本装
置の電源供給を制御する手法としては、ユーザにより操
作可能な電源スイッチによる電源オンオフ操作又はサス
ペンド・リジュームボタンを押下することにより実行さ
れるユーザサスペンド時の電源オン・オフ操作による制
御と、後述する強制サスペンドによる電源制御とを採用
している。
【0030】ユーザサスペンド及び強制サスペンドによ
る電源制御は、パワーマネージメントIC22により行
われる。パワーマネージメントIC22は、所定の時間
間隔で、電源供給部25の種別(AC電源又はニッケル
−カドミウム電池等からなるバッテリーパック)及び電
源供給部25の電圧レベルを検出し、そのレベルに応じ
た検出信号、即ち電源電圧レベルが通常動作可能電圧
値、ロー電圧領域1、ロー電圧領域2のいずれの電圧状
態にあるかを示す信号を、信号線LB1,LB2に出力
する。
【0031】具体的には、パワーマネージメントIC2
2は、検出した電源電圧レベルと図2に示すように予め
設定されている電源電圧レベルを比較して、検出電圧レ
ベルが通常動作可能電圧領域内にあるときは信号線LB
1,LB2にローレベルの検出信号を出力する。このと
き、CPU2は電源電圧レベルが通常動作可能電圧領域
内にあることを認識して、以後にサスペンドスイッチ押
下によりユーザサスペンド要求が入力されたときは、ア
クティブサスペンドを実行する。
【0032】また、電源電圧レベルがロー電圧領域1に
あるときは、パワーマネージメントIC22は信号線L
B1にハイレベル、信号線LB2にローレベルの検出信
号を出力し、ロー電圧領域2にあるときは信号線LB
1,LB2ともハイレベルの検出信号を出力する。CP
U2は、これらの出力信号により電源電圧レベルがロー
電圧領域1又はロー電圧領域2にあると認識したとき
は、以後のサスペンド要求時にはサスペンド移行スピー
ドを重視したアクティブサスペンドではなく、データ保
持を重視した0Vサスペンドを実行する。なお、電源供
給部25の電圧レベルがロー電圧領域2にあるときは、
正常動作は保証されない。
【0033】このように動作するコンピュータ装置にお
いて、電源供給部25としてACアダプタを採用した場
合のパワーマネージメントについて説明する。図2に示
すように、ACアダプタ使用時は電源電圧が正常動作可
能電圧範囲内にあるので、強制サスペンドは行われず、
ユーザサスペンドによってのみサスペンド状態に移行す
る。
【0034】サスペンド・リジュームボタンをユーザが
押下すると、パワーマネージメントIC22は該ボタン
の押下を検出してユーザサスペンドであることを認識
し、CPU2に対してサスペンド要求信号を出力する。
【0035】上述したように、ACアダプタ使用時は、
電源電圧レベルが正常動作可能電圧範囲内にあるので、
パワーマネージメントIC22から信号線LB1,LB
2に出力される検出信号はいずれもローレベルとなって
いる。従って、サスペンド要求時はアクティブサスペン
ドを選択するように制御されている。そこで、CPU2
はこのようなBIOSROM3の制御プログラムにより
実行中のアプリケーションの中断、データの所定メモリ
への書き込み等のアクティブサスペンド処理を実行す
る。また、CPU2は、システムステータスとして、ア
クティブサスペンドを示すデータ“3”をバックアップ
SRAM15に格納する。
【0036】これらの処理が終了し、装置1が動作を中
断可能な状態になると、CPU2はパワーマネージメン
トIC22に対してアクティブサスペンド用電源処理要
求信号を出力する。パワーマネージメントIC22は、
アクティブサスペンド用電源処理要求信号を検知する
と、該パワーマネージメントIC22及びメインメモリ
11等の各メモリへの電源供給を継続した状態で、他の
部分への電源供給を中断する。このようにして、コンピ
ュータ装置はサスペンド状態に移行する。
【0037】次に、電源供給部25として例えばニッケ
ル−カドミウム電池等からなるバッテリーパックを本携
帯型コンピュータ装置に採用した場合のパワーマネージ
メントについて説明する。
【0038】十分に電池容量の残っているバッテリーパ
ックを使用するときは、電源電圧レベルは正常動作可能
範囲内であるので、サスペンド・リジュームボタン押下
によるユーザサスペンドによってのみサスペンド状態に
移行する。この場合の動作は上述したACアダプタ使用
時と同様である。
【0039】前記バッテリーパックを使用して動作を継
続すると、電池容量の減少により、電池電圧レベルが正
常動作範囲内からロー電圧領域1に突入する。このと
き、パワーマネージメントIC22からCPU2へ、信
号線LB1にはハイレベル、LB2にはローレベルの検
出信号が出力される。該領域では、通常動作は可能であ
るが、電池容量減少をユーザに知らしめるためにLED
等を用いて警告表示を行う。
【0040】このような状態で、ユーザによりサスペン
ドボタンが押下されると、パワーマネージメントIC2
2はこれを検知して、ユーザサスペンドであることを認
識し、CPU2に対してサスペンド要求信号を出力す
る。
【0041】電源電圧レベルがロー電圧領域1の範囲内
にあるときは、0Vサスペンドを実行するように制御さ
れる。即ち、CPU2は、BIOSROM3の制御プロ
グラムに従って、実行中のアプリケーションの中断やデ
ータの所定メモリへの書き込み等の動作後、メインメモ
リ11、VRAM6等に格納されているサスペンドデー
タをハードディスク7の連続したサスペンドデータ格納
領域“A”に退避させるDMA転送動作を実行する。こ
れにより、電源供給状態にかかわらず、確実にサスペン
ドデータを保持することができる。また、CPU2は、
システムステータスとして、0Vサスペンド方式による
サスペンド、即ちデータ“4”をバックアップSRAM
15に格納する。
【0042】これらの処理が終了し、装置1が動作を中
断可能な状態になると、CPU2はパワーマネージメン
トIC22に対して0Vサスペンド用電源処理要求信号
を出力する。パワーマネージメントIC22は、0Vサ
スペンド用電源処理要求信号を検知すると、電源供給部
25からパワーマネージメントIC22を除く全ての部
分への電源供給を中断する。このようにして、コンピュ
ータ装置は0Vサスペンド状態に移行する。
【0043】パワーマネージメントIC22は0Vサス
ペンド時であっても電源供給されているので、ユーザに
よるサスペンド・リジュームボタンの再押下を検知する
と、電源系統を復帰させ、電源供給を再開させることが
できる。電源供給によりCPU2は動作を再開し、BI
OSROM3の制御プログラムの電源投入時処理プログ
ラムに従って、バックアップSRAM15をスキャンし
てシステムステータス“4”及びサスペンドデータ格納
領域の位置情報を読み出す。読み出したサスペンドデー
タに基づいて、CPU2は、本装置が0Vサスペンド状
態からの復帰であること、及び、復帰するために必要な
サスペンドデータがデータ格納領域“A”に格納されて
いることを認識する。BIOSROM3は、認識した情
報に基づいて、領域Aからメインメモリ11へのデータ
転送処理を開始する。転送処理終了後、装置1の復帰が
完了して通常動作状態へ入ると共に、バックアップSR
AM15にシステムステータスとして装置1がパワーオ
ン状態にあることを示すデータ“1”が書き込まれ、リ
ジューム動作が終了する。
【0044】ロー電圧領域1に突入した後、更に上記バ
ッテリーパックを継続して使用すると、電池容量の減少
により、電源電圧レベルがロー電圧領域2に突入する。
この領域では、正常な動作は保証されない。このとき、
パワーマネージメントIC22からCPU2に対して出
力される信号線LB1,LB2はいずれもハイレベルに
なり、CPU2は、このような信号を認識すると、実行
中のアプリケーションを中断し、強制サスペンド処理を
実行する。
【0045】強制サスペンド処理を実行するとき、電源
電圧値はロー電圧領域2内にあるので、上述した0Vサ
スペンド処理が実行される。
【0046】以上に説明したサスペンド処理の選択及び
その動作手順について、図3に示すフローチャートを参
照して説明する。
【0047】まず、ステップS1において、パワーマネ
ージメントIC22により検出された電源電圧レベルが
正常動作可能電圧領域、ロー電圧領域1又はロー電圧領
域2のいずれの領域内にあるかがCPU2により判別さ
れる。正常動作可能電圧領域内であると判別された場合
は、ステップS2において、アクティブサスペンドが選
択される。また、ロー電圧領域1内であると判別された
場合は、ステップS3において、LCD等によりユーザ
に対する警告がなされた後、ステップS4で0Vサスペ
ンドが選択される。ステップS2及びステップS4でサ
スペンド方式が選択されると、ステップS5においてサ
スペンドボタンが押下されたか否かがパワーマネージメ
ントICによりチェックされる。ここで、ステップS5
の答えがNOであるときはステップS1に戻り、ステッ
プS1〜ステップS5の動作を繰り返す。また、ステッ
プS5の答えがYESであるときはステップS7に進
み、パワーマネージメントIC22からCPU2に対し
てサスペンド要求信号が出力される(ユーザサスペン
ド)。
【0048】一方、ステップS1において電源電圧レベ
ルがロー電圧領域2内であると判別された場合は、ステ
ップS6において0Vサスペンドが選択された後、ステ
ップS7で、パワーマネージメントIC22からCPU
2に対してサスペンド要求信号が出力される(強制サス
ペンド)。
【0049】サスペンド要求信号が出力された後、ステ
ップS8において現在実行されているアプリケーション
の中断、データの所定メモリへの書き込み等のサスペン
ド処理が実行される。その後、ステップS9においてサ
スペンド用電源処理要求信号がパワーマネージメントI
C22へ出力され、パワーマネージメントIC22の制
御により電源供給がストップされる。
【0050】なお、ACアダプタ使用時に、何等かの異
常でACアダプタ出力電圧が低下した場合にも、0Vサ
スペンドが選択されることはいうまでもない。
【0051】以上説明したように、本実施例によれば、
電源電圧レベルが正常動作可能範囲内にあるときはサス
ペンド移行スピードを重視したアクティブサスペンド
を、ロー電圧領域にあるときはデータ保持を重視した0
Vサスペンドを、電源電圧レベルに応じて自動的に選択
するようにしたので、従来の携帯型コンピュータ装置と
比較して、装置の状態に最適なサスペンドを実行するこ
とができる。従って、データ保持の安定性及び信頼性の
向上を図ることが可能となる。
【0052】(第2実施例)次に、本発明の第2実施例
を説明する。
【0053】本実施例においても、第1実施例と同様
に、電源供給部25の電源電圧レベルが通常動作可能領
域内にあるときはアクティブサスペンドを実行し、電源
電圧レベルがロー電圧領域1又はロー電圧領域2にある
ときは、0Vサスペンドを実行するように、自動的に制
御される。しかしながら、0Vサスペンドにおいて、サ
スペンドデータをハードディスク7等に退避させるとき
には、サスペンドデータ容量分の連続した領域を確保し
ておかなければならない。
【0054】そこで、本実施例に係るコンピュータ装置
は、上述した第1実施例のCPU2に、例えばハードデ
ィスク7等の不揮発性記憶装置の連続空き領域を検出で
きない場合にはアクティブサスペンドを選択する機能
(以下、ディスクチェックプログラムという)を備えて
いる。
【0055】以下、本実施例におけるサスペンド動作手
順について、図4のフローチャートを参照して説明す
る。
【0056】同図において、ステップS1からステップ
S4及びステップS6の動作は、上述した第1実施例の
図3に示したステップS1からステップS4及びステッ
プS6の動作と同様である。
【0057】ステップS4又はステップS6において0
Vサスペンドが選択されると、ステップS11でディス
クチェックプログラムが実行される。具体的には、CP
U2はまずメインメモリ11の容量を検出し、この値に
VRAM6及びCPU2等のレジスタデータ分のメモリ
量を加えた量を期待値として、ハードディスク7内に期
待値分の連続した領域をスキャンする。その結果、ステ
ップS12で、連続した領域が存在することが確認され
た場合は、DMA転送可能であるので後段のステップS
13に進む。また、ステップS12において、空き領域
の不足等の理由により領域が確保できないことが確認さ
れた場合は、ステップS2に進み、アクティブサスペン
ドを実行するように制御を切り換えて、ステップS13
に進む。
【0058】ステップS13では、サスペンド・リジュ
ームボタンがユーザにより押下されたか否か、或いは電
源電圧レベルがロー電圧領域2に突入したか否かを判別
する。その答がNOであるときはステップS1に戻り、
上述した動作手順を繰り返す。また、その答がYESで
あるときは、ステップS7〜ステップS10の手順を実
行する。なお、ステップS7〜ステップS10は、第1
実施例の図3に示したステップS7〜ステップS10と
同様であるので、その説明は省略する。
【0059】このように、本実施例によれば、ハードデ
ィスク等の不揮発性記憶装置に連続空き領域を確保でき
ず0Vサスペンドが実行不可能である場合には、アクテ
ィブサスペンドを実行するように制御され、装置の動作
状態により適当なサスペンドを選択することが可能とな
る。
【0060】(第3実施例)次に、本発明の第3実施例
を、図5を参照して説明する。図5は、本実施例にかか
る携帯型のコンピュータ装置の構成を示すブロック図で
ある。
【0061】本実施例は、第1実施例の図1に示した構
成に、例えばフラッシュメモリ等の不揮発性の半導体メ
モリからなるICカード26を接続して本コンピュータ
装置の周辺機器として制御するためのICカードコント
ローラ27を加えたものである。それ以外の構成は図1
と同様であるので、同一番号を付し、その詳細な説明は
省略する。
【0062】上記構成において、コンピュータ装置の電
源投入時直後の、初期設定時に行われる装置の構成の検
出の際、ICカード26が接続されている場合は、各構
成のメモリ容量等と共に、ICカード26の種類又は用
途等の情報も検出される。
【0063】更に、初期設定時にICカード26が検出
された場合は、サスペンド時にサスペンドデータを退避
させることができる連続した領域がICカード26の半
導体メモリ内に確保できるか否かを検出するディスクチ
ェックプログラムが実行される。即ち、まずメインメモ
リ11のメモリ容量を検出し、該検出値にVRAM6及
びCPU2等のレジスタデータ分のメモリ量を加えた量
を期待値として、期待値分の連続した領域をスキャンす
る。その結果、連続した領域が存在することが確認され
た場合は、ICカード26をサスペンドデータ格納領域
として利用可能である旨をバックアップSRAM15に
格納する。また、ICカード26としてフラッシュメモ
リカードが採用されている場合は、初期設定時に該IC
カード26検出後、カード上に領域の確保が可能である
として、システム情報としてバックアップSRAM15
に格納しておく。
【0064】以下、上記構成において実行される、電源
電圧レベルがロー電圧領域1又はロー電圧領域2である
場合のサスペンド動作について説明する。
【0065】電源電圧レベルがロー電圧領域1にあり且
つユーザによるサスペンド要求がなされたとき、及び電
源電圧レベルがロー電圧領域2に突入したとき、CPU
2はBIOSROM3に格納されている制御プログラム
に基づいて、まず実行中のアプリケーションの中断及び
各データの所定メモリへの書き込み等を行う。
【0066】書き込みが終了すると、CPU2は、BI
OSROM3の制御プログラムに基づいて、ディスクチ
ェックプログラムが実行される。具体的には、CPU2
はまずメインメモリ11の容量を検出し、検出値にVR
AM6及びCPU2等のレジスタデータ分のメモリ量を
加えた量を期待値とし、期待値分の連続した領域を確保
できるか否かをバックアップSRAM15に格納してお
いた情報をスキャンすることによって判別する。その結
果、連続した領域が存在することが確認された場合は、
その領域中に半導体メモリが含まれているか否かを判別
し、期待値に応じた連続した容量が半導体メモリに存在
する場合はその領域をデータ転送域として優先的に割り
当て、DMA転送を実行する。また、CPU2は、シス
テムステータスとして、0Vサスペンド方式によるサス
ペンド、即ちデータ“4”をバックアップSRAM15
に格納する。
【0067】このように、0Vサスペンドを実行すると
きに、フラッシュメモリからなるICカード等書き込み
可能な不揮発性半導体メモリが存在する場合には、ハー
ドディスク等の書き込み可能な不揮発性メモリ装置より
優先的にサスペンドデータ格納領域として利用するよう
にしたので、ハードディスク等のようにディスク回転等
メカ的な部分に電気的駆動による電力の無駄な消費を押
さえ、省電力化を図ることが可能となる。
【0068】なお、本発明は、上述した第1実施例〜第
3実施例の如き携帯型のコンピュータ装置に限らず、デ
スクトップ型のコンピュータ装置にも適用可能であるこ
とはいうまでもない。
【0069】
【発明の効果】以上説明したように、請求項1のコンピ
ュータ装置によれば、選択手段により、電源供給手段の
電圧レベルが所定値より低い値であるときは0Vサスペ
ンドを、所定値より高いときはアクティブサスペンドを
選択するようにしたので、従来のコンピュータと比較し
て、コンピュータ装置の状態に最適なサスペンドを実行
することができるという効果が得られる。
【0070】また、請求項2の携帯型コンピュータ装置
によれば、エラー判別手段により不揮発性記憶手段に不
具合があると判別された場合は電圧供給手段の電圧レベ
ルが所定値より低いときであってもアクティブサスペン
ドを選択するようにしたので、更にコンピュータ装置の
状態に最適なサスペンドを実行することができるという
効果が得られる。
【0071】更に、請求項3の携帯型コンピュータ装置
によれば、不揮発性半導体メモリが備えられているとき
は、0Vサスペンド実行時にはサスペンドデータを当該
不揮発性メモリに優先的に格納するようにしたので、ハ
ードディスク装置等のようにディスク回転等のメカ的な
部分に電気的駆動による電力の無駄な消費を抑え、更な
る省電力化を図ることができるという効果が得られる。
【図面の簡単な説明】
【図1】本発明の第1実施例に係る携帯型コンピュータ
装置の構成を示すブロック図である。
【図2】図1に示した電源供給部の電源電圧レベルの一
例を示す図である。
【図3】サスペンド処理の選択及びサスペンド処理動作
手順を説明するためのフローチャートである。
【図4】本発明の第2実施例に係る携帯型コンピュータ
装置において実行されるサスペンド処理の選択及びサス
ペンド処理動作手順を説明するためのフローチャートで
ある。
【図5】本発明の第1実施例に係る携帯型コンピュータ
装置の構成を示すブロック図である。
【符号の説明】
2 CPU (0Vサスペンド手段、アクティブサス
ペンド手段、選択手段、エラー判別手段、メモリ有無判
別手段) 6 ビデオメモリ (揮発性記憶手段) 7 ハードディスク (不揮発性記憶手段) 9 フロッピーディスク (不揮発性記憶手段) 11 メインメモリ (揮発性記憶手段) 15 バックアップSRAM (揮発性記憶手段) 22 パワーマネージメントIC (0Vサスペンド手
段、アクティブサスペンド手段、選択手段) 25 電源供給部 (電源供給手段) 26 ICフラッシュメモリカード (不揮発性半導体
メモリ)

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 電源電圧を供給する電源供給手段と、デ
    ータを記憶する揮発性記憶手段と、データの書き込み可
    能な不揮発性記憶手段とを備え、電源オフ状態に移行す
    る際に、該オフ状態に移行する直前の使用状態を示すサ
    スペンドデータを保持し、電源オン状態に復帰したとき
    に前記使用状態を再現する機能を有するコンピュータ装
    置において、 前記不揮発性記憶手段に前記サスペンドデータを格納
    し、装置全ての電源をオフ状態とする0Vサスペンドを
    実行する0Vサスペンド手段と、 前記揮発性記憶手段に前記サスペンドデータを格納し、
    記憶手段へ供給する電源を除いた装置全ての電源をオフ
    状態とするアクティブサスペンドを実行するアクティブ
    サスペンド手段と、 前記電源供給手段の電圧レベルが所定値より低いときは
    0Vサスペンドを、前記所定値より高いときはアクティ
    ブサスペンドを選択する選択手段とを備えたことを特徴
    とするコンピュータ装置。
  2. 【請求項2】 前記不揮発性記憶手段に不具合があるか
    否かを判別するエラー判別手段を備え、 前記選択手段は、前記不揮発性記憶手段に不具合がある
    と判別された場合は、前記電圧供給手段の電圧レベルが
    前記所定値より低いときであってもアクティブサスペン
    ドを選択することを特徴とする請求項1記載のコンピュ
    ータ装置。
  3. 【請求項3】 前記不揮発性記憶手段が不揮発性半導体
    を含むか否かを判別するメモリ有無判別手段を備え、 前記0Vサスペンド手段は、前記不揮発性半導体メモリ
    が備えられているときは、前記サスペンドデータを前記
    不揮発性半導体メモリに優先的に格納することを特徴と
    する請求項1又は2記載のコンピュータ装置。
JP6239591A 1994-09-07 1994-09-07 コンピュータ装置 Pending JPH0876872A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6239591A JPH0876872A (ja) 1994-09-07 1994-09-07 コンピュータ装置
US08/523,239 US5710931A (en) 1994-09-07 1995-09-05 Suspension state control for information processing devices such as battery powered computers
KR1019950029391A KR100235567B1 (ko) 1994-09-07 1995-09-07 정보처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6239591A JPH0876872A (ja) 1994-09-07 1994-09-07 コンピュータ装置

Publications (1)

Publication Number Publication Date
JPH0876872A true JPH0876872A (ja) 1996-03-22

Family

ID=17047056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6239591A Pending JPH0876872A (ja) 1994-09-07 1994-09-07 コンピュータ装置

Country Status (1)

Country Link
JP (1) JPH0876872A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6523133B2 (en) 1997-11-07 2003-02-18 Hitachi, Ltd, Information processing apparatus that can hold internal information
JP2004086912A (ja) * 2002-08-28 2004-03-18 Samsung Electronics Co Ltd ワーキングコンテキスト格納及び再格納装置、並びに方法
JP2012514787A (ja) * 2009-01-05 2012-06-28 マーベル ワールド トレード リミテッド 不揮発性メモリデバイスを利用するハイバネートまたはサスペンド方法およびシステム
JP2013041458A (ja) * 2011-08-17 2013-02-28 Canon Inc データ処理装置及びその制御方法
US8443187B1 (en) 2007-04-12 2013-05-14 Marvell International Ltd. Authentication of computing devices in server based on mapping between port identifier and MAC address that allows actions-per-group instead of just actions-per-single device
US8510560B1 (en) 2008-08-20 2013-08-13 Marvell International Ltd. Efficient key establishment for wireless networks
US8688968B2 (en) 2008-09-18 2014-04-01 Marvell World Trade Ltd. Preloading an application while an operating system loads
US8839016B2 (en) 2007-07-23 2014-09-16 Marvell World Trade Ltd. USB self-idling techniques
US8843686B1 (en) 2007-04-05 2014-09-23 Marvell International Ltd. Processor management using a buffer
US9141394B2 (en) 2011-07-29 2015-09-22 Marvell World Trade Ltd. Switching between processor cache and random-access memory
US9436629B2 (en) 2011-11-15 2016-09-06 Marvell World Trade Ltd. Dynamic boot image streaming
US9575768B1 (en) 2013-01-08 2017-02-21 Marvell International Ltd. Loading boot code from multiple memories
US9736801B1 (en) 2013-05-20 2017-08-15 Marvell International Ltd. Methods and apparatus for synchronizing devices in a wireless data communication system
US9836306B2 (en) 2013-07-31 2017-12-05 Marvell World Trade Ltd. Parallelizing boot operations
US9860862B1 (en) 2013-05-21 2018-01-02 Marvell International Ltd. Methods and apparatus for selecting a device to perform shared functionality in a deterministic and fair manner in a wireless data communication system
US10884481B2 (en) 2018-03-30 2021-01-05 Konica Minolta Laboratory U.S.A., Inc. Apparatus and method for improving power savings by accelerating device suspend and resume operations
US10979412B2 (en) 2016-03-08 2021-04-13 Nxp Usa, Inc. Methods and apparatus for secure device authentication

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6523133B2 (en) 1997-11-07 2003-02-18 Hitachi, Ltd, Information processing apparatus that can hold internal information
JP2004086912A (ja) * 2002-08-28 2004-03-18 Samsung Electronics Co Ltd ワーキングコンテキスト格納及び再格納装置、並びに方法
US8843686B1 (en) 2007-04-05 2014-09-23 Marvell International Ltd. Processor management using a buffer
US8443187B1 (en) 2007-04-12 2013-05-14 Marvell International Ltd. Authentication of computing devices in server based on mapping between port identifier and MAC address that allows actions-per-group instead of just actions-per-single device
US9253175B1 (en) 2007-04-12 2016-02-02 Marvell International Ltd. Authentication of computing devices using augmented credentials to enable actions-per-group
US8839016B2 (en) 2007-07-23 2014-09-16 Marvell World Trade Ltd. USB self-idling techniques
US9769653B1 (en) 2008-08-20 2017-09-19 Marvell International Ltd. Efficient key establishment for wireless networks
US8510560B1 (en) 2008-08-20 2013-08-13 Marvell International Ltd. Efficient key establishment for wireless networks
US9652249B1 (en) 2008-09-18 2017-05-16 Marvell World Trade Ltd. Preloading an application while an operating system loads
US8688968B2 (en) 2008-09-18 2014-04-01 Marvell World Trade Ltd. Preloading an application while an operating system loads
JP2012514787A (ja) * 2009-01-05 2012-06-28 マーベル ワールド トレード リミテッド 不揮発性メモリデバイスを利用するハイバネートまたはサスペンド方法およびシステム
US8443211B2 (en) 2009-01-05 2013-05-14 Marvell World Trade Ltd. Hibernation or suspend using a non-volatile-memory device
US9141394B2 (en) 2011-07-29 2015-09-22 Marvell World Trade Ltd. Switching between processor cache and random-access memory
JP2013041458A (ja) * 2011-08-17 2013-02-28 Canon Inc データ処理装置及びその制御方法
US9436629B2 (en) 2011-11-15 2016-09-06 Marvell World Trade Ltd. Dynamic boot image streaming
US10275377B2 (en) 2011-11-15 2019-04-30 Marvell World Trade Ltd. Dynamic boot image streaming
US9575768B1 (en) 2013-01-08 2017-02-21 Marvell International Ltd. Loading boot code from multiple memories
US9736801B1 (en) 2013-05-20 2017-08-15 Marvell International Ltd. Methods and apparatus for synchronizing devices in a wireless data communication system
US9860862B1 (en) 2013-05-21 2018-01-02 Marvell International Ltd. Methods and apparatus for selecting a device to perform shared functionality in a deterministic and fair manner in a wireless data communication system
US9836306B2 (en) 2013-07-31 2017-12-05 Marvell World Trade Ltd. Parallelizing boot operations
US10979412B2 (en) 2016-03-08 2021-04-13 Nxp Usa, Inc. Methods and apparatus for secure device authentication
US10884481B2 (en) 2018-03-30 2021-01-05 Konica Minolta Laboratory U.S.A., Inc. Apparatus and method for improving power savings by accelerating device suspend and resume operations

Similar Documents

Publication Publication Date Title
JPH0876872A (ja) コンピュータ装置
KR100352045B1 (ko) 컴퓨터시스템에서전력소모를감소시키기위한방법및장치
JP3688603B2 (ja) コンピュータシステム及びその待機モード制御方法
KR930008258B1 (ko) 기억장치의 전원 공급을 제어하는 제어장치를 구비한 컴퓨터 시스템
JP2988866B2 (ja) コンピュータシステム
CN100359434C (zh) 信息处理设备及其启动方法
US5898880A (en) Power saving apparatus for hard disk drive and method of controlling the same
JP3213208B2 (ja) 情報処理装置及びその制御方法
KR100278355B1 (ko) 컴퓨터 시스템 및 이 컴퓨터 시스템의 제어 방법
JPH1097353A (ja) コンピュータシステム及び同システムに適用するレジューム処理方法
KR19980014709A (ko) 씨디-롬(cd-rom) 드라이브의 동작상태 체크방법
US5339444A (en) Portable computer resetting resume error caused from HDD loaded condition being changed and starting OS
JPH0573016A (ja) 表示制御装置
US6851012B2 (en) Information processing system, information processing method and readable-by-computer recording medium
JPH10187302A (ja) データ記憶システム及び同システムに適用する電力節約方法
JPH10240391A (ja) 携帯型ドキュメント表示/処理装置及び同装置に適用されるパワー管理制御方法
JP3427010B2 (ja) コンピュータシステム
JP2003308138A (ja) 電子機器および電子機器の駆動制御方法
JP2002229688A (ja) 電池駆動情報端末装置およびデータバックアップ方法
JPH11191262A (ja) パワーマネージメント装置及びパワーマネージメント方法
JPH0527860A (ja) ポータブルコンピユータ
KR101236393B1 (ko) 전자장치 및 그 제어방법
JPH08305469A (ja) 情報処理装置および情報処理装置のサスペンド方法
JP3227188B2 (ja) 情報処理方法及び装置
JP3702928B2 (ja) Cd−romドライブの動作制御方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees