JP2003308138A - 電子機器および電子機器の駆動制御方法 - Google Patents
電子機器および電子機器の駆動制御方法Info
- Publication number
- JP2003308138A JP2003308138A JP2002115687A JP2002115687A JP2003308138A JP 2003308138 A JP2003308138 A JP 2003308138A JP 2002115687 A JP2002115687 A JP 2002115687A JP 2002115687 A JP2002115687 A JP 2002115687A JP 2003308138 A JP2003308138 A JP 2003308138A
- Authority
- JP
- Japan
- Prior art keywords
- main memory
- clock
- power supply
- drive
- switched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
(57)【要約】
【課題】 メモリの駆動電力を、パーソナルコンピュー
タの利用形態に応じて適宜制御して、消費電力低減を実
現する。 【解決手段】 電源検出回路６は、パーソナルコンピュ
ータ１がバッテリ２で駆動されているか、またＡＣ電源
３を接続して駆動されているかを検出し、その駆動状態
をクロック切換回路７に送信する。クロック切換回路７
は、電源検出回路６からの電源切換通知に基づいて、バ
ッテリ駆動からＡＣ電源駆動に切り替わったことが通知
された場合には、クロックジェネレータ５に対して、ク
ロック周波数を高速→低速に下げるよう指示を出す。
タの利用形態に応じて適宜制御して、消費電力低減を実
現する。 【解決手段】 電源検出回路６は、パーソナルコンピュ
ータ１がバッテリ２で駆動されているか、またＡＣ電源
３を接続して駆動されているかを検出し、その駆動状態
をクロック切換回路７に送信する。クロック切換回路７
は、電源検出回路６からの電源切換通知に基づいて、バ
ッテリ駆動からＡＣ電源駆動に切り替わったことが通知
された場合には、クロックジェネレータ５に対して、ク
ロック周波数を高速→低速に下げるよう指示を出す。
Description
【０００１】
【発明の属する技術分野】本発明は、主記憶として用い
られるメモリの駆動制御に関し、特にバッテリ駆動可能
なパーソナルコンピュータ等の電子機器に用いられるメ
モリの駆動制御に関するものである。
られるメモリの駆動制御に関し、特にバッテリ駆動可能
なパーソナルコンピュータ等の電子機器に用いられるメ
モリの駆動制御に関するものである。
【０００２】
【従来の技術】近年、パーソナルコンピュータ等の電子
機器は、内蔵するハードディスクの記憶容量の増大、Ｄ
ＶＤドライブの装備などにより、映像コンテンツを扱う
ことが可能となってきた。このような映像コンテンツ
は、ＭＰＥＧ２等の方式によりデジタル符号化され圧縮
エンコードされて記録されており、パーソナルコンピュ
ータでの再生時にデコードして、元の映像データを復元
し、映像表示している。デコード処理は、現在プロセッ
サの高性能化に伴い、アプリケーションソフトウェアを
用いたソフトデコード処理により実現することが多く、
ＣＰＵがデコード演算処理をするためのワークメモリと
しての主記憶装置もその記憶容量が増大する傾向にあ
る。そして、メモリ容量の増大化に伴って、データ転送
速度も高速化する必要があることから、近年のメモリの
動作周波数も、どんどん高速化し、例えば、ＳＤＲ−Ｄ
ＲＡＭを例にあげると、６６ｍｈｚから、１００ｍｈ
ｚ、１３３ｍｈｚ、１６６ｍｈｚと遷移している。
機器は、内蔵するハードディスクの記憶容量の増大、Ｄ
ＶＤドライブの装備などにより、映像コンテンツを扱う
ことが可能となってきた。このような映像コンテンツ
は、ＭＰＥＧ２等の方式によりデジタル符号化され圧縮
エンコードされて記録されており、パーソナルコンピュ
ータでの再生時にデコードして、元の映像データを復元
し、映像表示している。デコード処理は、現在プロセッ
サの高性能化に伴い、アプリケーションソフトウェアを
用いたソフトデコード処理により実現することが多く、
ＣＰＵがデコード演算処理をするためのワークメモリと
しての主記憶装置もその記憶容量が増大する傾向にあ
る。そして、メモリ容量の増大化に伴って、データ転送
速度も高速化する必要があることから、近年のメモリの
動作周波数も、どんどん高速化し、例えば、ＳＤＲ−Ｄ
ＲＡＭを例にあげると、６６ｍｈｚから、１００ｍｈ
ｚ、１３３ｍｈｚ、１６６ｍｈｚと遷移している。
【０００３】
【発明が解決しようとする課題】しかしながら、メモリ
の駆動動作周波数が上がるに従って、メモリで必要され
る駆動電力も増加し、システム全体の消費電力への影響
も大きくなってきた。
の駆動動作周波数が上がるに従って、メモリで必要され
る駆動電力も増加し、システム全体の消費電力への影響
も大きくなってきた。
【０００４】特にノートパソコンなどの携帯機器におい
ては、バッテリ動作可能時間がシステム性能の大きな要
素をなっており、バッテリ動作駆動時間を延ばすことが
重要である。そこで、従来では、メインプロセッサであ
るＣＰＵの駆動電力については、各種の省電力対策のた
めの技術が適用されていたが、メモリの駆動電力につい
ては、今までそれほど影響を受けなかったために、省電
力の対策を施すことが実施されていなかった。
ては、バッテリ動作可能時間がシステム性能の大きな要
素をなっており、バッテリ動作駆動時間を延ばすことが
重要である。そこで、従来では、メインプロセッサであ
るＣＰＵの駆動電力については、各種の省電力対策のた
めの技術が適用されていたが、メモリの駆動電力につい
ては、今までそれほど影響を受けなかったために、省電
力の対策を施すことが実施されていなかった。
【０００５】そこで、本発明は、上述した課題を解決す
るため、メモリの駆動電力を、パーソナルコンピュータ
等の電子機器の利用形態に応じて適宜制御して、消費電
力低減を実現することを目的とするものである。
るため、メモリの駆動電力を、パーソナルコンピュータ
等の電子機器の利用形態に応じて適宜制御して、消費電
力低減を実現することを目的とするものである。
【０００６】
【課題を解決するための手段】本発明は、上述した課題
を解決するため、バッテリ及びＡＣ電源にて駆動可能な
電子機器において、クロック動作に基づいて駆動する主
メモリと、 バッテリ駆動であるか、ＡＣ電源駆動であ
るかを検出する電源種別検出回路と、前記電源種別検出
回路が、ＡＣ電源駆動からバッテリ駆動に切り替わった
ことを検出した場合、前記主メモリに供給するクロック
を低速の周波数に切り換えるクロック切り換え回路とを
具備したものである。
を解決するため、バッテリ及びＡＣ電源にて駆動可能な
電子機器において、クロック動作に基づいて駆動する主
メモリと、 バッテリ駆動であるか、ＡＣ電源駆動であ
るかを検出する電源種別検出回路と、前記電源種別検出
回路が、ＡＣ電源駆動からバッテリ駆動に切り替わった
ことを検出した場合、前記主メモリに供給するクロック
を低速の周波数に切り換えるクロック切り換え回路とを
具備したものである。
【０００７】また、本発明は上述した課題を解決するた
め、前記主メモリに対し、バッテリ駆動時に供給する第
１の周波数のクロックまたは、前記ＡＣ電源駆動に時に
供給する第２の周波数のクロックを発生するクロック発
生回路を具備し、前記クロック切り換え回路は、前記電
源種別検出回路の検出結果に基づいて、前記クロック発
生回路に対し、第１の周波数もしくは第２の周波数のク
ロックを切り換えるものである。
め、前記主メモリに対し、バッテリ駆動時に供給する第
１の周波数のクロックまたは、前記ＡＣ電源駆動に時に
供給する第２の周波数のクロックを発生するクロック発
生回路を具備し、前記クロック切り換え回路は、前記電
源種別検出回路の検出結果に基づいて、前記クロック発
生回路に対し、第１の周波数もしくは第２の周波数のク
ロックを切り換えるものである。
【０００８】また本発明は上述した課題を解決するた
め、バッテリ及びＡＣ電源にて駆動可能な電子機器にお
いて、前記バッテリ駆動しているか、またはＡＣ電源で
駆動しているか駆動電源の切り替わりを検出する電源コ
ントローラと、クロック動作に基づいて駆動する主メモ
リと、前記主メモリに対して異なる複数の周波数のクロ
ックを選択的に供給可能なクロック発生回路と、システ
ム制御プログラムを格納したＢＩＯＳ−ＲＯＭと、前記
ＢＩＯＳ−ＲＯＭに格納されたＢＩＯＳプログラムを実
行し、キャッシュメモリを内蔵したＣＰＵとを具備し、
前記電源コントローラが駆動電源の切り替わったことを
検出した場合、前記キャッシュメモリの内容を消去した
あと、前記クロック発生回路から前記主メモリに供給す
るクロック周波数を切り換えるものである。
め、バッテリ及びＡＣ電源にて駆動可能な電子機器にお
いて、前記バッテリ駆動しているか、またはＡＣ電源で
駆動しているか駆動電源の切り替わりを検出する電源コ
ントローラと、クロック動作に基づいて駆動する主メモ
リと、前記主メモリに対して異なる複数の周波数のクロ
ックを選択的に供給可能なクロック発生回路と、システ
ム制御プログラムを格納したＢＩＯＳ−ＲＯＭと、前記
ＢＩＯＳ−ＲＯＭに格納されたＢＩＯＳプログラムを実
行し、キャッシュメモリを内蔵したＣＰＵとを具備し、
前記電源コントローラが駆動電源の切り替わったことを
検出した場合、前記キャッシュメモリの内容を消去した
あと、前記クロック発生回路から前記主メモリに供給す
るクロック周波数を切り換えるものである。
【０００９】また本発明は上述した課題を解決するた
め、前記主メモリへのアクセス制御および前記主メモリ
に対して、記憶保持動作のためリフレッシュ動作を実施
するメモリコントローラを具備し、前前記キャッシュメ
モリの内容が消去され、前記リフレッシュ動作をメモリ
コントローラからの動作から、前記主メモリ自身でのリ
フレッシュ動作に切り換えられたあとに、前記主メモリ
に供給するクロック周波数を切り換えるものである。
め、前記主メモリへのアクセス制御および前記主メモリ
に対して、記憶保持動作のためリフレッシュ動作を実施
するメモリコントローラを具備し、前前記キャッシュメ
モリの内容が消去され、前記リフレッシュ動作をメモリ
コントローラからの動作から、前記主メモリ自身でのリ
フレッシュ動作に切り換えられたあとに、前記主メモリ
に供給するクロック周波数を切り換えるものである。
【００１０】また本発明は上述した課題を解決するた
め、前記電源コントローラが駆動電源の切り替わったこ
とを検出した場合、前記ＣＰＵが前記ＢＩＯＳプログラ
ムを、前記主メモリにロードされたＢＩＯＳプログラム
の実行から、前記ＢＩＯＳ−ＲＯＭに格納されたＢＩＯ
Ｓプログラムの実行に移行したあとに、前記主メモリに
供給するクロック周波数を切り換えるものである。また
本発明は、バッテリ及びＡＣ電源により駆動し、この駆
動電源によるクロック動作に基づいて動作する主メモリ
を有する電子機器の駆動制御方法において、バッテリ駆
動であるか、ＡＣ電源駆動であるかを検出し、ＡＣ電源
駆動からバッテリ駆動に切り替わったことを検出した場
合、前記主メモリに供給するクロックを低速の周波数に
切り換えることを特徴とするものである。
め、前記電源コントローラが駆動電源の切り替わったこ
とを検出した場合、前記ＣＰＵが前記ＢＩＯＳプログラ
ムを、前記主メモリにロードされたＢＩＯＳプログラム
の実行から、前記ＢＩＯＳ−ＲＯＭに格納されたＢＩＯ
Ｓプログラムの実行に移行したあとに、前記主メモリに
供給するクロック周波数を切り換えるものである。また
本発明は、バッテリ及びＡＣ電源により駆動し、この駆
動電源によるクロック動作に基づいて動作する主メモリ
を有する電子機器の駆動制御方法において、バッテリ駆
動であるか、ＡＣ電源駆動であるかを検出し、ＡＣ電源
駆動からバッテリ駆動に切り替わったことを検出した場
合、前記主メモリに供給するクロックを低速の周波数に
切り換えることを特徴とするものである。
【００１１】また本発明は、バッテリ及びＡＣ電源によ
り駆動し、この駆動電源によるクロック動作に基づいて
動作する主メモリを有する電子機器の駆動制御方法にお
いて、前記バッテリ駆動しているか、またはＡＣ電源で
駆動しているか駆動電源の切り替わりを検出し、駆動電
源の切り替わったことを検出した場合、ＣＰＵに内蔵さ
れたキャッシュメモリの内容を消去し、システムプログ
ラムの実行を、前記主メモリに格納されたシステムプロ
グラムから、ＢＩＯＳ−ＲＯＭに格納されたシステムプ
ログラムでの実行に切り換え、前記主メモリの記憶保持
のためのリフレッシュ動作を、メモリコントローラによ
るリフレッシュ動作から、前記主メモリ自体でのリフレ
ッシュ動作に切り換え、前記主メモリに供給するクロッ
ク周波数を切り換えるものである。
り駆動し、この駆動電源によるクロック動作に基づいて
動作する主メモリを有する電子機器の駆動制御方法にお
いて、前記バッテリ駆動しているか、またはＡＣ電源で
駆動しているか駆動電源の切り替わりを検出し、駆動電
源の切り替わったことを検出した場合、ＣＰＵに内蔵さ
れたキャッシュメモリの内容を消去し、システムプログ
ラムの実行を、前記主メモリに格納されたシステムプロ
グラムから、ＢＩＯＳ−ＲＯＭに格納されたシステムプ
ログラムでの実行に切り換え、前記主メモリの記憶保持
のためのリフレッシュ動作を、メモリコントローラによ
るリフレッシュ動作から、前記主メモリ自体でのリフレ
ッシュ動作に切り換え、前記主メモリに供給するクロッ
ク周波数を切り換えるものである。
【００１２】
【発明の実施の形態】以下、図面を用いて、本発明の実
施形態を説明する。
施形態を説明する。
【００１３】図１は、本実施形態の基本的な動作を説明
するためのシステム構成図である。本実施形態に示すパ
ーソナルコンピュータ１は、具体的には、ノートパソコ
ンなどの携帯型パーソナルコンピュータを想定してお
り、バッテリ２及び、ＡＣ電源３による商用電源の双方
で駆動動作可能な情報処理装置である。そして、パーソ
ナルコンピュータ１には、主メモリ４としてのＤＤＲ−
ＤＲＡＭ（ＤｏｕｂｌｅＤａｔａ Ｒａｔｅ Ｄｙｎａ
ｍｉｃ Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）
が設けられている。
するためのシステム構成図である。本実施形態に示すパ
ーソナルコンピュータ１は、具体的には、ノートパソコ
ンなどの携帯型パーソナルコンピュータを想定してお
り、バッテリ２及び、ＡＣ電源３による商用電源の双方
で駆動動作可能な情報処理装置である。そして、パーソ
ナルコンピュータ１には、主メモリ４としてのＤＤＲ−
ＤＲＡＭ（ＤｏｕｂｌｅＤａｔａ Ｒａｔｅ Ｄｙｎａ
ｍｉｃ Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）
が設けられている。
【００１４】ＤＤＲ−ＤＲＡＭは、従来のＳＤ−ＲＡＭ
などと比較して、高速なデータ転送が可能なメモリで、
近年パーソナルコンピュータのメモリとして普及してき
ている。主メモリ４（ＤＤＲ−ＤＲＡＭ４）は、クロッ
クに同期してデータの書込、読み出しを行うが、クロッ
クの立ち上がり、立ち下がりの双方で書込、読み出しを
行うため、従来のメモリと比較して、２倍の転送速度を
実現している。
などと比較して、高速なデータ転送が可能なメモリで、
近年パーソナルコンピュータのメモリとして普及してき
ている。主メモリ４（ＤＤＲ−ＤＲＡＭ４）は、クロッ
クに同期してデータの書込、読み出しを行うが、クロッ
クの立ち上がり、立ち下がりの双方で書込、読み出しを
行うため、従来のメモリと比較して、２倍の転送速度を
実現している。
【００１５】クロックジェネレータ５は、主メモリ４が
データの書込、読み出しをする際のクロックを生成、供
給するもので、本実施形態においては、その駆動形態に
応じて２種類の速度のクロック（２００Ｍｈｚ、２６６
Ｍｈｚ）を生成することができる。
データの書込、読み出しをする際のクロックを生成、供
給するもので、本実施形態においては、その駆動形態に
応じて２種類の速度のクロック（２００Ｍｈｚ、２６６
Ｍｈｚ）を生成することができる。
【００１６】電源検出回路６は、パーソナルコンピュー
タがバッテリ３で駆動されているか、またＡＣ電源を接
続して駆動されているかを検出し、その駆動状態をクロ
ック切換回路７に送信する。クロック切換回路７は、電
源検出回路６からの電源切換通知に基づいて、バッテリ
駆動からＡＣ電源駆動に切り替わったことが通知された
場合には、クロックジェネレータに対して、クロック周
波数を高速→低速、具体的には２６６ｍｈｚ→２００Ｍ
ｈｚに下げるよう指示を出す。逆に、ＡＣ電源駆動から
バッテリ駆動に切り替わった場合には、クロック周波数
を低速→高速（２００Ｍｈｚ→２６６Ｍｈｚ）に切り換
えるよう指示を出す。このクロック切換回路７からの指
示に基づいて、クロックジェネレータ５は主メモリ４に
供給するクロックを切り換えて、主メモリ４では切り換
えられたクロックに基づいて、データの書込、読み出
し、転送を実行するものである。このように、パーソナ
ルコンピュータ１の駆動電源の種別に基づいて、主メモ
リ４に与えるクロックを切り換えることで、バッテリ駆
動の際にはパーソナルコンピュータ１の駆動時間を延ば
すことができ、ＡＣ電源による駆動の場合には、高速処
理を可能とするものである。
タがバッテリ３で駆動されているか、またＡＣ電源を接
続して駆動されているかを検出し、その駆動状態をクロ
ック切換回路７に送信する。クロック切換回路７は、電
源検出回路６からの電源切換通知に基づいて、バッテリ
駆動からＡＣ電源駆動に切り替わったことが通知された
場合には、クロックジェネレータに対して、クロック周
波数を高速→低速、具体的には２６６ｍｈｚ→２００Ｍ
ｈｚに下げるよう指示を出す。逆に、ＡＣ電源駆動から
バッテリ駆動に切り替わった場合には、クロック周波数
を低速→高速（２００Ｍｈｚ→２６６Ｍｈｚ）に切り換
えるよう指示を出す。このクロック切換回路７からの指
示に基づいて、クロックジェネレータ５は主メモリ４に
供給するクロックを切り換えて、主メモリ４では切り換
えられたクロックに基づいて、データの書込、読み出
し、転送を実行するものである。このように、パーソナ
ルコンピュータ１の駆動電源の種別に基づいて、主メモ
リ４に与えるクロックを切り換えることで、バッテリ駆
動の際にはパーソナルコンピュータ１の駆動時間を延ば
すことができ、ＡＣ電源による駆動の場合には、高速処
理を可能とするものである。
【００１７】次に、図１に示した本実施形態の動作／構
成についての詳細を図２乃至図４を用いて説明する。
成についての詳細を図２乃至図４を用いて説明する。
【００１８】図２は本実施形態に示すパーソナルコンピ
ュータ１の詳細構成図、図２は、ＡＣ電源駆動からバッ
テリ駆動に切り替わった際の主メモリ４に供給されるク
ロックの切換動作を示すフローチャート、図３は、バッ
テリ駆動からＡＣ電源駆動に切り替わった際の主メモリ
４に供給されるクロックの切換動作を示すフローチャー
トである。尚図１で説明したものと同様の構成について
は同一符号を用いて説明する。
ュータ１の詳細構成図、図２は、ＡＣ電源駆動からバッ
テリ駆動に切り替わった際の主メモリ４に供給されるク
ロックの切換動作を示すフローチャート、図３は、バッ
テリ駆動からＡＣ電源駆動に切り替わった際の主メモリ
４に供給されるクロックの切換動作を示すフローチャー
トである。尚図１で説明したものと同様の構成について
は同一符号を用いて説明する。
【００１９】図２に示すように、パーソンナルコンピュ
ータ１には、図示のように、バッテリ２、ＡＣ電源３、
主メモリ４、クロックジェネレータ５、ＣＰＵ８、メモ
リコントローラ９、ブリッジ１０、ＢＩＯＳ−ＲＯＭ１
１、電源コントローラ１２が設けられ、ＣＰＵ８とメモ
リコントローラ９を接続するＣＰＵバス１３、メモリコ
ントローラ９と主メモリ４を接続するメモリバス１４、
メモリコントローラ９とブリッジ１０を接続するＰＣＩ
バス１５、ブリッジ１０と、ＢＩＯＳ−ＲＯＭ１１、電
源コントローラ１２等を接続するＩＳＡバス１６、ブリ
ッジ１０とクロックジェネレータ５を接続するシリアル
バス（ＳＭバス）１７が設けられ、各構成要素を接続し
ている。
ータ１には、図示のように、バッテリ２、ＡＣ電源３、
主メモリ４、クロックジェネレータ５、ＣＰＵ８、メモ
リコントローラ９、ブリッジ１０、ＢＩＯＳ−ＲＯＭ１
１、電源コントローラ１２が設けられ、ＣＰＵ８とメモ
リコントローラ９を接続するＣＰＵバス１３、メモリコ
ントローラ９と主メモリ４を接続するメモリバス１４、
メモリコントローラ９とブリッジ１０を接続するＰＣＩ
バス１５、ブリッジ１０と、ＢＩＯＳ−ＲＯＭ１１、電
源コントローラ１２等を接続するＩＳＡバス１６、ブリ
ッジ１０とクロックジェネレータ５を接続するシリアル
バス（ＳＭバス）１７が設けられ、各構成要素を接続し
ている。
【００２０】ＣＰＵ８は、本システム全体の動作を制御
するものであり、ＢＩＯＳ−ＲＯＭ１１に格納されたプ
ログラムの実行および、主メモリ４にロードされたプロ
グラムの実行を行い、またオペレーティングシステムや
各種アプリケーションプログラムを実行する。ＣＰＵ８
内には、キャッシュメモリ８ａが内蔵されており、プロ
グラムの一部をメモリに格納にプログラムの実行を高速
化している。このキャッシュメモリ８ａは、本実施形態
において、主メモリのクロック切換をする際に一端フラ
ッシュ（メモリ内のデータを全消去）される。
するものであり、ＢＩＯＳ−ＲＯＭ１１に格納されたプ
ログラムの実行および、主メモリ４にロードされたプロ
グラムの実行を行い、またオペレーティングシステムや
各種アプリケーションプログラムを実行する。ＣＰＵ８
内には、キャッシュメモリ８ａが内蔵されており、プロ
グラムの一部をメモリに格納にプログラムの実行を高速
化している。このキャッシュメモリ８ａは、本実施形態
において、主メモリのクロック切換をする際に一端フラ
ッシュ（メモリ内のデータを全消去）される。
【００２１】メモリコントローラ９は、図示しないホス
ト／ＰＣＩブリッジに含まれるコントローラであり、主
メモリ４をＣＰＵ８からの指示によりアクセス制御する
ための制御回路である。
ト／ＰＣＩブリッジに含まれるコントローラであり、主
メモリ４をＣＰＵ８からの指示によりアクセス制御する
ための制御回路である。
【００２２】メモリコントローラ９による主メモリ４へ
のアクセスは、メモリバス１４を介して行われ、主メモ
リ４に供給されるクロック周波数に対応してメモリアク
セス制御動作が切り換えられる。
のアクセスは、メモリバス１４を介して行われ、主メモ
リ４に供給されるクロック周波数に対応してメモリアク
セス制御動作が切り換えられる。
【００２３】主メモリ４は、パーソナルコンピュータ上
に実装される複数のＤＤＲ−ＤＲＡＭから構成されてお
り、ＤＩＭＭと称する小型の基板に半導体チップが搭載
されているものである。このＤＤＲ−ＤＲＡＭは、記憶
保持動作が必要であり、メモリコントローラ９からの記
憶保持動作モード（ノーマルリフレッシュモード）と、
主メモリ４（ＤＤＲ−ＲＡＭ）自体の内部回路を用いて
記憶保持動作をするモード（セルフリフレッシュモー
ド）の何れかにより周期的に記憶保持動作を行う。記憶
保持動作モードとして、どちらのモードを選択するかに
ついては、ＢＩＯＳ−ＲＯＭ１１からの指示に従う。具
体的に本実施形態では、パーソナルコンピュータ１の通
常動作状態においてはノーマルリフレッシュモードで記
憶保持動作を実施し、主メモリ４のクロック切換時に
は、セルフリフレッシュモードに切り換えられ、主メモ
リ自身で記憶保持動作を実行する。
に実装される複数のＤＤＲ−ＤＲＡＭから構成されてお
り、ＤＩＭＭと称する小型の基板に半導体チップが搭載
されているものである。このＤＤＲ−ＤＲＡＭは、記憶
保持動作が必要であり、メモリコントローラ９からの記
憶保持動作モード（ノーマルリフレッシュモード）と、
主メモリ４（ＤＤＲ−ＲＡＭ）自体の内部回路を用いて
記憶保持動作をするモード（セルフリフレッシュモー
ド）の何れかにより周期的に記憶保持動作を行う。記憶
保持動作モードとして、どちらのモードを選択するかに
ついては、ＢＩＯＳ−ＲＯＭ１１からの指示に従う。具
体的に本実施形態では、パーソナルコンピュータ１の通
常動作状態においてはノーマルリフレッシュモードで記
憶保持動作を実施し、主メモリ４のクロック切換時に
は、セルフリフレッシュモードに切り換えられ、主メモ
リ自身で記憶保持動作を実行する。
【００２４】ブリッジ１０は、ＩＳＡバス１６を介して
送信される電源コントローラ１２やＢＩＯＳ−ＲＯＭ１
１からの指示を受け、メモリコントローラ９を含むホス
ト／ＰＣＩブリッジや、クロックジェネレータ５にデー
タの転送を行う。
送信される電源コントローラ１２やＢＩＯＳ−ＲＯＭ１
１からの指示を受け、メモリコントローラ９を含むホス
ト／ＰＣＩブリッジや、クロックジェネレータ５にデー
タの転送を行う。
【００２５】クロックジェネレータ５は、ブリッジ１０
からのデータに基づき、主メモリ４に供給するクロック
の周波数を切り換える。具体的には、電源コントローラ
１２がバッテリ駆動からＡＣ電源切り替わった場合、低
速から高速へ、その逆の場合には高速から低速へ切換制
御する。
からのデータに基づき、主メモリ４に供給するクロック
の周波数を切り換える。具体的には、電源コントローラ
１２がバッテリ駆動からＡＣ電源切り替わった場合、低
速から高速へ、その逆の場合には高速から低速へ切換制
御する。
【００２６】ＢＩＯＳ−ＲＯＭ１１は、ＩＳＡバス１６
に接続されパーソナルコンピュータ１の基本的な入出力
制御を司るプログラムが格納されたフラッシュメモリ
で、初期化制御やシステムセットアップ／設定切換制御
などを実行する。通常動作状態ではＢＩＯＳ−ＲＯＭ１
１のプログラムは、主メモリ４にロードされＣＰＵ８が
実行するが、本実施形態における主メモリのクロック切
換の際にはＢＩＯＳ−ＲＯＭ１１自身からＣＰＵ８がプ
ログラムを実行することに切り換えられる。
に接続されパーソナルコンピュータ１の基本的な入出力
制御を司るプログラムが格納されたフラッシュメモリ
で、初期化制御やシステムセットアップ／設定切換制御
などを実行する。通常動作状態ではＢＩＯＳ−ＲＯＭ１
１のプログラムは、主メモリ４にロードされＣＰＵ８が
実行するが、本実施形態における主メモリのクロック切
換の際にはＢＩＯＳ−ＲＯＭ１１自身からＣＰＵ８がプ
ログラムを実行することに切り換えられる。
【００２７】電源コントローラ１２は、パーソナルコン
ピュータ１の駆動電源を監視、制御するものであり、バ
ッテリ２またはＡＣ電源３の何れの電源を用いてパーソ
ナルコンピュータ１が動作しているかを検出して、ＣＰ
Ｕ８またはＢＩＯＳ−ＲＯＭ１１に通知する。更には、
バッテリ２でパーソナルコンピュータを駆動中に、バッ
テリの残容量が少なくなってきたことを検出し、ＣＰＵ
８またはＢＩＯＳ−ＲＯＭ１１に通知する。
ピュータ１の駆動電源を監視、制御するものであり、バ
ッテリ２またはＡＣ電源３の何れの電源を用いてパーソ
ナルコンピュータ１が動作しているかを検出して、ＣＰ
Ｕ８またはＢＩＯＳ−ＲＯＭ１１に通知する。更には、
バッテリ２でパーソナルコンピュータを駆動中に、バッ
テリの残容量が少なくなってきたことを検出し、ＣＰＵ
８またはＢＩＯＳ−ＲＯＭ１１に通知する。
【００２８】以上のような構成による本実施形態のパー
ソナルコンピュータにおける主メモリの供給クロック切
換の動作について、図３及び図４を用いて説明する。
ソナルコンピュータにおける主メモリの供給クロック切
換の動作について、図３及び図４を用いて説明する。
【００２９】尚、以下の動作は、パーソナルコンピュー
タ１の電源を切断せずに、駆動した状態のままでバッテ
リ／ＡＣ電源を切り換えたとしても、動的に主メモリ４
へ供給する動作クロックを切り換えることができる切り
換え制御を説明するものである。
タ１の電源を切断せずに、駆動した状態のままでバッテ
リ／ＡＣ電源を切り換えたとしても、動的に主メモリ４
へ供給する動作クロックを切り換えることができる切り
換え制御を説明するものである。
【００３０】（１）ＡＣ電源からバッテリ駆動に切り替
わった場合の動作（図３参照）
わった場合の動作（図３参照）
【００３１】まずパーソナルコンピュータ１をＡＣ電源
により駆動している時には、クロックジェネレータ５で
は、周波数２６６Ｍｈｚのクロックを主メモリ４に供給
し、主メモリではこのクロックに基づいて、データの書
込、読み出し、転送を実行している。そして、駆動電源
が、ＡＣ電源３からバッテリ２に切り替わった場合、電
源コントローラ１２がそれを検出し、ＢＩＯＳに通知さ
れる（ステップＳ１）。具体的には、主メモリ４上にロ
ードされＣＰＵ８により実行されているＢＩＯＳプログ
ラムが検出する。そして、ＢＩＯＳは、この通知に基づ
いて、ＣＰＵ８に内蔵されているキャッシュメモリ８ａ
を強制的にキャッシュフラッシュ（メモリ内のデータを
消去し空にする）する（ステップＳ２）。キャッシュメ
モリ８ａのキャッシュフラッシュ完了後ＢＩＯＳは、通
常動作にて主メモリ４上でロードされていたプログラム
によるＢＩＯＳ実行動作を、ＢＩＯＳ−ＲＯＭ１１から
の動作に切換る（ステップＳ３）。このようにＢＩＯＳ
が自身の実行のために主メモリ４の利用を停止し、ＢＩ
ＯＳ−ＲＯＭ１１からの動作に切り替わったら、次に、
主メモリ４のリフレッシュモードを通常のノーマルリフ
レッシュモードから、セルフリフレッシュモードに切り
換える（ステップＳ４）。具体的には、記憶保持動作
を、メモリコントローラ９による実行から、主メモリ４
自身の実行に切り換える。この状態にて主メモリはＢＩ
ＯＳ及びメモリコントローラ９の動作状態から切り離さ
れたので、ＢＩＯＳは、クロックジェネレータ５に供給
クロックの変更を指示し、クロックジェネレータ５は、
主メモリに供給する動作周波数を１３３Ｍｈｚから１０
０Ｍｈｚに切り換える（ステップＳ５）。そして周波数
が切り替わったと同時にメモリコントローラ９のメモリ
制御をＤＤＲ２６６対応から、ＤＤＲ２００対応に切り
換える（ステップＳ６）。具体的には、クロック周波数
１００Ｍｈｚの場合、ＤＤＲ−ＤＲＡＭは、クロックの
立ち上がりと立ち下がりの双方でデータの書込、読み出
しを行うので、実質周波数２００ｍｈｚと同等の動作を
する。そこで、この周波数に対応したメモリ制御ルーチ
ンに切換えて適用するものである。
により駆動している時には、クロックジェネレータ５で
は、周波数２６６Ｍｈｚのクロックを主メモリ４に供給
し、主メモリではこのクロックに基づいて、データの書
込、読み出し、転送を実行している。そして、駆動電源
が、ＡＣ電源３からバッテリ２に切り替わった場合、電
源コントローラ１２がそれを検出し、ＢＩＯＳに通知さ
れる（ステップＳ１）。具体的には、主メモリ４上にロ
ードされＣＰＵ８により実行されているＢＩＯＳプログ
ラムが検出する。そして、ＢＩＯＳは、この通知に基づ
いて、ＣＰＵ８に内蔵されているキャッシュメモリ８ａ
を強制的にキャッシュフラッシュ（メモリ内のデータを
消去し空にする）する（ステップＳ２）。キャッシュメ
モリ８ａのキャッシュフラッシュ完了後ＢＩＯＳは、通
常動作にて主メモリ４上でロードされていたプログラム
によるＢＩＯＳ実行動作を、ＢＩＯＳ−ＲＯＭ１１から
の動作に切換る（ステップＳ３）。このようにＢＩＯＳ
が自身の実行のために主メモリ４の利用を停止し、ＢＩ
ＯＳ−ＲＯＭ１１からの動作に切り替わったら、次に、
主メモリ４のリフレッシュモードを通常のノーマルリフ
レッシュモードから、セルフリフレッシュモードに切り
換える（ステップＳ４）。具体的には、記憶保持動作
を、メモリコントローラ９による実行から、主メモリ４
自身の実行に切り換える。この状態にて主メモリはＢＩ
ＯＳ及びメモリコントローラ９の動作状態から切り離さ
れたので、ＢＩＯＳは、クロックジェネレータ５に供給
クロックの変更を指示し、クロックジェネレータ５は、
主メモリに供給する動作周波数を１３３Ｍｈｚから１０
０Ｍｈｚに切り換える（ステップＳ５）。そして周波数
が切り替わったと同時にメモリコントローラ９のメモリ
制御をＤＤＲ２６６対応から、ＤＤＲ２００対応に切り
換える（ステップＳ６）。具体的には、クロック周波数
１００Ｍｈｚの場合、ＤＤＲ−ＤＲＡＭは、クロックの
立ち上がりと立ち下がりの双方でデータの書込、読み出
しを行うので、実質周波数２００ｍｈｚと同等の動作を
する。そこで、この周波数に対応したメモリ制御ルーチ
ンに切換えて適用するものである。
【００３２】これまでで、一連の主メモリ動作周波数の
切り換えが完了したので、通常動作に戻すために、まず
主メモリ４のリフレッシュモードを、セルフリフレッシ
ュモードからノーマルリフレッシュモードに戻し（ステ
ップＳ７）、ＢＩＯＳの動作をＢＩＯＳ−ＲＯＭ１１自
身からの動作から、主メモリ４での動作に戻すため、Ｂ
ＩＯＳ−ＲＯＭ１１に格納された制御プログラムを主メ
モリ４にロードする（ステップＳ８）。以上でパーソナ
ルコンピュータ１が通常の動作状態に戻り、バッテリ２
での動作を継続実行する。
切り換えが完了したので、通常動作に戻すために、まず
主メモリ４のリフレッシュモードを、セルフリフレッシ
ュモードからノーマルリフレッシュモードに戻し（ステ
ップＳ７）、ＢＩＯＳの動作をＢＩＯＳ−ＲＯＭ１１自
身からの動作から、主メモリ４での動作に戻すため、Ｂ
ＩＯＳ−ＲＯＭ１１に格納された制御プログラムを主メ
モリ４にロードする（ステップＳ８）。以上でパーソナ
ルコンピュータ１が通常の動作状態に戻り、バッテリ２
での動作を継続実行する。
【００３３】（２）バッテリからＡＣ電源への駆動に切
り替わった場合の動作（図４参照）
り替わった場合の動作（図４参照）
【００３４】まずパーソナルコンピュータ１をバッテリ
２により駆動している時には、クロックジェネレータ５
では、周波数２００Ｍｈｚのクロックを主メモリ４に供
給し、主メモリではこのクロックに基づいて、データの
書込、読み出し、転送を実行している。そして、駆動電
源が、バッテリ２からＡＣ電源３に切り替わった場合、
電源コントローラ１２がそれを検出し、ＢＩＯＳに通知
される（ステップＳ９）。具体的には、主メモリ４上に
ロードされＣＰＵ８により実行されているＢＩＯＳプロ
グラムが検出する。そして、ＢＩＯＳは、この通知に基
づいて、ＣＰＵ８に内蔵されているキャッシュメモリ８
ａを強制的にキャッシュフラッシュ（メモリ内のデータ
を消去し空にする）する（ステップＳ１０）。キャッシ
ュメモリ８ａのキャッシュフラッシュ完了後ＢＩＯＳ
は、通常動作にて主メモリ４上でロードされていたプロ
グラムによるＢＩＯＳ実行動作を、ＢＩＯＳ−ＲＯＭ１
１からの動作に切換る（ステップＳ１１）。このように
ＢＩＯＳが自身の実行のために主メモリ４の利用を停止
し、ＢＩＯＳ−ＲＯＭ１１からの動作に切り替わった
ら、次に、主メモリ４のリフレッシュモードを通常のノ
ーマルリフレッシュモードから、セルフリフレッシュモ
ードに切り換える（ステップＳ１２）。具体的には、記
憶保持動作を、メモリコントローラ９による実行から、
主メモリ４自身の実行に切り換える。この状態にて主メ
モリはＢＩＯＳ及びメモリコントローラ９の動作状態か
ら切り離されたので、ＢＩＯＳは、クロックジェネレー
タ５に供給クロックの変更を指示し、クロックジェネレ
ータ５は、主メモリに供給する動作周波数を１００Ｍｈ
ｚから１３３Ｍｈｚに切り換える（ステップＳ１３）。
そして周波数が切り替わったと同時にメモリコントロー
ラ９のメモリ制御をＤＤＲ２００対応から、ＤＤＲ２６
６対応に切り換える（ステップＳ１４）。具体的には、
クロック周波数１３３Ｍｈｚの場合、ＤＤＲ−ＤＲＡＭ
は、クロックの立ち上がりと立ち下がりの双方でデータ
の書込、読み出しを行うので、実質周波数２６６ｍｈｚ
と同等の動作をする。そこで、この周波数に対応したメ
モリ制御ルーチンに切換えて適用するものである。
２により駆動している時には、クロックジェネレータ５
では、周波数２００Ｍｈｚのクロックを主メモリ４に供
給し、主メモリではこのクロックに基づいて、データの
書込、読み出し、転送を実行している。そして、駆動電
源が、バッテリ２からＡＣ電源３に切り替わった場合、
電源コントローラ１２がそれを検出し、ＢＩＯＳに通知
される（ステップＳ９）。具体的には、主メモリ４上に
ロードされＣＰＵ８により実行されているＢＩＯＳプロ
グラムが検出する。そして、ＢＩＯＳは、この通知に基
づいて、ＣＰＵ８に内蔵されているキャッシュメモリ８
ａを強制的にキャッシュフラッシュ（メモリ内のデータ
を消去し空にする）する（ステップＳ１０）。キャッシ
ュメモリ８ａのキャッシュフラッシュ完了後ＢＩＯＳ
は、通常動作にて主メモリ４上でロードされていたプロ
グラムによるＢＩＯＳ実行動作を、ＢＩＯＳ−ＲＯＭ１
１からの動作に切換る（ステップＳ１１）。このように
ＢＩＯＳが自身の実行のために主メモリ４の利用を停止
し、ＢＩＯＳ−ＲＯＭ１１からの動作に切り替わった
ら、次に、主メモリ４のリフレッシュモードを通常のノ
ーマルリフレッシュモードから、セルフリフレッシュモ
ードに切り換える（ステップＳ１２）。具体的には、記
憶保持動作を、メモリコントローラ９による実行から、
主メモリ４自身の実行に切り換える。この状態にて主メ
モリはＢＩＯＳ及びメモリコントローラ９の動作状態か
ら切り離されたので、ＢＩＯＳは、クロックジェネレー
タ５に供給クロックの変更を指示し、クロックジェネレ
ータ５は、主メモリに供給する動作周波数を１００Ｍｈ
ｚから１３３Ｍｈｚに切り換える（ステップＳ１３）。
そして周波数が切り替わったと同時にメモリコントロー
ラ９のメモリ制御をＤＤＲ２００対応から、ＤＤＲ２６
６対応に切り換える（ステップＳ１４）。具体的には、
クロック周波数１３３Ｍｈｚの場合、ＤＤＲ−ＤＲＡＭ
は、クロックの立ち上がりと立ち下がりの双方でデータ
の書込、読み出しを行うので、実質周波数２６６ｍｈｚ
と同等の動作をする。そこで、この周波数に対応したメ
モリ制御ルーチンに切換えて適用するものである。
【００３５】ここまでで、一連の主メモリ動作周波数の
切り換えが完了したので、通常動作に戻すために、まず
主メモリ４のリフレッシュモードを、セルフリフレッシ
ュモードからノーマルリフレッシュモードに戻し（ステ
ップＳ１５）、ＢＩＯＳの動作をＢＩＯＳ−ＲＯＭ１１
自身からの動作から、主メモリ４での動作に戻すため、
ＢＩＯＳ−ＲＯＭ１１に格納された制御プログラムを主
メモリ４にロードする（ステップＳ１６）。以上でパー
ソナルコンピュータ１が通常の動作状態に戻り、バッテ
リ２での動作を継続実行する。
切り換えが完了したので、通常動作に戻すために、まず
主メモリ４のリフレッシュモードを、セルフリフレッシ
ュモードからノーマルリフレッシュモードに戻し（ステ
ップＳ１５）、ＢＩＯＳの動作をＢＩＯＳ−ＲＯＭ１１
自身からの動作から、主メモリ４での動作に戻すため、
ＢＩＯＳ−ＲＯＭ１１に格納された制御プログラムを主
メモリ４にロードする（ステップＳ１６）。以上でパー
ソナルコンピュータ１が通常の動作状態に戻り、バッテ
リ２での動作を継続実行する。
【００３６】上述したような動作に基づいて、パーソナ
ルコンピュータ１が動作中であっても、メモリの動作ク
ロックを切り換えることができるものである。
ルコンピュータ１が動作中であっても、メモリの動作ク
ロックを切り換えることができるものである。
【００３７】具体的には、主メモリ４（ＤＤＲ−ＤＲＡ
Ｍ）を１３３Ｍｈｚの動作クロックを用いるＤＤＲ２２
６の駆動モードでは、１チップ当たり１１０ｍＡの動作
電流が必要だが、１００Ｍｈｚの動作クロックを用いる
ＤＤＲ２００の駆動モードでは１００ｍＡの動作電流に
低減することができるものである。
Ｍ）を１３３Ｍｈｚの動作クロックを用いるＤＤＲ２２
６の駆動モードでは、１チップ当たり１１０ｍＡの動作
電流が必要だが、１００Ｍｈｚの動作クロックを用いる
ＤＤＲ２００の駆動モードでは１００ｍＡの動作電流に
低減することができるものである。
【００３８】また、上述した実施形態では、クロック周
波数の切り換えタイミングとして、電源種別（バッテリ
またはＡＣ）の切り換え時点を検出していたが、バッテ
リ駆動時のバッテリ残量に応じてクロック周波数を切り
換えることも可能である。この場合、バッテリ残量が多
い状態の時には高速クロックで主メモリを動作させ、バ
ッテリ残量が減少したことを電源コントローラが検出し
た場合に、動作クロックを低下させることによりバッテ
リでの駆動時間を延ばすことができるものである。
波数の切り換えタイミングとして、電源種別（バッテリ
またはＡＣ）の切り換え時点を検出していたが、バッテ
リ駆動時のバッテリ残量に応じてクロック周波数を切り
換えることも可能である。この場合、バッテリ残量が多
い状態の時には高速クロックで主メモリを動作させ、バ
ッテリ残量が減少したことを電源コントローラが検出し
た場合に、動作クロックを低下させることによりバッテ
リでの駆動時間を延ばすことができるものである。
【００３９】以上説明したように、本実施形態によれ
ば、パーソナルコンピュータの駆動状態に応じて、主メ
モリに供給する動作クロックを切り換えることができる
ので、システムとしての消費電力を低減でき、バッテリ
駆動の際の駆動時間を延ばすことができる。
ば、パーソナルコンピュータの駆動状態に応じて、主メ
モリに供給する動作クロックを切り換えることができる
ので、システムとしての消費電力を低減でき、バッテリ
駆動の際の駆動時間を延ばすことができる。
【００４０】
【発明の効果】パーソナルコンピュータの駆動状態に応
じて、主メモリに供給する動作クロックを切り換えるこ
とができるので、システムとしての消費電力を低減で
き、バッテリ駆動の際の駆動時間を延ばすことができ
る。
じて、主メモリに供給する動作クロックを切り換えるこ
とができるので、システムとしての消費電力を低減で
き、バッテリ駆動の際の駆動時間を延ばすことができ
る。
【図１】 本発明の一実施形態を概念的に説明するため
の基本構成を示すシステム構成図である。
の基本構成を示すシステム構成図である。
【図２】 同実施形態の詳細動作を説明するたのシステ
ム構成図である。
ム構成図である。
【図３】 同実施形態における、ＡＣ電源からバッテリ
駆動に切り替わった場合の動作を示すフローチャートで
ある。
駆動に切り替わった場合の動作を示すフローチャートで
ある。
【図４】 同実施形態におれる、バッテリ駆動からＡＣ
電源に切り替わった場合の動作を示すフローチャートで
ある。
電源に切り替わった場合の動作を示すフローチャートで
ある。
１…パーソナルコンピュータ、２…バッテリ、３…ＡＣ
電源、４…主メモリ４…クロックジェネレータ、６…電
源状態検出回路、７…クロック切換回路、８…ＣＰＵ、
９…メモリコントローラ、１０…ブリッジ、１１…ＢＩ
ＯＳ−ＲＯＭ、１２…電源コントローラ。
電源、４…主メモリ４…クロックジェネレータ、６…電
源状態検出回路、７…クロック切換回路、８…ＣＰＵ、
９…メモリコントローラ、１０…ブリッジ、１１…ＢＩ
ＯＳ−ＲＯＭ、１２…電源コントローラ。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5B011 DA02 EA04 EB01 GG10 LL08
LL13
5B079 AA07 BA01 BB01 BB04 BC01
Claims (7)
- 【請求項１】バッテリ及びＡＣ電源にて駆動可能な電子
機器において、 クロック動作に基づいて駆動する主メモリと、 バッテリ駆動であるか、ＡＣ電源駆動であるかを検出す
る電源種別検出回路と、 前記電源種別検出回路が、ＡＣ電源駆動からバッテリ駆
動に切り替わったことを検出した場合、前記主メモリに
供給するクロックを低速の周波数に切り換えるクロック
切り換え回路と、を具備したことを特徴とする電子機
器。 - 【請求項２】 前記主メモリに対し、バッテリ駆動時に
供給する第１の周波数のクロックまたは、前記ＡＣ電源
駆動に時に供給する第２の周波数のクロックを発生する
クロック発生回路を具備し、 前記クロック切り換え回路は、前記電源種別検出回路の
検出結果に基づいて、前記クロック発生回路に対し、第
１の周波数もしくは第２の周波数のクロックを切り換え
る指示をすることを特徴とする請求項１記載の電子機
器。 - 【請求項３】 バッテリ及びＡＣ電源にて駆動可能な電
子機器において、前記バッテリ駆動しているか、または
ＡＣ電源で駆動しているか駆動電源の切り替わりを検出
する電源コントローラと、クロック動作に基づいて駆動
する主メモリと、前記主メモリに対して異なる複数の周
波数のクロックを選択的に供給可能なクロック発生回路
と、システム制御プログラムを格納したＢＩＯＳ−ＲＯ
Ｍと、前記ＢＩＯＳ−ＲＯＭに格納されたＢＩＯＳプロ
グラムを実行し、キャッシュメモリを内蔵したＣＰＵと
を具備し、前記電源コントローラが駆動電源の切り替わ
ったことを検出した場合、前記キャッシュメモリの内容
を消去したあと、前記クロック発生回路から前記主メモ
リに供給するクロック周波数を切り換えることを特徴と
する電子機器。 - 【請求項４】 前記主メモリへのアクセス制御および前
記主メモリに対して、記憶保持動作のためリフレッシュ
動作を実施するメモリコントローラを具備し、前前記キ
ャッシュメモリの内容が消去され、前記リフレッシュ動
作をメモリコントローラからの動作から、前記主メモリ
自身でのリフレッシュ動作に切り換えられたあとに、前
記主メモリに供給するクロック周波数を切り換えること
を特徴とする請求項３記載の電子機器。 - 【請求項５】 前記電源コントローラが駆動電源の切り
替わったことを検出した場合、前記ＣＰＵが前記ＢＩＯ
Ｓプログラムを、前記主メモリにロードされたＢＩＯＳ
プログラムの実行から、前記ＢＩＯＳ−ＲＯＭに格納さ
れたＢＩＯＳプログラムの実行に移行したあとに、前記
主メモリに供給するクロック周波数を切り換えることを
特徴とする請求項４記載の電子機器。 - 【請求項６】 バッテリ及びＡＣ電源により駆動し、こ
の駆動電源によるクロック動作に基づいて動作する主メ
モリを有する電子機器の駆動制御方法において、バッテ
リ駆動であるか、ＡＣ電源駆動であるかを検出し、 ＡＣ電源駆動からバッテリ駆動に切り替わったことを検
出した場合、前記主メモリに供給するクロックを低速の
周波数に切り換えることを特徴とする駆動制御方法。 - 【請求項７】 バッテリ及びＡＣ電源により駆動し、こ
の駆動電源によるクロック動作に基づいて動作する主メ
モリを有する電子機器の駆動制御方法において、前記バ
ッテリ駆動しているか、またはＡＣ電源で駆動している
か駆動電源の切り替わりを検出し、駆動電源の切り替わ
ったことを検出した場合、ＣＰＵに内蔵されたキャッシ
ュメモリの内容を消去し、システムプログラムの実行
を、前記主メモリに格納されたシステムプログラムか
ら、ＢＩＯＳ−ＲＯＭに格納されたシステムプログラム
での実行に切り換え、前記主メモリの記憶保持のための
リフレッシュ動作を、メモリコントローラによるリフレ
ッシュ動作から、前記主メモリ自体でのリフレッシュ動
作に切り換え、前記主メモリに供給するクロック周波数
を切り換えることを特徴とする駆動制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002115687A JP2003308138A (ja) | 2002-04-18 | 2002-04-18 | 電子機器および電子機器の駆動制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002115687A JP2003308138A (ja) | 2002-04-18 | 2002-04-18 | 電子機器および電子機器の駆動制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003308138A true JP2003308138A (ja) | 2003-10-31 |
Family
ID=29396875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002115687A Abandoned JP2003308138A (ja) | 2002-04-18 | 2002-04-18 | 電子機器および電子機器の駆動制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003308138A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007193810A (ja) * | 2006-01-18 | 2007-08-02 | Apple Inc | フラッシュメモリ用インターリーブポリシー |
| JP2009540432A (ja) * | 2006-06-09 | 2009-11-19 | マイクロン テクノロジー， インク． | メモリデバイスの動作管理をするための方法及び装置 |
| JP2010122858A (ja) * | 2008-11-19 | 2010-06-03 | Ricoh Co Ltd | 半導体回路及び信号伝送システム |
| JP2011008728A (ja) * | 2009-06-29 | 2011-01-13 | Japan Digital Laboratory Co Ltd | 情報処理装置および省電力制御方法 |
| JP2015049808A (ja) * | 2013-09-03 | 2015-03-16 | シャープ株式会社 | 情報処理装置、および制御プログラム |
| JP2015064779A (ja) * | 2013-09-25 | 2015-04-09 | Ｎｅｃプラットフォームズ株式会社 | 情報処理装置及びその制御方法、並びにｂｉｏｓ用プログラム |
-
2002
- 2002-04-18 JP JP2002115687A patent/JP2003308138A/ja not_active Abandoned
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007193810A (ja) * | 2006-01-18 | 2007-08-02 | Apple Inc | フラッシュメモリ用インターリーブポリシー |
| US7793059B2 (en) | 2006-01-18 | 2010-09-07 | Apple Inc. | Interleaving policies for flash memory |
| JP2012043451A (ja) * | 2006-01-18 | 2012-03-01 | Apple Inc | フラッシュメモリ用インターリーブポリシー |
| JP2009540432A (ja) * | 2006-06-09 | 2009-11-19 | マイクロン テクノロジー， インク． | メモリデバイスの動作管理をするための方法及び装置 |
| US8248881B2 (en) | 2006-06-09 | 2012-08-21 | Micron Technology, Inc. | Method and apparatus for managing behavior of memory devices |
| US8432765B2 (en) | 2006-06-09 | 2013-04-30 | Micron Technology, Inc. | Method and apparatus for managing behavior of memory devices |
| JP2010122858A (ja) * | 2008-11-19 | 2010-06-03 | Ricoh Co Ltd | 半導体回路及び信号伝送システム |
| JP2011008728A (ja) * | 2009-06-29 | 2011-01-13 | Japan Digital Laboratory Co Ltd | 情報処理装置および省電力制御方法 |
| JP2015049808A (ja) * | 2013-09-03 | 2015-03-16 | シャープ株式会社 | 情報処理装置、および制御プログラム |
| JP2015064779A (ja) * | 2013-09-25 | 2015-04-09 | Ｎｅｃプラットフォームズ株式会社 | 情報処理装置及びその制御方法、並びにｂｉｏｓ用プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9201608B2 (en) | Memory controller mapping on-the-fly | |
| US7340621B2 (en) | Power conservation techniques for a digital computer | |
| JP4515093B2 (ja) | Ｃｐｕのパワーダウン方法及びそのための装置 | |
| US8850254B2 (en) | Dynamic control of reduced voltage state of graphics controller component of memory controller | |
| KR100806284B1 (ko) | 동적 전압 스케일링을 적용한 고효율 프로세서 | |
| US8392728B2 (en) | Reducing idle leakage power in an IC | |
| JP2008507762A (ja) | 動的なｄｌｌパワーダウン並びにメモリ・セルフリフレッシュの方法及び装置 | |
| TWI224728B (en) | Method and related apparatus for maintaining stored data of a dynamic random access memory | |
| JP2006517315A (ja) | プロセッサ電力状態を考慮するメモリコントローラ | |
| JP2001222346A (ja) | コンピュータ、コンピュータシステム、および省電力制御方法 | |
| JP2006120114A (ja) | 多機能電源ボタンを有するコンピューター及び関連方法 | |
| TW201011524A (en) | Method and controller for power management | |
| JP2008276395A (ja) | 情報処理装置およびプログラム実行制御方法 | |
| JP2008090435A (ja) | 情報処理装置、およびその制御方法。 | |
| JP2011014042A (ja) | 情報処理装置、情報処理装置の電力制御方法、およびコンピュータが実行可能なプログラム | |
| JP3685401B2 (ja) | Ｃｐｕ制御方法、これを用いたコンピュータ装置及びｃｐｕ並びにプログラム | |
| US20040199697A1 (en) | Mobile computer and base station | |
| TWI437419B (zh) | 電腦系統及其睡眠控制方法 | |
| US20120233451A1 (en) | Method for fast resuming computer system and computer system | |
| TWI249101B (en) | Method and related apparatus for using a dynamic random access memory to substitute for a hard disk drive | |
| JP2003308138A (ja) | 電子機器および電子機器の駆動制御方法 | |
| JP2005031729A (ja) | ディスク制御装置、ディスク装置、ディスク制御方法、ディスク制御プログラム | |
| US7321980B2 (en) | Software power control of circuit modules in a shared and distributed DMA system | |
| US11861781B2 (en) | Graphics processing units with power management and latency reduction | |
| US20060190635A1 (en) | Information processing apparatus and state control method of the same apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050415 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20061129 |