JP2008507762A - 動的なdllパワーダウン並びにメモリ・セルフリフレッシュの方法及び装置 - Google Patents
動的なdllパワーダウン並びにメモリ・セルフリフレッシュの方法及び装置 Download PDFInfo
- Publication number
- JP2008507762A JP2008507762A JP2007522538A JP2007522538A JP2008507762A JP 2008507762 A JP2008507762 A JP 2008507762A JP 2007522538 A JP2007522538 A JP 2007522538A JP 2007522538 A JP2007522538 A JP 2007522538A JP 2008507762 A JP2008507762 A JP 2008507762A
- Authority
- JP
- Japan
- Prior art keywords
- power
- memory
- mode
- response
- refresh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3225—Monitoring of peripheral devices of memory devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Dram (AREA)
Abstract
Description
Claims (38)
- 電子装置において電力を節減する方法であって、
未処理メモリ要求がないことに応じて前記電子装置を電力削減動作モードに自動的に移す工程を備えることを特徴とする方法。 - 請求項1記載の方法であって、
決定的な構成組が満たされていることに応じて前記電子装置を電力削減動作モードに自動的に移す工程を更に備えることを特徴とする方法。 - 請求項2記載の方法であって、決定的な構成組が満たされていることに応じて前記電子装置を電力削減動作モードに自動的に移す工程が、
決定的な構成組が満たされていることに応じてメモリをセルフリフレッシュに入れる工程を更に備えることを特徴とする方法。 - 請求項3記載の方法であって、決定的な構成組が満たされていることに応じて前記電子装置を電力削減動作モードに自動的に移す工程が、
決定的な構成組が満たされていることに応じてクロック、制御信号、クロック・ツリー、DLL、又は他の不必要なロジック/回路をパワーダウン・モードに入れる工程を更に備えることを特徴とする方法。 - 請求項4記載の方法であって、決定的な構成組が満たされていることに応じて前記電子装置を電力削減動作モードに自動的に移す工程が、
前記削減電力モードにおいてアイソクロノス・データを更新し続け、バス・マスタ・データを処理する工程を更に備えることを特徴とする方法。 - 請求項5記載の方法であって、前記電力節減モードがC2電力節減モードを備えることを特徴とする方法。
- 請求項5記載の方法であって、決定的な構成組に応じて前記メモリをセルフリフレッシュに入れる工程は、
アイスクロノス・データとバス・マスタ・データとの組み合わせが所定のバッファリング閾値を超えるか否かを判定する工程と、
前記組み合わせが所定の閾値を超えないことに応じて前記メモリをセルフリフレッシュに入れる工程とを更に備えることを特徴とする方法。 - 請求項7記載の方法であって、前記所定の閾値は、メモリがセルフリフレッシュから復帰するうえで最大のレーテンシを包含することを特徴とする方法。
- 請求項8記載の方法であって、アイソクロノス・データが表示データを含むことを特徴とする方法。
- 請求項8記載の方法であって、前記アイソクロノス・データとバス・マスタ・データとの組み合わせが所定のバッファリング閾値を超えるか否かを判定する工程が、
アイソクロノス・データ及びバス・マスタ・データのパラメータをアクセスし、
パラメータを用いて、パワーダウン・モードからの復帰するうえでのレーテンシが前記所定の閾値内に収まるか否かを予め計算する工程とを更に備えることを特徴とする方法。 - 請求項10記載の方法であって、アイソクロノス・データ及びバス・マスタ・データのパラメータをアクセスする工程が、
バイオス/ドライバを用いてアイソクロノス・データ及びバス・マスタ・データのパラメータをアクセスする工程を更に備えることを特徴とする方法。 - 請求項11記載の方法であって、
メモリ・セルフリフレッシュ若しくはDLLパワーダウン、又はクロック・ディセーブルなどのパワーダウン・モードをメモリ・コントローラ構成レジスタ又は状態マシンが制御することのコーディングによって計算を表す工程を更に備えることを特徴とする方法。 - 請求項12記載の方法であって、
パワーダウンから復帰するうえでのレーテンシというレーテンシが前記所定の閾値内に収まるか否かを実行中に計算する工程を更に備えることを特徴とする方法。 - 請求項8記載の方法であって、前記アイソクロノス・データとバス・マスタ・データとの組み合わせが所定の閾値を超えるか否かを判定する工程が、
パワーダウンから復帰するうえでの最大時間=セルフリフレッシュから復帰するうえでの時間+復帰するうえでの時間の実現のオーバヘッド/非効率性+DLLパワーダウンから復帰するうえでの時間の該当する割合
によって、パワーダウンから復帰するうえでの最大時間を計算する工程を更に備えることを特徴とする方法。 - 請求項14記載の方法であって、表示レーテンシ許容量が、FIFOサイズ、及び表示モードの要件によって判定されることを特徴とする方法。
- 請求項15記載の方法であって、表示レーテンシ許容量が、前記パワーダウンから復帰するうえでの最大時間よりも大きいことを特徴とする方法。
- 請求項16記載の方法であって、アイソクロノス・レーテンシ許容量が、FIFOサイズ及び最小周期間隔要件によって判定されることを特徴とする方法。
- 請求項17記載の方法であって、前記アイソクロノス・レーテンシ許容量が、前記パワーダウンから復帰するうえでの最大時間よりも大きいことを特徴とする方法。
- システムであって、
メモリと、
未処理メモリ要求がないことに応じて電子装置を電力削減動作モードに自動的に移すための電力管理ロジックとを備えることを特徴とするシステム。 - 請求項19記載のシステムであって、前記電力管理ロジックは、決定的な構成組が満たされていることに応じて前記電子装置を電力削減動作モードに自動的に移すことを特徴とするシステム。
- 請求項20記載のシステムであって、前記電力管理ロジックは、決定的な構成組が満たされていることに応じて前記メモリをセルフリフレッシュに入れることを特徴とするシステム。
- 請求項21記載のシステムであって、前記電力管理ロジックは、決定的な構成組が満たされていることに応じてクロック又はDLLをパワーダウン・モードに入れることを特徴とするシステム。
- 請求項22記載のシステムであって、前記電力管理ロジックは、削減電力モードにおいてアイソクロノス・データを更新し続け、バス・マスタ・データを処理することを特徴とするシステム。
- 請求項23記載のシステムであって、前記電力節減モードがC2電力節減モードを備えることを特徴とするシステム。
- 請求項23記載のシステムであって、前記電力管理ロジックは、アイソクロノス・データ及びバス・マスタ・データの組み合わせが所定のバッファリング閾値を超えているか否かを判定し、前記組み合わせが所定の閾値を超えていないことに応じて前記メモリをセルフリフレッシュに入れることを特徴とするシステム。
- 請求項25記載のシステムであって、前記所定の閾値は、メモリがセルフリフレッシュから復帰するうえでの最大のレーテンシを包含することを特徴とするシステム。
- 請求項26記載のシステムであって、アイソクロノス・データが表示データを含むことを特徴とするシステム。
- 請求項26記載のシステムであって、前記電力管理ロジックはアイソクロノス・データ及びバス・マスタ・データのパラメータをアクセスし、パラメータを用いて、パワーダウン・モードから復帰するうえでのレンテンシが前記所定の閾値内に収まるか否かを予め計算することを特徴とするシステム。
- 請求項28記載のシステムであって、前記電力管理ロジックはバイオス又はドライバを用いてアイソクロノス・データ及びバス・マスタ・データのパラメータをアクセスすることを特徴とするシステム。
- 請求項25記載のシステムであって、前記電力管理ロジックは、パワーダウンから復帰するうえでのレンテンシというレーテンシが前記所定の閾値内に収まるか否かを実行中に計算することを特徴とするシステム。
- マシン・アクセス可能媒体であって、実行されるとマシンに、
メモリ要求がないことに応じて電子装置を電力削減動作モードに移させる命令を含むことを特徴とするマシン・アクセス可能媒体。 - 請求項31記載のマシン・アクセス可能媒体であって、
決定的な構成組が満たされていることに応じて前記電子装置を電力削減動作モードに移す命令を更に備えることを特徴とするマシン・アクセス可能媒体。 - 請求項31記載のマシン・アクセス可能媒体であって、決定的な構成組が満たされていることに応じて前記電子装置を電力削減動作モードに移す命令が、
決定的な構成組が満たされていることに応じてメモリをセルフリフレッシュに入れる命令を更に備えることを特徴とするマシン・アクセス可能媒体。 - 請求項31記載のマシン・アクセス可能媒体であって、決定的な構成組が満たされていることに応じて前記電子装置を電力削減動作モードに移す命令が、
決定的な構成組が満たされていることに応じてクロック、制御信号、クロック・ツリー、DLL、又は他の不必要なロジック/回路をパワーダウン・モードに入れる命令を更に備えることを特徴とするマシン・アクセス可能媒体。 - システムであって、
未処理メモリ要求がないことに応じて電子装置を電力削減動作モードに自動的に移すためのメモリ管理装置を備えることを特徴とするシステム。 - 請求項35記載のシステムであって、前記メモリ管理装置は、決定的な構成組が満たされていることに応じて前記電子装置を電力削減動作モードに移すことを特徴とするシステム。
- 請求項35記載のシステムであって、前記電力管理ロジックは、決定的な構成組が満たされていることに応じてクロック又はDLLをパワーダウン・モードに入れることを特徴とするシステム。
- 請求項35記載のシステムであって、前記電力管理ロジックは、削減電力モードにおいてアイソクロノス・データを更新し続け、バス・マスタ・データを処理することを特徴とするシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/899,530 | 2004-07-26 | ||
US10/899,530 US7343502B2 (en) | 2004-07-26 | 2004-07-26 | Method and apparatus for dynamic DLL powerdown and memory self-refresh |
PCT/US2005/024375 WO2006019636A1 (en) | 2004-07-26 | 2005-07-08 | Method and apparatus for dynamic dll powerdown and memory self-refresh |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008507762A true JP2008507762A (ja) | 2008-03-13 |
JP5430851B2 JP5430851B2 (ja) | 2014-03-05 |
Family
ID=35311312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007522538A Expired - Fee Related JP5430851B2 (ja) | 2004-07-26 | 2005-07-08 | 動的なdllパワーダウン並びにメモリ・セルフリフレッシュの方法及び装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7343502B2 (ja) |
JP (1) | JP5430851B2 (ja) |
CN (1) | CN100501642C (ja) |
DE (1) | DE112005001801B4 (ja) |
TW (1) | TWI304170B (ja) |
WO (1) | WO2006019636A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012212467A (ja) * | 2008-03-31 | 2012-11-01 | Intel Corp | レイテンシガイダンスに基づくプラットフォームのパワーマネジメント |
JP2013516009A (ja) * | 2010-01-11 | 2013-05-09 | クアルコム,インコーポレイテッド | 動的電力管理のためのドメイン固有言語、コンパイラ、およびjit |
US9235251B2 (en) | 2010-01-11 | 2016-01-12 | Qualcomm Incorporated | Dynamic low power mode implementation for computing devices |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7698575B2 (en) * | 2004-03-30 | 2010-04-13 | Intel Corporation | Managing power consumption by requesting an adjustment to an operating point of a processor |
US7827424B2 (en) * | 2004-07-29 | 2010-11-02 | Ati Technologies Ulc | Dynamic clock control circuit and method |
US8593470B2 (en) * | 2005-02-24 | 2013-11-26 | Ati Technologies Ulc | Dynamic memory clock switching circuit and method for adjusting power consumption |
US7523327B2 (en) * | 2005-03-05 | 2009-04-21 | Intel Corporation | System and method of coherent data transfer during processor idle states |
US7800621B2 (en) | 2005-05-16 | 2010-09-21 | Ati Technologies Inc. | Apparatus and methods for control of a memory controller |
KR100808052B1 (ko) * | 2005-09-28 | 2008-03-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR100815185B1 (ko) * | 2005-09-29 | 2008-03-19 | 주식회사 하이닉스반도체 | 동기식 반도체 메모리 소자의 지연고정루프 및 그 구동방법 |
TW200727127A (en) * | 2006-01-12 | 2007-07-16 | Via Tech Inc | Central processing unit power saving method and system |
JP2007264953A (ja) * | 2006-03-28 | 2007-10-11 | Toshiba Corp | 情報処理装置および動作制御方法 |
US8314806B2 (en) * | 2006-04-13 | 2012-11-20 | Intel Corporation | Low power display mode |
KR100845784B1 (ko) * | 2006-12-08 | 2008-07-14 | 주식회사 하이닉스반도체 | 지연 고정 루프의 지연 장치 |
US7613064B1 (en) * | 2006-12-19 | 2009-11-03 | Nvidia Corporation | Power management modes for memory devices |
KR100834399B1 (ko) * | 2007-01-10 | 2008-06-04 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그의 구동방법 |
KR101018706B1 (ko) * | 2007-03-29 | 2011-03-04 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 구동방법 |
KR100892678B1 (ko) * | 2007-10-10 | 2009-04-15 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 구동 방법 |
US8255713B2 (en) | 2008-06-26 | 2012-08-28 | Intel Corporation | Management of link states using plateform and device latencies |
TWI470438B (zh) * | 2008-10-17 | 2015-01-21 | Via Tech Inc | 動態切換資料佇列臨界值的系統及方法 |
US8412866B2 (en) * | 2008-11-24 | 2013-04-02 | Via Technologies, Inc. | System and method of dynamically switching queue threshold |
KR101062743B1 (ko) * | 2009-04-15 | 2011-09-06 | 주식회사 하이닉스반도체 | 반도체 집적 회로 및 그 제어 방법 |
KR101027688B1 (ko) * | 2009-09-30 | 2011-04-12 | 주식회사 하이닉스반도체 | 반도체 장치 |
US8966208B2 (en) * | 2010-02-25 | 2015-02-24 | Conversant Ip Management Inc. | Semiconductor memory device with plural memory die and controller die |
KR101103067B1 (ko) * | 2010-03-29 | 2012-01-06 | 주식회사 하이닉스반도체 | 가변 단위지연회로 및 그를 이용한 반도체 장치의 클럭 생성회로 |
US8799685B2 (en) | 2010-08-25 | 2014-08-05 | Advanced Micro Devices, Inc. | Circuits and methods for providing adjustable power consumption |
US8854344B2 (en) * | 2010-12-13 | 2014-10-07 | Ati Technologies Ulc | Self-refresh panel time synchronization |
US8732496B2 (en) * | 2011-03-24 | 2014-05-20 | Nvidia Corporation | Method and apparatus to support a self-refreshing display device coupled to a graphics controller |
US9165537B2 (en) * | 2011-07-18 | 2015-10-20 | Nvidia Corporation | Method and apparatus for performing burst refresh of a self-refreshing display device |
US10817043B2 (en) * | 2011-07-26 | 2020-10-27 | Nvidia Corporation | System and method for entering and exiting sleep mode in a graphics subsystem |
KR102005872B1 (ko) | 2011-10-26 | 2019-08-01 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
US9400545B2 (en) | 2011-12-22 | 2016-07-26 | Intel Corporation | Method, apparatus, and system for energy efficiency and energy conservation including autonomous hardware-based deep power down in devices |
IN2012DE00977A (ja) | 2012-03-30 | 2015-09-11 | Intel Corp | |
US20140240328A1 (en) * | 2013-02-26 | 2014-08-28 | Prasoonkumar Surti | Techniques for low energy computation in graphics processing |
US9563579B2 (en) * | 2013-02-28 | 2017-02-07 | Intel Corporation | Method, apparatus, system for representing, specifying and using deadlines |
TW201437805A (zh) * | 2013-03-29 | 2014-10-01 | Wistron Corp | 電子裝置及其電源管理方法 |
JP2015176214A (ja) * | 2014-03-13 | 2015-10-05 | 株式会社東芝 | 通信装置 |
US10504578B2 (en) | 2015-10-25 | 2019-12-10 | Hewlett Packard Enterprise Development Lp | Volatile memory device with automatic lower power state |
CN111813455B (zh) * | 2020-07-08 | 2023-02-10 | 深圳忆联信息系统有限公司 | 固态硬盘的低功耗实现方法、装置、计算机设备和存储介质 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0887383A (ja) * | 1994-06-15 | 1996-04-02 | Matsushita Electric Ind Co Ltd | ディスクを有するコンピュータの節電方法 |
JPH11507736A (ja) * | 1995-06-07 | 1999-07-06 | セイコーエプソン株式会社 | コンピュータ・システムのパワーダウンモード |
JP2000298536A (ja) * | 1999-04-15 | 2000-10-24 | Toshiba Corp | 情報処理装置 |
JP2001084363A (ja) * | 1999-08-24 | 2001-03-30 | Isei Denshi Kofun Yugenkoshi | グラフィックスシステムコントローラ及び計算機システム |
JP2001331243A (ja) * | 2000-05-19 | 2001-11-30 | Fujitsu Ltd | 情報処理装置及び省電力制御方法及び省電力制御プログラムを格納した記録媒体 |
JP2002082743A (ja) * | 2000-09-06 | 2002-03-22 | Casio Comput Co Ltd | 電子機器及び電子機器制御プログラムを記憶した記憶媒体 |
JP2003263883A (ja) * | 2002-03-07 | 2003-09-19 | Sharp Corp | 自己同期型fifoメモリ装置、これを用いたデータ転送用インターフェイスを有するシステムおよび非同期型情報処理装置 |
JP2004133577A (ja) * | 2002-10-09 | 2004-04-30 | Seiko Epson Corp | 半導体装置 |
JP2004192043A (ja) * | 2002-12-06 | 2004-07-08 | Sharp Corp | メモリ制御装置およびそれを備えた情報処理システム並びにメモリ制御方法 |
US20040139359A1 (en) * | 2003-01-09 | 2004-07-15 | Samson Eric C. | Power/performance optimized memory controller considering processor power states |
JP2004199684A (ja) * | 2002-12-19 | 2004-07-15 | Internatl Business Mach Corp <Ibm> | プリフェッチ・バッファを用いたメモリ電力管理 |
Family Cites Families (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4485440A (en) * | 1981-09-24 | 1984-11-27 | At&T Bell Laboratories | Central processor utilization monitor |
US5072376A (en) * | 1988-06-10 | 1991-12-10 | Amdahl Corporation | Measuring utilization of processor shared by multiple system control programs |
US5021679A (en) * | 1989-06-30 | 1991-06-04 | Poqet Computer Corporation | Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency |
US5153535A (en) * | 1989-06-30 | 1992-10-06 | Poget Computer Corporation | Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency |
US5218704A (en) * | 1989-10-30 | 1993-06-08 | Texas Instruments | Real-time power conservation for portable computers |
US5201059A (en) * | 1989-11-13 | 1993-04-06 | Chips And Technologies, Inc. | Method for reducing power consumption includes comparing variance in number of time microprocessor tried to react input in predefined period to predefined variance |
US5396635A (en) * | 1990-06-01 | 1995-03-07 | Vadem Corporation | Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system |
US5404543A (en) * | 1992-05-29 | 1995-04-04 | International Business Machines Corporation | Method and system for reducing an amount of power utilized by selecting a lowest power mode from a plurality of power modes |
US5513358A (en) * | 1994-02-04 | 1996-04-30 | Motorola, Inc. | Method and apparatus for power-up state initialization in a data processing system |
WO1995031782A1 (en) * | 1994-05-12 | 1995-11-23 | Ast Research, Inc. | Cpu activity monitoring through cache watching |
US5752011A (en) * | 1994-06-20 | 1998-05-12 | Thomas; C. Douglas | Method and system for controlling a processor's clock frequency in accordance with the processor's temperature |
AU3313795A (en) * | 1994-10-14 | 1996-04-26 | Compaq Computer Corporation | Circuit for placing a cache memory into low power mode in response to special bus cycles |
US5734585A (en) * | 1994-11-07 | 1998-03-31 | Norand Corporation | Method and apparatus for sequencing power delivery in mixed supply computer systems |
EP0721157A1 (en) * | 1994-12-12 | 1996-07-10 | Advanced Micro Devices, Inc. | Microprocessor with selectable clock frequency |
US6192479B1 (en) * | 1995-01-19 | 2001-02-20 | Texas Instruments Incorporated | Data processing with progressive, adaptive, CPU-driven power management |
US5623647A (en) * | 1995-03-07 | 1997-04-22 | Intel Corporation | Application specific clock throttling |
US5719800A (en) * | 1995-06-30 | 1998-02-17 | Intel Corporation | Performance throttling to reduce IC power consumption |
US5745375A (en) * | 1995-09-29 | 1998-04-28 | Intel Corporation | Apparatus and method for controlling power usage |
US5787294A (en) * | 1995-10-13 | 1998-07-28 | Vlsi Technology, Inc. | System for reducing the power consumption of a computer system and method therefor |
US5815693A (en) * | 1995-12-15 | 1998-09-29 | National Semiconductor Corporation | Processor having a frequency modulated core clock based on the criticality of program activity |
US6108226A (en) * | 1996-06-24 | 2000-08-22 | Ghosh; Ramit | Voltage selection apparatus and methods |
US5982814A (en) * | 1996-08-01 | 1999-11-09 | Pc-Tel, Inc. | Dynamic control of processor utilization by a host signal processing modem |
EP0855718A1 (en) * | 1997-01-28 | 1998-07-29 | Hewlett-Packard Company | Memory low power mode control |
US6105142A (en) * | 1997-02-11 | 2000-08-15 | Vlsi Technology, Inc. | Intelligent power management interface for computer system hardware |
US6141765A (en) * | 1997-05-19 | 2000-10-31 | Gigabus, Inc. | Low power, high speed communications bus |
US5963023A (en) * | 1998-03-21 | 1999-10-05 | Advanced Micro Devices, Inc. | Power surge management for high performance integrated circuit |
TW509843B (en) * | 1998-07-24 | 2002-11-11 | Mitac Technology Corp | Control method and system for dynamically adjusting processor |
US6141762A (en) | 1998-08-03 | 2000-10-31 | Nicol; Christopher J. | Power reduction in a multiprocessor digital signal processor based on processor load |
US6212644B1 (en) * | 1998-09-10 | 2001-04-03 | Intel Corporation | Controlling temperatures in computers |
US6347379B1 (en) * | 1998-09-25 | 2002-02-12 | Intel Corporation | Reducing power consumption of an electronic device |
JP2000122747A (ja) | 1998-10-12 | 2000-04-28 | Nec Corp | ディジタル信号演算処理部の制御装置および方法 |
US6298105B1 (en) * | 1998-10-30 | 2001-10-02 | Intel Corporation | Method and apparatus for a low skew, low standby power clock network |
US6272642B2 (en) * | 1998-12-03 | 2001-08-07 | Intel Corporation | Managing a system's performance state |
US6535798B1 (en) * | 1998-12-03 | 2003-03-18 | Intel Corporation | Thermal management in a system |
US6118306A (en) * | 1998-12-03 | 2000-09-12 | Intel Corporation | Changing clock frequency |
US6557108B1 (en) * | 1999-05-28 | 2003-04-29 | 3Com Corporation | System and method in a modem for providing a shortened reset pulse upon receipt of an external reset pulse |
JP4123640B2 (ja) | 1999-06-16 | 2008-07-23 | ソニー株式会社 | 情報処理システム及びその制御方法、タスク割当て制御方法及び制御装置、並びにプログラム提供媒体 |
US6820209B1 (en) * | 1999-07-15 | 2004-11-16 | Apple Computer, Inc. | Power managed graphics controller |
KR100575864B1 (ko) * | 1999-12-30 | 2006-05-03 | 주식회사 하이닉스반도체 | 램버스 디램 |
US6633987B2 (en) * | 2000-03-24 | 2003-10-14 | Intel Corporation | Method and apparatus to implement the ACPI(advanced configuration and power interface) C3 state in a RDRAM based system |
US6574739B1 (en) * | 2000-04-14 | 2003-06-03 | Compal Electronics, Inc. | Dynamic power saving by monitoring CPU utilization |
US6351150B1 (en) * | 2000-09-11 | 2002-02-26 | Intel Corporation | Low switching activity dynamic driver for high performance interconnects |
US6941480B1 (en) | 2000-09-30 | 2005-09-06 | Intel Corporation | Method and apparatus for transitioning a processor state from a first performance mode to a second performance mode |
US6738675B2 (en) * | 2000-12-30 | 2004-05-18 | Intel Corporation | Method, apparatus, and system to reduce microprocessor power dissipation |
US6829713B2 (en) * | 2000-12-30 | 2004-12-07 | Intel Corporation | CPU power management based on utilization with lowest performance mode at the mid-utilization range |
US6865653B2 (en) | 2001-12-18 | 2005-03-08 | Intel Corporation | System and method for dynamic power management using data buffer levels |
US7149909B2 (en) * | 2002-05-09 | 2006-12-12 | Intel Corporation | Power management for an integrated graphics device |
US7028200B2 (en) | 2002-05-15 | 2006-04-11 | Broadcom Corporation | Method and apparatus for adaptive power management of memory subsystem |
US7146514B2 (en) * | 2003-07-23 | 2006-12-05 | Intel Corporation | Determining target operating frequencies for a multiprocessor system |
-
2004
- 2004-07-26 US US10/899,530 patent/US7343502B2/en active Active
-
2005
- 2005-07-08 DE DE112005001801T patent/DE112005001801B4/de active Active
- 2005-07-08 JP JP2007522538A patent/JP5430851B2/ja not_active Expired - Fee Related
- 2005-07-08 WO PCT/US2005/024375 patent/WO2006019636A1/en active Application Filing
- 2005-07-08 CN CN200580025147.5A patent/CN100501642C/zh not_active Expired - Fee Related
- 2005-07-12 TW TW094123597A patent/TWI304170B/zh not_active IP Right Cessation
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0887383A (ja) * | 1994-06-15 | 1996-04-02 | Matsushita Electric Ind Co Ltd | ディスクを有するコンピュータの節電方法 |
JPH11507736A (ja) * | 1995-06-07 | 1999-07-06 | セイコーエプソン株式会社 | コンピュータ・システムのパワーダウンモード |
JP2000298536A (ja) * | 1999-04-15 | 2000-10-24 | Toshiba Corp | 情報処理装置 |
JP2001084363A (ja) * | 1999-08-24 | 2001-03-30 | Isei Denshi Kofun Yugenkoshi | グラフィックスシステムコントローラ及び計算機システム |
JP2001331243A (ja) * | 2000-05-19 | 2001-11-30 | Fujitsu Ltd | 情報処理装置及び省電力制御方法及び省電力制御プログラムを格納した記録媒体 |
JP2002082743A (ja) * | 2000-09-06 | 2002-03-22 | Casio Comput Co Ltd | 電子機器及び電子機器制御プログラムを記憶した記憶媒体 |
JP2003263883A (ja) * | 2002-03-07 | 2003-09-19 | Sharp Corp | 自己同期型fifoメモリ装置、これを用いたデータ転送用インターフェイスを有するシステムおよび非同期型情報処理装置 |
JP2004133577A (ja) * | 2002-10-09 | 2004-04-30 | Seiko Epson Corp | 半導体装置 |
JP2004192043A (ja) * | 2002-12-06 | 2004-07-08 | Sharp Corp | メモリ制御装置およびそれを備えた情報処理システム並びにメモリ制御方法 |
JP2004199684A (ja) * | 2002-12-19 | 2004-07-15 | Internatl Business Mach Corp <Ibm> | プリフェッチ・バッファを用いたメモリ電力管理 |
US20040139359A1 (en) * | 2003-01-09 | 2004-07-15 | Samson Eric C. | Power/performance optimized memory controller considering processor power states |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012212467A (ja) * | 2008-03-31 | 2012-11-01 | Intel Corp | レイテンシガイダンスに基づくプラットフォームのパワーマネジメント |
JP2013516009A (ja) * | 2010-01-11 | 2013-05-09 | クアルコム,インコーポレイテッド | 動的電力管理のためのドメイン固有言語、コンパイラ、およびjit |
US9182810B2 (en) | 2010-01-11 | 2015-11-10 | Qualcomm Incorporated | Domain specific language, compiler and JIT for dynamic power management |
US9235251B2 (en) | 2010-01-11 | 2016-01-12 | Qualcomm Incorporated | Dynamic low power mode implementation for computing devices |
Also Published As
Publication number | Publication date |
---|---|
DE112005001801B4 (de) | 2011-09-08 |
WO2006019636A1 (en) | 2006-02-23 |
DE112005001801T5 (de) | 2007-06-14 |
TW200622575A (en) | 2006-07-01 |
JP5430851B2 (ja) | 2014-03-05 |
CN1989478A (zh) | 2007-06-27 |
US7343502B2 (en) | 2008-03-11 |
TWI304170B (en) | 2008-12-11 |
CN100501642C (zh) | 2009-06-17 |
US20060020835A1 (en) | 2006-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5430851B2 (ja) | 動的なdllパワーダウン並びにメモリ・セルフリフレッシュの方法及び装置 | |
JP4567972B2 (ja) | 処理集積回路の電力消費量を削減するための方法および装置 | |
JP4376897B2 (ja) | プロセッサ電力状態を考慮するメモリコントローラ | |
KR102082242B1 (ko) | 전력 효율적 프로세서 아키텍처 | |
US7454632B2 (en) | Reducing computing system power through idle synchronization | |
US8072459B2 (en) | Data processing unit with multi-graphic controller and method for processing data using the same | |
TWI341969B (en) | Method for causing a memory to enter self refresh, memory apparatus that can enter a self refresh, and coumputing system | |
US8364999B1 (en) | System and method for processor workload metering | |
KR100380196B1 (ko) | 버스 상에 액티비티가 존재하지 않는 동안에 버스 클럭을정지시키기 위한 방법 및 장치 | |
US20060031694A1 (en) | Power conservation techniques for a digital computer | |
US20040139356A1 (en) | Method and apparatus for improving bus master performance | |
JP3597282B2 (ja) | データ処理装置及びその方法 | |
US20140092106A1 (en) | Clamping of dynamic capacitance for graphics | |
US10296067B2 (en) | Enhanced dynamic clock and voltage scaling (DCVS) scheme | |
KR101826088B1 (ko) | 프로세서 코어들의 전력 모드들을 제어하기 위한 레이턴시-기반 전력 모드 유닛들, 및 관련 방법들 및 시스템들 | |
US20060206729A1 (en) | Flexible power reduction for embedded components | |
JP2005346672A (ja) | メモリ制御方法、メモリ制御システム、プログラム及び記憶媒体 | |
US11861781B2 (en) | Graphics processing units with power management and latency reduction | |
JP2003308138A (ja) | 電子機器および電子機器の駆動制御方法 | |
JP2004246400A (ja) | ノイズ低減装置、ノイズ低減方法及びプログラム | |
JP2003195971A (ja) | コンピュータ用の電力節約方法およびシステム | |
Olsen et al. | Analysis of Transition Energy and Latency of the PowerDown State in Advanced System-On-a-Chip Processors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101209 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120308 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120903 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120911 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131204 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5430851 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |