KR100380196B1

KR100380196B1 - 버스 상에 액티비티가 존재하지 않는 동안에 버스 클럭을정지시키기 위한 방법 및 장치

Info

Publication number: KR100380196B1
Application number: KR10-2001-7001306A
Authority: KR
Inventors: 조성수; 호메이연니마
Original assignee: 인텔 코오퍼레이션
Priority date: 1998-07-31
Filing date: 1999-07-26
Publication date: 2003-04-11
Also published as: WO2000007089A1; EP1105787A4; US6021506A; CN100430862C; CN1310815A; AU5216899A; EP1105787A1; KR20010099606A

Abstract

버스 상에 액티비티가 존재하지 않을 때 버스 클럭을 정지시키기 위한 방법 및 장치가 기술된다. 도시된 실시예에서, AGP 버스(115)는 그래픽 제어기(120)와 코어 로직(130) 간에 데이터를 전송하기 위해 이 두 디바이스(120, 130)를 연결한다. 제어기(310)는 제1 및 제2 디바이스(120, 130)를 위한 제1 (ADP 버스) 클럭 신호CLK및 제2 (내부) 클럭 신호iclk를 생성한다. 만일, 제어기(310)가 AGP 버스 상에 그래픽 액티비티가 존재하지 않는다고 판단한 경우(즉, 버스가 유휴 상태인), 제어기(310)는 내부 클럭 신호cilk를 정지시키기 위한 정지 요구를 발생한다. 그래픽 제어기(120) 또는 코어 로직(130)으로부터의 반대를 기다리도록, 정지 요구의 과정은 AGP 버스 클럭CLK상의 7 사이클 주기 동안 지연된다. 7 사이클 지연 동안, 반대가 수신되는 경우, 내부 클럭iclk은 정지되지 않고 계속 실행될 것이다. 그러나, 반대가 수신되지 않은 경우, 내부 클럭iclk은 정지될 것이다. 그래픽 제어기(120)가 저전력 또는 "수면" 상태에 있다면, AGP 버스 클럭CLK이 정지되고, 이에 따라 전력이 보존될 수 있다.

Description

버스 상에 액티비티가 존재하지 않는 동안에 버스 클럭을 정지시키기 위한 방법 및 장치{METHOD AND APPARATUS FOR STOPPING A BUS CLOCK WHILE THERE ARE NO ACTIVITIES PRESENT ON A BUS}

통상적으로, 컴퓨터 시스템 상에 그래픽의 생성은 PCI(Peripheral Component Interface) 버스에 의해 연결된 그래픽 장치를 통해 수행되고 있다. 도면, 특히 도1을 참조하여, PCI 버스(105)를 통해 컴퓨터 디스플레이 상에 이러한 그래픽을 생성하기 위한 종래의 시스템(100)이 설명된다. 시스템(100)은 그 위에서 특정 컴퓨터 프로그램을 실행하기 위한 중앙 처리 유닛(CPU)(110)을 포함하는데, 이 컴퓨터 프로그램은 디스플레이 장치(미도시) 상에 이러한 그래픽을 디스플레이하기 위한 명령어를 그래픽 제어기(120)에 제공한다. PCI 버스(105)는 또한 메인 메모리(140)에 연결된 코어 로직(core logic)(130)과 연결된다. 코어 로직(130)은그래픽 제어기(120)로의 그래픽을 생성하기 위해 메인 메모리(140)에 대한 액세스를 제어하는 칩셋이다. 또한, PCI 버스(105)는 통상적으로, 예를 들어, 디스크 드라이브(150)와 같은 다른 장치를 CPU(110)에 연결한다.

그래픽 제어기(120)는, 예를 들어, 3D 그래픽을 렌더링하기 위한 3차원 기하학적 계산, 메모리(140) 안에 저장된 액세싱 텍스처 맵(accessing texture map) 등과 같은 다양한 그래픽 관련 업무를 수행하기 위해 메인 메모리(140)를 사용한다. PCI 버스(105)는 통상적으로 33MHz로 실행되는데, 이것은 다양한 그래픽 관련 업무를 수행하기 위해 그래픽 제어기(120)와 메인 메모리(140) 간에 133Mbyte/s의 최대 전송율을 허가한다.

PCI 버스(105)는 일반적으로 기본적인 2차원 및 3차원 그래픽을 처리하기 위한 그래픽 제어기(120)와 코어 로직(130) 간의 상호 동작을 위한 알맞은 매개체이다. 그러나, 지난 몇 년 동안 이들 그래픽의 정교함이 매우 증가함에 따라, 즉 복잡한 3차원 그래픽의 출현에 따라, 그래픽 애플리케이션을 위한 PCI 버스(105)의 사용이 점점 문제가 되고 있다. 그래픽이 점점 복잡해짐에 따라, 그 그래픽 제어기(120)는 이 복잡한 업무를 처리하기 위해 메인 메모리(140)에 보다 많이, 그리고 보다 빠르게 액세스해야 할 필요가 있다. PCI 버스(105)의 제한된 대역폭은 효과적으로 복잡한 3D 그래픽을 생성하기 위한 그래픽 제어기(120)의 능력을 제한한다. 또한, 그래픽 제어기(120)는 디스크 드라이브(150)와 같은 그 밖의 "비-그래픽(non-graphics)" 관련 장치와 PCI 버스(105)를 공유하므로, 이에 따라 PCI 버스(105)가 그래픽 제어기(120)로 제공하는 대역폭의 양을 감소시킨다. 결과적으로, PCI 버스(105)는 최근의 3D 그래픽 기술을 알맞게 조정하는데 점점 더 느려지고 있다.

PCI 버스(105)에 의한 그래픽 제어기(120)에 사용할 수 있는 제한된 대역폭에 관련된 문제점을 해결하기 위해, "Accelerated Graphics Port" 또는 "AGP"라 부르는 다른 기술이 개발되고 있다. AGP 아키텍처에 따라, 그래픽 제어기(120)는 AGP 버스(115)를 통해 코어 로직(130)에 직접 링크되고, 이것은 PCI 버스(105)의 속도를 두 배로 만든다. 이 증가된 속도의 결과, AGP 버스(115)는 PCI 버스(105)의 전송률을 상당히 저해하는 최소 전송률을 제공한다. 또한, AGP 버스(115)는 그래픽 제어기(120)로부터 코어 로직(130)에 직접 액세스를 제공하는 전용 "점대점(point-to point)" 버스이다. 이것은 PCI 버스(105) 이상의 상당한 장점을 제공하며, 여기서, 그래픽 제어기(120)는 다른 "비그래픽" 장치와 PCI 버스(105)를 공유해야 한다.

증가된 전송률 및 직접적인 "점대점" 연결에 의해, AGP 버스(115)는 오늘날의 컴퓨터 애플리케이션의 복잡한 3차원 그래픽을 충분히 조절한다. 그러나, AGP 버스(115)가 PCI 버스(105) 이상으로 제공되는 속도의 증가 결과, AGP 버스(115)는 PCI 버스(105) 보다 매우 많은 전력을 소모한다. AGP 버스(115)의 이러한 단점은 휴대용 또는 랩톱(laptop)형 컴퓨터 사용자들에서 특히 불리한데, 이것은 통상적으로 그래픽을 생성하기 위한 휴대용 또는 랩톱형 컴퓨터의 배터리가 종래의 PCI 버스(105)의 배터리보다 훨씬 빠른 속도로 소모되기 때문이다.

본 발명은 위에 제시된 하나 이상의 문제점의 영향을 해결하거나 또는 적어도 감소시키기 위해 제시된다.

본 발명은 일반적으로 컴퓨터 시스템 아키텍처에 관한 것으로, 특히, 버스 상에 액티비티가 존재하지 않는 동안에 점대점(point-to-point) 버스를 위한 버스 클럭을 정지시키기 위한 방법 및 장치에 관한 것이다.

본 발명의 다른 목적 및 장점은 다음의 상세한 설명 및 도면을 참조함으로써보다 명백해질 것이다.

도1은 그래픽 기능을 수행하기 위한 PCI 버스와 AGP 버스 사용 간의 차이점을 도시한 종래 그래픽 시스템의 블록도.

도2는 본 발명의 일실시예에 따른 그래픽 시스템의 블록도.

도3은 AGP 버스 클럭CLK을 정지시키는 모듈을 포함하는, 도2의 코어 로직 장치를 상세히 도시한 도면.

도4는 클럭 신호를 제어하기 위한 중앙 자원 제어기(도2에서의 코어 로직 장치의), 마스터 디바이스, 및 타깃 디바이스의 역할들 간의 관계를 도시한 도면.

도5는 도3의 AGP 버스의 다양한 전력 상태를 제시한 상태도를 도시한 도면.

본 발명은 다양한 수정 및 대안적 형태가 허용되지만, 그의 특정한 실시예가 도면에 예시적으로 도시되고, 여기서 상세히 설명된다. 그러나, 여기서의 특정 실시예의 설명은 본 발명을 기재된 특정한 형태로 제한하기 위한 것이 아니며, 본 발명은 첨부된 청구범위에 의해 정의된 바와 같은, 본 발명의 사상 및 범위 안에 속하는 모든 수정, 등가 및 대안을 커버한다는 것이 이해될 것이다.

발명의 요약

본 발명의 하나의 형태에서는, 버스를 위한 클럭을 제어하기 위한 방법이 제공된다. 상기 버스는 제1 디바이스 및 제2 디바이스에 연결된다. 상기 버스 및 제1 및 제2 디바이스는 다수의 전력 상태 중의 하나를 가진다. 이 방법은 버스를 위한 제1 클럭 신호, 및 제1 및 제2 디바이스를 위한 제2 클럭 신호를 생성하고, 버스 상에 트래픽이 존재하는지를 판단하는 단계를 포함한다. 이 방법은 또한 버스에 트래픽이 존재하지 않는다는 판단에 응답하여 상기 제2 클럭 신호를 정지시키고, 상기 제1 및 제2 디바이스가 제1 전력 상태에 있을 경우 상기 제1 클럭 신호를 정지시키는 단계를 포함한다.

본 발명의 다른 형태에서는, 제1 및 제2 디바이스를 포함하는 장치가 제공된다. 제1 및 제2 디바이스에 연결된 버스는 이 제1 및 제2 디바이스 간에 데이터를 전송한다. 이 장치는 또한 버스를 위한 제1 클럭 신호, 및 제1 및 제2 디바이스를 위한 제2 클럭 신호를 생성하는 제어기를 포함한다. 이 제어기는 버스 상에 액티비티가 존재하지 않는다고 판단되면 상기 제1 클럭 신호를 정지시킨다.

본 발명의 도시된 실시예가 이하에서 기술된다. 명확성을 기하기 위해, 실질적인 구현예의 모든 특징들이 이 명세서에 기술된 것은 아니다. 이러한 실질적인 실시예의 전개에서, 많은 구현-특정한 판단들은, 시스템-관련 및 사업-관련 제약에 따라, 개발자의 특정 목표를 달성하도록 수행될 수 있는데, 이것은 하나의 구현에서 다른 것으로 변경될 수 있다는 것이 이해될 것이다. 또한, 비록 복잡성 및 시간 소비라 할지라도, 이러한 전개 노력은 이 기재의 잇점을 갖는 이 분야의 통상의 지식을 가진 자를 위해 수행하는 루틴이라는 것이 이해될 것이다.

이제 도면, 특히 도2를 참조하여, 본 발명에 따른 AGP 아키텍처를 결합한 장치(200)가 설명된다. 일실시예에서, 이 장치(200)는 PC(Personal Computer) 형태일 수 있다. 이 장치(200)는 다양한 형태의 컴퓨터 프로그램을 실행하기 위한 CPU(110)를 포함한다. CPU(100)에서 실행되는 컴퓨터 프로그램은 컴퓨터 게임 또는 디자인-관련 소프트웨어와 같은 2차원 또는 3차원 그래픽-기반 애플리케이션일 수 있고, 또한 워드 프로세싱, 스프레드시트(spreadsheet) 및 전자 메일 애플리케이션과 같은 텍스트-기반 애플리케이션일 수도 있다. CPU(110)에서 실행되는 컴퓨터 프로그램은 CPU(110)에 적합한 모든 상업적 가용 소프트웨어를 포함할 수 있고, 따라서, 전술된 예에 제한되지 않는다.

이 장치(200)는 또한 CPU(110) 상에 실행되는 컴퓨터 프로그램의 지시하에 디스플레이 디바이스(미도시) 상에 그래픽을 생성하기 위한 그래픽 제어기(120)를 포함한다. 그래픽 제어기(120)는, 도시된 실시예에 따른 AGP 버스와 같이, 전용 "점대점" 버스(115)를 통해 코어 로직(core logic)(130)(일반적으로 "North Bridge"라고 알려진)에 연결된다. 전술한 바와 같이, 코어 로직(130)은 그래픽 제어기(120) 및 CPU(110)가 메인 메모리(140)에 액세스하도록 제어하는 칩셋이다. 코어 로직(130)은 AGP 버스(115)를 통해 그래픽 제어기(120)와 코어 로직(130) 간에 데이터를 전송하기 위해 제1 클럭 신호 - 도시된 실시예에서는 AGP 버스 클럭신호CLK임 - 를 생성한다. 기술한 바와 같이, AGP 버스(115)는 전용 점대점 버스이고, 그래픽 제어기(120) 또는 코어 로직(130)에 의해서만 액세스된다.

장치(200)의 각 디바이스(즉, 그래픽 제어기(120), 코어 로직(130), 메인 메모리(140) 등)는 CPU(100) 상에 실행되는 운영체제(OS)에 의해 4개의 "디바이스" 전력 상태(즉, D0, D1, D2, D3) 중 하나로 능동적으로 배치된다. D0 전력 상태는 디바이스의 전력 소비의 최대 레벨을 내는 완전한(full) 전력을 디바이스로 공급한다. D0 전력 상태일 때, 디바이스는 완전하게 활동 및 응답하고, 통상적으로 모든 관련된 문맥(context)을 지속적으로 기억한다. D3 전력 상태에서는, 디바이스로 전력이 공급되지 않고, 통상적으로 모든 관련 문맥을 완전히 잃게 된다. D3 전력 상태 후, 디바이스는 D0 상태로만 바뀔 수 있으며, 여기서, 디바이스는 다시 완전히 전력 공급 및 리셋된다. D1 및 D2 전력 상태는 디바이스가 "수면(sleep)" 상태로 설정될 때 발생한다. D1 상태에서, 디바이스는 보다 많은 전력을 소비하고, D2 전력 상태보다 많은 관련 문맥을 보존한다. 필수적으로, D2 전력 상태는 디바이스를 D1 전력 상태보다 "더 깊은" 수명 상태로 만든다. 장치(200)의 각 디바이스는 장치(200)에 의해 수행되는 특정 업무에서의 현재의 조건(involvement)에 따라 D0-D3 상태 중 하나로 놓인다. 즉, 만일, 현재 그래픽 액티비티(activity)가 전혀 수행되지 않는다면, 그래픽 제어기(120)는 OS에 의해 D1 또는 D2 "수면" 상태로 놓일 수 있다. OS가 디바이스를 이들 특정 상태 D0-D3 중의 하나로 배치하도록 결정하는 방식은 이 분야의 통상의 지식을 가진 자에게는 주지된 것이다. 따라서, 본 발명이 불필요하게 모호해지지 않도록 하기 위해, 이러한 프로세스의 명세는 여기에 기술하지 않을 것이다.

장치(200)의 디바이스에 대한 전력 상태의 할당에 추가로, OS는 AGP 버스(115)를 3개의 "버스" 전력 상태(즉, B0, B1, B2) 중 하나로 배치할 수 있다. B0 전력 상태에서, AGP 버스(115)는 완전히 전력 공급되고 동작할 수 있다. B2 상태에서, AGP 버스(115)는 부분적으로 전력 공급된 "수면" 상태에 있다. 그리고, B3 상태에서 AGP 버스(115)는 전혀 전력이 인가되지 않아 동작이 불가능하다. B3 상태 후에, AGP 버스(115)는 OS에 의해 B0 상태로 리셋될 수 있고, 그래픽 제어기(120)와 코어 로직(130) 간의 상호 동작이 가능하도록 완전하게 동작할 수 있게 된다.

장치(200)가 그래픽 액티비티를 하게 되면, AGP 버스(115)는 B0 전력 상태가 되고, AGP 버스 클럭CLK은 이러한 그래픽 액티비티를 수행하도록 동작 가능한 상태가 된다. 그래픽 액티비티는 3D 그래픽의 렌더링을 포함할 수 있으며, 여기서, 그래픽 제어기(120)는, 3D 기하에 텍스처(texture)를 적용하기 위해, AGP 버스(115) 및 코어 로직(130)을 통해 메인 메모리(140)에 액세스한다. 물론, 그래픽 제어기(120)는 몇몇 다른 그래픽-관련 업무를 수행할 수 있으며, 따라서 전술된 예로 제한될 필요는 없다. 이들 그래픽 액티비티가 중지되면, AGP 버스(115)는 현재 상태에서 사용되지 않기 때문에, AGP 버스 클럭CLK의 계속적인 실행은 바람직하지 못하다. 따라서, 본 발명에 따르면, AGP 버스 클럭CLK이 정지되고, 이로써 장치(200)에 의해 소비되는 전력을 보존할 수 있게 된다. AGP 버스(115)를 통해 그래픽 액티비티가 존재하지 않을 때에 AGP 버스 클럭CLK이 정지되는 하나의 방식이 아래에 제시된다.

이제 도3을 참조하면, 코어 로직(도2의)(130)은 중앙 자원 제어기(310)를 포함하고, 이것은 그래픽 제어기(120)와 코어 로직(130) 간의 AGP 버스(115)의 상호 소통을 허가하도록 AGP 버스 클럭CLK을 생성 및 제어한다. 중앙 자원 제어기(central resource controller)(310)는 또한 그들의 각 기능들을 수행하기 위해 그래픽 제어기(120) 및 코어 로직(130)에 의해 사용되는 제2 클럭 신호(즉, 내부 클럭 "iclk")를 제어한다.

중앙 자원 제어기(310)는 "MOD_RUN" 모듈을 포함하는데, 이것은 AGP 버스(115) 상에 수행되고 있는 그래픽 액티비티 여부에 따라, 내부 클럭iclk의 시작 및 정지를 제어하여, 결국은 AGP 버스 클럭CLK의 시작 및 정지를 가져올 것이다.

도4를 참조하여, 중앙 자원 제어기(310), 마스터 디바이스(410) 및 타깃 디바이스(420)의 역할 간의 관계가 도시된다. 마스터 디바이스(410) 및 타깃 디바이스(430)는 AGP 버스(115)에 연결된다. 따라서, 도시된 실시예에 따라, 마스터 디바이스(410) 또는 타깃 다바이스(420)는 그래픽 제어기(1120) 또는 코어 로직(130)에 연결될 수 있다. 만일, 그래픽 제어기(120)가 코어 로직(130)과 통신하기 위해 AGP 버스(115)를 사용하길 원한다면, 그래픽 제어기(120)는 마스터 디바이스(410)의 역할을 맡고, 코어 로직(130)은 타깃 디바이스(420)의 역할을 맡는다. 따라서, 만일, 코어 로직(130)이 AGP 버스(115)를 통해 그래픽 제어기(120)와 통신을 개시하기를 원하면, 코어 로직(130)은 마스터 디바이스(410)의 역할을 맡게되고, 그래픽 제어기는 타깃 디바이스(420)의 역할을 맡게된다.

중앙 자원 제어기(310)는 AGP 버스 클럭 신호CLK를 마스터 디바이스(410)와 타깃 디바이스(420) 모두에 제공한다. 중앙 자원 제어기(310)는 또한 MOD_RUN 모듈(320)을 제어하기 위해 MOD_RUN 라인(430)을 구동한다. 중앙 자원 제어기(310)에 대하여, MOD_RUN 라인(430)은 지속된 3상(sustained tri-state) I/O 신호이다. 마스터 및 타깃 디바이스(410, 420)에 대하여, MOD_RUN 라인(430)은 입력뿐 아니라 개방 드레인 출력이다. 즉, 마스터 및 타깃 디바이스(410, 420)는 MOD_RUN 라인(430)의 상태를 모니터링하는 능력을 가지며, 또한, 이러한 모니터링을 위해 MOD_RUN 라인(430)을 로우(LOW)로 구동한다. 중앙 자원 제어기(310)는 MOD_RUN 라인(430)의 상태를 모니터링하는 능력을 가지며, 이것을 하이(HIGH) 또는 로우로 구동한다.

이제, 도3을 다시 참조하면, MOD_RUN 라인(430)은 중앙 자원 제어기(310)의 MOD_RUN 모듈(320)에 의해 제어되는 내부 클럭iclk의 상태를 나타낸다. MOD_RUN 모듈(320)은 도3에 도시된 바와 같이, MOD_RUN 라인(430) 및 AGP 버스 클럭CLK에 대한 입력을 포함한다. 모듈(320)은 또한 활성(active) 또는 비활성(inactive)iclk인에이블 신호(즉,iclken)를 생성하기 위한iclk인에이블 블록(330)을 포함한다. 모듈(320)은 또한 AGP 버스 클럭 신호CLK를 버퍼링하기 위한 인버터(340)를 포함한다. 버퍼링에 이어, AGP 버스 클럭 신호CLK는 PLL(phase locked loop)을 통해 통과될 뿐만 아니라iclk인에이블 블록(330)에 인가된다. 그리고 나서, PLL 출력CLK신호는iclk인에이블 블록(330)에 다시 인가된다. 출력CLK신호는 또한 게이트(360)의 입력으로 인가된다. 게이트(360)는iclk인에이블 블록(330)의 출력에 따라 내부 클럭iclk을 시작 및 정지시킨다.

MOD_RUN 라인(430)이 하이일 때 - 이것은 오직 중앙 자원 제어기(310)에 의해서만 설정될 수 있음-, 이것은iclk인에이블 블록(330)이 게이트(360)로 비활성iclk인에이블 신호(즉, 비활성iclken)를 전송하도록 하는데, 이로 인해 내부 클럭iclk이 정지된다. MOD_RUN 라인(430)이 로우일 때에,iclk인에이블 블록(330)은 게이트(360)로 활성iclk인에이블 신호(즉, 활성iclken)를 전송하게 되는데, 이것은 내부 클럭iclk을 실행시킨다. 그리고 나서, 내부 클럭iclk은 AGP 버스 인터페이스(370)로 전송되어, 그래픽 제어기(120) 및 코어 로직(130)이 각각의 디바이스 기능(380)을 수행하게 된다.

만일, 그래픽 제어기(120) 또는 코어 로직(130)이 다른 디바이스로 데이터를 전송하기 위해 AGP 버스(115)의 제어를 수행하기를 원한다면, 그래픽 제어기(120) 또는 코어 로직(130)(즉, 마스터 디바이스(410)가 되는 어느 하나)은 내부 클럭iclk을 시작하도록 활성iclken신호를 요구할 것이다. 그러기 위해서, 그래픽 제어기(102) 또는 코어 로직(130)은 라인(430)을 로우로 구동하도록 MOD_RUN 라인(430)을 표명(assert)하게 된다. 이것은iclk인에이블 블록(330)이 활성iclken신호를 생성하도록 하고, 게이트(360)가 내부 클럭iclk을 시작하도록 한다.

만일, 중앙 자원 제어기(310)가 AGP 버스(115) 상에 그래픽 액티비티가 전혀 없다고 판단하면, 이것은 내부 클럭iclk을 정지시키기 위해 MOD_RUN 라인(430)을 하이로 표명할 것이다. 그러나, 내부 클럭iclk이 그래픽 액티비티의 결핍으로 인해 정지되기 이전에, 내부 클럭iclk이 실제로 정지되기 전에 7클럭 사이클 지연(AGP 버스 클럭CLK신호로부터)이 부과된다. 이 7 사이클 지연은 그래픽 제어기(120) 또는 코어 로직(130)에 내부 클럭iclk을 정지시키려는 중앙 자원 제어기의 요구에 대해 반대할 기회를 제공한다. 그래픽 제어기(120) 또는 코어 로직(130)은 MOD_RUN 라인(430)을 표명함으로써 반대할 수 있는데, 이 경우에 MOD_RUN 라인(430)이 로우가 되면 내부 클럭iclk은 계속 실행되게 된다.

만일, 그래픽 제어기(120) 또는 코어 로직(130)에 의해 내부 클럭iclk의 정지에 대한 반대가 수행되지 않았다면, 7 사이클 지연 주기 후에 내부 클럭iclk이 정지된다. 그리고 나서, 중앙 자원 제어기(310)가 그래픽 제어기(120) 및 코어 로직(130)의 전력 상태를 판단하게 된다. 만일, 이들 디바이스의 전력 상태가 D2 또는 D3라면, 중앙 자원 제어기(310)는 AGP 버스 클럭CLK가 정지되도록 요구할 것이다. 그러나, 중앙 자원 제어기(310)는 내부 클럭iclk이 정지될 때까지 AGP 버스 클럭CLK을 정지시키도록 요구할 수 없다는 것을 주목해야 한다. 일단 정지된 후, 다시 D0 전력 상태가 되거나, 또는 MOD_RUN 라인(430)이 그래픽 제어기(120) 또는 코어 로직(130)에 의해 적어도 7 클럭 신호동안 표명되는 경우에, AGP 버스 클럭CLK이 다시 시작될 수 있다.

이제 도5를 참조하여, AGP 버스(115)에 의해 갖게된 다양한 상태를 표현한 상태도가 설명된다. 제1 상태(510)에서, AGP 버스(115) 상에 그래픽 액티비티가 존재하는 경우(즉, AGP 버스(115)가 B0 상태일 때), MOD_RUN 라인(430)은 로우로 설정되고, 내부 클럭iclk이 실행된다. AGP 버스(115)가 유휴(idle)로 판단된 경우,중앙 자원 제어기(310)는 MOD_RUN 라인(430)을 하이로 구동하는데, 이로써 중간 상태(520)에서 생성될iclk정지 요구가 일어난다. 중간 상태(520) 동안에, AGP 버스(115)는 여전히 AGP 버스 클럭CLK의 7클럭 사이클동안 B0 상태를 유지한다. 이 7클럭 사이클 지연은, 그래픽 제어기(120) 또는 코어 로직(130)이 요구에 따라 이 내부 클럭iclk을 실행 상태로 유지하도록 요구하는 것을 허가한다(즉, MOD_RUN 라인(430)을 로우로 구동함으로써). 이 7 클럭 사이클 지연 주기 동안에, 내부 클럭iclk의 정지에 대한 반대가 없는 경우, 내부 클럭iclk은 상태(530)에서 정지된다. 상태(530)에서, AGP 버스(115)는 B2 상태(즉, "수면(sleep)" 상태)로 바뀌고, MOD_RUN 라인(430)이 하이로 유지되는 한, 이 상태가 계속 유지될 것이다.

만일, 상태(530)에서, 그래픽 제어기(120) 또는 코어 로직(130)이 AGP 버스(115)에 액세스(즉, 내부 클럭iclk시작)하기를 원한다면, 이 디바이스는 MOD_RUN 라인(430)을 로우로 표명하게 되는데, 이로써 내부 클럭iclk실행 요구를 제기하는 다른 중간 상태(540)로 천이된다. 이 중간 상태(540)에서, AGP 버스(115)는 AGP 버스 클럭CLK의 7 사이클 지연 주기동안 B2 상태를 계속 유지한다. 만일, 내부 클럭iclk실행 요구에 대한 반대가 없다면, AGP 버스(115)가 B0 상태로 놓이는 제1 상태(510)가 된다. 그러나,iclk실행 요구에 대한 반대가 있으면(즉, 만일, 중앙 자원 제어기(320)가 MOD_RUN 라인(430)을 하이로 구동하면), AGP 버스(115)는 내부 클럭iclk은 정지 상태이고 AGP 버스(115)는 B2 상태를 유지하는 상태(530)로 되돌아가게 된다.

상태(530) 동안에, 그래픽 제어기(120)가 D2 또는 D3 전력 상태(즉, 그래픽제어기(120)에 의해 그래픽 액티비티가 거의 또는 전혀 수행되지 않는)인지를 판단하게 된다. 만일, 그래픽 제어기(120)가 D2 또는 D3 전력 상태에 있다면, AGP 버스(115)는 B3 상태(즉, 전력 공급이 전혀 되지 않는)가 되고, AGP 버스 클럭CLK은 정지된 상태(550)가 된다. 상태(550)로 들어가면, AGP 버스(115) 상에 그래픽 액티비티가 없을 때에 AGP 버스 클럭CLK이 정지되기 때문에, 장치(200)의 전력을 절약할 수 있다. AGP 버스 클럭CLK을 멈춘 후, 만일 그래픽 제어기(120)가 D0 상태로 리셋되거나 또는 MOD_RUN 라인(430)이 로우로 구동되면, 중간 상태(560)가 된다. 중간 상태(560) 동안에, MOD_RUN 라인(430)이 로우로 유지(또는 그패픽 제어기(120)가 D0 상태로 유지)할 때까지, 적어도 7클럭 사이클 동안에 AGP 버스(115)는 B3 상태로 계속 유지된다. 만일, 이 조건이 만족되면, AGP 버스 클럭CLK은 AGP 버스(115)를 통해 그래픽 액티비티를 제기하도록 다시 시작될 것이다. 따라서, 내부 클럭iclk이 시작하고 AGP 버스(115)가 B0(즉, 완전히 동작 가능한)로 설정되는 제1 상태(510)가 다시 될 것이다.

본 발명이 특히 AGP 버스에 관해 기술되었지만, 여기에 기술된 AGP 버스 클럭을 정지시키기 위한 장치 및 방법은 어떤 형태의 "점대점" 버스에 대해서도 사용될 수 있으며, AGP 버스에 대해 특별히 한정될 필요는 없다는 것이 이해될 것이다.

앞의 상세한 설명에서, 본 발명은 특정한 예시적인 실시예를 참조하여 설명되었다. 그러나, 첨부된 청구항에서 기술되는 바와 같이, 본 발명의 보다 넓은 사상 및 범위에서 벗어나지 않는 한, 다양한 수정 및 변경이 가능하다는 것은 명백한 사실이다. 따라서, 본 명세서 및 도면은 제한적 관점이라기 보다는 하나의 예시로서 간주되어야 한다. 이에 따라, 본 발명의 범위는 첨부한 청구항에 의해서만 제한되어야 한다.

Claims

적어도 제1 디바이스 및 제2 디바이스에 연결된 버스를 위한 클럭을 제어하기 위한 방법 - 여기서, 상기 버스, 제1 및 제2 디바이스는 다수의 전력 상태 중 하나를 가짐 - 에 있어서,

상기 버스를 위한 제1 클럭 신호, 및 상기 제1 및 제2 디바이스를 위한 제2 클럭 신호를 생성하는 단계;

상기 버스 상에 트래픽이 존재하는지를 판단하는 단계;

상기 버스에 트래픽이 존재하지 않는다는 판단에 응답하여 상기 제2 클럭 신호를 정지시키는 단계; 및

상기 제1 및 제2 디바이스가 제1 전력 상태에 있는 경우, 상기 제1 클럭 신호를 정지시키는 단계

를 포함하는 방법.
제1항에 있어서,

상기 제2 클럭을 정지시키는 단계는,

상기 버스에 트래픽이 존재하지 않는다는 판단에 응답하여 상기 제2 클럭 신호를 정지시키기 위한 요구를 발생하는 단계; 및

상기 정지 요구에 응답하여 상기 제2 클럭 신호를 정지시키는 단계를 더 포함하는

방법.
제1항에 있어서,

상기 제2 클럭 신호를 정지시키는 단계는,

소정 시간 주기의 만료 후에 상기 제2 클럭 신호를 정지시키는 단계를 더 포함하는

방법.
제3항에 있어서,

상기 소정 시간 주기의 만료 후에 상기 제2 클럭 신호를 정지시키는 단계는,

상기 버스에 트래픽이 존재하지 않는다는 판단에 응답하여 상기 제2 클럭 신호를 정지시키기 위한 정지 요구를 발생하는 단계;

상기 제1 디바이스 및 상기 제2 디바이스 중의 적어도 하나에 의한 상기 제2 클럭 신호의 정지를 반대하는 반대 신호가 수신되는지를 판단하는 단계; 및

상기 소정의 시간 주기 이내에 상기 반대 신호가 수신되지 않은 경우, 상기 제2 클럭 신호를 정지시키는 단계를 더 포함하는

방법.
제3항에 있어서,

소정 시간 주기의 만료 후에 상기 제2 클럭 신호를 정지시키는 단계는,

상기 버스에 트래픽이 존재하지 않는다는 판단에 응답하여 상기 제2 클럭 신호를 정지시키기 위한 정지 요구를 발생하는 단계;

상기 제1 디바이스 및 상기 제2 디바이스 중의 적어도 하나에 의한 상기 제2 클럭 신호의 정지를 반대하는 반대 신호가 수신되는지를 판단하는 단계; 및

상기 소정의 시간 주기 이내에 상기 반대 신호가 수신된 경우, 상기 제2 클럭 신호를 실행하도록 허가하는 단계를 더 포함하는

방법.
제1항에 있어서,

상기 제1 디바이스 및 상기 제2 디바이스에서 상기 제2 클럭 신호를 시작하기 위한 요구를 생성하는 단계; 및

상기 요구에 응답하여 상기 제2 클럭 신호를 시작하는 단계

를 더 포함하는 방법.
제6항에 있어서,

상기 제2 클럭 신호를 시작하는 단계는,

소정의 시간 주기 이내의 상기 요구의 생성에 응답하여 상기 제2 클럭 신호를 시작하는 단계를 더 포함하는

방법.
제1항에 있어서,

제2 전력 상태인 상기 제1 디바이스 및 상기 제2 디바이스 중의 적어도 하나에 응답하여 상기 버스를 위한 상기 제1 클럭 신호를 시작하는 단계

를 더 포함하는 방법.
제8항에 있어서,

상기 버스를 위한 상기 제1 클럭 신호를 시작하는 단계는,

완전한(full) 전력 상태인 상기 제1 또는 제2 디바이스에 응답하여 상기 버스를 위한 상기 제1 클럭 신호를 시작하는 단계를 더 포함하는

방법.
제1항에 있어서,

상기 다수의 전력 상태는 수면(sleep) 상태를 포함하고,

상기 버스를 위한 상기 제1 클럭 신호를 정지시키는 단계는,

상기 제1 및 제2 디바이스가 수면 상태에 있는 경우, 상기 버스를 위한 상기 제1 클럭 신호를 정지시키는 단계를 더 포함하는

방법.
제1항에 있어서,

상기 버스를 위한 클럭을 제어하는 단계는,

AGP(Advanced Graphics Port) 버스를 위한 클럭을 제어하는 단계를 더 포함하는

방법.
제11항에 있어서,

상기 버스를 위한 제1 클럭 신호를 생성하는 단계는,

상기 AGP 버스를 위한 AGP 버스 클럭 신호, 및 상기 제1 및 제2 디바이스를 위한 제2 클럭 신호를 생성하는 단계를 더 포함하는

방법.
제1 디바이스;

제2 디바이스;

상기 제1 및 제2 디바이스 간에 데이터를 전송하기 위해 상기 제1 디바이스 및 제2 디바이스에 연결된 버스; 및

상기 버스를 위한 제1 클럭 신호, 및 상기 버스 상에 액티비티가 존재하지 않는다고 판단되면 상기 제1 클럭 신호를 정지시키는 상기 제1 및 제2 디바이스를 위한 제2 클럭 신호를 생성하는 제어기

를 포함하는 장치.
다수의 버스 전력 상태를 가질 수 있는 버스;

상기 버스에 연결되고, 다수의 디바이스 전력 상태를 가질 수 있는 제1 디바이스;

상기 버스에 연결되고, 상기 다수의 디바이스 전력 상태를 가질 수 있는 제2 디바이스; 및

상기 버스 상에 트래픽이 존재하는지를 판단하고, 상기 버스로부터 트래픽이 존재하지 않는다는 판단에 응답하여 제2 클럭 신호를 정지시키며, 상기 제1 및 제2 디바이스가 제1 디바이스 전력 상태에 있는 경우에 제1 클럭 신호를 정지시키기 위해, 상기 버스를 위한 상기 제1 클럭 신호 및 상기 제1 및 제2 디바이스를 위한 상기 제2 클럭 신호를 생성할 수 있는 제어기

를 포함하는 장치.
제14항에 있어서,

상기 제어기는 또한 상기 버스에 트래픽이 존재하지 않는다는 판단에 응답하여 상기 제2 클럭 신호를 정지시키기 위한 정지 요구를 발생할 수 있고, 상기 정지 요구에 응답하여 상기 제2 클럭 신호를 정지시키는

장치.
제15항에 있어서,

상기 제2 클럭 신호의 정지는 소정의 시간 주기의 만료 후에 발생하는

장치.
제16항에 있어서,

상기 제어기는 또한 상기 제1 또는 제2 디바이스에 의한 상기 제2 클럭 신호의 정지를 반대하는 반대 신호가 수신되는지를 판단할 수 있고, 상기 소정의 시간 주기 이내에 상기 반대 신호가 수신되지 않은 경우, 상기 제2 클럭 신호를 정지시키는

장치.
제16항에 있어서,

상기 제어기는 또한 상기 제1 또는 제2 디바이스에 의한 상기 제2 클럭 신호의 정지를 반대하는 반대 신호가 수신되는지를 판단할 수 있고, 상기 소정의 시간 주기 이내에 상기 반대 신호가 수신된 경우, 상기 제2 클럭 신호를 정지시키지 않는

장치.
제14항에 있어서,

상기 제어기는 또한 상기 제1 디바이스 및 상기 제2 디바이스 중의 적어도 하나로부터 상기 제2 클럭 신호를 시작하기 위한 요구를 수신하고, 상기 요구의 수신에 응답하여 상기 제2 클럭 신호를 시작하는

장치.
제14항에 있어서,

상기 제어기는 또한 제2 디바이스 전력 상태인 상기 제1 디바이스 및 상기 제2 디바이스 중 적어도 하나에 응답하여 상기 버스를 위한 상기 제1 클럭 신호를 시작하도록 적응된

장치.
제14항에 있어서,

상기 버스는 AGP 버스를 포함하는

장치.
제21항에 있어서,

상기 제1 클럭 신호는 AGP 버스 클럭 신호를 포함하는

장치.
제13항에 있어서,

상기 버스는 AGP 버스를 포함하는

장치.
제23항에 있어서,

상기 제1 클럭 신호는 AGP 버스 클럭 신호를 포함하는

장치.
제14항에 있어서,

상기 제1 전력 상태는 "오프(off)" 또는 "수면(sleep)" 전력 상태 중의 하나를 포함하는

장치.
제20항에 있어서,

상기 제2 전력 상태는 완전한(full) 전력 상태를 포함하는

장치.