JP2003195971A - コンピュータ用の電力節約方法およびシステム - Google Patents

コンピュータ用の電力節約方法およびシステム

Info

Publication number
JP2003195971A
JP2003195971A JP2001384582A JP2001384582A JP2003195971A JP 2003195971 A JP2003195971 A JP 2003195971A JP 2001384582 A JP2001384582 A JP 2001384582A JP 2001384582 A JP2001384582 A JP 2001384582A JP 2003195971 A JP2003195971 A JP 2003195971A
Authority
JP
Japan
Prior art keywords
frequency
clock signal
cpu
memory
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001384582A
Other languages
English (en)
Other versions
JP3860467B2 (ja
Inventor
Jihei Yo
葉嗣平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asustek Computer Inc
Original Assignee
Asustek Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asustek Computer Inc filed Critical Asustek Computer Inc
Priority to JP2001384582A priority Critical patent/JP3860467B2/ja
Publication of JP2003195971A publication Critical patent/JP2003195971A/ja
Application granted granted Critical
Publication of JP3860467B2 publication Critical patent/JP3860467B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 本発明は、コンピュータにより使用される消
費電力を減少させるためのシステムおよび方法を提供す
ることを目的とする。 【解決手段】 システム制御装置30と、CPU20と、メ
モリ50と、コンピュータシステムの状態情報をメモリに
保管しシステム制御装置30をアイドル状態にする命令コ
ードを含む第1の電力管理ルーチンと、メモリ50に記憶
された状態情報を使用してコンピュータシステムの状態
を復元する命令コードを含む第2の電力管理ルーチン
と、ホストクロック信号発生器40と、事象制御装置70と
を備え、事象制御装置70はシステム制御装置30にCPU
20に第1の電力管理ルーチンを実行させ、システム制御
装置30がアイドル状態のときホストクロック信号を低い
周波数の第2の周波数に変更させた後にCPU20に第2
の電力管理ルーチンを実行させてシステム制御装置30の
クラッシュを阻止しながら消費電力を低下させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はコンピュータシステ
ムに関する。とくに、本発明はポータブルコンピュータ
の電力節約方法およびシステムに関する。
【0002】
【従来の技術】ポータブル計算処理は、ますます人気の
でてきたユーザ用オプションである。このノートブック
コンピュータの普及から、電池テクノロジーの改良また
はもっとエネルギ効率のよいコンポーネントのいずれか
によるこれらのポータブルシステムの動作電池寿命の延
長を消費者が要求することは予想できていた。
【0003】ポータブルコンピュータに関する電池時間
を延長するために使用されるいくぶん軽妙さに欠ける方
法は休眠モードである。この方法では、ユーザがコンピ
ュータシステムを使用しない期間がある時間量経過した
後、中央処理装置(CPU)がコンピュータの状態をメ
モリ中に保管し、その後比較的少量の電力しか消費しな
い中断状態になる。この中断状態において、ディスプレ
イはオフに切替えられ、ディスクドライブはその回転速
度が低下し、システムバスはアイドル状態になり、ダイ
ナミックランダムアクセスメモリ(DRAM)はセルフ
リフレッシュモードになる。指示装置またはキーボード
のような外部からの割込みはコンピュータを“起動”さ
せ、バスおよびDRAMの両者をオンライン状態に戻
し、CPUを中断状態から引出す。その後CPUはディ
スプレイをオンに切替え、ハードウェアドライブの回転
速度を増加させ、その前の状態を復元し、それが休眠モ
ードになったときに残されていたそのプロセスの実行を
再開する。
【0004】製造業者は電池電力を主に消費するものと
してCPUを目標とし、CPUの電力使用を減少させる
ある方法を提案してきた。あるCPUでは、現在CPU
内の位相ロックループ(PLL)回路の内部乗算器を変
更することによって動作クロック周波数を調節すること
が可能であり、CPUの動作電圧を変更することもでき
る。CPUが遅いクロック速度または低い電圧で動作し
た場合、それに必要な電力は少なくなる。大部分の一般
的な用途の多くに関して、減少した速度で動作するCP
Uは通常ユーザにとって十分に速いので、不都合は生じ
ない。
【0005】
【発明が解決しようとする課題】しかしながら、CPU
はポータブルコンピュータ内の多数のコンポーネントの
1つに過ぎない。システムバス、DRAMおよびビデオ
チップセットもまた全て電力を消費する。CPUの内部
動作周波数が減少されたとき、これらコンポーネントの
動作速度が減少された場合、付加的な電力が節約され
る。しかしながら現在のパーソナルコンピュータシステ
ムでは、バスクロックの急速な変更がCPU、ビデオチ
ップセット、あるいはシステムバスを構成しているチッ
プセットをクラッシュさせるため、これらコンポーネン
トの動作周波数の変更はサポートされない。
【0006】したがって本発明の主要な目的は、バス上
のコンポーネントにより使用される電力を減少させるた
めにコンピュータシステム内のバスの動作周波数を変更
することを可能にするコンピュータシステムのためのシ
ステムおよび方法を提供することである。
【0007】
【課題を解決するための手段】簡単に要約すると、本発
明は、コンピュータにおける電力消費を管理するための
方法およびシステムを開示している。コンピュータは、
バスと、中央処理装置(CPU)と、メモリと、第1の
電力管理ルーチンと、第2の電力管理ルーチンと、クロ
ック発生器と、事象制御装置とにより構成されたシステ
ム制御装置を有している。システム制御装置はバスの動
作周波数を決定するホストクロック信号を使用する。ク
ロック発生器はホストクロック信号を発生する。第1の
電力管理ルーチンはコンピュータコードを有しており、
このコンピュータコードはコンピュータシステムの状態
情報をメモリに保管し、システム制御装置をアイドル状
態にする。第2の電力管理ルーチンはメモリに記憶され
た状態情報を使用してコンピュータシステムを復元す
る。事象制御装置は、本発明の方法を実施するために使
用される。事象制御装置はシステム制御装置に割込みを
送って、CPUに第1の電力管理ルーチンを実行させ、
その後、この第1の電力管理ルーチンはCPUおよびシ
ステム制御装置の状態をメモリ中のリザーブされたスペ
ースに保管し、またシステム制御装置およびCPUをア
イドル状態にする。事象制御装置はホストクロックを新
しい周波数に変更するようにクロック発生器をプログラ
ムし、その後ホストクロック信号が新しい周波数に変更
された後でCPUおよびシステム制御装置を付勢して、
CPUに第2の電力管理ルーチンを実行させる。システ
ム制御装置およびCPUがそれぞれそれらのアイドル状
態になったときにホストクロック信号を新しい周波数に
変更することにより、事象制御装置は、システム制御装
置およびCPUがクラッシュすることを阻止する。ホス
トクロックの周波数を変更することにより、バスの動作
周波数が変更され、バスの動作周波数を変更することに
より、CPUとメモリとシステム制御装置とVGAとを
含んでいるコンピュータシステムの総電力消費が変更さ
れる。本発明の利点は、コンピュータシステム内の全て
のコンポーネントがアイドル状態のままで、それらコン
ポーネントの動作周波数を事象制御装置が変更すること
が可能なことである。これによって、タイミング信号の
急速な変更によるコンポーネントのクラッシュが阻止さ
れる。低い周波数で動作するコンポーネントににより、
コンピュータシステムにより消費される電力が減少す
る。その代りに、全速度で動作するコンポーネントによ
り、コンピュータシステムの全処理電力が復元される。
また、コンポーネントが許せば、コンポーネントが低い
周波数手動作しているとき、事象制御装置がそのコンポ
ーネントのコア電圧を減少させ、それによってコンポー
ネントの個々の必要な電力を減少させることができる。
【0008】
【発明の実施の形態】本発明のこれらおよびその他の目
的および利点は、以下の種々の形態で図示されている好
ましい実施形態の詳細な説明を参照することによりおそ
らく当業者に明らかになるであろう。図1は、本発明に
よるコンピュータシステム10の機能ブロック図である。
本発明の好ましい実施形態において、コンピュータシス
テム10はポータブルコンピュータである。コンピュータ
システム10は本発明の電力節約方法を使用し、以下のコ
ンポーネント:中央処理装置(CUP)20と、システム
制御装置30と、クロック発生器40と、メモリ50と、ビデ
オ回路60と、および事象制御装置70とを備えている。シ
ステム制御装置30は、CUP20用のフロントサイドバス
32、メモリ50用のメモリバス35、ビデオ回路60用のビデ
オバス36のようなコンピュータシステム10内の種々のバ
スを含んでいる。これらのバス32、35および36は、シス
テム制御装置30を媒介として使用してコンポーネント2
0、50および60が互いに通信することを可能にする。シ
ステム制御装置30は一般に、とくにCPU20用の設計さ
れた市販のチップセットの形態である。
【0009】クロック発生器40は、CPUクロック信号
24、メモリクロック信号54、ホストクロック信号34、ビ
デオクロック信号64のようなコンピュータシステム10内
の種々のコンポーネントに対する種々のタイミング信号
を発生するために使用される。CPUクロック信号24は
CPU20の内部動作周波数を決定する。CPUクロック
信号24の周波数が高くなると、CPU20により実行され
る1秒当りの命令サイクル数が増加する。しかしなが
ら、これはまたCPU20の電力消費量を増加させる。逆
に、CPUクロック信号24の周波数が低下した場合、C
PU20が実行する1秒当りの命令サイクル数は少なくな
るが、CPU20が消費する電力も少なくなる。同様に、
メモリクロック信号54はメモリ50の速度および電力消費
を制御し、ビデオクロック信号64はビデオ回路60の速度
および電力消費を制御し、ホストクロック信号34はシス
テム制御装置30の動作速度および結果的に生じる電力消
費を決定する。システム制御装置30はバス32、35および
36を構成するために使用されているので、ホストクロッ
ク信号34の周波数を変更することにより、バス32、35お
よび36の動作周波数が結果的に変更される。ホストクロ
ック信号34を遅くすると、結果的にバス32、35および36
が低速になり、したがってコンピュータシステム10の処
理電力が減少し、これによってコンピュータシステム10
の総電力消費量が減少する。ホストクロック信号34の周
波数を増加させると、コンピュータシステム10からの処
理電力が増すため、コンピュータシステム10の総電力消
費量が増加する。
【0010】メモリ50は、ダイナミックランダムアクセ
スメモリ(DRAM)50a および読出し専用メモリ(R
OM)50b を含んでいる。DRAM50a は、それがバス
35から読出しおよび書込み動作が可能な正常動作モード
を有しており、その内容の完全さを保持するために周期
的にリフレッシュされなければならない。DRAM50a
はまたセルフリフレッシュ動作モードを有しており、こ
の動作モードにおいてそれは本質的にアイドル状態であ
るが、しかしそれはまたそれ自身リフレッシュするの
で、その内容は失われない。ROM50b はシステム10に
対する電力管理サービスルーチンを永続的に保持するた
めに使用され、基本的な入出力システム(BIOS)52
b を含んでいる。BIOS52b は、メモリへのコンピュ
ータコード55b の保存とメモリからのコンピュータコー
ド56b の再生とを含んでいる。メモリへの保管コード55
b は、CUP20によって実行されたとき、CUP20にそ
の現在の状態とシステム制御装置30およびビデオ回路60
の状態とをDRAM50a 中に保管させ、パワーオン中断
動作を行うようにシステム制御装置30に対して命令す
る。システム制御装置30は、それによってCUP20を中
断状態にし、DRAM50a をセルフリフレッシュ動作モ
ードにし、ビデオ回路60をアイドル状態にする。その
後、システム制御装置30はアイドル状態になる。中断状
態において、CUP20の動作状態は本質的にオフに切替
えられており、CUP20は命令サイクルを行わず、電力
をほとんど消費しない。同様に、アイドル状態において
システム制御装置30およびビデオ回路60の両者は基本的
にオフに切替えられ、非活動状態であり、電力をほとん
ど消費せず、“起動”信号を待っているだけである。メ
モリからの復元コード56b は、CUP20によって実行さ
れたときに、メモリへの保管手順55b の実行中にDRA
M50a に前に記憶されたデータを使用してCUP20、ビ
デオ回路60およびシステム制御装置30の前の状態を復元
する。したがって、CPU20はメモリへの保管コード55
b を実行する前に残された状態のタスクの実行を再開す
る。メモリへの保管55b およびメモリからの復元56b の
ルーチンは、CPU20、システム制御装置20およびビデ
オ回路60の状態以上のものを保管および復元してもよ
い。必要ならば、その他のコンポーネントの状態もまた
保存されることができる。簡単に述べると、これら2つ
のルーチンは、コンピュータシステム10により実行され
たタスクの実行を適切に中断して、その後再開すること
を必要とされたコンピュータシステム10のいずれの状態
情報を保管および復元する。メモリへの保管55b および
メモリからの復元56b のルーチンの機能は技術的によく
知られている。
【0011】事象制御装置70は本発明の方法を実施する
ために使用され、処理回路72、タイマー74、状態インジ
ケータ76およびスイッチ78を含んでいる。処理回路72
は、以下詳細に説明する本発明の電力節約方法を行うた
めに必要とされる種々のタスクを行うために使用され
る。処理回路72はプログラム可能な論理アレイ(PL
A)として、マイクロ制御装置として、あるいは805
1のような比較的簡単なプロセッサとしてさえ構成され
ることができる。メモリ75はプログラムコードを記憶す
ると共に、電力状態変数75a のような処理回路72用のプ
ログラムデータを保持するために使用され、この電力状
態変数75a はコンピュータシステム10の現在の電力節約
状態を再現するために使用される。タイマー74は処理回
路72を動作させるために必要なタイミング信号を供給す
る。このようにして、処理回路72はクロック発生器40と
は無関係に動作する。状態インジケータ76は、コンピュ
ータシステム10の現在の電力節約状態をユーザに示すた
めに使用され、たとえば発光ダイオード(LED)であ
ることができる。たとえば状態インジケータ76が点灯し
た場合、それは、コンピュータシステム10がクロック発
生器40からの減少されたタイミング周波数を使用する電
力節約モードで動作していることを示している。他方、
状態インジケータ76がオフに切替えられた場合、それ
は、コンピュータシステム10がクロック発生器40からの
最大クロック周波数を使用している全処理電位であるこ
とを示すことができる。事象制御装置70は、状態インジ
ケータ76の表示状態を制御する。最終的に、スイッチ78
はコンピュータシステム10の電力節約状態を切換えるた
めにユーザにより使用される。
【0012】図1と関連させて図2を参照されたい。図
2はコンピュータシステム10のフローチャートである。
上述したように、以下のステップを含む本発明の電力節
約方法を行うためにシステム制御装置が使用される: 100 :スタート。コンピュータシステム10はオンに切替
えられる。電力状態変数75a をオフのような初期状態に
設定する。電力状態変数75a にしたがってインジケータ
76を設定する。クロック発生器40はクロック信号24、34
および64に対して最大周波数を使用する。DRAMは正
常状態であり、全てのコンポーネント20、30および60は
活動状態である。ステップ102 に進む。
【0013】102 :処理回路72はスイッチ78からのスイ
ッチプレス信号を待つ。スイッチプレス信号が受信され
たとき、ステップ104 に進む。
【0014】104 :電力状態変数75a の値を切換える、
すなわち、電力状態変数75a =非(電力状態変数75a )
にする。ステップ106 に進む。
【0015】106 :事象制御装置70は割込みリクエスト
37をシステム制御装置30に送る。これはシステム制御割
込み(SCI)リクエストであり、したがって非常に低
い優先度を有する。ステップ108 に進む。
【0016】108 :SCIリクエスト37の優先度は低い
ため、システム制御装置30は、そのシステムが使用中で
なくなるまで別の実行されていない(pending)
割込みをサービスし続ける。この時点で、事象制御装置
70は、システム制御装置30がパワーオン中断ルーチンを
終了したことを示すシステム制御装置30からの中断信号
73を単に待っているだけである。システムが使用中でな
くなったとき、ステップ110 に進む。
【0017】110 :システム制御装置30は割込みリクエ
スト23をCPU20に送る。CPU割込みリクエスト23は
システム管理割込み(SMI)であり、CPU20により
迅速に処理される。SMI23は、CPU20にメモリへの
コード55b の保管を実行させる。その結果、CPU20
と、ビデオ回路60と、およびシステム制御装置30との状
態はDRAM50a 中に保管される。システム制御装置30
はビデオ回路60をアイドル状態にし、DRAM50a をセ
ルフリフレッシュモードにし、CPU20を中断状態にす
る。中断信号73はTRUEになり、パワーオン中断ルー
チンが終了したことを事象制御装置70に知らせる。その
後、事象制御装置70はシステム制御装置30をアイドル状
態にする。ステップ112 に進む。
【0018】112 :電力状態変数75a は電力節約モード
を使用すべきであると示されているか?示されている場
合はステップ114lに進む。示されていない場合にはステ
ップ114hに進む。
【0019】114l:電力節約方法が使用される。事象制
御装置70はクロック信号24、34、54および64を低い周波
数に設定するためにクロック制御信号47を使用する。た
とえば、クロック発生器40が現在メモリクロック信号54
およびホストクロック信号34として133MHzの信号
を発生するように設定されている場合、事象制御装置70
はクロック制御信号47を使用して、クロック発生器40に
クロック信号24、34および54として60MHzの信号を
発生させることができる。これらの低いクロック信号2
4、34および54の結果、コンピュータシステム10の総電
力消費量が減少する。ホストクロック信号34の周波数を
低下させることによって、フロントサイドバス32、メモ
リバス35およびビデオバス36の動作周波数が対応的に減
少することが認められる。事象制御装置70はクロック信
号24、34、54および64のうち1つだけ、いくつか、ある
いは全てを調節することを選択してもよい。事象制御装
置70がクロック信号24、34、54および64をどのようにし
て変更するかは、コンポーネント20、30、40、50および
60のハードウェア性能および制約に明確に依存する。C
UP20が中断され、ビデオ回路60およびシステム制御装
置30の両者がアイドル状態になると、これらのコンポー
ネントは、それらの各クロック信号24、64および34が変
更されたときにクラッシュしない。また、DRAM50a
のクロック信号54は、そのDRAM50a がセルフリフレ
ッシュモードのときに安全に変更されることができる。
ステップ116 に進む。
【0020】114h:最大計算電力が使用される。電力節
約モードをオフに切替える。事象制御装置70はクロック
制御信号47を使用して、クロック信号24、34、54および
64をそれらの各可能な最高周波数に設定する。ステップ
116 に進む。
【0021】116 :事象制御装置70は割込みリクエスト
37によってシステム制御装置30をアイドル状態から引出
す。システム制御装置30は、中断から復元させるルーチ
ンを行い、DRAM50a を正常動作モードに戻し、ビデ
オ回路60を起動し、CPU20を中断状態から引出す。C
PU20は、中断状態から引出されたときにメモリからの
復元コード56b を実行する。したがって、コンピュータ
システム10は、それが減少または増加したいずれかの速
度で実行していることを除いて、ステップ106 の前のそ
の状態に戻される。ステップ118 に進む。
【0022】118 :インジケータ76の状態を適切に設定
するために電力状態変数75a を使用する。ステップ102
へ戻る。
【0023】図1に示されている設計は、システム制御
装置30と、CPU20、メモリ50、ビデオ回路60との間の
非同期タイミング信号をサポートするシステムに対する
ものである。このようなシステムにおいて、種々のコン
ポーネントは全て異なった周波数で動作することが理論
的に可能である。したがって、図1に示されている設計
は最も一般的な場合に対するものである。しかしながら
実際には、同期設計を含んでいるほうが通常容易であ
る。この同期設計は図3に示されている。図3は本発明
による第2のコンピュータシステム210 の機能ブロック
図である。ほとんど全ての機能特徴において、図3のコ
ンピュータシステム210 は、クロック発生器240 がシス
テム制御装置230 に対するホストクロック信号234 だけ
を発生することを除いて図1のコンピュータシステム10
のものと同じである。その後、システム制御装置230 は
ホストクロック信号234 を使用して、CPU220 に対し
てCPUクロック信号224 を、メモリ250 に対してメモ
リクロック信号254 を、およびビデオ回路260 に対して
ビデオクロック信号264 を発生する。事象制御装置270
はクロック制御信号247 を使用して、ホストクロック信
号234 の周波数だけを調節する。ホストクロック信号23
4 の周波数を変更することにより、フロントサイドバス
232 、メモリバス235 およびビデオバス236 の動作周波
数が変更されるだけでなく、CPU220 、メモリ250 お
よびビデオ回路260 内部動作周波数もまた変更される。
【0024】上記の説明は、ポータブルコンピュータシ
ステムだけを参照して説明されている。しかしながら、
当業者は、本発明のシステムおよび方法がデスクトップ
コンピュータシステムに対しても容易に適応可能である
ことを認識すべきである。事実、それは、システムクラ
ッシュを生じさせずに、電力を保存するためにシステム
内のバスまたはコンポーネントの動作周波数を変更する
必要のある任意のタイプの計算システムに適応されるこ
とができる。さらに、システム内のコンポーネントが許
せば、システムのコンポーネント内の動作コア電圧を上
昇または下降させてシステムの電力消費量をさらに管理
するためにも本発明の事象制御装置70、270 は使用され
ることができる。
【0025】従来技術と対照的に、本発明はコンピュー
タシステム内に特有の事象制御装置を設けている。この
事象制御装置はそれ自身のタイマーを有しているので、
それ自身が影響を受けずに、クロック発生器によって発
生されたクロック信号を変更することができる。この事
象制御装置は、セルフリフレッシュモードのDRAMに
よりCPUおよびサポートしているチップセットがアイ
ドル状態になるのを待つ。その後、事象制御装置はクロ
ック信号のタイミングをCPUおよびチップセットに変
更して、これらのコンポーネントの電力要求を調節す
る。これらコンポーネントはアイドル状態なので、それ
らのタイミング信号の周波数が変更されたときにクラッ
シュしない。その後、事象制御装置は、CPUおよびサ
ポートしているチップセットを活動状態にし、コンピュ
ータはそれが終了した場所で動作を再開する。プロセス
全体はユーザに関する限りほとんど瞬間的なので、都合
がよい。
【0026】当業者は、本発明の教示を保持しながら装
置の種々の修正および変更を行なうことが可能であるこ
とを容易に認識するであろう。したがって、上記の開示
は添付された特許請求の範囲の技術的範囲によってのみ
制限されるものとして解釈されるべきである。
【図面の簡単な説明】
【図1】本発明によるコンピュータシステムの機能ブロ
ック図。
【図2】図1のコンピュータシステムに対するフローチ
ャート。
【図3】本発明による第2のコンピュータシステムの機
能ブロック図。

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】 コンピュータシステム中の消費電力を節
    約する方法において、 コンピュータシステムが、 中央処理装置(CPU)と、 CPUが電気的に接続されるコンピュータシステム用バ
    スを構成し、第1の周波数を有するホストクロック信号
    を使用するシステム制御装置と、 バスに電気的に接続されて、データを記憶するメモリ
    と、 システム制御装置に電気的に接続されて、ホストクロッ
    ク信号を発生するクロック発生器とを備えており、 前記方法は、 コンピュータシステムの状態情報をメモリに保管し、 システム制御装置をアイドル状態にし、 システム制御装置がアイドル状態にあるとき、クロック
    発生器がホストクロック信号を第2の周波数に変更さ
    せ、この第2の周波数は前記第1の周波数より低い周波
    数であり、 システム制御装置を付勢し、 メモリ中に保管された状態情報からコンピュータシステ
    ムの状態を復元するステップを含んでおり、 ホストクロック信号を第2の周波数に変更することによ
    って、システム制御装置に低い周波数で動作を行わせ、
    その低い周波数でシステム制御装置を動作させることに
    より消費電力が節約され、ホストクロック信号を第2の
    周波数に変更する前にシステム制御装置をアイドル状態
    にすることにより、システム制御装置のクラッシュが阻
    止されるコンピュータシステムの消費電力節約方法。
  2. 【請求項2】 システム制御装置が低い周波数で動作さ
    れることによりバスが低い動作周波数で動作し、バスが
    低い動作周波数で動作することにより消費電力が節約さ
    れる請求項1記載の方法。
  3. 【請求項3】 クロック発生器がホストクロック信号を
    第2の周波数に変更する前にCPUをアイドル状態に
    し、 クロック発生器がホストクロック信号を第2の周波数に
    変更した後でCPUを付勢するステップをさらに含み、 ホストクロック信号を第2の周波数に変更する前にCP
    Uをアイドル状態にすることにより、CPUのクラッシ
    ュが阻止される請求項1記載の方法。
  4. 【請求項4】 バスはフロントサイドバスを含み、CP
    Uが前記フロントサイドバスに電気的に接続され、CP
    Uは第3の周波数を有するCPUクロック信号を使用
    し、クロック発生器が前記CPUクロック信号を発生
    し、また、このクロック発生器がCPUを付勢する前
    に、前記CPUクロック信号の周波数を第4の周波数に
    変更し、前記第4の周波数は前記第3の周波数より低
    く、CPUクロック信号の周波数を変更する前にCPU
    をアイドル状態にすることによりCPUのクラッシュが
    阻止され、CPUクロック信号に対して低い周波数を使
    用することにより消費電力が節約される請求項3記載の
    方法。
  5. 【請求項5】 バスはメモリバスを含み、メモリが前記
    メモリバスに電気的に接続され、第5の周波数を有する
    メモリクロック信号を使用し、クロック発生器が前記メ
    モリクロック信号を発生し、また前記クロック発生器が
    システム制御装置を付勢する前に、メモリクロック信号
    の周波数を第6の周波数に変更し、前記第6の周波数が
    前記第5の周波数より低く、メモリクロック信号に対し
    て低い周波数を使用することにより消費電力が節約され
    る請求項1記載の方法。
  6. 【請求項6】 メモリはダイナミックランダムアクセス
    メモリ(DRAM)であり、 クロック発生器がメモリクロック信号を第6の周波数に
    変更する前にDRAMをセルフリフレッシュモードに
    し、 クロック発生器がメモリクロック信号を第6の周波数に
    変更した後にDRAMを正常動作モードに復元するステ
    ップをさらに含んでいる請求項5記載の方法。
  7. 【請求項7】 コンピュータシステムはさらにビデオ回
    路を備えており、バスはビデオバスを含み、前記ビデオ
    回路が前記ビデオバスによってシステム制御装置に接続
    され、第7の周波数を有するビデオクロック信号を使用
    し、クロック発生器がビデオクロック信号を発生し、ま
    た前記クロック発生器がシステム制御装置を付勢する前
    に、ビデオクロック信号の周波数を第8の周波数に変更
    し、前記第8の周波数は前記第7の周波数より低く、ビ
    デオクロック信号に対して低い周波数を使用することに
    より消費電力が節約される請求項1記載の方法。
  8. 【請求項8】 クロック発生器がビデオクロック信号を
    第8の周波数に変更する前にビデオ回路をアイドル状態
    にし、 クロック発生器がビデオクロック信号を第8の周波数に
    変更した後でビデオ回路を付勢するステップをさらに含
    み、 ビデオクロック信号の周波数を変更する前にビデオ回路
    をアイドル状態にすることにより、ビデオ回路のクラッ
    シュが阻止される請求項7記載の方法。
  9. 【請求項9】 CPUが電気的に接続されているコンピ
    ュータシステム用バスを構成し、第1の周波数を有する
    ホストクロック信号を使用するシステム制御装置と、 バスに電気的に接続されている中央処理装置(CPU)
    と、 バスに電気的に接続されている、データを記憶するメモ
    リと、 メモリ中に記憶され、 コンピュータシステムの状態情報をメモリに保管し、 システム制御装置をアイドル状態にするステップを行う
    コンピュータコードを含んでいる第1の電力管理ルーチ
    ンと、 メモリ中に記憶され、メモリ中に記憶された状態情報を
    使用してコンピュータシステムの状態を復元するコンピ
    ュータコードを含んでいる第2の電力管理ルーチンと、 システム制御装置に電気的に接続されて、ホストクロッ
    ク信号を発生するクロック発生器と、 システム制御装置およびクロック発生器に電気的に接続
    され、 システム制御装置に第1の割込みを送って、CPUに第
    1の電力管理ルーチンを実行させ、 システム制御装置がアイドル状態のときにクロック発生
    器にホストクロック信号を第2の周波数に変更させ、 ホストクロック信号が第2の周波数に変更された後にシ
    ステム制御装置を付勢して、CPUに第2の電力管理ル
    ーチンを実行させる機能を行う事象制御装置とを備えて
    おり、 システム制御装置がアイドル状態のときにホストクロッ
    ク信号を第2の周波数に変更することによって、前記事
    象制御装置はシステム制御装置のクラッシュを阻止し、 ホストクロック信号の周波数を変更することにより、シ
    ステム制御装置の動作周波数が変更され、システム制御
    装置の動作周波数を変更することによってコンピュータ
    システムの総電力消費量が変更される電力管理システム
    を有するコンピュータシステム。
  10. 【請求項10】 システム制御装置の動作周波数を変更
    することにより、バスの動作周波数が変更され、バスの
    動作周波数の変更によってコンピュータシステムの総電
    力消費量が変更される請求項9記載のコンピュータシス
    テム。
  11. 【請求項11】 第1の電力管理ルーチンはさらにCP
    Uを中断状態にするコンピュータコードを含んでおり、
    事象制御装置は、ホストクロック信号が第2の周波数に
    変更された後でCPUを付勢し、CPUが中断状態のと
    きにホストクロック信号を第2の周波数に変更すること
    によって、事象制御装置はCPUのクラッシュを阻止す
    る請求項10記載のコンピュータシステム。
  12. 【請求項12】 バスはフロントサイドバスを含み、C
    PUが前記フロントサイドバスに電気的に接続され、C
    PUは第3の周波数を有するCPUクロック信号を使用
    し、前記CPUクロック信号がCPUの内部動作周波数
    を決定し、クロック発生器がCPUクロック信号を発生
    し、事象制御装置はCPUを付勢する前に、クロック発
    生器の発生する前記CPUクロック信号の周波数を第4
    の周波数に変更させ、CPUクロック信号の周波数を変
    更する前にCPUを中断状態にすることによりCPUの
    クラッシュが阻止され、CPUの内部動作周波数を変更
    することによりCPUの総電力消費量が変更される請求
    項11記載のコンピュータシステム。
  13. 【請求項13】 バスはメモリバスを含み、メモリが前
    記メモリバスに電気的に接続され、第5の周波数を有す
    るメモリクロック信号を使用し、クロック発生器が前記
    メモリクロック信号を発生し、また、事象制御装置は、
    前記クロック発生器がシステム制御装置を付勢する前
    に、メモリクロック信号の周波数を第6の周波数に変更
    するように制御し、メモリクロック信号の周波数を変更
    することによりメモリの総電力消費量が変更される請求
    項10記載のコンピュータシステム。
  14. 【請求項14】 メモリはダイナミックランダムアクセ
    スメモリ(DRAM)を含み、第1の電力管理ルーチン
    はさらにDRAMをセルフリフレッシュモードにするコ
    ンピュータコードを含み、事象制御装置は、メモリクロ
    ック信号を第6の周波数に変更した後でDRAMを正常
    動作モードに復帰させる請求項13記載のコンピュータ
    システム。
  15. 【請求項15】 コンピュータシステムはさらにビデオ
    回路を備えており、バスはビデオバスを含み、前記ビデ
    オ回路が前記ビデオバスによってシステム制御装置に接
    続され、第7の周波数を有するビデオクロック信号を使
    用し、クロック発生器がビデオクロック信号を発生し、
    事象制御装置はシステム制御装置を付勢する前に、クロ
    ック発生器がビデオクロック信号の周波数を第8の周波
    数に変更するようにし、ビデオクロック信号の周波数を
    変更することによりビデオ回路の総電力消費量が変更さ
    れる請求項10記載のコンピュータシステム。
  16. 【請求項16】 第1の電力管理ルーチンはさらにビデ
    オ回路をアイドル状態にするコンピュータコードを含
    み、事象制御装置はビデオクロック信号が第8の周波数
    に変更された後でビデオ回路が付勢されるようにし、ビ
    デオ回路をアイドル状態のときにビデオクロック信号を
    第8の周波数に変更することにより、事象制御装置はビ
    デオ回路のクラッシュを阻止する請求項15記載のコン
    ピュータシステム。
  17. 【請求項17】 事象制御装置は処理回路と、タイマー
    とを含んでおり、前記タイマーがタイミング信号を前記
    処理回路に供給する請求項10記載のコンピュータシス
    テム。
JP2001384582A 2001-12-18 2001-12-18 コンピュータ用の電力節約方法およびシステム Expired - Lifetime JP3860467B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001384582A JP3860467B2 (ja) 2001-12-18 2001-12-18 コンピュータ用の電力節約方法およびシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001384582A JP3860467B2 (ja) 2001-12-18 2001-12-18 コンピュータ用の電力節約方法およびシステム

Publications (2)

Publication Number Publication Date
JP2003195971A true JP2003195971A (ja) 2003-07-11
JP3860467B2 JP3860467B2 (ja) 2006-12-20

Family

ID=27594277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001384582A Expired - Lifetime JP3860467B2 (ja) 2001-12-18 2001-12-18 コンピュータ用の電力節約方法およびシステム

Country Status (1)

Country Link
JP (1) JP3860467B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141722A (ja) * 2006-11-06 2008-06-19 Matsushita Electric Ind Co Ltd モード切替方法、モード切替プログラム及び放送受信端末
WO2011144037A2 (zh) * 2011-05-19 2011-11-24 华为技术有限公司 节能方法、装置与系统
CN114185395A (zh) * 2020-09-15 2022-03-15 爱思开海力士有限公司 电子装置及其操作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141722A (ja) * 2006-11-06 2008-06-19 Matsushita Electric Ind Co Ltd モード切替方法、モード切替プログラム及び放送受信端末
WO2011144037A2 (zh) * 2011-05-19 2011-11-24 华为技术有限公司 节能方法、装置与系统
WO2011144037A3 (zh) * 2011-05-19 2012-04-26 华为技术有限公司 节能方法、装置与系统
CN114185395A (zh) * 2020-09-15 2022-03-15 爱思开海力士有限公司 电子装置及其操作方法
CN114185395B (zh) * 2020-09-15 2024-03-15 爱思开海力士有限公司 电子装置及其操作方法

Also Published As

Publication number Publication date
JP3860467B2 (ja) 2006-12-20

Similar Documents

Publication Publication Date Title
US5617572A (en) System for reducing power consumption in computers
US6711691B1 (en) Power management for computer systems
US5623677A (en) Apparatus and method for reducing power consumption in a computer system
US6694442B2 (en) Method for saving power in a computer by idling system controller and reducing frequency of host clock signal used by system controller
US5465367A (en) Slow memory refresh in a computer with a limited supply of power
JP3943665B2 (ja) スリープ制御方法、およびイベント通知方法
EP1228413B1 (en) Sleep state transitioning
US5167024A (en) Power management for a laptop computer with slow and sleep modes
US6754837B1 (en) Programmable stabilization interval for internal stop grant state during which core logic is supplied with clocks and power to minimize stabilization delay
KR101889756B1 (ko) 전력 효율적 프로세서 아키텍처
US5586332A (en) Power management for low power processors through the use of auto clock-throttling
US7430673B2 (en) Power management system for computing platform
JP2769082B2 (ja) ポータブル・コンピュータの電力配分管理システム
US7343502B2 (en) Method and apparatus for dynamic DLL powerdown and memory self-refresh
US8766919B1 (en) Fast awake from low power mode
JPH0850523A (ja) コンピュータシステムにおける消費電力管理方法及び装置
US20120117364A1 (en) Method and System for Operating a Handheld Calculator
US8452995B1 (en) Universal serial bus low power idle mode
EP2843502B1 (en) Information processing device, information processing method, and program
JP2000039937A (ja) コンピュータシステムおよびそのパワーセーブ制御方法
JPH1097341A (ja) シャドウアドレスを使用するクロック停止信号を制御することによるコンピュータシステムにおける電力節約方法及び装置
JP3860467B2 (ja) コンピュータ用の電力節約方法およびシステム
TW541453B (en) Power saving device for computer and method thereof
JP6409218B2 (ja) 電力効率の優れたプロセッサアーキテクチャ
JP4018167B2 (ja) プリンタクロック制御装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060921

R150 Certificate of patent or registration of utility model

Ref document number: 3860467

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150929

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term