JP3860467B2 - コンピュータ用の電力節約方法およびシステム - Google Patents
コンピュータ用の電力節約方法およびシステム Download PDFInfo
- Publication number
- JP3860467B2 JP3860467B2 JP2001384582A JP2001384582A JP3860467B2 JP 3860467 B2 JP3860467 B2 JP 3860467B2 JP 2001384582 A JP2001384582 A JP 2001384582A JP 2001384582 A JP2001384582 A JP 2001384582A JP 3860467 B2 JP3860467 B2 JP 3860467B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock signal
- cpu
- memory
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Power Sources (AREA)
Description
【発明の属する技術分野】
本発明はコンピュータシステムに関する。とくに、本発明はポータブルコンピュータの電力節約方法およびシステムに関する。
【0002】
【従来の技術】
ポータブル計算処理は、ますます人気のでてきたユーザ用オプションである。このノートブックコンピュータの普及から、電池テクノロジーの改良またはもっとエネルギ効率のよいコンポーネントのいずれかによるこれらのポータブルシステムの動作電池寿命の延長を消費者が要求することは予想できていた。
【0003】
ポータブルコンピュータに関する電池時間を延長するために使用されるいくぶん軽妙さに欠ける方法は休眠モードである。この方法では、ユーザがコンピュータシステムを使用しない期間がある時間量経過した後、中央処理装置(CPU)がコンピュータの状態をメモリ中に保管し、その後比較的少量の電力しか消費しない中断状態になる。この中断状態において、ディスプレイはオフに切替えられ、ディスクドライブはその回転速度が低下し、システムバスはアイドル状態になり、ダイナミックランダムアクセスメモリ(DRAM)はセルフリフレッシュモードになる。指示装置またはキーボードのような外部からの割込みはコンピュータを“起動”させ、バスおよびDRAMの両者をオンライン状態に戻し、CPUを中断状態から引出す。その後CPUはディスプレイをオンに切替え、ハードウェアドライブの回転速度を増加させ、その前の状態を復元し、それが休眠モードになったときに残されていたそのプロセスの実行を再開する。
【0004】
製造業者は電池電力を主に消費するものとしてCPUを目標とし、CPUの電力使用を減少させるある方法を提案してきた。あるCPUでは、現在CPU内の位相ロックループ(PLL)回路の内部乗算器を変更することによって動作クロック周波数を調節することが可能であり、CPUの動作電圧を変更することもできる。CPUが遅いクロック速度または低い電圧で動作した場合、それに必要な電力は少なくなる。大部分の一般的な用途の多くに関して、減少した速度で動作するCPUは通常ユーザにとって十分に速いので、不都合は生じない。
【0005】
【発明が解決しようとする課題】
しかしながら、CPUはポータブルコンピュータ内の多数のコンポーネントの1つに過ぎない。システムバス、DRAMおよびビデオチップセットもまた全て電力を消費する。CPUの内部動作周波数が減少されたとき、これらコンポーネントの動作速度が減少された場合、付加的な電力が節約される。しかしながら現在のパーソナルコンピュータシステムでは、バスクロックの急速な変更がCPU、ビデオチップセット、あるいはシステムバスを構成しているチップセットをクラッシュさせるため、これらコンポーネントの動作周波数の変更はサポートされない。
【0006】
したがって本発明の主要な目的は、バス上のコンポーネントにより使用される電力を減少させるためにコンピュータシステム内のバスの動作周波数を変更することを可能にするコンピュータシステムのためのシステムおよび方法を提供することである。
【0007】
【課題を解決するための手段】
簡単に要約すると、本発明は、コンピュータにおける電力消費を管理するための方法およびシステムを開示している。コンピュータは、バスと、中央処理装置(CPU)と、メモリと、第1の電力管理ルーチンと、第2の電力管理ルーチンと、クロック発生器と、事象制御装置とにより構成されたシステム制御装置を有している。システム制御装置はバスの動作周波数を決定するホストクロック信号を使用する。クロック発生器はホストクロック信号を発生する。第1の電力管理ルーチンはコンピュータコードを有しており、このコンピュータコードはコンピュータシステムの状態情報をメモリに保管し、システム制御装置をアイドル状態にする。第2の電力管理ルーチンはメモリに記憶された状態情報を使用してコンピュータシステムを復元する。事象制御装置は、本発明の方法を実施するために使用される。事象制御装置はシステム制御装置に割込みを送って、CPUに第1の電力管理ルーチンを実行させ、その後、この第1の電力管理ルーチンはCPUおよびシステム制御装置の状態をメモリ中のリザーブされたスペースに保管し、またシステム制御装置およびCPUをアイドル状態にする。事象制御装置はホストクロックを新しい周波数に変更するようにクロック発生器をプログラムし、その後ホストクロック信号が新しい周波数に変更された後でCPUおよびシステム制御装置を付勢して、CPUに第2の電力管理ルーチンを実行させる。システム制御装置およびCPUがそれぞれそれらのアイドル状態になったときにホストクロック信号を新しい周波数に変更することにより、事象制御装置は、システム制御装置およびCPUがクラッシュすることを阻止する。ホストクロックの周波数を変更することにより、バスの動作周波数が変更され、バスの動作周波数を変更することにより、CPUとメモリとシステム制御装置とVGAとを含んでいるコンピュータシステムの総電力消費が変更される。
本発明の利点は、コンピュータシステム内の全てのコンポーネントがアイドル状態のままで、それらコンポーネントの動作周波数を事象制御装置が変更することが可能なことである。これによって、タイミング信号の急速な変更によるコンポーネントのクラッシュが阻止される。低い周波数で動作するコンポーネントににより、コンピュータシステムにより消費される電力が減少する。その代りに、全速度で動作するコンポーネントにより、コンピュータシステムの全処理電力が復元される。また、コンポーネントが許せば、コンポーネントが低い周波数手動作しているとき、事象制御装置がそのコンポーネントのコア電圧を減少させ、それによってコンポーネントの個々の必要な電力を減少させることができる。
【0008】
【発明の実施の形態】
本発明のこれらおよびその他の目的および利点は、以下の種々の形態で図示されている好ましい実施形態の詳細な説明を参照することによりおそらく当業者に明らかになるであろう。
図1は、本発明によるコンピュータシステム10の機能ブロック図である。本発明の好ましい実施形態において、コンピュータシステム10はポータブルコンピュータである。コンピュータシステム10は本発明の電力節約方法を使用し、以下のコンポーネント:中央処理装置(CUP)20と、システム制御装置30と、クロック発生器40と、メモリ50と、ビデオ回路60と、および事象制御装置70とを備えている。システム制御装置30は、CUP20用のフロントサイドバス32、メモリ50用のメモリバス35、ビデオ回路60用のビデオバス36のようなコンピュータシステム10内の種々のバスを含んでいる。これらのバス32、35および36は、システム制御装置30を媒介として使用してコンポーネント20、50および60が互いに通信することを可能にする。システム制御装置30は一般に、とくにCPU20用の設計された市販のチップセットの形態である。
【0009】
クロック発生器40は、CPUクロック信号24、メモリクロック信号54、ホストクロック信号34、ビデオクロック信号64のようなコンピュータシステム10内の種々のコンポーネントに対する種々のタイミング信号を発生するために使用される。CPUクロック信号24はCPU20の内部動作周波数を決定する。CPUクロック信号24の周波数が高くなると、CPU20により実行される1秒当りの命令サイクル数が増加する。しかしながら、これはまたCPU20の電力消費量を増加させる。逆に、CPUクロック信号24の周波数が低下した場合、CPU20が実行する1秒当りの命令サイクル数は少なくなるが、CPU20が消費する電力も少なくなる。同様に、メモリクロック信号54はメモリ50の速度および電力消費を制御し、ビデオクロック信号64はビデオ回路60の速度および電力消費を制御し、ホストクロック信号34はシステム制御装置30の動作速度および結果的に生じる電力消費を決定する。システム制御装置30はバス32、35および36を構成するために使用されているので、ホストクロック信号34の周波数を変更することにより、バス32、35および36の動作周波数が結果的に変更される。ホストクロック信号34を遅くすると、結果的にバス32、35および36が低速になり、したがってコンピュータシステム10の処理電力が減少し、これによってコンピュータシステム10の総電力消費量が減少する。ホストクロック信号34の周波数を増加させると、コンピュータシステム10からの処理電力が増すため、コンピュータシステム10の総電力消費量が増加する。
【0010】
メモリ50は、ダイナミックランダムアクセスメモリ(DRAM)50a および読出し専用メモリ(ROM)50b を含んでいる。DRAM50a は、それがバス35から読出しおよび書込み動作が可能な正常動作モードを有しており、その内容の完全さを保持するために周期的にリフレッシュされなければならない。DRAM50a はまたセルフリフレッシュ動作モードを有しており、この動作モードにおいてそれは本質的にアイドル状態であるが、しかしそれはまたそれ自身リフレッシュするので、その内容は失われない。ROM50b はシステム10に対する電力管理サービスルーチンを永続的に保持するために使用され、基本的な入出力システム(BIOS)52b を含んでいる。BIOS52b は、メモリへのコンピュータコード55b の保存とメモリからのコンピュータコード56b の再生とを含んでいる。メモリへの保管コード55b は、CUP20によって実行されたとき、CUP20にその現在の状態とシステム制御装置30およびビデオ回路60の状態とをDRAM50a 中に保管させ、パワーオン中断動作を行うようにシステム制御装置30に対して命令する。システム制御装置30は、それによってCUP20を中断状態にし、DRAM50a をセルフリフレッシュ動作モードにし、ビデオ回路60をアイドル状態にする。その後、システム制御装置30はアイドル状態になる。中断状態において、CUP20の動作状態は本質的にオフに切替えられており、CUP20は命令サイクルを行わず、電力をほとんど消費しない。同様に、アイドル状態においてシステム制御装置30およびビデオ回路60の両者は基本的にオフに切替えられ、非活動状態であり、電力をほとんど消費せず、“起動”信号を待っているだけである。メモリからの復元コード56b は、CUP20によって実行されたときに、メモリへの保管手順55b の実行中にDRAM50a に前に記憶されたデータを使用してCUP20、ビデオ回路60およびシステム制御装置30の前の状態を復元する。したがって、CPU20はメモリへの保管コード55b を実行する前に残された状態のタスクの実行を再開する。メモリへの保管55b およびメモリからの復元56b のルーチンは、CPU20、システム制御装置20およびビデオ回路60の状態以上のものを保管および復元してもよい。必要ならば、その他のコンポーネントの状態もまた保存されることができる。簡単に述べると、これら2つのルーチンは、コンピュータシステム10により実行されたタスクの実行を適切に中断して、その後再開することを必要とされたコンピュータシステム10のいずれの状態情報を保管および復元する。メモリへの保管55b およびメモリからの復元56b のルーチンの機能は技術的によく知られている。
【0011】
事象制御装置70は本発明の方法を実施するために使用され、処理回路72、タイマー74、状態インジケータ76およびスイッチ78を含んでいる。処理回路72は、以下詳細に説明する本発明の電力節約方法を行うために必要とされる種々のタスクを行うために使用される。処理回路72はプログラム可能な論理アレイ(PLA)として、マイクロ制御装置として、あるいは8051のような比較的簡単なプロセッサとしてさえ構成されることができる。メモリ75はプログラムコードを記憶すると共に、電力状態変数75a のような処理回路72用のプログラムデータを保持するために使用され、この電力状態変数75a はコンピュータシステム10の現在の電力節約状態を再現するために使用される。タイマー74は処理回路72を動作させるために必要なタイミング信号を供給する。このようにして、処理回路72はクロック発生器40とは無関係に動作する。状態インジケータ76は、コンピュータシステム10の現在の電力節約状態をユーザに示すために使用され、たとえば発光ダイオード(LED)であることができる。たとえば状態インジケータ76が点灯した場合、それは、コンピュータシステム10がクロック発生器40からの減少されたタイミング周波数を使用する電力節約モードで動作していることを示している。他方、状態インジケータ76がオフに切替えられた場合、それは、コンピュータシステム10がクロック発生器40からの最大クロック周波数を使用している全処理電位であることを示すことができる。事象制御装置70は、状態インジケータ76の表示状態を制御する。最終的に、スイッチ78はコンピュータシステム10の電力節約状態を切換えるためにユーザにより使用される。
【0012】
図1と関連させて図2を参照されたい。図2はコンピュータシステム10のフローチャートである。上述したように、以下のステップを含む本発明の電力節約方法を行うためにシステム制御装置が使用される:
100 :スタート。コンピュータシステム10はオンに切替えられる。電力状態変数75a をオフのような初期状態に設定する。電力状態変数75a にしたがってインジケータ76を設定する。クロック発生器40はクロック信号24、34および64に対して最大周波数を使用する。DRAMは正常状態であり、全てのコンポーネント20、30および60は活動状態である。ステップ102 に進む。
【0013】
102 :処理回路72はスイッチ78からのスイッチプレス信号を待つ。スイッチプレス信号が受信されたとき、ステップ104 に進む。
【0014】
104 :電力状態変数75a の値を切換える、すなわち、電力状態変数75a =非(電力状態変数75a )にする。ステップ106 に進む。
【0015】
106 :事象制御装置70は割込みリクエスト37をシステム制御装置30に送る。これはシステム制御割込み(SCI)リクエストであり、したがって非常に低い優先度を有する。ステップ108 に進む。
【0016】
108 :SCIリクエスト37の優先度は低いため、システム制御装置30は、そのシステムが使用中でなくなるまで別の実行されていない(pending)割込みをサービスし続ける。この時点で、事象制御装置70は、システム制御装置30がパワーオン中断ルーチンを終了したことを示すシステム制御装置30からの中断信号73を単に待っているだけである。システムが使用中でなくなったとき、ステップ110 に進む。
【0017】
110 :システム制御装置30は割込みリクエスト23をCPU20に送る。CPU割込みリクエスト23はシステム管理割込み(SMI)であり、CPU20により迅速に処理される。SMI23は、CPU20にメモリへのコード55b の保管を実行させる。その結果、CPU20と、ビデオ回路60と、およびシステム制御装置30との状態はDRAM50a 中に保管される。システム制御装置30はビデオ回路60をアイドル状態にし、DRAM50a をセルフリフレッシュモードにし、CPU20を中断状態にする。中断信号73はTRUEになり、パワーオン中断ルーチンが終了したことを事象制御装置70に知らせる。その後、事象制御装置70はシステム制御装置30をアイドル状態にする。ステップ112 に進む。
【0018】
112 :電力状態変数75a は電力節約モードを使用すべきであると示されているか?示されている場合はステップ114lに進む。示されていない場合にはステップ114hに進む。
【0019】
114l:電力節約方法が使用される。事象制御装置70はクロック信号24、34、54および64を低い周波数に設定するためにクロック制御信号47を使用する。たとえば、クロック発生器40が現在メモリクロック信号54およびホストクロック信号34として133MHzの信号を発生するように設定されている場合、事象制御装置70はクロック制御信号47を使用して、クロック発生器40にクロック信号24、34および54として60MHzの信号を発生させることができる。これらの低いクロック信号24、34および54の結果、コンピュータシステム10の総電力消費量が減少する。ホストクロック信号34の周波数を低下させることによって、フロントサイドバス32、メモリバス35およびビデオバス36の動作周波数が対応的に減少することが認められる。事象制御装置70はクロック信号24、34、54および64のうち1つだけ、いくつか、あるいは全てを調節することを選択してもよい。事象制御装置70がクロック信号24、34、54および64をどのようにして変更するかは、コンポーネント20、30、40、50および60のハードウェア性能および制約に明確に依存する。CUP20が中断され、ビデオ回路60およびシステム制御装置30の両者がアイドル状態になると、これらのコンポーネントは、それらの各クロック信号24、64および34が変更されたときにクラッシュしない。また、DRAM50a のクロック信号54は、そのDRAM50a がセルフリフレッシュモードのときに安全に変更されることができる。ステップ116 に進む。
【0020】
114h:最大計算電力が使用される。電力節約モードをオフに切替える。事象制御装置70はクロック制御信号47を使用して、クロック信号24、34、54および64をそれらの各可能な最高周波数に設定する。ステップ116 に進む。
【0021】
116 :事象制御装置70は割込みリクエスト37によってシステム制御装置30をアイドル状態から引出す。システム制御装置30は、中断から復元させるルーチンを行い、DRAM50a を正常動作モードに戻し、ビデオ回路60を起動し、CPU20を中断状態から引出す。CPU20は、中断状態から引出されたときにメモリからの復元コード56b を実行する。したがって、コンピュータシステム10は、それが減少または増加したいずれかの速度で実行していることを除いて、ステップ106 の前のその状態に戻される。ステップ118 に進む。
【0022】
118 :インジケータ76の状態を適切に設定するために電力状態変数75a を使用する。ステップ102 へ戻る。
【0023】
図1に示されている設計は、システム制御装置30と、CPU20、メモリ50、ビデオ回路60との間の非同期タイミング信号をサポートするシステムに対するものである。このようなシステムにおいて、種々のコンポーネントは全て異なった周波数で動作することが理論的に可能である。したがって、図1に示されている設計は最も一般的な場合に対するものである。しかしながら実際には、同期設計を含んでいるほうが通常容易である。この同期設計は図3に示されている。図3は本発明による第2のコンピュータシステム210 の機能ブロック図である。ほとんど全ての機能特徴において、図3のコンピュータシステム210 は、クロック発生器240 がシステム制御装置230 に対するホストクロック信号234 だけを発生することを除いて図1のコンピュータシステム10のものと同じである。その後、システム制御装置230 はホストクロック信号234 を使用して、CPU220 に対してCPUクロック信号224 を、メモリ250 に対してメモリクロック信号254 を、およびビデオ回路260 に対してビデオクロック信号264 を発生する。事象制御装置270 はクロック制御信号247 を使用して、ホストクロック信号234 の周波数だけを調節する。ホストクロック信号234 の周波数を変更することにより、フロントサイドバス232 、メモリバス235 およびビデオバス236 の動作周波数が変更されるだけでなく、CPU220 、メモリ250 およびビデオ回路260 内部動作周波数もまた変更される。
【0024】
上記の説明は、ポータブルコンピュータシステムだけを参照して説明されている。しかしながら、当業者は、本発明のシステムおよび方法がデスクトップコンピュータシステムに対しても容易に適応可能であることを認識すべきである。事実、それは、システムクラッシュを生じさせずに、電力を保存するためにシステム内のバスまたはコンポーネントの動作周波数を変更する必要のある任意のタイプの計算システムに適応されることができる。さらに、システム内のコンポーネントが許せば、システムのコンポーネント内の動作コア電圧を上昇または下降させてシステムの電力消費量をさらに管理するためにも本発明の事象制御装置70、270 は使用されることができる。
【0025】
従来技術と対照的に、本発明はコンピュータシステム内に特有の事象制御装置を設けている。この事象制御装置はそれ自身のタイマーを有しているので、それ自身が影響を受けずに、クロック発生器によって発生されたクロック信号を変更することができる。この事象制御装置は、セルフリフレッシュモードのDRAMによりCPUおよびサポートしているチップセットがアイドル状態になるのを待つ。その後、事象制御装置はクロック信号のタイミングをCPUおよびチップセットに変更して、これらのコンポーネントの電力要求を調節する。これらコンポーネントはアイドル状態なので、それらのタイミング信号の周波数が変更されたときにクラッシュしない。その後、事象制御装置は、CPUおよびサポートしているチップセットを活動状態にし、コンピュータはそれが終了した場所で動作を再開する。プロセス全体はユーザに関する限りほとんど瞬間的なので、都合がよい。
【0026】
当業者は、本発明の教示を保持しながら装置の種々の修正および変更を行なうことが可能であることを容易に認識するであろう。したがって、上記の開示は添付された特許請求の範囲の技術的範囲によってのみ制限されるものとして解釈されるべきである。
【図面の簡単な説明】
【図1】本発明によるコンピュータシステムの機能ブロック図。
【図2】図1のコンピュータシステムに対するフローチャート。
【図3】本発明による第2のコンピュータシステムの機能ブロック図。
Claims (15)
- コンピュータシステム中の消費電力を節約する方法において、
コンピュータシステムが、
中央処理装置(CPU)と、
CPUが電気的に接続されるコンピュータシステム用バスを構成し、第1の周波数を有するホストクロック信号を使用するシステム制御装置と、
バスに電気的に接続されて、データを記憶するメモリと、
システム制御装置に電気的に接続されて、ホストクロック信号を発生するクロック発生器とを備えており、
前記方法は、
コンピュータシステムの状態情報をメモリに保管し、
システム制御装置をアイドル状態にし、
システム制御装置がアイドル状態にあるとき、クロック発生器の発生するホストクロック信号を前記第1の周波数より低い周波数である第2の周波数に変更させ、
システム制御装置を付勢し、
メモリ中に保管された状態情報からコンピュータシステムの状態を復元するステップを含んでおり、
ホストクロック信号を第2の周波数に変更することによって、システム制御装置に低い周波数で動作を行わせ、その低い周波数でシステム制御装置を動作させることにより消費電力が節約され、
システム制御装置およびCPUのクラッシュを阻止するためにホストクロック信号を第2の周波数に変更する前にシステム制御装置およびCPUをアイドル状態にし、ホストクロック信号を第2の周波数に変更した後でCPUを付勢するステップをさらに含んでいるコンピュータシステムの消費電力節約方法。 - システム制御装置が低い周波数で動作されることによりバスが低い動作周波数で動作し、バスが低い動作周波数で動作することにより消費電力が節約される請求項1記載の方法。
- バスはフロントサイドバスを含み、CPUが前記フロントサイドバスに電気的に接続され、CPUは第3の周波数を有するCPUクロック信号を使用し、クロック発生器が前記CPUクロック信号を発生し、また、このクロック発生器がCPUを付勢する前に、前記CPUクロック信号の周波数を前記第3の周波数より低い周波数である第4の周波数に変更し、CPUクロック信号の周波数を変更する前にCPUをアイドル状態にすることによりCPUのクラッシュが阻止され、CPUクロック信号に対して低い周波数を使用することにより消費電力が節約される請求項1記載の方法。
- バスはメモリバスを含み、メモリが前記メモリバスに電気的に接続され、第5の周波数を有するメモリクロック信号を使用し、クロック発生器が前記メモリクロック信号を発生し、システム制御装置を付勢する前に前記クロック発生器がメモリクロック信号の周波数を前記第5の周波数より低い周波数である第6の周波数に変更し、メモリクロック信号に対して低い周波数を使用することにより消費電力が節約される請求項1記載の方法。
- メモリはダイナミックランダムアクセスメモリ(DRAM)であり、
クロック発生器がメモリクロック信号を第6の周波数に変更する前にDRAMをセルフリフレッシュモードにし、
クロック発生器がメモリクロック信号を第6の周波数に変更した後にDRAMを正常動作モードに復元するステップをさらに含んでいる請求項4記載の方法。 - コンピュータシステムはさらにビデオ回路を備えており、バスはビデオバスを含み、前記ビデオ回路が前記ビデオバスによってシステム制御装置に接続され、第7の周波数を有するビデオクロック信号を使用し、クロック発生器がビデオクロック信号を発生し、システム制御装置を付勢する前に前記クロック発生器がビデオクロック信号の周波数を前記第7の周波数より低い周波数である第8の周波数に変更し、ビデオクロック信号に対して低い周波数を使用することにより消費電力が節約される請求項1記載の方法。
- クロック発生器がビデオクロック信号を第8の周波数に変更する前にビデオ回路をアイドル状態にし、
クロック発生器がビデオクロック信号を第8の周波数に変更した後でビデオ回路を付勢するステップをさらに含み、
ビデオクロック信号の周波数を変更する前にビデオ回路をアイドル状態にすることにより、ビデオ回路のクラッシュが阻止される請求項6記載の方法。 - コンピュータシステム用バスを構成し、第1の周波数を有するホストクロック信号を使用するシステム制御装置と、
前記バスに電気的に接続されている中央処理装置(CPU)と、
前記バスに電気的に接続されている、データを記憶するメモリと、
前記メモリ中に記憶されており、コンピュータシステムの状態情報をメモリに保管し、システム制御装置をアイドル状態にするステップを行うコンピュータコードとCPUを中断状態にするコンピュータコードとを含んでいる第1の電力管理ルーチンと、
メモリ中に記憶されており、メモリ中に保管されている前記状態情報を使用してコンピュータシステムの状態を復元するコンピュータコードを含んでいる第2の電力管理ルーチンと、
システム制御装置に電気的に接続されて、ホストクロック信号を発生するクロック発生器と、
システム制御装置およびクロック発生器に電気的に接続され、システム制御装置に第1の割込みを送って、CPUに前記第1の電力管理ルーチンを実行させ、システム制御装置がアイドル状態のときにクロック発生器にホストクロック信号を第2の周波数に変更させ、ホストクロック信号が第2の周波数に変更された後にシステム制御装置およびCPUを付勢してCPUに第2の電力管理ルーチンを実行させる機能を行う事象制御装置とを備えており、
システム制御装置がアイドル状態であり、CPUが中断状態のときにホストクロック信号を第2の周波数に変更することによって、前記事象制御装置はシステム制御装置のクラッシュを阻止し、またCPUのクラッシュを阻止しており、
ホストクロック信号の周波数を変更することにより、システム制御装置の動作周波数が変更され、システム制御装置の動作周波数を変更することによってコンピュータシステムの総電力消費量が変更される電力管理システムを有するコンピュータシステム。 - システム制御装置の動作周波数を変更することにより、バスの動作周波数が変更され、バスの動作周波数の変更によってコンピュータシステムの総電力消費量が変更される請求項8記載のコンピュータシステム。
- バスはフロントサイドバスを含み、CPUが前記フロントサイドバスに電気的に接続され、CPUは第3の周波数を有するCPUクロック信号を使用し、前記CPUクロック信号がCPUの内部動作周波数を決定し、クロック発生器がCPUクロック信号を発生し、CPUを付勢する前に、事象制御装置はクロック発生器の発生する前記CPUクロック信号の周波数を第4の周波数に変更させ、CPUクロック信号の周波数を変更する前にCPUを中断状態にすることによりCPUのクラッシュが阻止され、CPUの内部動作周波数を変更することによりCPUの総電力消費量が変更される請求項8記載のコンピュータシステム。
- バスはメモリバスを含み、メモリが前記メモリバスに電気的に接続され、第5の周波数を有するメモリクロック信号を使用し、クロック発生器が前記メモリクロック信号を発生し、前記クロック発生器がシステム制御装置を付勢する前に、事象制御装置はメモリクロック信号の周波数を第6の周波数に変更するように制御し、メモリクロック信号の周波数を変更することによりメモリの総電力消費量が変更される請求項9記載のコンピュータシステム。
- メモリはダイナミックランダムアクセスメモリ(DRAM)を含み、第1の電力管理ルーチンはさらにDRAMをセルフリフレッシュモードにするコンピュータコードを含み、事象制御装置は、メモリクロック信号を第6の周波数に変更した後でDRAMを正常動作モードに復帰させる請求項11記載のコンピュータシステム。
- コンピュータシステムはさらにビデオ回路を備えており、バスはビデオバスを含み、前記ビデオ回路が前記ビデオバスによってシステム制御装置に接続され、第7の周波数を有するビデオクロック信号を使用し、クロック発生器がビデオクロック信号を発生し、システム制御装置を付勢する前に、事象制御装置はクロック発生器がビデオクロック信号の周波数を第8の周波数に変更するようにし、ビデオクロック信号の周波数を変更することによりビデオ回路の総電力消費量が変更される請求項8記載のコンピュータシステム。
- 第1の電力管理ルーチンはさらにビデオ回路をアイドル状態にするコンピュータコードを含み、事象制御装置は、ビデオクロック信号が第8の周波数に変更された後でビデオ回路が付勢されるようにし、ビデオ回路をアイドル状態のときにビデオクロック信号を第8の周波数に変更することにより、事象制御装置はビデオ回路のクラッシュを阻止する請求項13記載のコンピュータシステム。
- 事象制御装置は処理回路と、タイマーとを含んでおり、前記タイマーがタイミング信号を前記処理回路に供給する請求項9記載のコンピュータシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001384582A JP3860467B2 (ja) | 2001-12-18 | 2001-12-18 | コンピュータ用の電力節約方法およびシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001384582A JP3860467B2 (ja) | 2001-12-18 | 2001-12-18 | コンピュータ用の電力節約方法およびシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003195971A JP2003195971A (ja) | 2003-07-11 |
JP3860467B2 true JP3860467B2 (ja) | 2006-12-20 |
Family
ID=27594277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001384582A Expired - Lifetime JP3860467B2 (ja) | 2001-12-18 | 2001-12-18 | コンピュータ用の電力節約方法およびシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3860467B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008141722A (ja) * | 2006-11-06 | 2008-06-19 | Matsushita Electric Ind Co Ltd | モード切替方法、モード切替プログラム及び放送受信端末 |
WO2011144037A2 (zh) * | 2011-05-19 | 2011-11-24 | 华为技术有限公司 | 节能方法、装置与系统 |
KR20220036232A (ko) * | 2020-09-15 | 2022-03-22 | 에스케이하이닉스 주식회사 | 전자 장치 및 전자 장치의 동작 방법 |
-
2001
- 2001-12-18 JP JP2001384582A patent/JP3860467B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003195971A (ja) | 2003-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6711691B1 (en) | Power management for computer systems | |
US5617572A (en) | System for reducing power consumption in computers | |
US5623677A (en) | Apparatus and method for reducing power consumption in a computer system | |
US6694442B2 (en) | Method for saving power in a computer by idling system controller and reducing frequency of host clock signal used by system controller | |
US5167024A (en) | Power management for a laptop computer with slow and sleep modes | |
US5465367A (en) | Slow memory refresh in a computer with a limited supply of power | |
EP1228413B1 (en) | Sleep state transitioning | |
US7430673B2 (en) | Power management system for computing platform | |
US7100062B2 (en) | Power management controller and method | |
US5754869A (en) | Method and apparatus for managing power consumption of the CPU and on-board system devices of personal computers | |
JP2769082B2 (ja) | ポータブル・コンピュータの電力配分管理システム | |
JP3943665B2 (ja) | スリープ制御方法、およびイベント通知方法 | |
US7325100B2 (en) | Apparatus and method for entering and exiting low power mode | |
US6243831B1 (en) | Computer system with power loss protection mechanism | |
US6754837B1 (en) | Programmable stabilization interval for internal stop grant state during which core logic is supplied with clocks and power to minimize stabilization delay | |
TWI527051B (zh) | 記憶體控制器之調校、電力閘控與動態頻率改變 | |
US8766919B1 (en) | Fast awake from low power mode | |
US7853817B2 (en) | Power management independent of CPU hardware support | |
CA2024552A1 (en) | Power management for a laptop computer | |
US7334138B2 (en) | Windows-driven power management for peripheral devices in a computer system | |
JPH0850523A (ja) | コンピュータシステムにおける消費電力管理方法及び装置 | |
EP1831770A2 (en) | Techniques to manage power for a mobile device | |
US20120117364A1 (en) | Method and System for Operating a Handheld Calculator | |
US8452995B1 (en) | Universal serial bus low power idle mode | |
JP2000039937A (ja) | コンピュータシステムおよびそのパワーセーブ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3860467 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150929 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |