JP2007264953A - 情報処理装置および動作制御方法 - Google Patents

情報処理装置および動作制御方法 Download PDF

Info

Publication number
JP2007264953A
JP2007264953A JP2006088145A JP2006088145A JP2007264953A JP 2007264953 A JP2007264953 A JP 2007264953A JP 2006088145 A JP2006088145 A JP 2006088145A JP 2006088145 A JP2006088145 A JP 2006088145A JP 2007264953 A JP2007264953 A JP 2007264953A
Authority
JP
Japan
Prior art keywords
sleep state
processor
state
program
transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006088145A
Other languages
English (en)
Inventor
Shinichi Furuta
眞一 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006088145A priority Critical patent/JP2007264953A/ja
Priority to US11/728,409 priority patent/US20070234084A1/en
Publication of JP2007264953A publication Critical patent/JP2007264953A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/329Power saving characterised by the action undertaken by task scheduling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

【課題】放送番組データの再生に支障を来すことなく、電力消費を低減することが可能な情報処理装置を実現する。
【解決手段】CPU101は、動作ステートから、CPU101が動作ステートよりも少ない電力を消費する第1スリープステート、およびCPU101が第1スリープステートよりも少ない電力を消費し且つ第1スリープステートよりも動作ステートへの復帰のために費やされる時間が長い第2スリープステートの一方に遷移する。BIOSは、TVチューナ117によって受信される放送番組データを再生するTVアプリケーションプログラム202が起動されると、CPU101が第2スリープステートに遷移するのを禁止する。
【選択図】図2

Description

本発明はパーソナルコンピュータのような情報処理装置に関し、特に放送番組データを受信する受信装置を備えた情報処理装置および同装置で用いられる動作制御方法に関する。
近年、バッテリ駆動可能なノートブックタイプまたはラップトップタイプの様々なポータブルコンピュータが開発されている。
また、最近では、DVD(Digital Versatile Disc)プレーヤ、TV装置のようなオーディオ・ビデオ(AV)機器と同様のAV機能を備えたポータブルコンピュータが開発されている。この種のコンピュータの多くは、放送番組データを受信および再生する機能も有している。
また、ポータブルコンピュータは、そのバッテリ動作時間を延ばすために、電力消費量を低減するための様々な省電力機能を有している。
特許文献1には、通信ポートを介して実行中の外部デバイスとの通信のモードが制御用通信モードであるかデータ通信用モードであるかを判別し、その判別結果にしたがって省電力モードへの移行を許可または禁止する省電力制御機能を有するコンピュータシステムが開示されている。
特開2000−32081号公報
しかし、特許文献1においては、放送番組データの再生中における省電力制御については考慮されていない。
本発明は上述の事情を考慮してなされたものであり、放送番組データの再生に支障を来すことなく、電力消費を低減することが可能な情報処理装置および動作制御方法を提供することを目的とする。
上述の課題を解決するため、本発明の情報処理装置は、放送番組データを受信する受信装置と、各種ソフトウェアを実行するプロセッサであって、前記プロセッサのアイドル時に、動作ステートから、前記プロセッサが前記動作ステートよりも少ない電力を消費する第1スリープステート、および前記プロセッサが前記第1スリープステートよりも少ない電力を消費し且つ前記第1スリープステートよりも前記動作ステートへの復帰のために費やされる時間が長い第2スリープステートの一方に遷移するプロセッサと、前記受信装置によって受信される放送番組データを再生するためのプログラムが起動された場合、前記プロセッサが前記第2スリープステートに遷移することを禁止する制御手段とを具備することを特徴とする。
本発明によれば、放送番組データの再生に支障を来すことなく、電力消費を低減することが可能となる。
以下、図面を参照して、本発明の実施形態を説明する。
まず、図1および図2を参照して、本発明の一実施形態に係る情報処理装置の構成について説明する。この情報処理装置は、例えば、バッテリ駆動可能なノートブック型のポータブルパーソナルコンピュータ10として実現されている。
図1はコンピュータ10のディスプレイユニットを開いた状態における斜視図である。本コンピュータ10は、コンピュータ本体11と、ディスプレイユニット12とから構成されている。ディスプレイユニット12には、TFT−LCD(Thin Film Transistor Liquid Crystal Display)17から構成される表示装置が組み込まれており、そのLCD17の表示画面はディスプレイユニット12のほぼ中央に位置されている。
ディスプレイユニット12は、コンピュータ本体11に対してコンピュータ本体11の上面が露出される開放位置とコンピュータ本体11の上面を覆う閉塞位置との間を回動自在に取り付けられている。コンピュータ本体11は薄い箱形の筐体を有しており、その上面にはキーボード13、本コンピュータ10をパワーオン/パワーオフするためのパワーボタン14、入力操作パネル15、タッチパッド16、およびスピーカ18A,18Bなどが配置されている。
入力操作パネル15は、押されたボタンに対応するイベントを入力する入力装置であり、複数の機能をそれぞれ起動するための複数のボタンを備えている。これらボタン群には、TV放送番組のような放送番組データを視聴および録画するためのTV機能を制御するための操作ボタンも含まれている。
また、コンピュータ本体11の正面には、本コンピュータ10のTV機能を制御するリモコンユニットとの通信を実行するためのリモコンユニットインタフェース部20が設けられている。リモコンユニットインタフェース部20は、赤外線信号受信部などから構成されている。
本コンピュータ10は、TV放送番組のような放送番組データを受信および再生することができる。コンピュータ本体11の例えば右側面には、TV放送用のアンテナ端子19が設けられている。また、コンピュータ本体11の例えば背面には、例えばHDMI(high-definition multimedia interface)規格に対応した外部ディスプレイ接続端子が設けられている。この外部ディスプレイ接続端子は、放送番組データに対応した映像信号を外部ディスプレイに出力するために用いられる。
次に、図2を参照して、本コンピュータ10のシステム構成について説明する。
本コンピュータ10は、図2に示されているように、CPU101、ノースブリッジ102、主メモリ103、サウスブリッジ104、グラフィクスプロセッシングユニット(GPU)105、ビデオメモリ(VRAM)105A、サウンドコントローラ106、BIOS−ROM109、LANコントローラ110、ハードディスクドライブ(HDD)111、DVDドライブ112、カードコントローラ113、無線LANコントローラ114、IEEE 1394コントローラ115、エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)116、TVチューナ117、およびEEPROM118等を備えている。
CPU101は本コンピュータ10の動作を制御するプロセッサであり、ハードディスクドライブ(HDD)111から主メモリ103にロードされる、オペレーティングシステム(OS)201、およびTVアプリケーションプログラム202のような各種アプリケーションプログラムを実行する。TVアプリケーションプログラム202はTV機能を実行するためのソフトウェアである。このTVアプリケーションプログラム202は、TVチューナによって受信された放送番組データを再生するための再生処理、および放送番組データをHDD111に格納する録画処理等を実行する。TVアプリケーションプログラム202は、例えば、ユーザによる入力操作パネル15内の操作ボタンの操作、またはユーザによるリモコンユニットの操作に応答して、起動される。また、CPU101は、BIOS−ROM109に格納されたBIOS(Basic Input Output System)も実行する。BIOSはハードウェア制御のためのプログラムである。
CPU101は、CPU101が消費する電力の量が互いに異なる複数のパワーステートを有している。これらパワーステートには、動作ステートと、複数のスリープステートとが含まれている。
CPU101が動作ステートである間、CPU101は命令を実行する。一方、CPU101がいずれかのスリープステートである間においては、CPU101は命令を実行しない。CPU101がアイドルの時、CPU101は、OS201の制御の下、動作ステートから複数のスリープステートの一つに遷移する。
複数のスリープステートそれぞれの深さは互いに異なっており、CPU101がより深いスリープステートに入るほど、CPU101が消費する電力は少なくなる。また、CPU101がより深いスリープステートに入るほど、CPU101が当該スリープステートを抜けて動作ステートに復帰するまでに費やされる時間は長くなる。CPU101のアイドル時にどのスリープステートを使用するかは、OS201によって決定される。
ノースブリッジ112はCPU101のローカルバスとサウスブリッジ104との間を接続するブリッジデバイスである。ノースブリッジ102には、主メモリ103をアクセス制御するメモリコントローラも内蔵されている。また、ノースブリッジ102は、PCI EXPRESS規格のシリアルバスなどを介してGPU105との通信を実行する機能も有している。
GPU105は、本コンピュータ10のディスプレイモニタとして使用されるLCD17を制御する表示コントローラである。このGPU105によって生成される表示信号はLCD17に送られる。また、GPU105は、HDMI制御回路3、およびHDMI端子2を介して、外部ディスプレイ装置1にデジタル映像信号を送出することもできる。
HDMI端子2は上述の外部ディスプレイ接続端子である。HDMI端子2は、デジタル映像信号とデジタルオーディオ信号とを一本のケーブルでテレビのような外部ディスプレイ装置1に送出することができる。
HDMI制御回路3は、HDMIモニタと称される外部ディスプレイ装置1にデジタル映像信号をHDMI端子2を介して送出するためのインタフェースである。
サウスブリッジ104は、LPC(Low Pin Count)バス上の各デバイス、およびPCI(Peripheral Component Interconnect)バス上の各デバイスを制御する。また、サウスブリッジ104は、ハードディスクドライブ(HDD)111およびDVDドライブ112を制御するためのIDE(Integrated Drive Electronics)コントローラを内蔵している。さらに、サウスブリッジ104は、サウンドコントローラ106との通信を実行する機能も有している。
またさらに、サウスブリッジ104は、パワーマネージメントレジスタ(PMレジスタ)104Aを備えている。PMレジスタ104Aは、CPU111が遷移可能な最も深いスリープステートを指定する電力管理情報を格納するための記憶部である。PMレジスタ104Aに電力管理情報を設定する処理はBIOSによって実行される。CPU101は、OS201の制御の下、電力管理情報で指定される、最も深いスリープステートにまで遷移することができる。
サウンドコントローラ106は音源デバイスであり、再生対象のオーディオデータをスピーカ18A,18BまたはHDMI制御回路3に出力する。
カードコントローラ113は、PCカード、SD(Secure Digital)カードのようなカードデバイスを制御する。無線LANコントローラ114は、たとえばIEEE 802.11規格の無線通信を実行する無線通信デバイスである。IEEE 1394コントローラ115は、IEEE 1394規格のシリアルバスを介して外部機器との通信を実行する。
エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)116は、電力管理のためのエンベデッドコントローラと、キーボード(KB)13およびタッチパッド16を制御するためのキーボードコントローラとが集積された1チップマイクロコンピュータである。このエンベデッドコントローラ/キーボードコントローラIC(EC/KBC)116は、ユーザによるパワーボタン14の操作に応じて本コンピュータ10をパワーオン/パワーオフする機能を有している。さらに、エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)116は、リモコンユニットインタフェース20との通信を実行する機能を有している。
TVチューナ117はTV番組のような放送番組データを受信する受信装置であり、アンテナ端子19に接続されている。
このTVチューナ117は、例えば、地上波デジタルTV放送のようなデジタル放送番組データを受信可能なデジタルTVチューナとして実現されている。TVチューナ117によって受信されるデジタル放送番組データには、所定チャンネルの放送番組データ(ビデオ、オーディオ)と、データ放送等によって提供されるグラフィクスデータ(例えば、ニュース、天気予報等)とが多重化されている。
TVチューナ117は、チューナ回路201、OFDM(Orthogonal Frequency Division Multiplexing)復調器202、および著作権保護LSI203を備えている。
デジタルTV放送においては、各放送番組データ(ビデオ、オーディオ)に対する圧縮符号化方式としてMPEG2が利用されている。また、映像フォーマットとしては、標準解像度のSD(Standard Definition)と高解像度のHD(High Definition)を使用することができる。このため、放送されているTV放送番組の解像度が変わると、これによって、TVチューナ117によって単位時間当たりに受信されるデータ量は大きく変化する。また、グラフィクスデータが放送局から送られてくる期間においてはTVチューナ117によって単位時間当たりに受信されるデータ量は増加し、グラフィクスデータが放送局から送られてこない期間においてはTVチューナ117によって単位時間当たりに受信されるデータ量は低下する。
チューナ回路201およびOFDM復調器202は、放送番組データを受信するチューナ部として機能する。チューナ回路201は、アンテナ端子19から入力されるTV放送信号の中から特定チャネルのTV放送信号を受信する。OFDM(Orthogonal Frequency Division Multiplexing)復調器202は、チューナ回路201によって受信されたTV放送信号を復調して、そのTV放送信号からトランスポートストリーム(TS)を取り出す。トランスポートストリームは、放送番組データ(ビデオ、オーディオ)と、データ放送によって提供されるグラフィクスデータ(例えば、ニュース、天気予報等)とを多重化したストリームである。トランスポートストリームに含まれる放送番組データ(ビデオ、オーディオ)は暗号化(スクランブル)されている。
著作権保護LSI203は暗号化された放送番組データを一時的に格納するバッファを有している。著作権保護LSI203は、TVアプリケーションプログラム202の制御の下、バッファに格納されている暗号化された放送番組データを復号する処理を実行する。
暗号化された放送番組データの復号は、例えば、コンピュータ本体11に装着されているB−CASカード204を用いて実行される。B−CASカード204は、暗号化された放送番組データを復号するための情報(鍵、認証情報、契約情報等)を格納したICカードである。著作権保護LSI203は、B−CASカード204に格納された情報を用いて、暗号化された放送番組データを復号する。また、著作権保護LSI203は、TVアプリケーションプログラム202とのキー交換等によって生成されたローカルな暗号化鍵に基づいて、放送番組データを再度暗号化する。この暗号化された放送番組データは、CPU101によって著作権保護LSI203からリードされる。
TVアプリケーションプログラム202は、チューナ回路201から転送される暗号化された放送番組データを復号する復号処理と、復号された放送番組データを再生する再生処理とを実行する。再生処理においては、TVアプリケーションプログラム202は、まず、放送番組データからビデオデータとオーディオデータとグラフィクスデータとを分離するマルチプレクス処理を実行する。ビデオデータ、オーディオデータ、およびグラフィクスデータはそれぞれ圧縮符号化されている。TVアプリケーションプログラム202は、ビデオデータ、オーディオデータ、およびグラフィクスデータをそれぞれデコードする。デコードされたオーディオデータはサウンドコントローラ106に送られる。TVアプリケーションプログラム202は、デコードされたビデオデータとデコードされたグラフィクスデータとをVRAM105Aに書き込み、そして、GPU105を制御して、デコードされたビデオデータとデコードされたグラフィクスデータとを合成する処理をGPU105に実行させる。なお、受信された放送番組データの暗号化を解除するための復号処理は、著作権保護LSI203ではなく、CPU101つまりTVアプリケーションプログラム202によって実行してもよい。
次に、図3を参照して、プロセッサパワーステートについて説明する。
図3においては、CPU101が遷移可能な複数のスリープステートが、第1スリープステート(スリープステート#1)および第2スリープステート(スリープステート#2)の少なくとも2つを含んでいる場合を想定している。
CPU101は、OS201の制御の下、動作ステート、第1スリープステート(スリープステート#1)、および第2スリープステート(スリープステート#2)のいずれかに設定される。
これらプロセッサパワーステート間の電力消費量の大小関係は、次の通りである。
動作ステート>スリープステート#1>スリープステート#2
また、2つのスリープステートそれぞれから動作ステートへの復帰に要する時間の長さは、次の通りである。
スリープステート#2>スリープステート#1
CPU101は比較的高い演算能力を有しているので、TVアプリケーションプログラム202が動作している期間中、つまり放送番組データが再生されている期間中であっても、一時的にアイドル状態になる場合がある。すなわち、CPU101の演算能力が、放送番組データをリアルタイムに再生する処理に要する演算量を上回る場合においては、OS201内のスケジューラによって管理されているキューが空になることがある。この場合、OS201は、CPU101の電力消費を低減するために、CPU101のプロセッサパワーステートを動作ステートから、スリープステート#1またはスリープステート#2に遷移させる。
上述したように、スリープステート#2から動作ステートへの復帰に要する時間は、スリープステート#1から動作ステートへの復帰に要する時間よりも長い。したがって、もしOS201がCPU101を遷移させるべきスリープステートとしてスリープステート#2を選択すると、CPU101による命令の実行が停止されてから命令の実行が再開されるまでに、ある一定の長い待ち時間が必要となる。
CPU101がスリープステートに入っている間も、TVチューナ117は放送番組データを受信しつづける。また、上述したように、TVチューナ117によって単位時間当たりに受信すべきデータ量は一定ではなく、変動する。このため、例えば、単位時間当たりに受信すべきデータ量が増加した場合等においては、待ち時間の間に、TVチューナ117内に設けられたバッファ、つまり著作権保護LSI内のバッファがオーバーフローし、放送番組データの一部がロストしてしまう可能性がある。この場合、同期ズレなどにより、放送番組データを正常に再生することができなくなる。
これを防ぐために、例えばTVチューナ117内などに大容量のバッファまたはメモリを設けることも考えられるが、このようにすると、コストアップを招くとともに、著作権保護が必要な放送番組データがバッファまたはメモリから不正にコピーされる危険もある。
本実施形態では、BIOSは、TVアプリケーションプログラム202が動作している期間中にCPU101がスリープステート#2に遷移することを禁止する機能を有している。この場合、CPU101はスリープステート#1に遷移することはできるが、スリープステート#2に遷移することはできない。スリープステート#1から動作ステートへの復帰に費やされる時間は比較的短いので、バッファのオーバーフローを招くことなく、CPU101によって消費される電力を節約することができる。
図4には、BIOSの機能構成が示されている。
BIOSは、その機能実行モジュールとして、TVアプリケーション起動検出モジュール301、TVアプリケーション終了検出モジュール302、およびCPUスリープステート制御モジュール303を備えている。
TVアプリケーション起動検出モジュール301は、TVアプリケーションプログラム201が起動されたか否かを判別する処理を実行する。例えば、TVアプリケーション起動検出モジュール301は、TVアプリケーションプログラム201が起動されたことを示す所定のメッセージがTVアプリケーションプログラム201からBIOSに通知された時に、TVアプリケーションプログラム201が起動されたことを検出する。
TVアプリケーション終了検出モジュール301は、TVアプリケーションプログラム201が終了されたか否かを判別する処理を実行する。例えば、TVアプリケーション終了検出モジュール301は、TVアプリケーションプログラム201を終了させるイベントが発生したことを示す所定のメッセージがTVアプリケーションプログラム201からBIOSに通知された時に、TVアプリケーションプログラム201が終了されたことを検出する。
CPUスリープステート制御モジュール303は、TVアプリケーションプログラム201が起動されたことが判別された場合、CPU111がスリープステート#2に遷移することを禁止する。すなわち、TVアプリケーションプログラム201が起動されたことが判別された場合、CPUスリープステート制御モジュール303は、CPU111が遷移可能な最も深いスリープステートをスリープステート#2からスリープステート#1に変更し、これによってCPU111がスリープステート#2に遷移することを禁止する。
また、TVアプリケーションプログラム201が終了されたことが判別された場合、CPUスリープステート制御モジュール303は、CPU111がスリープステート#2に遷移することを許可する。すなわち、TVアプリケーションプログラム201が終了されたことが判別された場合、CPUスリープステート制御モジュール303は、CPU111が遷移可能な最も深いスリープステートをスリープステート#1からスリープステート#2に変更し、これによってCPU111がスリープステート#2に遷移することを許可する。
次に、図5のフローチャートを参照して、BIOSによって実行されるCPUスリープステート制御処理の手順を説明する。
BIOSは、まず、TVアプリケーションプログラム201が起動されたか否かを判別する(ステップS11)。TVアプリケーションプログラム201が起動されると、TVアプリケーションプログラム201は、TVチューナ117に放送番組データの受信を指示し、そして上述した復号処理および再生処理を開始する。また、TVアプリケーションプログラム201が起動されると、TVアプリケーションプログラム201は、TVアプリケーションプログラム201が起動されたことをBIOSに通知する。この通知に応答して、BIOSは、TVアプリケーションプログラム201が起動されたことを検出する。
TVアプリケーションプログラム201が起動されたことが検出されたならば(ステップS11のYES)、BIOSは、CPU111が遷移可能な最も深いスリープステートをスリープステート#2からスリープステート#1に変更し、これによってCPU111がスリープステート#2に遷移することを禁止する(ステップS12)。このステップS12においては、BIOSは、スリープステート#1が最も深いスリープステートであることを示す電力管理情報をPMレジスタ104Aに設定する処理を実行する。
この後、BIOSは、TVアプリケーションプログラム201が終了されたか否かを判別する(ステップS13)。TVアプリケーションプログラム201を終了させるイベントが発生すると、TVアプリケーションプログラム201は、TVアプリケーションプログラム201が終了されることをBIOSに通知する。この通知に応答して、BIOSは、TVアプリケーションプログラム201が終了されたことを検出する。
TVアプリケーションプログラム201が終了されたことが検出されたならば(ステップS13のYES)、BIOSは、CPU111が遷移可能な最も深いスリープステートをスリープステート#1からスリープステート#2に戻し、これによってCPU111がスリープステート#2に遷移することを許可する(ステップS14)。このステップS14においては、BIOSは、スリープステート#2が最も深いスリープステートであることを示す電力管理情報をPMレジスタ104Aに設定する処理を実行する。
次に、図6を参照して、スリープステート#1,#2の具体例について説明する。
コンピュータ用のパワーマネージメント技術としては、Advanced Configuration and Power Interface(ACPI)仕様が知られている。
ACPI仕様は、C0からC3までのプロセッサパワーステートを定義している。
本実施形態においては、CPU111の動作ステートは、例えば、ACPI仕様で規定されたプロセッサパワーステートC0を用いて実現されている。CPU111が動作ステートつまりプロセッサパワーステートC0である間は、CPU111は命令を実行する。
C1からC3はそれぞれスリープステートである。CPU111がC1,C2,またはC3である間は、CPU111は命令を実行しない。
プロセッサパワーステートC1は、ホルト命令を用いて実現されている。プロセッサパワーステートC2においては、例えば、CPU111に供給されるクロック信号の周波数が低下される。プロセッサパワーステートC3においては、例えば、CPU111に供給されるクロック信号の周波数が低下されるのみならず、CPU111に供給される電源電圧の値も低下される。すなわち、C3は、C2よりもCPU111に供給される電源電圧の値が低いスリープステートである。
C0,C1,C2,C3それぞれの電力消費の大小関係は、次の通りである。
C0>C1>C2>C3
また、C1,C2,C3それぞれからC0への復帰に費やす時間の長さは、次の通りである。
C3>C2>C1
CPU111がC1,C2,またはC3である場合に、OS201によって管理されているタイマ割り込みのような割り込み信号が発生すると、CPU111は、C1,C2,またはC3からC0に復帰する。C3においては、CPU111に供給される電源電圧の値が低下されている。このため、C3からC0への復帰時には、CPU111に供給される電源電圧の値を元の値に復元するための電源シーケンスが必要となる。このため、C3からC0への復帰には比較的多くの時間が費やされる。
上述のスリープステート#1は、例えば、プロセッサパワーステートC2によって実現され、また上述のスリープステート#2は、例えば、プロセッサパワーステートC3によって実現されている。
図7には、TVアプリケーションプログラム202とBIOSとの間のインタフェースの例が示されている。
TVアプリケーションプログラム201が起動されると、TVアプリケーションプログラム201は、TVチューナ117に放送番組データの受信を開始させる処理と、TVアプリケーションプログラム201が起動されたことをBIOSに通知する処理とを実行する。BIOSは、TVアプリケーションプログラム201が起動されたことを検出すると、CPU111が遷移可能な最も深いスリープステートがスリープステート#1(例えばプロセッサパワーステートC2)であることを示す電力管理情報をPMレジスタ104Aに設定し、これによってCPU111がスリープステート#1よりも深いスリープステート(例えばプロセッサパワーステートC3)に遷移することを禁止する。
TVアプリケーションプログラム201の終了を指示するイベントが発生すると、TVアプリケーションプログラム201は、TVアプリケーションプログラム201が終了されることをBIOSに通知する。BIOSは、TVアプリケーションプログラム201が終了されることを検出すると、CPU111が遷移可能な最も深いスリープステートがスリープステート#2(例えばプロセッサパワーステートC3)であることを示す電力管理情報をPMレジスタ104Aに設定し、これによってCPU111がスリープステート#1よりも深いスリープステート#2(例えばプロセッサパワーステートC3)に遷移することを許可する。
次に、図8のフローチャートを参照して、BIOSによって実行されるCPUスリープステート制御処理の具体的な手順の例を説明する。
本コンピュータ10がパワーオンされると、BIOSは、例えば、各種ハードウェアを初期化するためのPOST処理、およびOS201をブートアップする処理を、この順で実行する。BIOSは、例えばPOST処理の中で、CPU111が遷移可能な最も深いスリープステートをC3に設定するための処理を実行し、これによってCPU111がC3に遷移するのを許可する(ステップS21)。ステップS21においては、BIOSは、CPU111が遷移可能な最も深いスリープステートがC3であることを示す電力管理情報をPMレジスタ104Aに設定する。
OS201がブートアップされた後、BIOSは、TVアプリケーションプログラム201が起動されたか否かを判別する(ステップS22)。TVアプリケーションプログラム201が起動されたことが判別されたならば(ステップS22のYES)、BIOSは、CPU111が遷移可能な最も深いスリープステートをC3からC2に変更し、これによってCPU111がC3に遷移するのを禁止する(ステップS23)。このステップS23においては、BIOSは、CPU111が遷移可能な最も深いスリープステートがC2であることを示す電力管理情報をPMレジスタ104Aに設定する。
この後、BIOSは、TVアプリケーションプログラム201が終了されたか否かを判別する(ステップS24)。TVアプリケーションプログラム201が終了されたことが判別されたならば(ステップS24のYES)、BIOSは、CPU111が遷移可能な最も深いスリープステートをC3に戻し、これによってCPU111がC3に遷移するのを再び許可する(ステップS25)。このステップS25においては、BIOSは、CPU111が遷移可能な最も深いスリープステートがC3であることを示す電力管理情報をPMレジスタ104Aに設定する。
このようなCPUスリープステート制御処理により、放送番組データの再生中のみ、CPU111がC3に遷移するのを禁止することができる。放送番組データの再生中以外の期間は、CPU111はC3にまで遷移することができる。したがって、放送番組データの再生に支障を来すことなく、CPU111の電力消費を低減することが可能となる。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に構成要素を適宜組み合わせてもよい。
本発明の一実施形態に係る情報処理装置の概観を示す斜視図。 同実施形態に係る情報処理装置のシステム構成の例を示すブロック図。 同実施形態に係る情報処理装置に設けられたCPUのCPUステートの例を示すブロック図。 同実施形態に係る情報処理装置によって実行されるBIOSの機能構成の例を示す図。 同実施形態に係る情報処理装置によって実行されるCPUスリープステート制御処理の手順の例を示すフローチャート。 同実施形態に係る情報処理装置に設けられたCPUのCPUステートの具体例を示すブロック図。 同実施形態に係る情報処理装置におけるTVアプリケーションプログラムとBIOSとの間のインタフェースの例を示す図。 同実施形態に係る情報処理装置によって実行されるCPUスリープステート制御処理の具体的な手順の例を示すフローチャート。
符号の説明
10…コンピュータ、101…CPU、117…TVチューナ、201…オペレーティングシステム、202…TVアプリケーションプログラム、301…TVアプリケーション起動検出モジュール、302…TVアプリケーション終了検出モジュール、303…CPUスリープステート制御モジュール。

Claims (10)

  1. 放送番組データを受信する受信装置と、
    各種ソフトウェアを実行するプロセッサであって、前記プロセッサのアイドル時に、動作ステートから、前記プロセッサが前記動作ステートよりも少ない電力を消費する第1スリープステート、および前記プロセッサが前記第1スリープステートよりも少ない電力を消費し且つ前記第1スリープステートよりも前記動作ステートへの復帰のために費やされる時間が長い第2スリープステートの一方に遷移するプロセッサと、
    前記受信装置によって受信される放送番組データを再生するためのプログラムが起動された場合、前記プロセッサが前記第2スリープステートに遷移することを禁止する制御手段とを具備することを特徴とする情報処理装置。
  2. 前記制御手段は、前記プログラムが起動されたか否かを判別する手段と、前記プログラムが起動されたことが判別された場合、前記プロセッサが前記第2スリープステートに遷移することを禁止するために前記プロセッサが遷移可能な最も深いスリープステートを前記第1ステートに設定する手段とを含むことを特徴とする請求項1記載の情報処理装置。
  3. 前記制御手段は、前記プログラムが終了された場合、前記プロセッサが前記第2スリープステートに遷移することを許可する手段を含むことを特徴とする請求項1記載の情報処理装置。
  4. 前記制御手段は、前記プログラムが起動されたか否かを判別する手段と、前記プログラムが起動されたことが判別された場合、前記プロセッサが前記第2スリープステートに遷移することを禁止するために前記プロセッサが遷移可能な最も深いスリープステートを前記第2スリープステートから前記第1スリープステートに変更する手段と、前記プログラムが終了されたか否かを判別する手段と、前記プログラムが終了されたことが判別された場合、前記プロセッサが前記第2スリープステートに遷移することを許可するために前記プロセッサが遷移可能な最も深いスリープステートを前記第1スリープステートから前記第2ステートに戻す手段とを含むことを特徴とする請求項1記載の情報処理装置。
  5. 前記第2スリープステートは、前記CPUに供給される電源電圧の値が前記第1スリープステートよりも低いスリープステートであることを特徴とする請求項1記載の情報処理装置。
  6. 前記制御手段は、前記情報処理装置の電源投入後に、前記プロセッサが前記第2スリープステートに遷移することを許可するために前記プロセッサが遷移可能な最も深いスリープステートを前記第2スリープステートに設定する手段と、前記プログラムが起動されたか否かを判別する手段と、前記プログラムが起動されたことが判別された場合、前記プロセッサが前記第2スリープステートに遷移することを禁止するために前記プロセッサが遷移可能な最も深いスリープステートを前記第2スリープステートから前記第1スリープステートに変更する手段と、前記プログラムが終了されたか否かを判別する手段と、前記プログラムが終了されたことが判別された場合、前記プロセッサが前記第2スリープステートに遷移することを許可するために前記プロセッサが遷移可能な最も深いスリープステートを前記第1スリープステートから前記第2ステートに戻す手段とを含むことを特徴とする請求項1記載の情報処理装置。
  7. 前記受信装置によって受信される放送番組データは、所定のチャンネルの番組データとグラフィクスデータとが多重化されたデジタル放送データであることを特徴とする請求項1記載の情報処理装置。
  8. 情報処理装置の動作を制御する動作制御方法であって、前記情報処理装置は、放送番組データを受信する受信装置と、各種ソフトウェアを実行するプロセッサであって、前記プロセッサのアイドル時に、動作ステートから、前記プロセッサが前記動作ステートよりも少ない電力を消費する第1スリープステート、および前記プロセッサが前記第1スリープステートよりも少ない電力を消費し且つ前記第1スリープステートよりも前記動作ステートへの復帰のために費やされる時間が長い第2スリープステートの一方に遷移するプロセッサとを含み、
    前記受信装置によって受信される放送番組データを再生するためのプログラムが起動されたか否かを判別するステップと、
    前記プログラムが起動されたことが判別された場合、前記プロセッサが前記第2スリープステートに遷移することを禁止するステップとを具備することを特徴とする動作制御方法。
  9. 前記プログラムが終了されたか否かを判別するステップと、
    前記プロセッサが終了されたことが判別された場合、前記プロセッサが前記第2スリープステートに遷移することを許可するステップとをさらに具備することを特徴とする請求項8記載の動作制御方法。
  10. 前記情報処理装置の電源投入後に、前記プロセッサが前記第2スリープステートに遷移することを許可するために前記プロセッサが遷移可能な最も深いスリープステートを前記第2スリープステートに設定するステップをさらに具備することを特徴とする請求項8記載の動作制御方法。
JP2006088145A 2006-03-28 2006-03-28 情報処理装置および動作制御方法 Pending JP2007264953A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006088145A JP2007264953A (ja) 2006-03-28 2006-03-28 情報処理装置および動作制御方法
US11/728,409 US20070234084A1 (en) 2006-03-28 2007-03-26 Information processing apparatus and operation control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006088145A JP2007264953A (ja) 2006-03-28 2006-03-28 情報処理装置および動作制御方法

Publications (1)

Publication Number Publication Date
JP2007264953A true JP2007264953A (ja) 2007-10-11

Family

ID=38560896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006088145A Pending JP2007264953A (ja) 2006-03-28 2006-03-28 情報処理装置および動作制御方法

Country Status (2)

Country Link
US (1) US20070234084A1 (ja)
JP (1) JP2007264953A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015164025A (ja) * 2014-02-28 2015-09-10 株式会社リコー 制御システム及び制御プログラム
JP2017520850A (ja) * 2014-06-27 2017-07-27 インテル コーポレイション 高速再開を伴うシステム待機状態のエミュレーション

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8532293B2 (en) * 2007-09-27 2013-09-10 The Directv Group, Inc. Method and system for securely providing and storing content in a multiple dwelling unit system
US20090086969A1 (en) * 2007-09-27 2009-04-02 Klauss Peter M Method and system for providing content to a content distribution system suitable for a multiple dwelling unit using an encryption
US9800838B2 (en) * 2007-09-27 2017-10-24 The Directv Group, Inc. Method and system for providing content to a content distribution system suitable for a multiple dwelling unit using an authorization list
TWI370976B (en) * 2008-01-10 2012-08-21 Avermedia Tech Inc Method for operating tv tuner card
WO2011068548A1 (en) * 2009-12-05 2011-06-09 Hewlett-Parkard Development Company Lp Systems apparatus and methods blocking a power transition
JP2012009087A (ja) * 2010-06-22 2012-01-12 Sony Corp 情報処理装置
CN102447962B (zh) * 2010-09-30 2016-03-30 联想(北京)有限公司 一种具有电视功能的终端及显示方法
JP5880017B2 (ja) * 2011-02-23 2016-03-08 株式会社リコー 機器、省電力制御方法、省電力制御プログラム、及び記録媒体
JP5821216B2 (ja) * 2011-03-01 2015-11-24 ソニー株式会社 情報処理装置、情報処理装置の電源制御方法およびプログラム
JP5132807B1 (ja) * 2011-09-30 2013-01-30 株式会社東芝 映像受信装置及び映像受信方法
JP2013182389A (ja) * 2012-03-01 2013-09-12 Canon Inc 情報処理装置、その制御方法及びプログラム
JP2014102789A (ja) * 2012-11-22 2014-06-05 Toshiba Corp 電子機器、電源制御方法、及びプログラム
US20150109015A1 (en) * 2013-10-22 2015-04-23 Ati Technologies Ulc System-level testing of non-singulated integrated circuit die on a wafer
US9846471B1 (en) * 2015-02-12 2017-12-19 Marvell International Ltd. Systems and methods for power management in devices
US10545568B2 (en) * 2018-01-26 2020-01-28 Dell Products L.P. Modified sleep state graphics processing system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318742A (ja) * 2000-05-08 2001-11-16 Mitsubishi Electric Corp コンピュータシステムおよびコンピュータ読み取り可能な記録媒体
JP2004164203A (ja) * 2002-11-12 2004-06-10 Toshiba Corp 情報処理装置および省電力制御方法
US20060020835A1 (en) * 2004-07-26 2006-01-26 Samson Eric C Method and apparatus for dynamic DLL powerdown and memory self-refresh

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1234567A (en) * 1915-09-14 1917-07-24 Edward J Quigley Soft collar.
JPS63163912A (ja) * 1986-12-26 1988-07-07 Toshiba Corp マイクロコンピユ−タシステム
US6193422B1 (en) * 1992-04-03 2001-02-27 Nec Corporation Implementation of idle mode in a suspend/resume microprocessor system
US5416726A (en) * 1992-10-06 1995-05-16 Microsoft Corporation Method and system for placing a computer in a reduced power state
US5754869A (en) * 1994-10-04 1998-05-19 Intel Corporation Method and apparatus for managing power consumption of the CPU and on-board system devices of personal computers
US6678831B1 (en) * 1997-12-11 2004-01-13 Hewlett-Packard Development Company, L.P. Managing power states in a computer system
JP2001209466A (ja) * 2000-01-26 2001-08-03 Internatl Business Mach Corp <Ibm> コンピュータの制御方法、コンピュータ、及び記録媒体
US6633987B2 (en) * 2000-03-24 2003-10-14 Intel Corporation Method and apparatus to implement the ACPI(advanced configuration and power interface) C3 state in a RDRAM based system
JP3905703B2 (ja) * 2000-11-29 2007-04-18 株式会社ルネサステクノロジ データプロセッサ及びデータ処理システム
US6738068B2 (en) * 2000-12-29 2004-05-18 Intel Corporation Entering and exiting power managed states without disrupting accelerated graphics port transactions
US6865653B2 (en) * 2001-12-18 2005-03-08 Intel Corporation System and method for dynamic power management using data buffer levels

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318742A (ja) * 2000-05-08 2001-11-16 Mitsubishi Electric Corp コンピュータシステムおよびコンピュータ読み取り可能な記録媒体
JP2004164203A (ja) * 2002-11-12 2004-06-10 Toshiba Corp 情報処理装置および省電力制御方法
US20060020835A1 (en) * 2004-07-26 2006-01-26 Samson Eric C Method and apparatus for dynamic DLL powerdown and memory self-refresh

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015164025A (ja) * 2014-02-28 2015-09-10 株式会社リコー 制御システム及び制御プログラム
JP2017520850A (ja) * 2014-06-27 2017-07-27 インテル コーポレイション 高速再開を伴うシステム待機状態のエミュレーション

Also Published As

Publication number Publication date
US20070234084A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
JP2007264953A (ja) 情報処理装置および動作制御方法
US7437577B2 (en) Information processing apparatus and power consumption control method
US20070165038A1 (en) Information processing apparatus and operation control method for use in the same
JP2007025060A (ja) 情報処理装置、および映像信号出力制御方法
US8099609B2 (en) Information processing apparatus and key recovery method
JP2007122653A (ja) 情報処理装置及び起動制御方法
US20090040381A1 (en) Information Processing Apparatus and Output Control Method
US20050168638A1 (en) Information processing apparatus
JP2008276395A (ja) 情報処理装置およびプログラム実行制御方法
JP2007151017A (ja) 情報処理装置及び同装置に適用されるスピーカ出力音量制御方法
JP2014102789A (ja) 電子機器、電源制御方法、及びプログラム
US20070120829A1 (en) Portable electronic apparatus and power save control method
JP2006236079A (ja) コンピュータおよびディスク管理方法
EP1657926A2 (en) Information processing apparatus
JP2011118462A (ja) 情報処理装置
JP2009134626A (ja) 情報処理装置および情報処理装置の起動方法
JP2007088717A (ja) 情報処理装置及び省電力制御方法
US20110200298A1 (en) Playback apparatus and method of controlling the same
JP5075745B2 (ja) 情報処理装置
US20080271028A1 (en) Information processing apparatus
JP5197799B2 (ja) 情報処理装置
JP5259784B2 (ja) 情報処理装置およびプログラム実行制御方法
JP4703757B2 (ja) 情報処理装置
JP4256379B2 (ja) 情報処理装置および電源制御方法
JP4533950B2 (ja) 情報処理装置、および映像信号出力制御方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100518