JP2017520850A - 高速再開を伴うシステム待機状態のエミュレーション - Google Patents

高速再開を伴うシステム待機状態のエミュレーション Download PDF

Info

Publication number
JP2017520850A
JP2017520850A JP2016575377A JP2016575377A JP2017520850A JP 2017520850 A JP2017520850 A JP 2017520850A JP 2016575377 A JP2016575377 A JP 2016575377A JP 2016575377 A JP2016575377 A JP 2016575377A JP 2017520850 A JP2017520850 A JP 2017520850A
Authority
JP
Japan
Prior art keywords
processor
state
unit
wake
sleep state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016575377A
Other languages
English (en)
Other versions
JP6293933B2 (ja
Inventor
エス． チュヨン，アントニオ
エス． チュヨン，アントニオ
シャー，シッダルタ
Original Assignee
インテル コーポレイション
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション, インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2017520850A publication Critical patent/JP2017520850A/ja
Application granted granted Critical
Publication of JP6293933B2 publication Critical patent/JP6293933B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

システム及び方法は、プロセッサをスリープ状態に移行させるオペレーティングシステム（OS）要求に応答して、プロセッサに関する制御を引き継ぐことと、スリープ状態よりも短いウェイクアップ遅延を有する中間状態にプロセッサを移行させることと、を提供することができる。さらに、ウェイクアップ・イベントが検出されるまで、プロセッサを中間状態に維持することができる。一例では、ウェイクアップ・イベントに応答して、１つ又は複数の電力低下動作を逆転することができる。

Description

関連出願の相互参照
本願は、２０１４年６月２７日に出願された仮出願でない米国特許出願第１４／３１７，６２８号について優先権の利益を主張する。
本実施形態は、概して、コンピュータシステムの電力管理に関する。より具体的には、本実施形態は、より高速な再開(resume)時間を達成するためにシステム待機状態をエミュレートすることに関する。
ノートブックコンピュータ及びタブレットコンピュータ等のコンピュータシステムは、電力を節約するために、アイドル期間中にアクティブ状態からスリープ状態に移行することができる。例えば、システム待機状態をトリガするには、オペレーティングシステム（OS）が、ＡＣＰＩ(Advanced Configuration and Power Interface、例えば、ＡＣＰＩ規格、改訂版５．０ａ、２０１１年１２月６日付け）で規定されるインターフェイスを介してＳ３スリープ状態を呼び出すことがあり、ここでＳ３状態は、コンピュータシステムの電源を切断し、フラッシュメモリ内で実行される基本入出力システム（BIOS）コードに依存して、全体的な再開フローの一部としてウェイクアップ・イベントに応答してコンピュータシステムをアクティブ状態に構成する。しかしながら、スリープスリープ状態のウェイクアップ遅延は、コンピュータシステムによって「インスタントオン(instant-on)」機能を実現するのを妨げる可能性がある。より短いウェイクアップ遅延状態の他の低電力状態がコンピュータシステム用に開発されたとしても、ＯＳは、依然として、従来の比較的柔軟性を欠いたＡＣＰＩスリープ状態でのみしか動作しないように構成される可能性がある。
一実施形態によるプロセッサにおける状態移行の例を示すブロック図である。 一実施形態によるＢＩＯＳを動作させる方法の例のフローチャートである。 一実施形態によるプロセッサを中間状態に移行させる／入れる方法の例のフローチャートである。 一実施形態によるプロセッサを中間状態に移行させる／入れる方法の例のフローチャートである。 一実施形態によるＢＩＯＳ装置の例を示すブロック図である。 一実施形態によるプロセッサの例を示すブロック図である。 一実施形態によるコンピュータシステムの例を示すブロック図である。
本実施形態の様々な利点は、以下の詳細な説明及び添付の特許請求の範囲を読むことによって、及び以下の図面を参照することによって、当業者には明らかになるであろう。
図１をここで参照すると、プロセッサ１０（例えば、中央処理装置／ＣＰＵ、入力／出力モジュール、チップセット）が示されており、ここでプロセッサ１０は、例えば、ＡＮＤＲＯＩＤ（登録商標）（Open Handset Alliance）、ＩＯＳ（APPLE, INC.）、ＬＩＮＵＸ(登録商標)（Linux Foundation）、又はＷＩＮＤＯＷＳ（登録商標）（MICROSOFT Corp.）等のオペレーティングシステム（OS）１２を起動する。プロセッサ１０は、例えば、サーバ、ワークステーション、デスクトップコンピュータ、ノートブックコンピュータ、タブレットコンピュータ、コンバーチブルタブレット、スマートフォン、パーソナルデジタルアシスタント／ＰＤＡ、モバイルインターネット装置（MID）、メディアプレーヤ、ウェアラブルコンピュータ等の多種多様のコンピュータシステム内に組み込むことができる。
図示された例では、ＯＳ１２は、時点ｔ０においてアクティブモードであり、矢印１１による要求１４を生成して、プロセッサ１０をスリープ状態、例えばＡＣＰＩのＳ３又はＳ１スリープ状態に移行させる。要求１４は、例えば、イネーブル・レジスタ（例えば、SLP_ENレジスタ）に書き込むことによって生成することができ、論理アーキテクチャ１６は、矢印１７によるイネーブル・レジスタへの書き込みを検出及び／又はインターセプトすることができる。より具体的に説明するように、論理アーキテクチャ１６は、論理命令、構成可能なロジック、固定機能ハードウェア・ロジック、又はこれらの任意の組合せの形態の基本入出力システム（BIOS）として実装することができる。
図示される時点ｔ１において、プロセッサ１０を要求されたスリープ状態に置くのではなく、論理アーキテクチャ１６は、矢印１５による、要求された状態よりもウェイクアップ遅延がより短い中間状態にプロセッサ１０を移行させるために、矢印１３によってプロセッサ１０を制御する。例えば、中間状態は、より大きな省電力を達成するために、追加の電力低下動作が論理アーキテクチャ１６によって実行されるＡＣＰＩのＳ０動作状態であってもよい。実際に、中間状態は、要求されたスリープ状態に比べてより低い電力消費をもたらす一方で、アクティブ状態へのほぼ即時の復帰（例えば、インスタントオン機能）も提供することができる。さらに、論理アーキテクチャ１６は、ＯＳ１２によって予想される標準的なシステム待機動作をエミュレートすることができる。その結果、図示されたアプローチは、ユーザ経験の観点だけでなく、消費電力及びバッテリ寿命の観点から有利となり得るが、ＯＳ１２は、状態の逸脱(deviation)には無関心である。
図２をここで参照すると、ＢＩＯＳを動作させる方法２０が示されている。方法２０は、例えばランダムアクセスメモリ（RAM）、リードオンリメモリ（ROM）、プログラマブルＲＯＭ（PROM）、ファームウェア、フラッシュメモリ等の機械又はコンピュータ可読記憶媒体に、例えばプログラマブル論理アレイ（PLA）、フィールドプログラマブル・ゲートアレイ（FPGA）、複雑なプログラマブル論理デバイス（CPLD）等の等の構成可能なロジックに、例えば特定用途向け集積回路（ASIC）、相補型金属酸化膜半導体（CMOS）、又はトランジスタ−トランジスタ論理（TTL）技術、或いはこれらの任意の組合せ等の回路技術を使用する固定機能ハードウェア・ロジックに記憶された論理命令のセットのモジュール又は関連コンポーネントとして実装することができる。例えば、方法２０に示される動作を実行するコンピュータプログラムコードは、Ｊａｖａ（登録商標）、Ｓｍａｌｌｔａｌｋ（登録商標）、Ｃ＋＋、ＡＣＰＩソース言語（ASL）等のオブジェクト指向プログラミング言語、及び「Ｃ」プログラミング言語又は同様のプログラミング言語等の従来の手続き型プログラミング言語を含む１つ又は複数のプログラミング言語の任意の組合せで書くことができる。
図示される処理ブロック２２は、プロセッサをスリープ状態に移行させるＯＳ要求に応答して、プロセッサに関する制御を引き継ぐステップを提供する。ブロック２４において、スリープ状態よりも短いウェイクアップ遅延を有し、且つ同様な又はより良好なバッテリ寿命を有する中間状態にプロセッサを移行させることができる。既に述べたように、要求されたスリープ状態は、例えばＡＣＰＩのＳ３又はＳ１スリープ状態であってもよい。
より具体的には、図３Ａは、要求されたスリープ状態がＳ３状態であるときに、プロセッサを中間状態に移行させる１つのアプローチを提供する方法２６を示す。従って、図示された方法２６は、既に説明したブロック２４（図２参照）と容易に置き換えることができる。一般的に、Ｓ３状態要求について、ＯＳは、クリーンなプロセッサ状態（例えば、「リアルモード」）から再開することを期待し得る。従って、ＢＩＯＳは、プロセッサを現在のＯＳコンテキストからそのクリーンな状態に戻し得る。より具体的には、プロセッサモードは、図示されたブロック２８において、（例えば、ＯＳによって残されたプロセッサ状態とは無関係の）既知の状態に戻（復帰）され、ここで、その復帰は、移行要求を行うＯＳが期待するように、プロセッサのコンテキストをクリア状態にし得る。従って、プロセッサの状態をクリアにすることにより、その後の制御をＯＳに戻すハンドオフがシームレスに行われることを保証することができる。さらに、ブロック３０において、１つ又は複数のプロセッサ再開動作を実行してもよい。プロセッサ再開動作は、例えば、復帰が行われた後に、不揮発性メモリ等からメモリコントローラの構成データを復元するステップを含むことができる。図示されたブロック３２は、中間状態にいる間のプロセッサの電力消費を低減するために、例えば電源レール修正、拡張クロックゲート調整、アクティブなアイドル動作等を含み得る１つ又は複数のプロセッサ電力低下動作を実行する。
別の例では、図３Ｂは、要求されたスリープ状態がより状態の浅いＳ１状態である場合に、プロセッサを中間状態に移行させるためのアプローチを提供する方法３４を示す。従って、図示された方法３４は、既に説明したブロック２４（図２参照）と容易に置き換えることができる。一般的に、Ｓ１状態要求について、ＯＳは、次の命令で再開を期待し得る。従って、この場合に、ＯＳが残したプロセッサコンテキストを変更することなく省電力作業を行うことができる。より具体的には、図示されたブロック３６において、１つ又は複数のデバイス電力低下動作が実行される。デバイス電力低下動作には、例えば、ディスプレイ、キーパッド等の組込みコントローラ（EC）等のシステムコンポーネントに命令して、それらシステムコンポーネントを最低電力状態にする。さらに、ブロック３８において、１つ又は複数のプロセッサ電力低下動作（例えば、電源レール修正、拡張クロックゲート調整、アクティブなアイドル動作）を実行することができる。
図２をここで再び参照すると、図示されたブロック４０によって、プロセッサを中間状態に維持し、ブロック４２において、ウェイクアップ・イベントが発生したかどうかの判定が行われる。ウェイクアップ・イベントは、例えば、コンピュータシステムのユーザが、電源ボタン（例えば、ハードウェアによるボタン又はソフトウェアによるボタン）を押す／起動させる、受信メッセージ（例えば、テキストメッセージ、電子メール、ソーシャルネットワークポスト等）を検出したか等を含むことができる。ウェイクアップ・イベントが検出されない場合に、図示された方法２０は、ブロック４０に戻って、プロセッサを中間状態に維持し続ける。ウェイクアップ・イベントが検出された場合に、ブロック４４は、（例えば、要求されたスリープ状態がＳ１スリープ状態である場合に）１つ又は複数の電力低下動作をオプションで逆転(reverse)することができ、ここで逆転される電力低減動作は、プロセッサ電力低下動作、デバイス電力低下動作等、又はこれらの任意の組合せであってもよい。さらに、プロセッサに関する制御は、（例えば、要求されたスリープ状態がＳ３スリープ状態である場合に）オプションとして、ブロック４６においてＯＳに移行することができる。
特に注目すべきことは、ブロック４２でのウェイクアップ・イベントの検出とブロック４６での制御の移行との間の所要時間が、Ｓ３又はＳ１スリープ状態による作業状態での通常動作を再開するための所要時間よりもかなり短縮されることである。例えば、Ｓ３スリープ状態の移行要求の例では、ブロック２８及び３０（図３Ａ参照）でのプロセッサのリセット及び再開動作は、システム待機状態がＯＳによって最初に要求されたときに、前もって処理してもよい。さらに、ブロック４６は、代替的に、ブロック４４の後に又はブロック４４と並行して実行され、ウェイクアップ遅延をさらに短縮することができる。さらに、プロセッサが中間状態にあるときに、ＢＩＯＳが潜在的に信頼できないフラッシュメモリ内で動作しない可能性があるため、図示の例ではＢＩＯＳ再認証をバイパスし得る。実際に、図示の例における中間状態は、ＯＳの観点からシステム待機状態をエミュレートする単なる動作状態／アイドル状態である。
図４は、システム待機状態をエミュレートするために使用され得るＢＩＯＳ装置４８（４８ａ〜４８ｅ）を示す。ＢＩＯＳ装置４８は、一般に、方法２０（図２参照）の１つ又は複数の態様を実施することができ、既に説明した論理アーキテクチャ１６（図１）と容易に置き換えることができる。こうして、論理命令、構成可能なロジック、固定機能ハードウェア・ロジック等、又はこれらの任意の組合せでＢＩＯＳ装置４８を実装してもよい。一例では、ＢＩＯＳ装置４８は、Ｓ３スリープ状態から再開する場合のように潜在的に保護されていないフラッシュメモリではなく、システムメモリから動作する。
図示された例では、インターセプタ４８ａは、ＡＣＰＩのＳ３状態又はＳ１状態等のスリープ状態にプロセッサを移行させるＯＳ要求に応答して、プロセッサに関する制御を引き継ぐ。一例では、インターセプタ４８ａは、イネーブル・レジスタへのＯＳの書き込みを検出するシステム管理割り込み（SMI）ハンドラを含む。さらに、移行部４８ｂは、一般に、スリープ状態よりも短いウェイクアップ遅延を有する中間状態（例えば、Ｓ０低電力状態）にプロセッサを移行させることができる。図示されたＢＩＯＳ装置４８は、ウェイクアップ・イベントが検出されるまで、プロセッサを中間状態に維持するウェイクアップ・ユニット４８ｃも含む。一例では、移行部４８ｂは、１つ又は複数の電力低下動作（例えば、デバイス電力低下動作、プロセッサ電力低下動作）を逆転させるオプションのレジューム・ユニット５０を含む。あるいはまた、レジューム・ユニット５０の機能は、中間状態に使用される省電力の解決策に依存して、ＯＳ再開フローによって自動的に処理してもよい。
こうして、要求されたスリープ状態がＡＣＰＩのＳ３状態である場合に、ＢＩＯＳ装置４８は、プロセッサのモードを既知の状態に戻す（例えば、プロセッサのリセットを行う）状態クリア部４８ｅを含むことができ、ここでレジューム・ユニット５０は、待機要求に応答して、１つ又は複数のプロセッサ再開動作（例えば、メモリ構成データの回復）を実行してもよい。さらに、プロセッサ省電力部５６は、１つ又は複数のプロセッサ電力低下動作（例えば、電源レール修正、拡張クロックゲート調整、アクティブなアイドル動作）を実行することができる。図示されたＢＩＯＳ装置４８は、ウェイクアップ・イベントが検出され、且つ要求された状態がＡＣＰＩのＳ３スリープ状態であるときに、プロセッサに関する制御をＯＳに戻すハンドオフ・ユニット４８ｄも含む。
一方、要求されたスリープ状態がＡＣＰＩのＳ１状態である場合に、移行部４８ｂは、１つ又は複数のデバイス電力低下動作を実行する（例えば、ＥＣ電力コマンドを発する）デバイス省電力部５８を含むことができる。そのような場合に、プロセッサ省電力部５６は、要求されたＳ１状態をエミュレートするために、１つ又は複数のプロセッサ電力低下動作を実行してもよい。こうして、要求されたスリープ状態がＡＣＰＩのＳ１状態である場合に、状態クリア部４８ｅをバイパスしてもよい。なぜなら、図示された移行部４８ｂは、そのような場合にＯＳ状態に影響を与えずに動作するからである。
図５は、一実施形態によるプロセッサコア２００を示す。プロセッサコア２００は、マイクロプロセッサ、組込式プロセッサ、デジタル信号プロセッサ（DSP）、ネットワークプロセッサ、又はコードを実行するための他のデバイス等の任意のタイプのプロセッサのコアとすることができる。図５では、１つのプロセッサコア２００のみが示されているが、図５に示されるように、処理要素は、代替的に、複数のプロセッサコア２００を含んでもよい。プロセッサコア２００は、シングルスレッドコアであってもよく、或いは少なくとも１つの実施形態では、プロセッサコア２００は、コア当たり２つ以上のハードウェアスレッドコンテキスト（又は「論理プロセッサ」）を含むことができるマルチスレッドであってもよい。
図５には、プロセッサコア２００に結合されたメモリ２７０も示されている。メモリ２７０は、当業者に知られているか又は他の方法で利用可能な多種多様なメモリ（メモリ階層の様々なレイヤを含む）のいずれかであってよい。メモリ２７０は、プロセッサコア２００によって実行される１つ又は複数のコード２１３命令（複数可）を含むことができ、ここでコード２１３は、既に説明した方法２０（図２参照）を実施することができる。一例では、メモリ２７０は、非フラッシュメモリである。プロセッサコア２００は、コード２１３によって示される命令のプログラムシーケンスに従う。各命令は、フロントエンド部分２１０に入り、１つ又は複数のデコーダ２２０によって処理される。デコーダ２２０は、その出力として、所定フォーマットの固定幅のマイクロ動作等のマイクロ動作を生成することができ、或いは元のコード命令を反映する他の命令、マイクロ命令、又は制御信号を生成することができる。図示されたフロントエンド２１０は、一般的にリソースを割り当て、且つ実行するための変換命令に対応する動作をキューに入れるレジスタ・リネーミング(renaming)ロジック２２５及びスケジューリングロジック２３０も含む。
プロセッサコア２００は、実行ユニット２５５−１〜２５５−Ｎのセットを有する実行ロジック２５０を含むように示されている。いくつかの実施形態は、特定の機能又は機能のセットに特化したいくつかの実行ユニットを含むことができる。他の実施形態は、１つの実行ユニットのみ、又は特定の機能を実行することができる１つの実行ユニットを含んでもよい。図示される実行ロジック２５０は、コード命令によって指定される動作を実行する。
コード命令によって指定された動作の実行が完了した後に、バックエンドロジック２６０は、コード２１３の命令をリタイア(retire)させる。一実施形態では、プロセッサコア２００は、順不同の実行を可能にするが、命令のリタイアを順番に要求する。リタイア・ロジック２６５は、当業者に知られている様々な形態（例えば、再順番替え(re-order)バッファ等）をとることができる。このようにして、プロセッサコア２００は、コード２１３の実行中に、デコーダによって生成される出力、レジスタ・リネーミングロジック２２５によって利用されるハードウェアレジスタ及びテーブル、及び実行ロジック２５０によって修正された任意のレジスタ（図示せず）に関して少なくとも変換される。
図５には図示されていないが、処理要素は、プロセッサコア２００を含むチップ上に他の要素を含むことができる。例えば、処理要素は、プロセッサコア２００と共にメモリ制御ロジックを含むことができる。処理要素は、Ｉ／Ｏ制御ロジックを含むことができ、及び／又はメモリ制御ロジックと統合されたＩ／Ｏ制御ロジックを含むことができる。処理要素は、１つ又は複数のキャッシュも含むことができる。
図６をここで参照すると、一実施形態によるコンピュータシステム１０００の実施形態のブロック図が示されている。図６には、第１の処理要素１０７０及び第２の処理要素１０８０を含むマルチプロセッサシステム１０００が示されている。２つの処理要素１０７０及び１０８０が示されているが、システム１０００の実施形態は、そのような１つのみの処理要素を含んでもよいことを理解されたい。
システム１０００は、ポイント・ツー・ポイント相互接続システムとして示されており、ここで第１の処理要素１０７０及び第２の処理要素１０８０は、ポイント・ツー・ポイント相互接続１０５０を介して結合される。図６に示される相互接続のいずれか又は全ては、ポイント・ツー・ポイント相互接続ではなく、マルチドロップバスとして実装してもよい。
図６に示されるように、各処理要素１０７０及び１０８０は、第１及び第２のプロセッサコア（すなわち、プロセッサコア１０７４ａ及び１０７４ｂ、並びにプロセッサコア１０８４ａ及び１０８４ｂ）を含むマルチコアプロセッサであってもよい。そのようなコア１０７４ａ、１０７４ｂ、１０８４ａ、１０８４ｂは、図５に関連して上述したのと同様の方法で命令コードを実行するように構成することができる。
各処理要素１０７０，１０８０は、少なくとも１つの共有キャッシュ１８９６ａ、１８９６ｂを含むことができる。共有キャッシュ１８９６ａ、１８９６ｂは、プロセッサの１つ又は複数のコンポーネント、例えばコア１０７４ａ、１０７４ｂ及び１０８４ａ、１０８４ｂ等によってそれぞれ利用されるデータ（例えば、命令）を記憶することができる。例えば、共有キャッシュ１８９６ａ、１８９６ｂは、プロセッサのコンポーネントによる高速アクセスのために、メモリ１０３２，１０３４に記憶されたデータをローカルにキャッシュすることができる。１つ又は複数の実施形態では、共有キャッシュ１８９６ａ、１８９６ｂは、レベル２（Ｌ２）、レベル３（Ｌ３）、レベル４（Ｌ４）等の中間レベルキャッシュ、又は他のレベルのキャッシュ、最後のレベルキャッシュ（LLC）、及び／又はこれらの組合せを含むことができる。
２つの処理要素１０７０，１０８０のみを示しているが、実施形態の範囲はこれに限定されないことを理解されたい。他の実施形態では、１つ又は複数の追加の処理要素が、所定のプロセッサに存在してもよい。あるいはまた、処理要素１０７０，１０８０のうちの１つ又は複数が、アクセラレータ(accelerator)又はフィールドプログラマブル・ゲートアレイ等のプロセッサ以外の要素であってもよい。例えば、追加の処理要素は、第１のプロセッサ１０７０と同じ追加のプロセッサ（複数可）、第１のプロセッサ１０７０と異種又は非対称である追加のプロセッサ、アクセラレータ（例えば、グラフィック・アクセラレータ又はデジタル信号処理（DSP）ユニット）、フィールドプログラマブル・ゲートアレイ、又は任意の他の処理要素を含むことができる。アーキテクチャの、マイクロアーキテクチャの、熱的な、電力消費特性等を含むメリットのスペクトル・メトリックに関して、処理要素１０７０，１０８０の間には様々な差異があり得る。これらの差異は、処理要素１０７０，１０８０の間の非対称性及び異種性として効果的に現れる可能性がある。少なくとも１つの実施形態では、様々な処理要素１０７０，１０８０は、同じダイパッケージ内に存在してもよい。
第１の処理要素１０７０は、メモリコントローラロジック（MC）１０７２、並びにポイント・ツー・ポイント（PP）インターフェイス１０７６及び１０７８をさらに含むことができる。同様に、第２の処理要素１０８０は、ＭＣ１０８２、並びにＰＰインターフェイス１０８６及び１０８８を含むことができる。図６に示されるように、ＭＣ１０７２及び１０８２は、プロセッサをそれぞれのメモリ、すなわちメモリ１０３２及びメモリ１０３４に結合する。メモリ１０３２及びメモリ１０３４は、それぞれのプロセッサに対してローカルに取り付けられたメインメモリの一部であってもよい。ＭＣ１０７２及び１０８２が処理要素１０７０，１０８０に統合されて示されているが、代替実施形態では、ＭＣ論理は、内部に統合されるのではなく、処理要素１０７０，１０８０の外部に離散したロジックであってもよい。
第１の処理要素１０７０及び第２の処理要素１０８０は、それぞれ、ＰＰ相互接続１０７６及び１０８６を介してＩ／Ｏサブシステム１０９０に結合してもよい。図６に示されるように、Ｉ／Ｏサブシステム１０９０は、ＰＰ相互接続１０９４及び１０９８を含む。さらに、Ｉ／Ｏサブシステム１０９０は、Ｉ／Ｏサブシステム１０９０を高性能グラフィックエンジン１０３８に結合するインターフェイス１０９２を含む。一実施形態では、バス１０４９を使用して、グラフィクエンジン１０３８をＩ／Ｏサブシステム１０９０に結合することができる。あるいはまた、ポイント・ツー・ポイント相互接続は、これらのコンポーネントを結合することができる。
次に、Ｉ／Ｏサブシステム１０９０は、インターフェイス１０９６を介して第１のバス１０１６に結合してもよい。一実施形態では、第１のバス１０１６は、ＰＣＩ（Peripheral Component Interconnect）バス、又はＰＣＩ Ｅｘｐｒｅｓｓバス等のバス、又は別の第３世代Ｉ／Ｏ相互接続バスであってもよいが、本実施形態の範囲はこれらに限定されるものではない。
図６に示されるように、第１のバス１０１６を第２のバス１０２０に結合することができるバスブリッジ１０１８を用いて、様々なＩ／Ｏデバイス１０１４（例えば、カメラ、センサ）を第１のバス１０１６に結合することができる。一実施形態では、第２のバス１０２０は、低ピン数（LPC）バスであってもよい。一実施形態では、例えば、キーボード／マウス１０１２、通信装置（複数可）１０２６、及び（コード１０３０を含むことができる）ディスクドライブ又は他の大容量記憶装置等のデータ記憶装置１０１９を含む、様々な装置を第２のバス１０２０に結合することができる。例示されたコード１０３０は、既に説明した方法２０（図２参照）を実施することができ、既に説明したコード２１３（図５参照）と同様であってもよい。さらに、オーディオＩ／Ｏ１０２４を第２のバス１０２０に結合し、バッテリ１０１０によってコンピュータシステム１０００に電力を供給することができる。
他の実施形態も企図されることに留意されたい。例えば、図６のポイント・ツー・ポイント・アーキテクチャの代わりに、システムは、マルチドロップバス又は別のそのような通信トポロジを実装することができる。また、図６の要素は、代替的に、図６に示されているより多くの又はより少ない集積チップを使用してセグメント化してもよい。
追加の注意事項及び実施例
実施例１は、コンピュータシステムに電力を供給するバッテリと、オペレーティングシステム（OS）を実行させるプロセッサと、基本入出力システム（BIOS）とを有するシステム待機状態をエミュレートするコンピュータシステムを含むことができ、基本入出力システムは、プロセッサをスリープ状態に移行させるＯＳ要求に応答して、プロセッサに関する制御を引き継ぐインターセプタと、スリープ状態よりも短いウェイクアップ遅延を有する中間状態にプロセッサを移行させる移行部と、ウェイクアップ・イベントが検出されるまで、プロセッサを中間状態に維持するウェイクアップ・ユニットと、を含む。
実施例２は、実施例１のコンピュータシステムを含むことができ、ここでＢＩＯＳは、ウェイクアップ・イベントに応答して、１つ又は複数の電力低下動作を逆転させるレジューム(resume)・ユニットをさらに含む。
実施例３は、実施例１又は２のコンピュータシステムを含むことができ、ここで移行部は、プロセッサのリセットを行う状態クリア部と、１つ又は複数のプロセッサ再開動作を実行するレジューム・ユニットと、１つ又は複数のプロセッサ電力低下動作を実行するプロセッサ省電力部と、ウェイクアップ・イベントに応答して、プロセッサに関する制御をＯＳに移すハンドオフ・ユニットと、を含む。
実施例４は、実施例３のコンピュータシステムを含むことができ、ここでスリープ状態は、ＡＣＰＩ(Advanced Configuration and Power Interface)のＳ３状態である。
実施例５は、実施例１又は２のコンピュータシステムを含むことができ、ここで移行部は、１つ又は複数のデバイス電力低下動作を実行するデバイス省電力部と、１つ又は複数のプロセッサ電力低下動作を実行するプロセッサ省電力部と、を含む。
実施例６は、実施例５のコンピュータシステムを含むことができ、ここでスリープ状態は、ＡＣＰＩのＳ１状態である。
実施例７は、ＢＩＯＳを動作させる方法を含むことができ、この方法は、プロセッサをスリープ状態に移行させるＯＳ要求に応答して、プロセッサに関する制御を引き継ぐステップと、スリープ状態よりも短いウェイクアップ遅延を有する中間状態にプロセッサを移行させるステップと、ウェイクアップ・イベントが検出されるまで、プロセッサを中間状態に維持するステップと、を含む。
実施例８は、実施例７の方法を含むことができ、ここでウェイクアップ・イベントに応答して、１つ又は複数の電力低下動作を逆転させるステップをさらに含む。
実施例９は、実施例７又は８の方法を含むことができ、ここでプロセッサを中間状態に移行させるステップは、プロセッサのリセットを行うステップと、１つ又は複数のプロセッサ再開動作を実行するステップと、１つ又は複数のプロセッサ電力低下動作を実行するステップと、プロセッサに関する制御をＯＳに移行させるステップと、を含む。
実施例１０は、実施例９の方法を含むことができ、ここでスリープ状態は、ＡＣＰＩのＳ３状態である。
実施例１１は、実施例７又は８の方法を含むことができ、ここでプロセッサを中間状態に移行させるステップは、１つ又は複数のデバイス電力低下動作を実行するステップと、１つ又は複数のプロセッサ電力低下動作を実行するステップと、を含む。
実施例１２は、実施例１１の方法を含むことができ、ここでスリープ状態は、ＡＣＰＩのＳ１状態である。
実施例１３は、ＢＩＯＳ命令のセットを含む少なくとも１つのコンピュータ可読記憶媒体を含むことができ、コンピュータシステムによって実行されたときに、コンピュータシステムに、プロセッサをスリープ状態に移行させるＯＳ要求に応答して、プロセッサに関する制御を引き継ぐことと、スリープ状態よりも短いウェイクアップ遅延を有する中間状態にプロセッサを移行させることと、ウェイクアップ・イベントが検出されるまで、プロセッサを中間状態に維持することと、を行わせる。
実施例１４は、実施例１３の少なくとも１つのコンピュータ可読記憶媒体を含むことができ、ここでＢＩＯＳ命令は、実行されたときに、ウェイクアップ・イベントに応答して、コンピュータシステムに１つ又は複数の電力低下動作を逆転させることを行わせる。
実施例１５は、実施例１３又は１４の少なくとも１つのコンピュータ可読記憶媒体を含むことができ、ここでＢＩＯＳ命令は、実行されたときに、コンピュータシステムに、プロセッサのリセットを行うことと、１つ又は複数のプロセッサ再開動作を実行することと、１つ又は複数のプロセッサ電力低下動作を実行することと、プロセッサに関する制御をＯＳに移行させることと、を行わせる。
実施例１６は、実施例１５の少なくとも１つのコンピュータ可読記憶媒体を含むことができ、ここでスリープ状態は、ＡＣＰＩのＳ３状態である。
実施例１７は、実施例１３又は１４の少なくとも１つのコンピュータ可読記憶媒体を含むことができ、ここでＢＩＯＳ命令は、実行されたときに、コンピュータシステムに、１つ又は複数のデバイス電力低下動作を実行することと、１つ又は複数のプロセッサ電力低下動作を実行することと、を行わせる。
実施例１８は、実施例１７の少なくとも１つのコンピュータ可読記憶媒体を含むことができ、ここでスリープ状態は、ＡＣＰＩのＳ１状態である。
実施例１９は、ＢＩＯＳ装置を含むことができ、この装置は、プロセッサをスリープ状態に移行させるＯＳ要求に応答して、プロセッサに関する制御を引き継ぐインターセプタと、スリープ状態よりも短いウェイクアップ遅延を有する中間状態にプロセッサを移行させる移行部と、ウェイクアップ・イベントが検出されるまで、プロセッサを中間状態に維持するウェイクアップ・ユニットと、を有する。
実施例２０は、実施例１９の装置を含むことができ、ここでウェイクアップ・イベントに応答して、１つ又は複数の電力低下動作を逆転させるレジューム・ユニットをさらに含む。
実施例２１は、実施例１９又は２０の装置を含むことができ、ここで移行部は、プロセッサのリセットを行う状態クリア部と、１つ又は複数のプロセッサ再開動作を実行するレジューム・ユニットと、１つ又は複数のプロセッサ電力低下動作を実行するプロセッサ省電力部と、プロセッサに関する制御をＯＳに移すハンドオフ・ユニットと、を含む。
実施例２２は、実施例２１の装置を含むことができ、ここでスリープ状態は、ＡＣＰＩのＳ３状態である。
実施例２３は、実施例１９又は２０の装置を含むことができ、ここで移行部は、１つ又は複数のデバイス電力低下動作を実行するデバイス省電力部と、１つ又は複数のプロセッサ電力低下動作を実行するプロセッサ省電力部と、を含む。
実施例２４は、実施例２３の装置を含むことができ、ここでスリープ状態は、ＡＣＰＩのＳ１状態である。
実施例２５は、実施例７〜１２のいずれかの方法を実施するための手段を有する基本入出力システム（BIOS）装置を含むことができる。
こうして、本明細書で説明する技術は、より適応性のあるスリープ状態、実質的な省電力、及び延長されたバッテリ寿命を完全にサポートしながら、「インスタントオン」機能を実現することを可能にし得る。さらに、標準的なＡＣＰＩ待機モードをサポートするＯＳと組合わされたシステムは、低電力ＣＰＵ及びチップセット・アイドル動作等のハードウェア及びソフトウェアの拡張から、システムのリセット及びそれに続くハードウェアシーケンシング無しでの再開、システムファームウェア（例えば、ＢＩＯＳ）の補助及び再認証無しでの再開等の利益を得ることができる。さらに、この技術は、センサベースの投機（推測）的再開アプローチの必要性を取り除くことができ、次にシステム待機状態中に一貫性を高めることができる。
実施形態は、あらゆるタイプの半導体集積回路（IC）チップと共に使用するのに適用可能である。これらのＩＣチップの例には、プロセッサ、コントローラ、チップセット・コンポーネント、プログラマブル論理アレイ（PLAs）、メモリチップ、ネットワークチップ、システムオンチップ（SoCs）、ＳＳＤ／ＮＡＮＤコントローラＡＳＩＣｓ等が含まれるが、これらに限定されるものではない。また、一部の図面において、信号導体線が、線で表されている。いくつかの線は、より多くの構成信号経路を示すために異なることがあり、多数の構成信号経路を示すために多数のラベルを有することがあり、及び／又は重要な（一次）情報の流れの方向を示すために１つ又は複数の端部に矢印を有することがある。しかしながら、これは限定的に解釈すべきではない。むしろ、追加されるこのような詳細は、回路の理解をより容易にするために、１つ又は複数の例示的な実施形態に関連して使用することができる。表現された任意の信号線は、追加的な情報を有するか否かに拘わらず、実際には、複数の方向に進み得る１つ又は複数の信号を含むことができ、及び例えば、差動対を用いて実装されたデジタル又はアナログ線、光ファイバ線、及び／又はシングルエンド線等の適切なタイプの信号スキームを用いて実装することができる。
例示的なサイズ／モデル／値／範囲を与えてもよいが、実施形態はこれらに限定されるものではない。製造技術（例えば、フォトリソグラフィー）が時間の経過とともに成熟するにつれて、より小さなサイズのデバイスを製造することができることが予想される。さらに、ＩＣチップ及び他のコンポーネントへの周知の電源／接地接続は、説明及び議論を簡潔にするために、及び実施形態の特定の態様を不明瞭にしないように、図面内に示す、又は示さないことがある。さらに、実施形態を不明瞭にすることを避けるために、また、そのようなブロック図構成の実装に関する詳細が、実施形態が実装されるコンピュータシステムに大きく依存する（すなわち、そのような詳細は、当業者であれば十分に理解すべきである）という事実を考慮して、構成をブロック図形式で示し得る。例示的な実施形態を説明するために特定の詳細（例えば、回路）が示されている場合に、実施形態は、これらの特定の詳細を伴わずに、又はそれらの変形形態を用いて実施できることは当業者には明らかである。従って、この詳細な説明は、限定するものではなく、例示的なものとみなすべきである。
用語「結合された」は、本明細書では、問題となるコンポーネント同士の間の直接的な又は間接的なあらゆるタイプの関係を指すために使用することができ、電気的、機械的、流体的、光学的、電磁気的、電気機械的、又は他の接続に適用することができる。さらに、「第１」、「第２」等の用語は、本明細書では、議論を容易にするためにのみ使用され、特に断らない限り、特定の時間的又は経時的な意味はない。
本願及び特許請求の範囲において使用される場合に、用語「１つ又は複数」によって修飾された項目のリストは、列挙された用語の任意の組合せを意味することができる。例えば、「Ａ、Ｂ、又はＣの１つ又は複数」という語句は、 Ａ、Ｂ、Ｃ、Ａ及びＢ、Ａ及びＣ、Ｂ及びＣ、又はＡ、Ｂ、及びＣを意味することができる。
当業者であれば、上記の記載から、本実施形態の広範な技術を様々な形態で実施できることを理解するだろう。従って、本実施形態についてその特定の例に関して説明してきたが、他の修正が、図面、明細書及び以下の特許請求の範囲を検討する際に当業者には明らかになるので、本実施形態の真の範囲は、その実施形態に制限すべきではない。

Claims (26)

  1. コンピュータシステムであって、当該コンピュータシステムは、
    当該コンピュータシステムに電力を供給するバッテリと、
    オペレーティングシステム（OS）を実行させるプロセッサと、
    基本入出力システム（BIOS）と、を有しており、
    該基本入出力システムは、
    前記プロセッサをスリープ状態に移行させるＯＳ要求に応答して、前記プロセッサに関する制御を引き継ぐインターセプタと、
    前記スリープ状態よりも短いウェイクアップ遅延を有する中間状態に前記プロセッサを移行させる移行部と、
    ウェイクアップ・イベントが検出されるまで、前記プロセッサを前記中間状態に維持するウェイクアップ・ユニットと、を含む、
    コンピュータシステム。
  2. 前記ＢＩＯＳは、前記ウェイクアップ・イベントに応答して、１つ又は複数の電力低下動作を逆転させるレジューム・ユニットをさらに含む、請求項１に記載のコンピュータシステム。
  3. 前記移行部は、
    前記プロセッサのリセットを行う状態クリア部と、
    １つ又は複数のプロセッサ再開動作を実行するレジューム・ユニットと、
    １つ又は複数のプロセッサ電力低下動作を実行するプロセッサ省電力部と、
    ウェイクアップ・イベントに応答して、前記プロセッサに関する制御を前記ＯＳに移すハンドオフ・ユニットと、を含む、請求項１又は２に記載のコンピュータシステム。
  4. 前記スリープ状態は、ＡＣＰＩ(Advanced Configuration and Power Interface)のＳ３状態である、請求項３に記載のコンピュータシステム。
  5. 前記移行部は、
    １つ又は複数のデバイス電力低下動作を実行するデバイス省電力部と、
    １つ又は複数のプロセッサ電力低下動作を実行するプロセッサ省電力部と、を含む、請求項１又は２に記載のコンピュータシステム。
  6. 前記スリープ状態は、ＡＣＰＩのＳ１状態である、請求項５に記載のコンピュータシステム。
  7. 基本入出力システム（BIOS）を動作させる方法であって、当該方法は、
    プロセッサをスリープ状態に移行させるオペレーティングシステム（OS）要求に応答して、プロセッサに関する制御を引き継ぐステップと、
    前記スリープ状態よりも短いウェイクアップ遅延を有する中間状態に前記プロセッサを移行させるステップと、
    ウェイクアップ・イベントが検出されるまで、前記プロセッサを前記中間状態に維持するステップと、を含む、
    方法。
  8. 前記ウェイクアップ・イベントに応答して、１つ又は複数の電力低下動作を逆転させるステップをさらに含む、請求項７に記載の方法。
  9. 前記プロセッサを前記中間状態に移行させるステップは、
    前記プロセッサのリセットを行うステップと、
    １つ又は複数のプロセッサ再開動作を実行するステップと、
    １つ又は複数のプロセッサ電力低下動作を実行するステップと、
    前記プロセッサに関する制御を前記ＯＳに移すステップと、を含む、請求項７又は８に記載の方法。
  10. 前記スリープ状態は、ＡＣＰＩのＳ３状態である、請求項９に記載の方法。
  11. 前記プロセッサを前記中間状態に移行させるステップは、
    １つ又は複数のデバイス電力低下動作を実行するステップと、
    １つ又は複数のプロセッサ電力低下動作を実行するステップと、を含む、請求項７又は８に記載の方法。
  12. 前記スリープ状態は、ＡＣＰＩのＳ１状態である、請求項１１に記載の方法。
  13. 基本入出力システム（BIOS）命令のセットを含むプログラムであって、コンピュータシステムによって実行されたときに、該コンピュータシステムに、
    プロセッサをスリープ状態に移行させるオペレーティングシステム（OS）要求に応答して、前記プロセッサに関する制御を引き継ぐことと、
    前記スリープ状態よりも短いウェイクアップ遅延を有する中間状態に前記プロセッサを移行させることと、
    ウェイクアップ・イベントが検出されるまで、前記プロセッサを前記中間状態に維持すること、を行わせる
    プログラム。
  14. 前記ＢＩＯＳ命令は、実行されたときに、前記ウェイクアップ・イベントに応答して、コンピュータシステムに１つ又は複数の電力低下動作を逆転させることを行わせる、請求項１３に記載のプログラム。
  15. 前記ＢＩＯＳ命令は、実行されたときに、コンピュータシステムに、
    前記プロセッサのリセットを行うことと、
    １つ又は複数のプロセッサ再開動作を実行することと、
    １つ又は複数のプロセッサ電力低下動作を実行することと、
    前記プロセッサに関する制御を前記ＯＳに移すことと、を行わせる、請求項１３又は１４に記載のプログラム。
  16. 前記スリープ状態は、ＡＣＰＩのＳ３状態である、請求項１５に記載のプログラム。
  17. 前記ＢＩＯＳ命令は、実行されたときに、コンピュータシステムに、
    １つ又は複数のデバイス電力低下動作を実行することと、
    １つ又は複数のプロセッサ電力低下動作を実行することと、を行わせる、請求項１３又は１４に記載のプログラム。
  18. 前記スリープ状態は、ＡＣＰＩのＳ１状態である、請求項１７に記載のプログラム。
  19. 基本入出力システム（BIOS）装置であって、当該装置は、
    プロセッサをスリープ状態に移行させるオペレーティングシステム（OS）要求に応答して、前記プロセッサに関する制御を引き継ぐインターセプタと、
    前記スリープ状態よりも短いウェイクアップ遅延を有する中間状態に前記プロセッサを移行させる移行部と、
    ウェイクアップ・イベントが検出されるまで、前記プロセッサを前記中間状態に維持するウェイクアップ・ユニットと、を有する、
    装置。
  20. 前記ウェイクアップ・イベントに応答して、１つ又は複数の電力低下動作を逆転させるレジューム・ユニットをさらに含む、請求項１９に記載の装置。
  21. 前記移行部は、
    前記プロセッサのリセットを行う状態クリア部と、
    １つ又は複数のプロセッサ再開動作を実行するレジューム・ユニットと、
    １つ又は複数のプロセッサ電力低下動作を実行するプロセッサ省電力部と、
    前記プロセッサに関する制御を前記ＯＳに移すハンドオフ・ユニットと、を含む、請求項１９又は２０に記載の装置。
  22. 前記スリープ状態は、ＡＣＰＩのＳ３状態である、請求項２１に記載の装置。
  23. 前記移行部は、
    １つ又は複数のデバイス電力低下動作を実行するデバイス省電力部と、
    １つ又は複数のプロセッサ電力低下動作を実行するプロセッサ省電力部と、を含む、請求項１９又は２０に記載の装置。
  24. 前記スリープ状態は、ＡＣＰＩのＳ１状態である、請求項２３に記載の装置。
  25. 基本入出力システム（BIOS）装置であって、当該装置は、
    プロセッサをスリープ状態に移行させるオペレーティングシステム（OS）要求に応答して、前記プロセッサに関する制御を引き継ぐ手段と、
    前記スリープ状態よりも短いウェイクアップ遅延を有する中間状態に前記プロセッサを移行させる手段と、
    ウェイクアップ・イベントが検出されるまで、前記プロセッサを前記中間状態に維持する手段と、有する、
    装置。
  26. 請求項１３乃至１８のいずれか一項に記載のプログラムを記憶した、少なくとも１つのコンピュータ可読媒体。
JP2016575377A 2014-06-27 2015-06-18 高速再開を伴うシステム待機状態のエミュレーション Active JP6293933B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/317,628 2014-06-27
US14/317,628 US9785447B2 (en) 2014-06-27 2014-06-27 System standby emulation with fast resume
PCT/US2015/036324 WO2015200077A1 (en) 2014-06-27 2015-06-18 System standby emulation with fast resume

Publications (2)

Publication Number Publication Date
JP2017520850A true JP2017520850A (ja) 2017-07-27
JP6293933B2 JP6293933B2 (ja) 2018-03-14

Family

ID=54930569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016575377A Active JP6293933B2 (ja) 2014-06-27 2015-06-18 高速再開を伴うシステム待機状態のエミュレーション

Country Status (7)

Country Link
US (1) US9785447B2 (ja)
EP (1) EP3161587A4 (ja)
JP (1) JP6293933B2 (ja)
KR (1) KR101915006B1 (ja)
CN (1) CN107077184B (ja)
SG (1) SG11201609551SA (ja)
WO (1) WO2015200077A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10228750B2 (en) * 2016-10-31 2019-03-12 Dell Products, L.P. Reducing the power consumption of an information handling system capable of handling both dynamic and static display applications
US10936047B2 (en) * 2016-12-20 2021-03-02 Intel Corporation Power state management
US11379016B2 (en) 2019-05-23 2022-07-05 Intel Corporation Methods and apparatus to operate closed-lid portable computers
US11543873B2 (en) 2019-09-27 2023-01-03 Intel Corporation Wake-on-touch display screen devices and related methods
US11733761B2 (en) 2019-11-11 2023-08-22 Intel Corporation Methods and apparatus to manage power and performance of computing devices based on user presence
US11809535B2 (en) 2019-12-23 2023-11-07 Intel Corporation Systems and methods for multi-modal user device authentication
US11360528B2 (en) 2019-12-27 2022-06-14 Intel Corporation Apparatus and methods for thermal management of electronic user devices based on user activity
CN115698901A (zh) * 2020-06-26 2023-02-03 英特尔公司 计算系统中动态调度唤醒模式的方法、系统、制品和装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000039937A (ja) * 1998-07-22 2000-02-08 Toshiba Corp コンピュータシステムおよびそのパワーセーブ制御方法
JP2002312079A (ja) * 2001-04-12 2002-10-25 Internatl Business Mach Corp <Ibm> コンピュータシステム、コンピュータ装置、コンピュータ装置における給電制御方法
JP2006079468A (ja) * 2004-09-10 2006-03-23 Fujitsu Ltd 情報処理装置及び電源制御方法
JP2007264953A (ja) * 2006-03-28 2007-10-11 Toshiba Corp 情報処理装置および動作制御方法
JP2008090436A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 情報処理装置およびシステム状態制御方法。
WO2013181220A1 (en) * 2012-05-30 2013-12-05 Advanced Micro Devices, Inc. Reinitalization of a processing system from volatile memory upon resuming from a low-power state
JP2014102789A (ja) * 2012-11-22 2014-06-05 Toshiba Corp 電子機器、電源制御方法、及びプログラム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5706407A (en) * 1993-12-28 1998-01-06 Kabushiki Kaisha Toshiba System for reallocation of memory banks in memory sized order
JPH11161385A (ja) * 1997-11-28 1999-06-18 Toshiba Corp コンピュータシステムおよびそのシステムステート制御方法
US6571333B1 (en) 1999-11-05 2003-05-27 Intel Corporation Initializing a memory controller by executing software in second memory to wakeup a system
US6725384B1 (en) 2000-06-30 2004-04-20 Intel Corporation Method and apparatus for enabling a wake-up event by modifying a second register to enable a second wake-up event responsive to detecting entry of data in a first register
US7971081B2 (en) * 2007-12-28 2011-06-28 Intel Corporation System and method for fast platform hibernate and resume
JP5696564B2 (ja) * 2011-03-30 2015-04-08 富士通株式会社 情報処理装置および認証回避方法
EP2737385A1 (en) * 2011-07-25 2014-06-04 Servergy, Inc. Method and system for building a low power computer system
US8719609B2 (en) 2011-10-12 2014-05-06 Apple Inc. Using latched events to manage sleep/wake sequences on computer systems
US9152205B2 (en) * 2012-08-28 2015-10-06 Intel Corporation Mechanism for facilitating faster suspend/resume operations in computing systems
JP5681689B2 (ja) * 2012-11-16 2015-03-11 レノボ・シンガポール・プライベート・リミテッド 省電力状態からの復帰時間を短縮する方法およびコンピュータ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000039937A (ja) * 1998-07-22 2000-02-08 Toshiba Corp コンピュータシステムおよびそのパワーセーブ制御方法
JP2002312079A (ja) * 2001-04-12 2002-10-25 Internatl Business Mach Corp <Ibm> コンピュータシステム、コンピュータ装置、コンピュータ装置における給電制御方法
JP2006079468A (ja) * 2004-09-10 2006-03-23 Fujitsu Ltd 情報処理装置及び電源制御方法
JP2007264953A (ja) * 2006-03-28 2007-10-11 Toshiba Corp 情報処理装置および動作制御方法
JP2008090436A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 情報処理装置およびシステム状態制御方法。
WO2013181220A1 (en) * 2012-05-30 2013-12-05 Advanced Micro Devices, Inc. Reinitalization of a processing system from volatile memory upon resuming from a low-power state
JP2014102789A (ja) * 2012-11-22 2014-06-05 Toshiba Corp 電子機器、電源制御方法、及びプログラム

Also Published As

Publication number Publication date
EP3161587A4 (en) 2018-03-21
WO2015200077A1 (en) 2015-12-30
SG11201609551SA (en) 2016-12-29
CN107077184A (zh) 2017-08-18
EP3161587A1 (en) 2017-05-03
KR101915006B1 (ko) 2018-11-06
JP6293933B2 (ja) 2018-03-14
KR20160146911A (ko) 2016-12-21
CN107077184B (zh) 2020-07-07
US9785447B2 (en) 2017-10-10
US20150378748A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
JP6293933B2 (ja) 高速再開を伴うシステム待機状態のエミュレーション
US11467740B2 (en) Method, apparatus, and system for energy efficiency and energy conservation including autonomous hardware-based deep power down in devices
US9405358B2 (en) Reducing power consumption of uncore circuitry of a processor
US8028185B2 (en) Protocol for transitioning in and out of zero-power state
US10248183B2 (en) System and method for power management
TWI483265B (zh) 硬體動態快取電源管理
US9552308B2 (en) Early wake-warn for clock gating control
US10635337B2 (en) Dynamic configuration of compressed virtual memory
CN114064529A (zh) 可配置的减少的存储器启动
US20140281635A1 (en) Reducing power consumption during idle state
KR102536268B1 (ko) 레이턴시 허용 오차 정보 없는 대기 전력 진입을 위한 시스템들, 방법들 및 디바이스들
US20210089326A1 (en) Dynamic bios policy for hybrid graphics platforms
US9891691B2 (en) Reducing pin count requirements for implementation of interconnect idle states
CN113366458A (zh) 用于自适应互连路由的系统、装置和方法
US10528398B2 (en) Operating system visibility into system states that cause delays and technology to achieve deterministic latency

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180214

R150 Certificate of patent or registration of utility model

Ref document number: 6293933

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250