JP2004246400A - ノイズ低減装置、ノイズ低減方法及びプログラム - Google Patents
ノイズ低減装置、ノイズ低減方法及びプログラム Download PDFInfo
- Publication number
- JP2004246400A JP2004246400A JP2003032383A JP2003032383A JP2004246400A JP 2004246400 A JP2004246400 A JP 2004246400A JP 2003032383 A JP2003032383 A JP 2003032383A JP 2003032383 A JP2003032383 A JP 2003032383A JP 2004246400 A JP2004246400 A JP 2004246400A
- Authority
- JP
- Japan
- Prior art keywords
- control target
- state
- cpu
- sleep state
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
【課題】本発明は、制御対象の動作を考慮しつつ効率良くノイズを低減し得るノイズ低減装置、ノイズ低減方法及びプログラムを実現するものである。
【解決手段】制御対象の動作電圧のレベルに応じた制御内容ごとに、当該制御対象の消費電力に応じて設定された複数レベルのスリープ状態が記述された遷移リストを格納しておき、制御対象の動作状態を制御内容に基づくレベルのスリープ状態に遷移させる際に、制御対象の動作電圧の変動幅が小さくなるように当該スリープ状態のレベルを変更して、対応する遷移リストを更新するようにした。
【選択図】 図６
【解決手段】制御対象の動作電圧のレベルに応じた制御内容ごとに、当該制御対象の消費電力に応じて設定された複数レベルのスリープ状態が記述された遷移リストを格納しておき、制御対象の動作状態を制御内容に基づくレベルのスリープ状態に遷移させる際に、制御対象の動作電圧の変動幅が小さくなるように当該スリープ状態のレベルを変更して、対応する遷移リストを更新するようにした。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明はノイズ低減装置、ノイズ低減方法及びプログラムに関し、例えばパーソナルコンピュータに適用して好適なものである。
【０００２】
【従来の技術】
従来、パーソナルコンピュータに搭載されるＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）においては、命令実行時には動作周波数及び動作電圧を下げるようにして省電力動作を実行する一方、非命令実行時には非常に低い動作電圧でなるスリープ状態に遷移させるようにして消費電力を抑制するようになされている。
【０００３】
通常、パーソナルコンピュータ内のＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）は、ＣＰＵがアイドル状態にあるとき、実行可能な状態からスリープ状態への遷移又は当該スリープ状態から実行可能な状態への遷移を、秒間数十回〜数百回も実行することにより、ＣＰＵの消費電力を抑えるようになされている。
【０００４】
【発明が解決しようとする課題】
ところで、かかるＣＰＵが上述のような状態遷移を行う際、ＣＰＵの動作電圧が比較的高く設定されているときには状態遷移の発生時にコア電圧の変動幅が大きいため、ＣＰＵの電源及び接地間に設けられている電源補足用のコンデンサの印加電圧値も大きく変動する。
【０００５】
このためコンデンサに流れる電流値の変動により当該コンデンサの電極板が振動を起こし、基板間又は電極間で共振によるノイズが発生するおそれがある。このノイズが発生するか否かは、ＣＰＵの動作電圧値とスリープ状態での電圧値との差に依存する。
【０００６】
そして近年では、動作状態と停止状態の周期、及び動作状態の期間を可変してＣＰＵを間歇動作させるようにして、ＣＰＵが動作状態から停止状態に遷移することによってＣＰＵの電源供給端の電圧が上がり、ＣＰＵが停止状態から動作状態に遷移することによってＣＰＵの電源供給端の電圧が下がることによる電圧変動に起因するコンデンサの共振によるノイズを低減させるようにしたものが提案されている。
（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特開２００１−１２５６９１５号公報（第３頁、図１）
【０００８】
このようにユーザにとっては耳障りなノイズが発生しないようにスリープ状態の制御を行うことはユーザビリティの観点から重要であるにもかかわらず、上述の構成からなるコンピュータでは、単に時間調整によるＣＰＵの間歇動作の制御にすぎず、近年の他段階の動作点・動作電圧と低消費電圧のスリープ状態をサポートするＣＰＵにおいて発生するコンデンサによるノイズの抑制には十分でなかった。
【０００９】
本発明は以上の点を考慮してなされたもので、制御対象の動作を考慮しつつ効率良くノイズを低減し得るノイズ低減装置、ノイズ低減方法及びプログラムを提案しようとするものである。
【００１０】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、制御対象と、当該制御対象の電源及び接地間に設けられたコンデンサとを有するノイズ低減装置において、制御対象の動作電圧のレベルに応じた制御内容ごとに、当該制御対象の消費電力に応じて設定された複数レベルのスリープ状態が記述された遷移リストを格納する格納手段と、制御対象の動作状態を制御内容に基づくレベルのスリープ状態に遷移させる際に、制御対象の動作電圧の変動幅が小さくなるように当該スリープ状態のレベルを変更して、対応する遷移リストを更新する制御手段とを設けるようにした。
【００１１】
このようにノイズ低減装置においては、制御対象がアイドル状態にあり、命令実行可能な状態とスリープ状態間の相互遷移を高速で行う場合でも、当該遷移距離に相当する制御対象の動作電圧の変動幅が比較的小さいことから、制御対象の電源及び接地間のコンデンサの印加電圧値も小さく変動させることができ、かくしてコンデンサの電極板に起こす振動も比較的低減させて基板間又は電極間で共振によるノイズの発生を極力防止することができる。
【００１２】
また本発明においては、ノイズ低減方法及びそのプログラムにおいて、制御対象の動作電圧のレベルに応じた制御内容ごとに、当該制御対象の消費電力に応じて設定された複数レベルのスリープ状態が記述された遷移リストを格納する第１のステップと、制御対象の動作状態を制御内容に基づくレベルのスリープ状態に遷移させる際に、制御対象の動作電圧の変動幅が小さくなるように当該スリープ状態のレベルを変更して、対応する遷移リストを更新する第２のステップとを設けるようにした。
【００１３】
このようにノイズ低減方法においては、制御対象がアイドル状態で実行可能な状態及びスリープ状態間の相互への遷移を高速で行う場合でも、当該遷移距離に相当する制御対象の動作電圧の変動幅が比較的小さいことから、制御対象の電源及び接地間のコンデンサの印加電圧値も小さく変動させることができ、かくしてコンデンサの電極板に起こす振動も比較的低減させて基板間又は電極間で共振によるノイズの発生を極力防止することができる。
【００１４】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【００１５】
（１）パーソナルコンピュータの内部構成
図１において、１は全体としてパーソナルコンピュータの内部構成を示し、ＣＰＵ２と、チップセット（Ｃｈｉｐｓｅｔ）３とを有する。
【００１６】
チップセット３は、メモリやＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バス等を制御する部分（以下、これをノースブリッジと呼ぶ）３Ａと、ＩＳＡ（Ｉｎｄｕｓｔｒｙ Ｓｔａｎｄａｒｄ Ａｒｃｈｉｔｅｃｔｕｒｅ ）バスや各種インターフェイス等を制御する部分（以下、これをサウスブリッジと呼ぶ）３Ｂとからなる。
【００１７】
このうちノースブリッジ３Ａには、ＣＰＵ２がバス４を介して接続されると共に、グラフィックコントローラ５がＡＧＰ（Ａｃｃｅｌｅｒａｔｅｄ Ｇｒａｐｈｉｃｓ Ｐｏｒｔ）からなるインタフェース６を介して接続され、さらに例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）からなるメインメモリ７がバス８を介して接続されている。
【００１８】
またサウスブリッジ３Ｂには、ＣＰＵ２の命令実行や省電力機構を制御する信号線が接続され、ソフトウェアの要求に従って、ＣＰＵ２に命令の実行を停止させ、省電力状態に遷移させることができる。
【００１９】
ＣＰＵ２は複数の命令実行停止状態（スリープ状態）を持ち、それぞれ、命令実行開始までの復帰時間、停止中のメモリアクセスの監視の有無、消費電力などが異なる。
【００２０】
ここでパーソナルコンピュータ用の電力制御インターフェースとして、ＡＣＰＩ（Ａｄｖａｎｃｅｄ Ｃｏｎｆｉｇｕｒａｔｉｏｎ ａｎｄ Ｐｏｗｅｒ ｍａｎａｇｅｍｅｎｔ Ｉｎｔｅｒｆａｃｅ）仕様が採用されている場合には、ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）がパーソナルコンピュータ内の各デバイスやＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）と連携をとって、当該各デバイスの設定や消費電力を管理するようになされている。
【００２１】
このＡＣＰＩ仕様では、ＣＰＵ２の制御の一つとして、上述した図４に示すように、スリープ状態の遷移可能リストＳＰ２とリストの変更通知ＳＰ３を定めており、ＢＩＯＳ３１がＯＳ３２に対して上記スリープ状態の遷移可能リストＳＰ２の提供とリストの変更通知ＳＰ３を行う。ＯＳ３２は命令実行の停止が可能な際に、上記スリープ状態の遷移可能リストＳＰ２とパーソナルコンピュータの動作状態からスリープ状態を選択し、ＣＰＵ２をスリープ状態に遷移させる。
【００２２】
（２）ＣＰＵ２の動作電圧
ここでＣＰＵ２は、命令実行時における動作電圧（以下、これを命令実行時電圧と呼ぶ）と命令非実行時における動作電圧（以下、これを命令非実行時電圧と呼ぶ）とで、消費電力の低減手法を切り替えるようになされている。
【００２３】
ＣＰＵ２の命令実行時には、複数の動作点をもつ場合、省電力を目的としてＯＳ２１（図２）やアプリケーションソフトウェアにより、命令実行時の動作点を最適な動作周波数及び動作電圧をもつ動作点に適宜切り替えるようになされている。
【００２４】
例えば、命令実行時のＣＰＵ２の動作点を、消費電力の高い順にＰｘ（ｘ＝０、１、…、ｍ）としたとき、次式
【００２５】
【数１】
【００２６】
のように表され、消費電力と動作電圧には比例関係があるため、同様に動作電圧についても同じ関係が成り立ち、さらに単位時間当たりに実行可能な命令数も同じ関係が成り立つ。
【００２７】
またＯＳ２１は、ＣＰＵ２が命令非実行状態、すなわちアイドル状態にあるときＣＰＵ２を消費電力が比較的低いスリープ状態に遷移させる。本実施の形態のようにＣＰＵ２が、遷移に要する時間及び消費電力が異なる複数種類のスリープ状態を有する場合には、省電力化を図るべくＣＰＵ２のコア電圧を適宜下げる場合もある。
【００２８】
例えば、非命令実行時のＣＰＵ２のスリープ状態（Ｓｌｅｅｐ Ｓｔａｔｅ）を、消費電力の高い順にＣｙ（ｙ＝０、１、…、ｎ）としたとき、次式
【００２９】
【数２】
【００３０】
のように表され、同様に動作電圧についても同じ関係が成り立つ。
【００３１】
スリープ状態のときにはＣＰＵ２は命令を実行できないようになされており、ＯＳ２１は、命令実行を停止できる時間が長いほど深いスリープ状態（すなわち消費電力の少ないスリープ状態）に遷移させるようになされている。ＢＩＯＳは、該当するＣＰＵ２がサポートする最も深いスリープ状態をＯＳ２１に通知するようになされている。
【００３２】
（３）スリープ状態の遷移可能リストの切替え機能
（３−１）従来のスリープ状態の遷移可能リストの切替え
従来、パーソナルコンピュータ（図示せず）において、ＢＩＯＳには、ＡＣアダプタ使用時とバッテリ使用時とで、スリープ状態の遷移可能リストを切り替えるようになされている。
【００３３】
ここで従来のスリープ状態の遷移可能リスト（Ｃｘ Ｓｔａｔｅ Ｃａｐａｂｉｌｉｔｙ Ｌｉｓｔ）Ｌ１は、例えば図３に示すように表され、ＡＣアダプタ「ＡＣ Ａｄａｐｔｅｒ」では、「Ｃ０ Ｓｔａｔｅ」、「Ｃ１ Ｓｔａｔｅ」及び「Ｃ２ Ｓｔａｔｅ」の３種類のスリープ状態が設定されており、バッテリ「Ｂａｔｔｅｒｙ」では、「Ｃ０ Ｓｔａｔｅ」、「Ｃ１ Ｓｔａｔｅ」、「Ｃ２ Ｓｔａｔｅ」及び「Ｃ３（Ｃ４） Ｓｔａｔｅ」の４種類のスリープ状態が設定されている。
【００３４】
実際にパーソナルコンピュータにおいて、ユーザによってＡＣアダプタの抜き差しが行われると、図４に示すように、電源回路３０からＢＩＯＳ３１にＡＣアダプタの抜き差しに応じたイベント発生の旨が通知される（ステップＳＰ１）。ＢＩＯＳ３１は、スリープ状態の遷移可能リストＬ１をＡＣアダプタ使用時又はバッテリ使用時のいずれか該当する側に切り替える（ステップＳＰ２）。
【００３５】
ＢＩＯＳ３１は、ＯＳ３２にイベント発生の旨を通知すると共に、現在のスリープ状態の遷移可能リストＬ１を再評価する旨をＯＳ３２に要求する（ステップＳＰ３）。ＯＳ３２は、ＢＩＯＳ３１からの通知及び要求に応じて、スリープ状態の遷移可能リストＬ１を再評価する（ステップＳＰ４）。以降ＯＳ３２は、再評価された遷移可能リストＬ１の範囲内で、演算の負荷に応じたＣＰＵのスリープ状態への遷移要求を行う。
【００３６】
（３−２）本実施の形態によるスリープ状態の遷移可能リストの切替え
本実施の形態においては、上述の従来技術（図４）に加えて、ＣＰＵ２のパフォーマンスとして３種類の制御方法（以下、これらを第１〜第３の制御ポリシと呼ぶ）を設定しておき、当該各制御ポリシの切替えイベントが発生するごとに、ＢＩＯＳ１９（すなわち図２のＡＭＬ２０を含むシステムＢＩＯＳ）が対応するスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡ（図５）を切り替えるようになされている。
【００３７】
まず第１の制御ポリシとしては、「Ｎｏｎｅ」として表示され、ＣＰＵ２のサポートする最も高い動作電圧「Ｐ０ Ｓｔａｔｅ」に固定して動作させる制御方法であり、ＣＰＵ２のパフォーマンスを重視させたものである。第２の制御ポリシとしては、「Ｃｏｎｓｔａｎｔ」として表示され、ＣＰＵ２のサポートする最も低い動作電圧「Ｐｍ Ｓｔａｔｅ」に固定して動作させる制御方法であり、バッテリライフの延長を重視させたものである。第３の制御ポリシとしては、「Ａｄａｐｔｉｖｅ」として表示され、「Ｐ０ Ｓｔａｔｅ」〜「Ｐｍ Ｓｔａｔｅ」間を変動させながら動作させる制御ポリシである。
【００３８】
ここで第１の制御ポリシである「Ｎｏｎｅ」についてのスリープ状態の遷移可能リストＬＮは、例えば図５に示すように表され、ＡＣアダプタ「ＡＣ Ａｄａｐｔｅｒ」では、「Ｃ０ Ｓｔａｔｅ」、「Ｃ１ Ｓｔａｔｅ」及び「Ｃ２ Ｓｔａｔｅ」の３種類のスリープ状態が設定されており、バッテリ「Ｂａｔｔｅｒｙ」では、「Ｃ０ Ｓｔａｔｅ」、「Ｃ１ Ｓｔａｔｅ」、「Ｃ２ Ｓｔａｔｅ」及び「Ｃ３（Ｃ４） Ｓｔａｔｅ」の４種類のスリープ状態が設定されている。
【００３９】
実際にパーソナルコンピュータ１（図１及び図２）において、ユーザによる所望の制御ポリシの切替え操作がなされると、図６に示すように、アプリケーション３５がユーザの設定に応じた制御ポリシの切替えの事前通知をＢＩＯＳ１９に送る（ステップＳＰ１０）。
【００４０】
ＢＩＯＳ１９は、電源回路３０に対してＡＣアダプタの接続状態をチェックした後（ステップＳＰ１１）、切替え対象となる制御ポリシに応じたスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡ（図５）に選択的に切り替える（ステップＳＰ１２）。
【００４１】
続いてＢＩＯＳ１９は、選択したスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡを再評価する旨をＯＳ２１（図２）に要求する（ステップＳＰ１３）。ＯＳ２１は、ＢＩＯＳ１９からの要求に応じて、スリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡを再評価する（ステップＳＰ１４）。アプリケーション３５からの設定要求に応じて、ＯＳ２１は、ＢＩＯＳ１９によって選択された制御ポリシについてのスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡをＢＩＯＳ１９内のデータベースに反映させた後（ステップＳＰ１５）、ＣＰＵ２の演算の負荷に応じて選択されたスリープ状態への遷移要求を、チップセットを介してＣＰＵ２に送出する（ステップＳＰ１６）。
【００４２】
実際に上述したステップＳＰ１５において、ＯＳ２１は、設定されるＣＰＵ２の動作電圧の高低に応じて、遷移するスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡの中から実際に遷移するスリープ状態を変えることにより、ＣＰＵ２の消費電力を抑えることができる。
【００４３】
具体的には、第１の制御ポリシである「Ｎｏｎｅ」のときには、ＣＰＵ２の動作電圧が比較的高いことから、ＣＰＵ２のスリープ状態のときの動作電圧との電圧差が大きくならないように、スリープ状態を「Ｃ３ Ｓｔａｔｅ」までしか遷移させないように制御する。
【００４４】
また第２の制御ポリシである「Ｃｏｎｓｔａｎｔ」のときには、ＣＰＵ２の動作電圧が比較的低いことから、ＣＰＵ２のスリープ状態をより深い「Ｃ４ Ｓｔａｔｅ」まで遷移させるように制御する。
【００４５】
また第３の制御ポリシである「Ａｄａｐｔｉｖｅ」のときには、ＯＳ２１がＣＰＵ２の動作電圧を「Ｐｘ Ｓｔａｔｅ」まで下げた後、ほとんどアイドル状態にしておいてからスリープ状態に遷移させて、ＣＰＵ２のコア電圧の変動幅が比較的小さくなるように制御する。
【００４６】
このようにＯＳ２１は、各制御ポリシごとにスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡをＣＰＵ２のコア電圧の変動幅が比較的小さくなるように、実際に遷移するスリープ状態のレベルを変更しておくようにすれば、ＣＰＵ２がアイドル状態にあるとき、実行可能な状態「Ｃ０ Ｓｔａｔｅ」及びスリープ状態「Ｃｘ Ｓｔａｔｅ」間の相互への遷移を秒間数十回〜数百回も実行する場合でも、ＣＰＵ２の電源及び接地間のコンデンサの振動を格段と抑えることができるようになされている。
【００４７】
（４）本実施の形態による動作及び効果
以上の構成において、パーソナルコンピュータ１では、ＣＰＵ２のパフォーマンスの種類に応じた制御ポリシごとに設定されているスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡについて、それぞれＣＰＵ２のコア電圧の変動幅が比較的小さくなるように、実際に遷移するスリープ状態のレベルを変更しておく。
【００４８】
その後、パーソナルコンピュータ１において、ＣＰＵ２がアイドル状態にあるとき、実行可能な状態及びスリープ状態間の相互への遷移を秒間数十回〜数百回も実行する場合には、当該遷移距離に相当するＣＰＵ２のコア電圧の変動幅が比較的小さいことから、ＣＰＵ２の電源及び接地間のコンデンサの印加電圧値も小さく変動する。
【００４９】
従ってコンデンサに流れる電流値の変動により当該コンデンサの電極板に起こす振動も比較的低減させることができ、基板間又は電極間で共振によるノイズの発生をも極力防止することができる。
【００５０】
以上の構成によれば、このパーソナルコンピュータ１において、ＣＰＵ２のパフォーマンスの種類に応じた制御ポリシごとに設定されているスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡを、それぞれＣＰＵ２のコア電圧の変動幅が比較的小さくなるように、実際に遷移するスリープ状態のレベルを変更しておくようにしたことにより、ＣＰＵ２がアイドル状態で実行可能な状態及びスリープ状態間の相互への遷移を高速で行う場合でも、当該遷移距離に相当するＣＰＵ２のコア電圧の変動幅が比較的小さいことから、ＣＰＵ２の電源及び接地間のコンデンサの印加電圧値も小さく変動させることができ、この結果コンデンサの電極板に起こす振動も比較的低減させて基板間又は電極間で共振によるノイズの発生を極力防止することができ、かくして制御対象の動作を考慮しつつ効率良くノイズを低減することができる。
【００５１】
（５）他の実施の形態
なお上述のように本実施の形態においては、ＣＰＵ（制御対象）２と、当該ＣＰＵ（制御対象）２の電源及び接地間に設けられたコンデンサ（図示せず）とを有するノイズ低減装置を、図１に示すパーソナルコンピュータ１の内部構成のように構成した場合について述べたが、本発明はこれに限らず、この他種々の構成からなるノイズ低減装置に広く適用するようにしても良い。
【００５２】
また上述のように本実施の形態においては、ＣＰＵ（制御対象）２の動作電圧のレベルに応じた制御ポリシ（制御内容）ごとに、当該ＣＰＵ（制御対象）２の消費電力に応じて設定された複数レベルのスリープ状態が記述された遷移可能リスト（遷移リスト）を格納する格納手段として、ＢＩＯＳ１９（図６）を適用して当該ＢＩＯＳ１９内のデータベースに格納するようにした場合について述べたが、本発明はこれに限らず、この他種々の構成からなる格納手段に広く適用するようにしても良い。
【００５３】
さらに上述のように本実施の形態においては、ＣＰＵ（制御対象）２の動作状態を制御ポリシ（制御内容）に基づくレベルのスリープ状態に遷移させる際に、ＣＰＵ（制御対象）２の動作電圧の変動幅が小さくなるように当該スリープ状態のレベルを変更して、対応する遷移可能リスト（遷移リスト）を更新する制御手段として、ＯＳ２１（図２及び図６）を適用した場合について述べたが、ソフトウェア的にＣＰＵ（制御対象）２の動作状態を遷移させることができれば、この他種々の構成からなる制御手段に広く適用するようにしても良い。
【００５４】
さらに上述のように本実施の形態においては、制御対象としてＣＰＵ２を適用するようにした場合について述べたが、本発明はこれに限らず、その他のプロセッサ等の複数の動作電圧をサポートし、かつスリープ状態において電圧を低下させることが可能な様々なデバイスに広く適用することができる。また図２において、ＣＰＵ（制御対象）２とノースブリッジ３Ａとを分けて構成にした場合について述べたが、ＣＰＵ２及びノースブリッジ３Ａが一体形成されたものを適用しても良い。
【００５５】
さらに上述のように本実施の形態においては、ＣＰＵ（制御対象）２の動作電圧のレベルに応じた制御ポリシ（制御内容）ごとに、当該ＣＰＵ（制御対象）２の消費電力に応じて設定された複数レベルのスリープ状態が記述された遷移可能リスト（遷移リスト）を格納する第１のステップと、ＣＰＵ（制御対象）２の動作状態を制御ポリシ（制御内容）に基づくレベルのスリープ状態に遷移させる際に、ＣＰＵ（制御対象）２の動作電圧の変動幅が小さくなるように当該スリープ状態のレベルを変更して、対応する遷移可能リスト（遷移リスト）を更新する第２のステップとをコンピュータに実行させるためのプログラムを生成するようにした場合について述べたが、本発明はこれに限らず、当該プログラムを記録したコンピュータに読み取り可能な種々の記録媒体にも適用することができる。
【００５６】
【発明の効果】
上述のように本発明によれば、制御対象と、当該制御対象の電源及び接地間に設けられたコンデンサとを有するノイズ低減装置において、制御対象の動作電圧のレベルに応じた制御内容ごとに、当該制御対象の消費電力に応じて設定された複数レベルのスリープ状態が記述された遷移リストを格納する格納手段と、制御対象の動作状態を制御内容に基づくレベルのスリープ状態に遷移させる際に、制御対象の動作電圧の変動幅が小さくなるように当該スリープ状態のレベルを変更して、対応する遷移リストを更新する制御手段とを設けるようにしたことにより、制御対象がアイドル状態で実行可能な状態及びスリープ状態間の相互への遷移を高速で行う場合でも、当該遷移距離に相当する制御対象の動作電圧の変動幅が比較的小さいことから、制御対象の電源及び接地間のコンデンサの印加電圧値も小さく変動させて基板間又は電極間で共振によるノイズの発生を極力防止することができ、かくして制御対象の動作を考慮しつつ効率良くノイズを低減し得るノイズ低減装置を実現できる。
【００５７】
また本発明においては、ノイズ低減方法及びそのプログラムにおいて、制御対象の動作電圧のレベルに応じた制御内容ごとに、当該制御対象の消費電力に応じて設定された複数レベルのスリープ状態が記述された遷移リストを格納する第１のステップと、制御対象の動作状態を制御内容に基づくレベルのスリープ状態に遷移させる際に、制御対象の動作電圧の変動幅が小さくなるように当該スリープ状態のレベルを変更して、対応する遷移リストを更新する第２のステップとを設けるようにしたことにより、制御対象がアイドル状態で実行可能な状態及びスリープ状態間の相互への遷移を高速で行う場合でも、当該遷移距離に相当する制御対象の動作電圧の変動幅が比較的小さいことから、制御対象の電源及び接地間のコンデンサの印加電圧値も小さく変動させて基板間又は電極間で共振によるノイズの発生を極力防止することができ、かくして制御対象の動作を考慮しつつ効率良くノイズを低減し得るノイズ低減方法及びそのプログラムを実現できる。
【図面の簡単な説明】
【図１】本発明によるパーソナルコンピュータの内部構成を示す略線的なブロック図である。
【図２】図１に示すパーソナルコンピュータの階層的な内部構成を示す略線図である。
【図３】従来のスリープ状態の遷移可能リストの表示例の説明に供する略線的な平面図である。
【図４】従来のスリープ状態の遷移通知の説明に供する略線的な平面図である。
【図５】本実施の形態におけるスリープ状態の遷移可能リストの表示例の説明に供する略線的な平面図である。
【図６】本実施の形態におけるスリープ状態の遷移通知の説明に供する略線的な平面図である。
【符号の説明】
１……パーソナルコンピュータ、２……ＣＰＵ、３……チップセット、１９……ＢＩＯＳ、２０……ＡＭＬ、２１……ＯＳ。
【発明の属する技術分野】
本発明はノイズ低減装置、ノイズ低減方法及びプログラムに関し、例えばパーソナルコンピュータに適用して好適なものである。
【０００２】
【従来の技術】
従来、パーソナルコンピュータに搭載されるＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）においては、命令実行時には動作周波数及び動作電圧を下げるようにして省電力動作を実行する一方、非命令実行時には非常に低い動作電圧でなるスリープ状態に遷移させるようにして消費電力を抑制するようになされている。
【０００３】
通常、パーソナルコンピュータ内のＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）は、ＣＰＵがアイドル状態にあるとき、実行可能な状態からスリープ状態への遷移又は当該スリープ状態から実行可能な状態への遷移を、秒間数十回〜数百回も実行することにより、ＣＰＵの消費電力を抑えるようになされている。
【０００４】
【発明が解決しようとする課題】
ところで、かかるＣＰＵが上述のような状態遷移を行う際、ＣＰＵの動作電圧が比較的高く設定されているときには状態遷移の発生時にコア電圧の変動幅が大きいため、ＣＰＵの電源及び接地間に設けられている電源補足用のコンデンサの印加電圧値も大きく変動する。
【０００５】
このためコンデンサに流れる電流値の変動により当該コンデンサの電極板が振動を起こし、基板間又は電極間で共振によるノイズが発生するおそれがある。このノイズが発生するか否かは、ＣＰＵの動作電圧値とスリープ状態での電圧値との差に依存する。
【０００６】
そして近年では、動作状態と停止状態の周期、及び動作状態の期間を可変してＣＰＵを間歇動作させるようにして、ＣＰＵが動作状態から停止状態に遷移することによってＣＰＵの電源供給端の電圧が上がり、ＣＰＵが停止状態から動作状態に遷移することによってＣＰＵの電源供給端の電圧が下がることによる電圧変動に起因するコンデンサの共振によるノイズを低減させるようにしたものが提案されている。
（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特開２００１−１２５６９１５号公報（第３頁、図１）
【０００８】
このようにユーザにとっては耳障りなノイズが発生しないようにスリープ状態の制御を行うことはユーザビリティの観点から重要であるにもかかわらず、上述の構成からなるコンピュータでは、単に時間調整によるＣＰＵの間歇動作の制御にすぎず、近年の他段階の動作点・動作電圧と低消費電圧のスリープ状態をサポートするＣＰＵにおいて発生するコンデンサによるノイズの抑制には十分でなかった。
【０００９】
本発明は以上の点を考慮してなされたもので、制御対象の動作を考慮しつつ効率良くノイズを低減し得るノイズ低減装置、ノイズ低減方法及びプログラムを提案しようとするものである。
【００１０】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、制御対象と、当該制御対象の電源及び接地間に設けられたコンデンサとを有するノイズ低減装置において、制御対象の動作電圧のレベルに応じた制御内容ごとに、当該制御対象の消費電力に応じて設定された複数レベルのスリープ状態が記述された遷移リストを格納する格納手段と、制御対象の動作状態を制御内容に基づくレベルのスリープ状態に遷移させる際に、制御対象の動作電圧の変動幅が小さくなるように当該スリープ状態のレベルを変更して、対応する遷移リストを更新する制御手段とを設けるようにした。
【００１１】
このようにノイズ低減装置においては、制御対象がアイドル状態にあり、命令実行可能な状態とスリープ状態間の相互遷移を高速で行う場合でも、当該遷移距離に相当する制御対象の動作電圧の変動幅が比較的小さいことから、制御対象の電源及び接地間のコンデンサの印加電圧値も小さく変動させることができ、かくしてコンデンサの電極板に起こす振動も比較的低減させて基板間又は電極間で共振によるノイズの発生を極力防止することができる。
【００１２】
また本発明においては、ノイズ低減方法及びそのプログラムにおいて、制御対象の動作電圧のレベルに応じた制御内容ごとに、当該制御対象の消費電力に応じて設定された複数レベルのスリープ状態が記述された遷移リストを格納する第１のステップと、制御対象の動作状態を制御内容に基づくレベルのスリープ状態に遷移させる際に、制御対象の動作電圧の変動幅が小さくなるように当該スリープ状態のレベルを変更して、対応する遷移リストを更新する第２のステップとを設けるようにした。
【００１３】
このようにノイズ低減方法においては、制御対象がアイドル状態で実行可能な状態及びスリープ状態間の相互への遷移を高速で行う場合でも、当該遷移距離に相当する制御対象の動作電圧の変動幅が比較的小さいことから、制御対象の電源及び接地間のコンデンサの印加電圧値も小さく変動させることができ、かくしてコンデンサの電極板に起こす振動も比較的低減させて基板間又は電極間で共振によるノイズの発生を極力防止することができる。
【００１４】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【００１５】
（１）パーソナルコンピュータの内部構成
図１において、１は全体としてパーソナルコンピュータの内部構成を示し、ＣＰＵ２と、チップセット（Ｃｈｉｐｓｅｔ）３とを有する。
【００１６】
チップセット３は、メモリやＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バス等を制御する部分（以下、これをノースブリッジと呼ぶ）３Ａと、ＩＳＡ（Ｉｎｄｕｓｔｒｙ Ｓｔａｎｄａｒｄ Ａｒｃｈｉｔｅｃｔｕｒｅ ）バスや各種インターフェイス等を制御する部分（以下、これをサウスブリッジと呼ぶ）３Ｂとからなる。
【００１７】
このうちノースブリッジ３Ａには、ＣＰＵ２がバス４を介して接続されると共に、グラフィックコントローラ５がＡＧＰ（Ａｃｃｅｌｅｒａｔｅｄ Ｇｒａｐｈｉｃｓ Ｐｏｒｔ）からなるインタフェース６を介して接続され、さらに例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）からなるメインメモリ７がバス８を介して接続されている。
【００１８】
またサウスブリッジ３Ｂには、ＣＰＵ２の命令実行や省電力機構を制御する信号線が接続され、ソフトウェアの要求に従って、ＣＰＵ２に命令の実行を停止させ、省電力状態に遷移させることができる。
【００１９】
ＣＰＵ２は複数の命令実行停止状態（スリープ状態）を持ち、それぞれ、命令実行開始までの復帰時間、停止中のメモリアクセスの監視の有無、消費電力などが異なる。
【００２０】
ここでパーソナルコンピュータ用の電力制御インターフェースとして、ＡＣＰＩ（Ａｄｖａｎｃｅｄ Ｃｏｎｆｉｇｕｒａｔｉｏｎ ａｎｄ Ｐｏｗｅｒ ｍａｎａｇｅｍｅｎｔ Ｉｎｔｅｒｆａｃｅ）仕様が採用されている場合には、ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）がパーソナルコンピュータ内の各デバイスやＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）と連携をとって、当該各デバイスの設定や消費電力を管理するようになされている。
【００２１】
このＡＣＰＩ仕様では、ＣＰＵ２の制御の一つとして、上述した図４に示すように、スリープ状態の遷移可能リストＳＰ２とリストの変更通知ＳＰ３を定めており、ＢＩＯＳ３１がＯＳ３２に対して上記スリープ状態の遷移可能リストＳＰ２の提供とリストの変更通知ＳＰ３を行う。ＯＳ３２は命令実行の停止が可能な際に、上記スリープ状態の遷移可能リストＳＰ２とパーソナルコンピュータの動作状態からスリープ状態を選択し、ＣＰＵ２をスリープ状態に遷移させる。
【００２２】
（２）ＣＰＵ２の動作電圧
ここでＣＰＵ２は、命令実行時における動作電圧（以下、これを命令実行時電圧と呼ぶ）と命令非実行時における動作電圧（以下、これを命令非実行時電圧と呼ぶ）とで、消費電力の低減手法を切り替えるようになされている。
【００２３】
ＣＰＵ２の命令実行時には、複数の動作点をもつ場合、省電力を目的としてＯＳ２１（図２）やアプリケーションソフトウェアにより、命令実行時の動作点を最適な動作周波数及び動作電圧をもつ動作点に適宜切り替えるようになされている。
【００２４】
例えば、命令実行時のＣＰＵ２の動作点を、消費電力の高い順にＰｘ（ｘ＝０、１、…、ｍ）としたとき、次式
【００２５】
【数１】
のように表され、消費電力と動作電圧には比例関係があるため、同様に動作電圧についても同じ関係が成り立ち、さらに単位時間当たりに実行可能な命令数も同じ関係が成り立つ。
【００２７】
またＯＳ２１は、ＣＰＵ２が命令非実行状態、すなわちアイドル状態にあるときＣＰＵ２を消費電力が比較的低いスリープ状態に遷移させる。本実施の形態のようにＣＰＵ２が、遷移に要する時間及び消費電力が異なる複数種類のスリープ状態を有する場合には、省電力化を図るべくＣＰＵ２のコア電圧を適宜下げる場合もある。
【００２８】
例えば、非命令実行時のＣＰＵ２のスリープ状態（Ｓｌｅｅｐ Ｓｔａｔｅ）を、消費電力の高い順にＣｙ（ｙ＝０、１、…、ｎ）としたとき、次式
【００２９】
【数２】
のように表され、同様に動作電圧についても同じ関係が成り立つ。
【００３１】
スリープ状態のときにはＣＰＵ２は命令を実行できないようになされており、ＯＳ２１は、命令実行を停止できる時間が長いほど深いスリープ状態（すなわち消費電力の少ないスリープ状態）に遷移させるようになされている。ＢＩＯＳは、該当するＣＰＵ２がサポートする最も深いスリープ状態をＯＳ２１に通知するようになされている。
【００３２】
（３）スリープ状態の遷移可能リストの切替え機能
（３−１）従来のスリープ状態の遷移可能リストの切替え
従来、パーソナルコンピュータ（図示せず）において、ＢＩＯＳには、ＡＣアダプタ使用時とバッテリ使用時とで、スリープ状態の遷移可能リストを切り替えるようになされている。
【００３３】
ここで従来のスリープ状態の遷移可能リスト（Ｃｘ Ｓｔａｔｅ Ｃａｐａｂｉｌｉｔｙ Ｌｉｓｔ）Ｌ１は、例えば図３に示すように表され、ＡＣアダプタ「ＡＣ Ａｄａｐｔｅｒ」では、「Ｃ０ Ｓｔａｔｅ」、「Ｃ１ Ｓｔａｔｅ」及び「Ｃ２ Ｓｔａｔｅ」の３種類のスリープ状態が設定されており、バッテリ「Ｂａｔｔｅｒｙ」では、「Ｃ０ Ｓｔａｔｅ」、「Ｃ１ Ｓｔａｔｅ」、「Ｃ２ Ｓｔａｔｅ」及び「Ｃ３（Ｃ４） Ｓｔａｔｅ」の４種類のスリープ状態が設定されている。
【００３４】
実際にパーソナルコンピュータにおいて、ユーザによってＡＣアダプタの抜き差しが行われると、図４に示すように、電源回路３０からＢＩＯＳ３１にＡＣアダプタの抜き差しに応じたイベント発生の旨が通知される（ステップＳＰ１）。ＢＩＯＳ３１は、スリープ状態の遷移可能リストＬ１をＡＣアダプタ使用時又はバッテリ使用時のいずれか該当する側に切り替える（ステップＳＰ２）。
【００３５】
ＢＩＯＳ３１は、ＯＳ３２にイベント発生の旨を通知すると共に、現在のスリープ状態の遷移可能リストＬ１を再評価する旨をＯＳ３２に要求する（ステップＳＰ３）。ＯＳ３２は、ＢＩＯＳ３１からの通知及び要求に応じて、スリープ状態の遷移可能リストＬ１を再評価する（ステップＳＰ４）。以降ＯＳ３２は、再評価された遷移可能リストＬ１の範囲内で、演算の負荷に応じたＣＰＵのスリープ状態への遷移要求を行う。
【００３６】
（３−２）本実施の形態によるスリープ状態の遷移可能リストの切替え
本実施の形態においては、上述の従来技術（図４）に加えて、ＣＰＵ２のパフォーマンスとして３種類の制御方法（以下、これらを第１〜第３の制御ポリシと呼ぶ）を設定しておき、当該各制御ポリシの切替えイベントが発生するごとに、ＢＩＯＳ１９（すなわち図２のＡＭＬ２０を含むシステムＢＩＯＳ）が対応するスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡ（図５）を切り替えるようになされている。
【００３７】
まず第１の制御ポリシとしては、「Ｎｏｎｅ」として表示され、ＣＰＵ２のサポートする最も高い動作電圧「Ｐ０ Ｓｔａｔｅ」に固定して動作させる制御方法であり、ＣＰＵ２のパフォーマンスを重視させたものである。第２の制御ポリシとしては、「Ｃｏｎｓｔａｎｔ」として表示され、ＣＰＵ２のサポートする最も低い動作電圧「Ｐｍ Ｓｔａｔｅ」に固定して動作させる制御方法であり、バッテリライフの延長を重視させたものである。第３の制御ポリシとしては、「Ａｄａｐｔｉｖｅ」として表示され、「Ｐ０ Ｓｔａｔｅ」〜「Ｐｍ Ｓｔａｔｅ」間を変動させながら動作させる制御ポリシである。
【００３８】
ここで第１の制御ポリシである「Ｎｏｎｅ」についてのスリープ状態の遷移可能リストＬＮは、例えば図５に示すように表され、ＡＣアダプタ「ＡＣ Ａｄａｐｔｅｒ」では、「Ｃ０ Ｓｔａｔｅ」、「Ｃ１ Ｓｔａｔｅ」及び「Ｃ２ Ｓｔａｔｅ」の３種類のスリープ状態が設定されており、バッテリ「Ｂａｔｔｅｒｙ」では、「Ｃ０ Ｓｔａｔｅ」、「Ｃ１ Ｓｔａｔｅ」、「Ｃ２ Ｓｔａｔｅ」及び「Ｃ３（Ｃ４） Ｓｔａｔｅ」の４種類のスリープ状態が設定されている。
【００３９】
実際にパーソナルコンピュータ１（図１及び図２）において、ユーザによる所望の制御ポリシの切替え操作がなされると、図６に示すように、アプリケーション３５がユーザの設定に応じた制御ポリシの切替えの事前通知をＢＩＯＳ１９に送る（ステップＳＰ１０）。
【００４０】
ＢＩＯＳ１９は、電源回路３０に対してＡＣアダプタの接続状態をチェックした後（ステップＳＰ１１）、切替え対象となる制御ポリシに応じたスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡ（図５）に選択的に切り替える（ステップＳＰ１２）。
【００４１】
続いてＢＩＯＳ１９は、選択したスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡを再評価する旨をＯＳ２１（図２）に要求する（ステップＳＰ１３）。ＯＳ２１は、ＢＩＯＳ１９からの要求に応じて、スリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡを再評価する（ステップＳＰ１４）。アプリケーション３５からの設定要求に応じて、ＯＳ２１は、ＢＩＯＳ１９によって選択された制御ポリシについてのスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡをＢＩＯＳ１９内のデータベースに反映させた後（ステップＳＰ１５）、ＣＰＵ２の演算の負荷に応じて選択されたスリープ状態への遷移要求を、チップセットを介してＣＰＵ２に送出する（ステップＳＰ１６）。
【００４２】
実際に上述したステップＳＰ１５において、ＯＳ２１は、設定されるＣＰＵ２の動作電圧の高低に応じて、遷移するスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡの中から実際に遷移するスリープ状態を変えることにより、ＣＰＵ２の消費電力を抑えることができる。
【００４３】
具体的には、第１の制御ポリシである「Ｎｏｎｅ」のときには、ＣＰＵ２の動作電圧が比較的高いことから、ＣＰＵ２のスリープ状態のときの動作電圧との電圧差が大きくならないように、スリープ状態を「Ｃ３ Ｓｔａｔｅ」までしか遷移させないように制御する。
【００４４】
また第２の制御ポリシである「Ｃｏｎｓｔａｎｔ」のときには、ＣＰＵ２の動作電圧が比較的低いことから、ＣＰＵ２のスリープ状態をより深い「Ｃ４ Ｓｔａｔｅ」まで遷移させるように制御する。
【００４５】
また第３の制御ポリシである「Ａｄａｐｔｉｖｅ」のときには、ＯＳ２１がＣＰＵ２の動作電圧を「Ｐｘ Ｓｔａｔｅ」まで下げた後、ほとんどアイドル状態にしておいてからスリープ状態に遷移させて、ＣＰＵ２のコア電圧の変動幅が比較的小さくなるように制御する。
【００４６】
このようにＯＳ２１は、各制御ポリシごとにスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡをＣＰＵ２のコア電圧の変動幅が比較的小さくなるように、実際に遷移するスリープ状態のレベルを変更しておくようにすれば、ＣＰＵ２がアイドル状態にあるとき、実行可能な状態「Ｃ０ Ｓｔａｔｅ」及びスリープ状態「Ｃｘ Ｓｔａｔｅ」間の相互への遷移を秒間数十回〜数百回も実行する場合でも、ＣＰＵ２の電源及び接地間のコンデンサの振動を格段と抑えることができるようになされている。
【００４７】
（４）本実施の形態による動作及び効果
以上の構成において、パーソナルコンピュータ１では、ＣＰＵ２のパフォーマンスの種類に応じた制御ポリシごとに設定されているスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡについて、それぞれＣＰＵ２のコア電圧の変動幅が比較的小さくなるように、実際に遷移するスリープ状態のレベルを変更しておく。
【００４８】
その後、パーソナルコンピュータ１において、ＣＰＵ２がアイドル状態にあるとき、実行可能な状態及びスリープ状態間の相互への遷移を秒間数十回〜数百回も実行する場合には、当該遷移距離に相当するＣＰＵ２のコア電圧の変動幅が比較的小さいことから、ＣＰＵ２の電源及び接地間のコンデンサの印加電圧値も小さく変動する。
【００４９】
従ってコンデンサに流れる電流値の変動により当該コンデンサの電極板に起こす振動も比較的低減させることができ、基板間又は電極間で共振によるノイズの発生をも極力防止することができる。
【００５０】
以上の構成によれば、このパーソナルコンピュータ１において、ＣＰＵ２のパフォーマンスの種類に応じた制御ポリシごとに設定されているスリープ状態の遷移可能リストＬＮ、ＬＣ、ＬＡを、それぞれＣＰＵ２のコア電圧の変動幅が比較的小さくなるように、実際に遷移するスリープ状態のレベルを変更しておくようにしたことにより、ＣＰＵ２がアイドル状態で実行可能な状態及びスリープ状態間の相互への遷移を高速で行う場合でも、当該遷移距離に相当するＣＰＵ２のコア電圧の変動幅が比較的小さいことから、ＣＰＵ２の電源及び接地間のコンデンサの印加電圧値も小さく変動させることができ、この結果コンデンサの電極板に起こす振動も比較的低減させて基板間又は電極間で共振によるノイズの発生を極力防止することができ、かくして制御対象の動作を考慮しつつ効率良くノイズを低減することができる。
【００５１】
（５）他の実施の形態
なお上述のように本実施の形態においては、ＣＰＵ（制御対象）２と、当該ＣＰＵ（制御対象）２の電源及び接地間に設けられたコンデンサ（図示せず）とを有するノイズ低減装置を、図１に示すパーソナルコンピュータ１の内部構成のように構成した場合について述べたが、本発明はこれに限らず、この他種々の構成からなるノイズ低減装置に広く適用するようにしても良い。
【００５２】
また上述のように本実施の形態においては、ＣＰＵ（制御対象）２の動作電圧のレベルに応じた制御ポリシ（制御内容）ごとに、当該ＣＰＵ（制御対象）２の消費電力に応じて設定された複数レベルのスリープ状態が記述された遷移可能リスト（遷移リスト）を格納する格納手段として、ＢＩＯＳ１９（図６）を適用して当該ＢＩＯＳ１９内のデータベースに格納するようにした場合について述べたが、本発明はこれに限らず、この他種々の構成からなる格納手段に広く適用するようにしても良い。
【００５３】
さらに上述のように本実施の形態においては、ＣＰＵ（制御対象）２の動作状態を制御ポリシ（制御内容）に基づくレベルのスリープ状態に遷移させる際に、ＣＰＵ（制御対象）２の動作電圧の変動幅が小さくなるように当該スリープ状態のレベルを変更して、対応する遷移可能リスト（遷移リスト）を更新する制御手段として、ＯＳ２１（図２及び図６）を適用した場合について述べたが、ソフトウェア的にＣＰＵ（制御対象）２の動作状態を遷移させることができれば、この他種々の構成からなる制御手段に広く適用するようにしても良い。
【００５４】
さらに上述のように本実施の形態においては、制御対象としてＣＰＵ２を適用するようにした場合について述べたが、本発明はこれに限らず、その他のプロセッサ等の複数の動作電圧をサポートし、かつスリープ状態において電圧を低下させることが可能な様々なデバイスに広く適用することができる。また図２において、ＣＰＵ（制御対象）２とノースブリッジ３Ａとを分けて構成にした場合について述べたが、ＣＰＵ２及びノースブリッジ３Ａが一体形成されたものを適用しても良い。
【００５５】
さらに上述のように本実施の形態においては、ＣＰＵ（制御対象）２の動作電圧のレベルに応じた制御ポリシ（制御内容）ごとに、当該ＣＰＵ（制御対象）２の消費電力に応じて設定された複数レベルのスリープ状態が記述された遷移可能リスト（遷移リスト）を格納する第１のステップと、ＣＰＵ（制御対象）２の動作状態を制御ポリシ（制御内容）に基づくレベルのスリープ状態に遷移させる際に、ＣＰＵ（制御対象）２の動作電圧の変動幅が小さくなるように当該スリープ状態のレベルを変更して、対応する遷移可能リスト（遷移リスト）を更新する第２のステップとをコンピュータに実行させるためのプログラムを生成するようにした場合について述べたが、本発明はこれに限らず、当該プログラムを記録したコンピュータに読み取り可能な種々の記録媒体にも適用することができる。
【００５６】
【発明の効果】
上述のように本発明によれば、制御対象と、当該制御対象の電源及び接地間に設けられたコンデンサとを有するノイズ低減装置において、制御対象の動作電圧のレベルに応じた制御内容ごとに、当該制御対象の消費電力に応じて設定された複数レベルのスリープ状態が記述された遷移リストを格納する格納手段と、制御対象の動作状態を制御内容に基づくレベルのスリープ状態に遷移させる際に、制御対象の動作電圧の変動幅が小さくなるように当該スリープ状態のレベルを変更して、対応する遷移リストを更新する制御手段とを設けるようにしたことにより、制御対象がアイドル状態で実行可能な状態及びスリープ状態間の相互への遷移を高速で行う場合でも、当該遷移距離に相当する制御対象の動作電圧の変動幅が比較的小さいことから、制御対象の電源及び接地間のコンデンサの印加電圧値も小さく変動させて基板間又は電極間で共振によるノイズの発生を極力防止することができ、かくして制御対象の動作を考慮しつつ効率良くノイズを低減し得るノイズ低減装置を実現できる。
【００５７】
また本発明においては、ノイズ低減方法及びそのプログラムにおいて、制御対象の動作電圧のレベルに応じた制御内容ごとに、当該制御対象の消費電力に応じて設定された複数レベルのスリープ状態が記述された遷移リストを格納する第１のステップと、制御対象の動作状態を制御内容に基づくレベルのスリープ状態に遷移させる際に、制御対象の動作電圧の変動幅が小さくなるように当該スリープ状態のレベルを変更して、対応する遷移リストを更新する第２のステップとを設けるようにしたことにより、制御対象がアイドル状態で実行可能な状態及びスリープ状態間の相互への遷移を高速で行う場合でも、当該遷移距離に相当する制御対象の動作電圧の変動幅が比較的小さいことから、制御対象の電源及び接地間のコンデンサの印加電圧値も小さく変動させて基板間又は電極間で共振によるノイズの発生を極力防止することができ、かくして制御対象の動作を考慮しつつ効率良くノイズを低減し得るノイズ低減方法及びそのプログラムを実現できる。
【図面の簡単な説明】
【図１】本発明によるパーソナルコンピュータの内部構成を示す略線的なブロック図である。
【図２】図１に示すパーソナルコンピュータの階層的な内部構成を示す略線図である。
【図３】従来のスリープ状態の遷移可能リストの表示例の説明に供する略線的な平面図である。
【図４】従来のスリープ状態の遷移通知の説明に供する略線的な平面図である。
【図５】本実施の形態におけるスリープ状態の遷移可能リストの表示例の説明に供する略線的な平面図である。
【図６】本実施の形態におけるスリープ状態の遷移通知の説明に供する略線的な平面図である。
【符号の説明】
１……パーソナルコンピュータ、２……ＣＰＵ、３……チップセット、１９……ＢＩＯＳ、２０……ＡＭＬ、２１……ＯＳ。
Claims (3)
- 制御対象と、当該制御対象の電源及び接地間に設けられたコンデンサとを有するノイズ低減装置において、
上記制御対象の動作電圧のレベルに応じた制御内容ごとに、当該制御対象の消費電力に応じて設定された複数レベルのスリープ状態が記述された遷移リストを格納する格納手段と、
上記制御対象の動作状態を上記制御内容に基づくレベルの上記スリープ状態に遷移させる際に、上記制御対象の動作電圧の変動幅が小さくなるように当該スリープ状態のレベルを変更して、対応する上記遷移リストを更新する制御手段と
を具えることを特徴とするノイズ低減装置。 - ノイズ低減方法において、
上記制御対象の動作電圧のレベルに応じた制御内容ごとに、当該制御対象の消費電力に応じて設定された複数レベルのスリープ状態が記述された遷移リストを格納する第１のステップと、
上記制御対象の動作状態を上記制御内容に基づくレベルの上記スリープ状態に遷移させる際に、上記制御対象の動作電圧の変動幅が小さくなるように当該スリープ状態のレベルを変更して、対応する上記遷移リストを更新する第２のステップと
を具えることを特徴とするノイズ低減方法。 - 上記制御対象の動作電圧のレベルに応じた制御内容ごとに、当該制御対象の消費電力に応じて設定された複数レベルのスリープ状態が記述された遷移リストを格納する第１のステップと、
上記制御対象の動作状態を上記制御内容に基づくレベルの上記スリープ状態に遷移させる際に、上記制御対象の動作電圧の変動幅が小さくなるように当該スリープ状態のレベルを変更して、対応する上記遷移リストを更新する第２のステップと
をコンピュータに実行させるためのプログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003032383A JP4235884B2 (ja) | 2003-02-10 | 2003-02-10 | ノイズ低減装置、ノイズ低減方法及びプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003032383A JP4235884B2 (ja) | 2003-02-10 | 2003-02-10 | ノイズ低減装置、ノイズ低減方法及びプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004246400A true JP2004246400A (ja) | 2004-09-02 |
| JP4235884B2 JP4235884B2 (ja) | 2009-03-11 |
Family
ID=33018747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003032383A Expired - Fee Related JP4235884B2 (ja) | 2003-02-10 | 2003-02-10 | ノイズ低減装置、ノイズ低減方法及びプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4235884B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7500114B2 (en) | 2004-10-27 | 2009-03-03 | Lg Electronics Inc. | Apparatus and method for controlling power management |
| EP2857929A2 (en) | 2013-08-27 | 2015-04-08 | Sony Corporation | Information processing apparatus, information processing system, and power control method |
| JP7436896B1 (ja) | 2022-08-29 | 2024-02-22 | 富士通クライアントコンピューティング株式会社 | 情報処理装置、情報処理システム及び情報処理プログラム |
| JP7489500B1 (ja) | 2023-01-30 | 2024-05-23 | レノボ・シンガポール・プライベート・リミテッド | 情報処理装置および制御方法 |
-
2003
- 2003-02-10 JP JP2003032383A patent/JP4235884B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7500114B2 (en) | 2004-10-27 | 2009-03-03 | Lg Electronics Inc. | Apparatus and method for controlling power management |
| KR101145542B1 (ko) | 2004-10-27 | 2012-05-15 | 엘지전자 주식회사 | 전원관리 장치 및 방법 |
| EP2857929A2 (en) | 2013-08-27 | 2015-04-08 | Sony Corporation | Information processing apparatus, information processing system, and power control method |
| JP7436896B1 (ja) | 2022-08-29 | 2024-02-22 | 富士通クライアントコンピューティング株式会社 | 情報処理装置、情報処理システム及び情報処理プログラム |
| JP7489500B1 (ja) | 2023-01-30 | 2024-05-23 | レノボ・シンガポール・プライベート・リミテッド | 情報処理装置および制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4235884B2 (ja) | 2009-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3367212B1 (en) | Hardware automatic performance state transitions in system on processor sleep and wake events | |
| US8112647B2 (en) | Protocol for power state determination and demotion | |
| JP5430851B2 (ja) | 動的なｄｌｌパワーダウン並びにメモリ・セルフリフレッシュの方法及び装置 | |
| KR101519082B1 (ko) | 슬리프 프로세서 | |
| TWI341969B (en) | Method for causing a memory to enter self refresh, memory apparatus that can enter a self refresh, and coumputing system | |
| KR101633030B1 (ko) | 액티브 프로세서들의 수 변경을 용이하게 하는 자원 관리 방법 | |
| JP4376897B2 (ja) | プロセッサ電力状態を考慮するメモリコントローラ | |
| US7581129B2 (en) | Dynamic power control for reduced voltage level of graphics controller component of memory controller based on its degree of idleness | |
| CN107924225B (zh) | 用于动态地调整存储器状态转变定时器的系统和方法 | |
| JP2012150815A (ja) | 複数の回路における性能パラメータの整合 | |
| JP2005285093A (ja) | プロセッサ電力制御装置及びプロセッサ電力制御方法 | |
| JP2000039937A (ja) | コンピュータシステムおよびそのパワーセーブ制御方法 | |
| US20230108255A1 (en) | Display method, display device, and display apparatus | |
| TWI316657B (en) | North bridge power management method and apparatus and memory bridge | |
| KR20140026308A (ko) | 멀티 코어 시스템의 전력 관리 장치 및 방법 | |
| JP4235884B2 (ja) | ノイズ低減装置、ノイズ低減方法及びプログラム | |
| JP2005182473A (ja) | 周波数制御方法および情報処理装置 | |
| US20090313491A1 (en) | Noise reduction apparatus and method of dynamic power management processor | |
| US11861781B2 (en) | Graphics processing units with power management and latency reduction | |
| CN116643641A (zh) | 指令处理方法及装置、计算机可读介质、处理器 | |
| CN116643642A (zh) | 一种电源管理方法、装置与计算设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081120 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |