JPH11507736A - コンピュータ・システムのパワーダウンモード - Google Patents

Abstract

(57)【要約】 コンピュータ・システムは、主システム・メモリと接続した、入力データを処理しそれをＬＣＤパネル画面に表示するＣＰＵ及びＶＧＡ/ＬＣＤ コントローラを備える。ここでＬＣＤパネルはそのパネル上に複数の行ドライバ及び列ドライバを備える。各列ドライバ・チップは、パネル・ドライバ・メモリ及びパネル・ドライバ制御論理を含む。フレーム・レート変調されたグレイスケール・データ信号がプロセッサ及びＶＧＡ/ＬＣＤコントローラからパネル・ドライバ・メモリに送られる。水平クロック、垂直クロック、及びデータ・シフト信号を含むタイミング信号がパネル・ドライバ制御論理に送られ、ＬＣＤパネル画面に読み出され表示されるデータが格納されるパネル・ドライバ・メモリを制御する。２つの全フレーム間隔中に画面アップデート情報が来ないことが検知されると、システムは、グレイスケール・データを白黒データにリマップし、データ・シフト・クロックを停止し、ＶＧＡ/ＬＣＤコントローラのある部分及び順序子（シーケンサー）の動作を不能にし、従って後者を画面オフモードにすることにより節電モードに入る。データ・シフト・クロックが停止すると、表示パネル及びそのパネル・ドライバ・メモリは自己リフレッシュ・モードに入る。このモードでは、パネル・ドライバ・メモリに格納された１フレーム分のデータが，垂直及び水平クロック信号の制御の下で繰り返し読み出される。

Description

【発明の詳細な説明】 コンピュータ・システムのパワーダウンモード ［技術分野］ 本発明はパーソナル・コンピュータ又はワードプロセッサ等の情報処理装置に 関するもので、、特にそのような装置における電力節減に関するものである。 ［背景技術］ 携帯用パーソナル・コンピュータが普及するにつれ、それらはより複雑、より 強力になり、新しい機能と特色が付け加えられる。携帯用パーソナル・コンピュ ータに必要な電力は常に重要な問題であるが、この電力は新しい機能が付け加え られるに従い増加する。この電力が増えるに従いエネルギー消費を最小にするこ とがますます重要になってくる。携帯用パーソナル・コンピュータに電力を供給 するバッテリの寿命を向上させること以外に、適当な時にコンピュータのある部 分を停止することによりエネルギーの節約を行い、従って高電力下でのバッテリ 寿命を向上さすことも可能である。今まで行われて来た節電法には、手動による 停止や、一定時間が経過すると停止するようなシステムのような種々の方法があ る。そのような多くのシステムでは、画面は完全に消されるが、主システム・メ モリ、ＣＰＵ、ＶＧＡ/ＬＣＤ表示コントローラから供給される情報でリフレッ シュを引き続き行ってもよい。しかし、表示を完全に消すことが好ましくない状 況もある。 さらに、手動による停止又は一定時間後の停止は、電力削減に対して最適な時 間間隙を与えるとは限らない。 出願人は、好ましくない表示の劣化を伴わず、又は好ましい特長をもつ表示機 能を失うことなく節電モードに対する最適な時間を与えるようなシステムは現在 まで存在しなかったと信じる。 従って、上記の問題を最小にする又は完全に取り除くようなコンピュータ又は 情報処理システムを提供するのが本発明の目的である。 ［発明の開示］ 本発明の原理をその好ましい実施例に従って実現するためには、コンピュータ ・システムは、情報を格納、処理し、且つ表示コントローラを含む情報プロセッ サと、情報プロセッサからアップデート・データを入力する表示パネル、及び予 め定められたフレーム数の間にアップデート・データが存在しないことに対応し て、前記情報プロセッサのある部分を動作不能にする手段とを備える。表示パネ ルは、データのフレームを格納するパネル・メモリを含み、従ってアップデート ・データが存在しないときには、表示はパネル・メモリから自己リフレッシュを することが可能で、且つプロセッサの他の機能を停止することができる。 ［図面の簡単な説明］ 図１は、本発明の原理を具現化するコンピュータ・システムの簡単化された機 能図である。 図２は、本発明の原理に従ったコンピュータ・システム並びに液晶表示装置及 びそのドライバのより詳しいブロック図である。 図３は、図２に示された一群のパネル・ドライバの１つの列ドライバのブロッ ク図である。 図４は、図1-3に示されたコンピュータ・システムに用いられるVGA/LCDコント ローラの部分のブロック図である。 図５ａ〜図５ｆは、本発明の動作を理解するのに役立つタイミングを示すタイ ミング図である。 ［発明を実施するための最良の形態］ 図１にパーソナル・コンピュータのような情報処理システムの成分を示す。図 中、10は中央処理装置即ちＣＰＵで、一般的に12で示された通常のキーボードを 含む入力装置から入力データを入力する。このＣＰＵはデータと制御信号をＶＧ Ａ/ＬＣＤコントローラ14に出力するが、ＶＧＡ/ＬＣＤコントローラ14はそのデ ータをビデオ・メモリ15に格納する。ＶＧＡ/ＬＣＤコントローラは通常ＣＰＵ 及びビデオ・メモリとインターフェースするが、データ出力及びデータ制御を表 示パネル16に出力 する。表示パネルには多くの公知のＬＣＤ表示画面の１つが含まれ、アクティブ ・マトリックスＬＣＤ表示画面18は１つの例である。表示パネルはさらに、ＶＧ Ａ/ＬＣＤコントローラ14から一般的に22で表わされる線を介してデータを入力 する表示ドライバー・メモリ20を含み、ＶＧＡ/ＬＣＤコントローから線26を介 してタイミング及び制御情報を入力するパネル・ドライバー・コントロール24も 含む。 通常の動作では、ＣＰＵはシステム入力とインターフェースしてデータを処理 し、そのデータはＶＧＡ/ＬＣＤコントローラを通して出力され、ビデオ・メモ リ15に格納される。ビデオ・メモリ内のデータはＶＧＡ/ＬＣＤコントローラに より処理され、ドライバー・メモリ20に出力される。後者は、例えば640列200行 のような通常の垂直ラスタ表示装置のＬＣＤパネル上に表示される１フレーム分 の情報を貯える。ＶＧＡ/ＬＣＤコントローラは、パネル・ドライバー・コント ロールに出力されるタイミング信号および制御信号を生成する順序子(シーケン サー)を含む。このパネル・ドライバー・コントロールは、ドライバー・メモリ2 0へのデータの書き込み及びドライバー・メモリからＬＣＤ表示画面18へのデー タの読み出しを制御する。ドライバー・メモリ及びパネル・ドライバー・コント ロール24は共に１つのチップ上に形成され、ＬＣＤ表示パネルそのものに搭載さ れる。以下に述べるように640x200のピクセル表示装置を完全に動作させるには 多くのチップ20，24が必要である。 ＶＧＡ/ＬＣＤコントローラ14はデータ・モニター（図４に示され，また以下 に詳しく述べるが）を含むが、このモニターはアップデート・データを監視する 。ここでアップデート・データにはビデオ・メモリ内のデータ及びＣＰＵを経由 して供給される入力データが含まれる。通常、これらのデータは全てＬＣＤ表示 画面をアップデートするためＶＧＡ/ＬＣＤコントローラを通して転送される。 データ・モニターが、例えば２つのフレーム分のような予め定められた期間内に アップデート・データが来ていないことを検知すれば、システムは自動的に節電 モード即ち低電力消費モードに入り、ドライバー・メモリ20に格納された画像メ モリがＬＣＤ表示装置をリフレッシュするのに使われ、ＶＧＡ/ＬＣＤコントロ ーラの種々の動作は節電のため停止される。このように、この方法によれば、シ ステムメモリ又は入力装置からアップデート・データが来なければ、システムは いつも節電モードに自動的に切り替わるのである。 ＬＣＤ表示装置上に表示するデータを制御するフレーム・レート・モジュレー タを制御するのに用いる多重ビット・グレイスケール・コードによりデータが定 義されている特別なシステムでは、節電モードには、グレイスケール・コードを ２桁のコードにリマップする命令を出す信号が含まれている。この２桁のコード は、１つの二状態即ちドライバー・メモリ20に格納される実質的に白黒の画像信 号を定義する。 図２は、表示パネルの全体的構成並びにそれとＶＧＡ/ＬＣＤコントローラ、 ＣＰＵ、及びビデオ・メモリとのインターフェイスを示し、複数の列ドライバー を用いた構成を示している。ＣＰＵ10はキーボード12のような入出力装置及びＶ ＧＡ/ＬＣＤコントローラ14とインターフェイスする。データ及び制御信号がＶ ＧＡ/ＬＣＤコントローラから複数の列ドライバー32a-32h及び複数の行ドライバ ー34a-34bに送られる。単に解説する目的のためだけであるが、ここで述べる構 成例では、ＬＣＤ表示パネル18は640x200の表示を与えるものとする。表示装置 の列ドライブ・パッドは、８つのセクションに分けられ、それぞれが80の列を持 つ。表示パネルの行ドライブ・パッドはそれぞれが100の行を持つ２つのセクシ ョンに分けられている。このように、行ドライバ34a及び34bの各々は200の行を 駆動し、列ドライバ32a-32hの各々は80列を駆動する。ドライバ32a-32h並びに34 a及び34bの各々は異なった１つのチップに形成され、一般的に16で示される表示 パネル16に取り付けられる。 図３は、例えば、ドライバ32aのような１つの列ドライバのブロック図である 。すべての列ドライバは全く同一なので、１つに付いて記述すればすべてに対し て十分である。いくつかの列ドライバを一度に一つづつ動作可能にすることがで きる。動作可能になると、各列ドライバは80ビットのデータをそのメモリに書き 込み、そのメモリから80ビットを適当なパネル・ドライバ・パッドに読み出す。 個々の列ドライバは次にスタンドバイ・モードになり、同時に隣接するドライバ が動作可能になり、ＬＣＤ表示装置の640のすべての列が活性化されるまで８つ の列ドライバが順番に一つづつ動作するのである。 図３に示すように、Ｄ_O-Ｄ₃で示す入力データはバス40を通してデータ・コン トロール回路42に入力され、同回路はそのデータをバス44を通して入力レジスタ 46に出力する。入力レジスタからのデータは書き込みレジスタ及びコントロール ・ゲート48に出力され、それから列ドライバ表示ＲＡＭ50に書き込まれる。 データは、ニブル即ち４つの引き続いたデータビット（Ｄ_O-Ｄ₃）のグループ を単位にして転送される。ニブルは、(４ビット即ち１ニブル毎に)入力レジスタ 及び書き込みレジスタに、ＶＧＡ/ＬＣＤコントローラからＸＳＣＬクロック・ ライン54を介して列ドライバ・コントロール論理回路56に入力されるデータ・シ フト・クロックＸＳＣＬの制御の下にシフトされる。コントロール論理回路56は 、入力レジスタ46に対し、書き込みレジスタ48にデータを転送するためのタイミ ング信号を出力する。 ＶＧＡ/ＬＣＤコントローラ14から供給されるタイミング信号には、入力ライ ン58をへて列ドライバに入力される水平クロック信号ＬＰが含まれるが、これは 、表示ＲＡＭ50から読み出されたデータを入力しラッチするエッジ・トリガー・ ラッチ60及びコントロール論理回路56に送られる。ＬＰ即ち水平クロック信号は 、ビット・ドライバ回路64をへてパネル・ドライブ・パッドに送られる表示デー タのラッチングをトリガーする。ここでビット・ドライバ回路64は、個々の表示 列に対応して出力Ｘ₁、Ｘ₂、...、Ｘ_n（ここで80列のドライバに対し80の出力が ある）を持つ。信号Ｄ_OFFもＶＧＡ/ＬＣＤコントローラから列ドライバ入力ライ ン66に供給されるが、これにより表示装置を自在にオン又はオフすることができ る。この信号は節電モードには用いられない。 フレーム・スタート即ち垂直クロック信号ＹＤはＶＧＡ/ＬＣＤコントローラ から入力ライン68に供給され、行アドレス・シフト・レジスタ70の動作を開始さ せる。同レジスタ70は、書き込みレジスタがその画像データを転送する先の表示 ＲＡＭ行のアドレスを制御する。ＹＤ信号は表示ＲＡＭ50のアドレスをリセット し、新しいフレームのスタートに対応する。各フレーム内では、行アドレス・レ ジスタ70内のカウンタにより行から行へとアドレスがシフトされる。 イネーブル回路72は、列ドライバ32a-32h内で隣接した列ドライバとライン76 を通して通信を行い、入力レジスタ46、コントロール論理回路56、データ・コン トロール回路42を動作可能にしたり不能にしたりする。動作可能信号は、コント ロール論理回路56からイネーブル回路72にライン78を経て供給される信号によ りコントロール論理タイミングと同期している。 ＶＧＡ/ＬＣＤコントローラは、多くの機能ブロックを用いて図４に示されて いる。ＶＧＡ/ＬＣＤコントローラは、ＣＰＵ10と接続したバス・インターフェ ース80、ビデオ・メモリと接続した表示メモリ・インターフェース82、及び表示 パネル16と接続したＬＣＤインターフェース84を含む。順序子（シーケンサー） 86はいくつかのＶＧＡ/ＬＣＤ回路の初期タイミング及び同期を与える。これら の回路には、内部垂直タイミングパルスを生成しライン90に出力するＣＲＴコン トローラ88を含む。さらに、ＶＧＡ/ＬＣＤコントローラには、グラフィックス ・コントローラ92、アトリビュート・コントローラ94、及びルックアップ・テー ブル96が含まれるが、これらは全て順序子（シーケンサー）86からのタイミング 信号により制御される。このグラフィックス・コントローラは、バス98を介して バス・インターフェース80と、又バス100を介して表示メモリ・インターフェー ス82とそれぞれ接続している。ＣＲＴコントローラは垂直クロック信号を生成し ライン102に出力する。この信号はＬＣＤインターフェース84に供給され、その インターフェースから垂直クロック出力ＹＤが出力される。ＣＲＴコントローラ はさらに、水平タイミング信号を生成しライン104に出力する。この信号はＬＣ Ｄインターフェース84に供給され、ＬＣＤ表示パネルへ出力される水平クロック 信号ＬＰが形成される。順序子（シーケンサー）86はピクセル・クロックをライ ン108に出力する。この信号はＬＣＤインターフェースに供給され、このインタ ーフェースによりピクセル・シフト・クロックＸＳＣＬが出力される。 ＶＧＡ/ＬＣＤコントローラには節電コントローラ110も含まれ、メモリ及びＩ /Ｏ書き込みを表わす信号をバス・インターフェース80からライン112を通して入 力する。これはデータ・アップデート信号で、この信号が出されると、ビデオ・ メモリから表示メモリ・インターフェース82、グラフィックス・コントローラ92 、アトリビュート・コントローラ94、ルックアップ・テーブル96、バス114を通 してＬＣＤインターフェースへ至るデータ径路内でデータ変化があることを表わ す。そしてこのＬＣＤインターフェースからデータ・ビットＤ_O-Ｄ₃がＬＣＤ表 示パネルに転送される。 節電コントローラ110が２フレーム分に相当する時間の間メモリ又はＩ/Ｏ書き 込 みアップデート・データが来ないことを検知すると、コントローラはライン120 を通して、実質的にデータ・シフト・クロックＸＳＣＬを切り、グラフィックス ・コントローラ92、アトリビュート・コントローラ94、及びルックアップ・テー ブル96を停止させ、さらに順序子（シーケンサー）86のある部分も停止させる。 ＬＣＤインターフェース84は、多重ビット・グレイスケール・コードを入力す る通常のフレーム・レート・モジュレータ121を含む。グレイスケール・コード で表わされるグレイスケール段階のレベルと同数のフレームを含むグループの各 々に対し、フレーム・レート・モジュレータはそのようなフレーム・グループの 内ある数のフレームの間個々のピクセルをオンにする。そのようなピクセルがオ ンになるフレーム数は、そのピクセルに対しグレイスケール・コードで表わされ る数に実質的に等しい。例えば、４ビットのグレイスケールを用い、ある与えら れたピクセルの強度を16のレベル即ち段階で表わす場合、そのピクセルに対しグ レイスケール・コードで50％（レベル７）の強度が表わされているときは、その ピクセルはフレーム・グループのフレーム数（16）の50％（８フレーム）に対し てオンになる。又、グレイスケール・コードが25％のグレイスケール・レベル（ レベル３）を表わしているときは、そのピクセルはフレーム数の25％（４フレー ム）に対してオンになるだけである。さらに、グレイスケールがゼロのレベルを 示していれば、そのピクセルはそのフレーム・グループのどのフレームに対して もオンにならない。又、グレイスケール・コードが最大の強度を示していれば、 そのピクセルはそのフレーム・グループの全てのフレームに対してオンになる。 ２つの全フレーム中にアップデート・データが来ていないことを検知すると、 節電コントローラはＬＣＤインターフェースのフレーム・レート・モジュレータ 121にライン124を通し信号を送り、グレイスケール・コードをリマッピングし、 簡単な白黒即ち二状態ピクセル・レベルの信号に変換させる。リマッピングにお いて、グレイスケール・コードのすべてのビットがゼロなら、ゼロ出力がフレー ム・レート・モジュレータに出力され、従って、フレーム・レート・モジュレー タはそのフレーム・グループのどのフレームに対しても個々のピクセルをオンに しない。４ビット中（この説明で例として用いている４ビットのグレイスケール ・コードにおいて）に１つ以上のビットが１であるとき、即ち、グレイスケール ・コードがゼロで ない全ての場合には、１の信号がフレーム・レート・モジュレータに出力される 。それに伴い、フレーム・レート・モジュレータはそのフレーム・グループの全 てのフレームに対して個々のピクセルをオンにする。即ち、そのピクセルは最大 の強度を得ることになる。システムが節電モードに入り、表示が列ドライバ・メ モリから実質的に自分でリフレッシュする場合には、多重ビット・グレイスケー ル・コードから白黒へのこのリマッピングが必要である。列ドライバ表示ＲＡＭ 50に格納された画像データは単一フレームの情報である。それ故、ピクセル値が 自己リフレッシュ動作中に繰り返し表示されるとき、各ピクセル値は、グレイス ケール表示やフレーム・レート・モジュレーションにおけるように変化すること ができないからである。 図５のタイミング図を参照し以下に節電モードに付いて詳しく説明する。しか し、節電モードは簡単には次のように動作する。データシフト・クロックＸＳＣ Ｌが列ドライバ32aに供給されなくなると、新しい画像データはＲＡＭ50に書き 込まれず、列ドライバの内部表示ＲＡＭ50に既に格納されている画像データが繰 り返し読み出され、ＬＣＤパネル表示をリフレッシュする。少なくも２フレーム 分の間(ライン90の内部垂直クロック信号ＶＲＴＣで測定して。図4を参照)メモ リ書き込み又はＩ/Ｏ書き込みがない場合には、ピクセル出力はまずグレイスケ ールから白黒にリマップされる。続いて、次の第２の垂直フレーム・パルスで、 パネル・ドライバーは自己リフレッシュ・モードに入り、ピクセル・シフト・ク ロックを停止し、完全な１フレーム分の白黒のピクセルが表示ＲＡＭ50に格納さ れていることを確認する。この時点で、グラフィックス・コントローラ、アトリ ビュート・コントローラ、ＬＣＤインターフェースのある部分のようなＶＧＡ/ ＬＣＤの種々のブロックが停止される。さらに、順序子（シーケンサー）96はス クリーン・オフ・モードに入り、メモリ・インターフェース動作を減らし、最大 のＣＰＵ帯域を与えるようになる。 節電モードは２全フレーム内に自動的に入る。逆に、メモリ書き込み又はＩ/ Ｏ書き込みが起きると節電モードは自動的に終了する。そのようなことが起きる と、動作不能になっているＶＧＡ/ＬＣＤコントローラ・ブロックが次の内部Ｖ ＲＴＣパルスでまず動作可能になる。その後、次の垂直フレーム・クロック（Ｙ Ｄ）パルスで、データ・シフト・パルスＸＳＣＬが動作可能になり、パネル・ド ライバは自己リフレ ッシュ・モードから出る。節電モードのこのような自動開始及び終了が、節電コ ントローラ及びその節電モードが動作可能になっている限り連続して繰り返され る。節電モードはユーザの手動により（図示なし）動作可能になることが好まし い。コンピュータを用いる多くの状況では、コンピュータ・システム全体はこの 節電モードになっている時間が非常に長い。従って、大きなエネルギーの節約を することが可能になる。例えば、キーボードからデータを入力する際、オペレー タは一時的に休むときがしばしばある。そのような休止が少なくも２フレーム分 の間(システム・フレーム速度は毎秒約70フレームである)行われるときにはいつ も、システムは節電モードに自動的に入り、次にデータが入力されるまでその状 態に留まる。 図5a-5fは上述した回路の種々の動作のタイミングを表わすタイミング図であ る。図5aは140における内部ＶＲＴＣタイミング・パルスを示す。図5bは142にお ける垂直フレーム・クロック・パルスＹＤを示す。メモリ書き込み又はＩ/Ｏ書 き込みは図5cに示され、グレイスケールから白黒へのリマッピングのタイミング は図5dに示されている。ＶＧＡ/ＬＣＤコントローラ論理の動作可能・動作不可 は図5eに示され、列ドライバの自己リフレッシュ・モードの動作は図5fに示され ている。図の上部に大部分の時刻が時刻t1-t10で表わされている。勿論、全体の 節電モードは動作可能になっており、メモリ書き込み又は入力書き込みデータ・ アップデート・パルス150が監視されていると仮定する。ＶＲＴＣパルス152は、 垂直ＹＤクロック・パルス154と同じ繰り返しで起こり、垂直ＹＤクロック・パ ルス154よりわずかに早く起きる。最も最近のメモリ書き込み又はＩ/Ｏ書き込み パルス150が時刻t1で起き、それに続くＶＲＴＣパルスが時刻t2で起き、さらに 次の２つのＶＲＴＣパルスが時刻t4に来る前に新しいメモリ書き込み又はＩ/Ｏ 書き込みパルス150が来ないと仮定すれば、節電コントローラは、ライン124（図 ４参照）を通してリマップ信号をフレーム・レート・モジュレータ121に送り、 図5dに示すように、時刻t4でグレイスケール・コードから黒白へのリマッピング が開始される。次にシステムは、２つの全フレーム時間、即ち、時刻t4からt6ま での間、２番目の次のパルスを待つ。この時間中、表示ＲＡＭ50は入力データを 引き続き入力する。しかし、この２つのフレームの間、表示ＲＡＭへの入力デー タは白黒で、もはやフレーム・レート・モジュレーション用のグレイスケールで はない。このようにして表示ＲＡＭは白黒の 全フレーム分の画像データを入力し格納する。時刻t6で、シフト・クロックＸＳ ＣＬは停止し、グラフィックス・コントローラ、アトリビュート・コントローラ 、ルックアップ・テーブル、及び順序子（シーケンサー）86のある部分を含む種 々のＶＧＡ/ＬＣＤコントローラ論理ブロックが図5eに示すように動作不能にな る。この時刻t1−t6の間、表示ＲＡＭメモリは、ＶＧＡ/ＬＣＤコントローラか ら列ドライバーに絶えず転送されている垂直クロックＹＤと水平クロックＬＰの 制御下にある。従って、ＶＧＡ/ＬＣＤコントローラ論理が不能になりシフト・ クロックＸＳＣＬが停止する時刻t6において、表示パネルは、次のフレーム・パ ルスＹＤ（時刻t7で起きる）が来るまで待機し、その後自己リフレッシュ・モー ドを開始し、表示ＲＡＭ50にある白黒画像情報から繰り返しリフレッシュが行わ れる。自己リフレッシュ・モードでは、水平および垂直クロックＬＰ及びＹＤの 制御の下で１つのフレーム分の白黒画像データがＲＡＭ50から繰り返し読み出さ れる。この自己リフレッシュ動作及び節電モードは次のメモリ書き込みパルス又 はＩ/Ｏ書き込みパルスが検知されるまで続けられる。例えば時刻t8でデータ・ アップデート・パルス156が検知されると、システムは実質的に節電モードを終 了する。即ち、検知されたデータ・アップデート・パルス156に続いてＶＲＴＣ パルス158が来る時刻t9で、グレイスケール・コードの白黒へのリマッピングが 終了し、システムはフレーム・レート・モジュレーション用のグレイスケール・ マッピングに戻る。同様に時刻t9でＶＧＡ/ＬＣＤコントローラ論理ブロックの 不能も終了し、全てのＶＧＡ/ＬＣＤコントローラ・システムは通常の動作に戻 る。垂直クロック・パルスＹＤによりフレーム同期した自己リフレッシュ・モー ドは、時刻t10に次のＹＤ信号160が来るまで待機し、その時点で、図5fに示すよ うに自己リフレッシュ・モードを終了する。 節電モードの終了時点で、種々のクロック信号は同期しなくてはならない。こ れは、電源を切断せず、通常の順序子（シーケンサー）リセット動作を用いて簡 単に行うことができる。従って、順序子（シーケンサー）は、節電モードの終了 時点でリセット動作に入ってもよい。或いは、順序子（シーケンサー）の完全な リセットを行わず、いくつかのタイミング信号を監視し、それらを同期させるよ うにしてもよい。節電モードの終了及びＶＧＡ/ＬＣＤコントローラ論理ブロッ クの動作再開は、内部ＶＲＴＣクロックに対応してt9で開始するが、これは、ビ デオ・メモリからデ ータが得られ、自己リフレッシュ・モードが終了する時刻t10より十分前に行わ れるのである。 勿論、図面と共に先に与えた記述を詳しく調べることにより、前述した節電装 置及び方法の動作の原理、特長、及び方法が、表示装置を備えたインテリジェン ト装置、ユーザ表示装置をもつ埋め込まれたマイクロ・コントローラ、及び表示 装置をもつインテリジェント入出力プロセス機構を含むがこれらに限定されない 他のシステムや装置へ簡単に応用できることは、当業者には自明であろう。

【手続補正書】特許法第１８４条の８第１項 【提出日】１９９７年７月１６日 【補正内容】 特許請求の範囲 １．情報を格納しプロセスする情報プロセッサであって、 更新データのフレームを生成する表示コントローラ（14）であって、各更 新データのフレームはグレイスケールの複数のピクセル・データ・グループを含 んでおり、各ピクセル・データ・グループは複数のグレイスケール輝度レベルの 一つを表わすn-ビット信号を持っており、 予め決められた数の更新データのフレームが存在しないことに対応して、 前記情報プロセッサのある部分を一時的に動作不能にする節電回路（110）と、 前記表示コントローラ及び前記節電回路（110）と接続し、更新データの フレームが存在しないことに対応して、更新データの現フレームのグレイスケー ルのピクセル・データ・グループをそれに対応する２つの輝度レベルの１つを表 わす白黒ピクセル・データにリマップするリマップ手段（121）とを有し、 前記情報プロセッサから更新データの前記フレームを選択的に入力し、パネル 画面上に画像を生成する表示パネル（16）であって、 前記表示コントローラ（14）に接続し、少なくもリマップした更新データ の現フレームを格納するパネル・メモリ（50）と、 前記パネル・メモリ、前記表示コントローラ、及び前記節電回路（110） と接続し、更新データが存在しないことに対応して、前記パネル・メモリに格納 された更新データで前記パネル画面を自己リフレッシュするリフレッシュ手段と を有することを特徴とする節電コンピュータ・システム。 ２． 請求項１に記載のコンピュータ・システムにおいて、前記更新データが再 出現するとき前記情報プロセッサの前記ある部分を再び動作可能にする手段を含 むことを特徴とする。 ３． 請求項１に記載のコンピュータ・システムにおいて、前記表示パネルは、 それに接続し、前記表示コントローラからのパネル表示制御情報を前記パネル・ メモリに転送するパネル・ドライバをさらに含むことを特徴とする。 ４． 請求項３に記載のコンピュータ・システムにおいて、前記表示コントロー ラは、垂直タイミング信号(102)、水平タイミング信号(104)、及びデータ・シフ ト信号(108)を生成するタイミング手段を含んでおり、 前記パネル・ドライバは、前記タイミング信号を入力し、前記タイミング信号 に対応して前記パネル・メモリへ入力及び前記パネル・メモリから出力する更新 データの流れを制御する手段を含んでおり、 前記データ・シフト信号は、前記表示コントローラから前記パネル・メモリへ の更新データの転送を制御し、前記節電回路（110）は、前記データ・シフト信 号（108）を前記パネル・ドライバへ転送する機能を一時的に不能にする手段を 含んでおり、 前記表示パネルは、前記垂直及び水平タイミング信号の制御の下で前記パネル ・メモリに格納されている情報を前記表示パネルへ繰り返し転送する手段をさら に含んでいることを特徴とする。 ５． 請求項１に記載のコンピュータ・システムにおいて、更新データの現フレ ームをリマップした後、少なくも１つの完全なフレームの白黒データを前記パネ ル・メモリに転送する手段をさらに有することを特徴とする。 ６． 請求項１に記載のコンピュータ・システムにおいて、１つの完全なフレー ムの前記白黒信号出力を前記パネル・メモリに格納する手段をさらに有すること を特徴とする。 ７． 請求項１に記載のコンピュータ・システムにおいて、前記表示コントロー ラは、順序子（シーケンサー）（86）を持つVGA/LCDコントローラを有し、前記 節電回路は前記順序子（シーケンサー）のある部分を動作不能にする手段を含む ことを特徴とする。 ８． 請求項７に記載のコンピュータ・システムにおいて、前記VGA/LCDコント ローラは、グラフィックス・コントローラ(92)、アトリビュート・コントローラ (94)、 及びルックアップ・テーブル（96）を含み、前記節電回路は、前記グラフィック ス・コントローラ(92)、前記アトリビュート・コントローラ(94)、及び前記ルッ クアップ・テーブル（96）を動作不能にする手段をさらに含むことを特徴とする 。 ９． ビデオデータの複数のフレームにより特定されるグレイスケールの画像を 表示し、第１の動作モード及び前記第１の動作モードよりも消費電力が低い第２ の動作モードを有するビデオ表示装置（16）と、 グレイスケール画像データの複数の列からなるビデオデータの与えられたフレ ームを、対応する単色画像データに変換する変換手段（121）と、 予め決められた時間内に、ビデオデータの予め決められた数の引き続くフレー ムが入力しないことに対応して、ビデオ表示装置を制御し、前記第１の動作モー ドから前記第２の動作モードに切り換え、また、ビデオ表示装置を制御し、ビデ オ・データの与えられたフレームを変換して得られた単色画像を表示する制御手 段（110）とを有することを特徴とするビデオ表示システム。 １０．請求項９に記載のシステムにおいて、前記制御手段は、ビデオ・データの 引き続く２つのフレームが入力しないことに対応して、ビデオ表示装置を制御し 、前記第１の動作モードから前記第２の動作モードへ切り換える構成となってい ることを特徴とする。 １１．請求項９に記載のシステムにおいて、前記ビデオ表示装置は、ビデオ・デ ータの前記フレームと共に更新パルスをそれぞれ入力しており、 前記制御手段は、予め定められた数の引き続く更新パルスが入力しないことに 対応して、ビデオ表示装置を制御し、前記第１の動作モードから前記第２の動作 モードへ切り換える構成となっていることを特徴とする。 １２．請求項９に記載のシステムにおいて、前記ビデオ表示装置は、ビデオデー タの与えられたフレームを変換して得られた前記フレームを含むビデオ・データ のフレームを格納するフレーム・メモリ（50）を有し、 前記制御手段は、前記ビデオ表示装置が前記第２の動作モードへ切り換えられ たとき、フレーム・メモリに格納された、ビデオデータの与えられたフレームを 変換して得られた前記フレームを繰り返し読み出し、表示するよう前記ビデオ表 示を制御する構成となっていることを特徴とする。 １３．(a) ビデオデータの複数のフレームにより特定されるグレイスケールの画 像を表示し、第１の動作モード及び前記第１の動作モードよりも消費電力が低い 第２の動作モードを有するビデオ表示装置を提供するステップと、 (b) グレイスケール画像データの複数の列からなるビデオデータの与えられた フレームを、対応する単色画像データに変換するステップと、 (c) 予め決められた時間内に、ビデオデータの予め決められた数の引き続くフ レームが入力しないことに対応して、前記ビデオ表示スイッチを制御し、前記第 １の動作モードから前記第２の動作モードに切り換え、また、前記ビデオ表示装 置を制御し、ビデオデータの与えられた前記フレームを変換して得られた単色画 像を表示するステップとを有することを特徴とするビデオ表示システムの電力消 費を減少させる方法。 １４．請求項１３に記載の方法において、ステップ(c)は、ビデオ・データの引 き続く２つのフレームが入力しないことに対応して、前記ビデオ表示装置を制御 し、前記第１の動作モードから前記第２の動作モードへ切り換えるステップを有 することを特徴とする。 １５．請求項１３に記載の方法において、前記ビデオ表示装置は、ビデオ・デー タの前記フレームと共に更新パルスをそれぞれ入力し、 ステップ(c)は、予め定められた数の引き続く更新パルスが入力しないことに 対応して、前記ビデオ表示手段を制御し、前記第１の動作モードから前記第２の 動作モードへ切り換えるステップを有することを特徴とする。 １６．請求項１３に記載の方法において、前記ビデオ表示装置は、入力データの 与え られたフレームを変換して得られた前記フレームを含むビデオ・データのフレー ムを格納するフレーム・メモリを有し、 ステップ(c)は、前記ビデオ表示装置が前記第２の動作モードへ切り換えられ たとき、フレーム・メモリに格納された、ビデオ・データの与えられたフレーム を変換して得られた前記フレームを繰り返し読み出し、表示するよう前記ビデオ 表示を制御するステップを有することを特徴とする。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｇ０９Ｇ 3/20 ６１２ Ｇ０９Ｇ 3/36 ６３１ 5/00 ５５０Ａ 3/36 Ｇ０６Ｆ 1/00 ３３２Ｚ 5/00 ５５０ ３３４Ｇ 【要約の続き】 る。データ・シフト・クロックが停止すると、表示パネ ル及びそのパネル・ドライバ・メモリは自己リフレッシ ュ・モードに入る。このモードでは、パネル・ドライバ ・メモリに格納された１フレーム分のデータが，垂直及 び水平クロック信号の制御の下で繰り返し読み出され る。

Claims (1)

1. 【特許請求の範囲】 １． 表示コントローラを含み、情報を格納し及び処理する情報プロセッサと、 前記情報プロセッサからのアップデート・データのフレームを入力する表 示パネルと、 前記情報プロセッサのある部分を一時的に動作不能にするように、予め定 められたフレーム数にアップデート・データが存在しないことを検知する手段と を備えたことを特徴とする節電コンピュータ・システム。 ２． 請求項１に記載のコンピュータ・システムにおいて、前記表示パネルは、 パネル画面と、それに接続し前記情報プロセッサからのデータを格納し、前記パ ネル画面に前記データを転送するパネル・ドライバ・メモリと、及びアップデー ト・データが存在しないことに対応して、前記パネル・ドライバ・メモリに、前 記パネル・ドライバ・メモリに格納されたデータから前記パネル画面をリフレッ シュさせる手段とを含むことを特徴とする。 ３． 請求項２に記載のコンピュータ・システムにおいて、前記アップデート・ データが再出現するとき前記情報プロセッサの前記ある部分を再び動作可能にす る手段を含むことを特徴とする。 ４． 請求項１に記載のコンピュータ・システムにおいて、前記表示パネルは、 パネル画面と、それに接続し前記情報プロセッサからのデータを格納し、前記パ ネル画面に前記データを転送するパネル・ドライバ・メモリと、及びそれに接続 し前記情報プロセッサからのパネル表示制御情報を前記パネル・ドライバ・メモ リに転送するパネル・ドライバとを含むことを特徴とする。 ５． 請求項４に記載のコンピュータ・システムにおいて、前記情報プロセッサ は垂直タイミング信号、水平タイミング信号、及びデータ・シフト信号を生成す る手段を含んでおり、 前記パネル・ドライバは、前記タイミング信号を入力し且つ前記タイミン グ信号に対応して前記パネル・ドライバ・メモリに入出力するデータの流れを制 御する手段を含んでおり、 前記データ・シフト信号は、前記情報プロセッサからのデータの前記パネ ル・ドライバ・メモリへの転送を制御しており、 前記手段は、アップデート・データが存在しないとき、前記データ・シフ ト信号の前記パネル・ドライバへの転送を一時的に不能にする手段、及び前記垂 直及び水平タイミング信号の制御の下で前記パネル・ドライバ・メモリに格納さ れている情報を前記表示パネルへ繰り返し読み出す手段を含むことを特徴とする 。 ６． 請求項５に記載のコンピュータ・システムにおいて、前記データは、複数 のグレイスケール・ピクセル・データ・グループを含み、各グループは複数のグ レイスケールの明るさのレベルの１つを表わすn-ビット信号を有し、 前記情報プロセッサ内のグレイスケール手段は、前記データ信号のピクセ ル・データ・グループの明るさのレベルに応じて前記パネル・ドライバ及びパネル ・ドライバ・メモリに前記パネル画面の制御をさせ、 前記一時的に不能にする手段は、２値の明るさの内、一方のみを持つピク セルを表示するよう、前記グレイスケール手段をリマップし、白黒の信号を出力 する手段を含むことを特徴とする。 ７． 請求項６に記載のコンピュータ・システムにおいて、前記のリマッピング の後、前記パネル・ドライバ・メモリへ少なくも１つの全フレーム分の白黒デー タを転送する手段を含むことを特徴とする。 ８． 請求項６に記載のコンピュータ・システムにおいて、前記１つの全フレー ム分の白黒信号出力を前記パネル・ドライバ・メモリに格納する手段を含むこと を特徴とする。 ９． 請求項６に記載のコンピュータ・システムにおいて、前記情報プロセッサ は、 順序子（シーケンサー）を有するVGA/LCDコントローラを含み、前記一時的に不 能にする手段は、前記順序子（シーケンサー）のある部分を不能にする手段を含 むことを特徴とする。 １０．請求項９に記載のコンピュータ・システムにおいて、前記VGA/LCDコント ローラは、グラフィックス・コントローラ、アトリビュート・コントローラ、及 びルックアップ・テーブルを含み、データの不在を検知する前記手段は前記グラ フィックス・コントローラ、前記アトリビュート・コントローラ、及び前記ルッ クアップ・テーブルの動作を不能にする手段を含むことを特徴とする。 １１．情報を入力し、且つ制御信号及びタイミング信号と共にデータ信号をデー タのフレームを表示するため表示パネルへ転送する情報プロセッサを有しており 、さらに、前記制御信号及びタイミング信号は、データ・シフト・クロック、水 平クロック、及び垂直クロックを含み、また、前記表示パネルは、前記データ信 号に対応し少なくも１フレームの前記データを格納するパネル画面及びパネル・ ドライバ・メモリを含み、前記制御信号及びタイミング信号に対応して前記パネ ル・ドライバ・メモリが前記パネル・ドライバ・メモリから前記パネル画面にデ ータを読み込むのを制御するパネル・ドライバを含むコンピュータ・システムで あって、 前記情報プロセッサから前記表示パネルへの前記データ信号の転送を監視 するステップと、 前記表示パネルへの信号において予め定められた数のデータ・フレームの 期間、前記データの転送がないことを検知したとき前記コンピュータ・システム を節電モードに入れるステップとを有し、 前記コンピュータ・システムを節電モードに入れる前記ステップは、 前記情報プロセッサのある部分を動作不能にするステップと、 前記データ・シフト・クロックの前記パネル・ドライバへの転送を不 能にするステップと、 自己リフレッシュ・モードに入るステップとを有し、 前記自己リフレッシュ・モードは、前記水平クロック信号および 垂 直クロック信号の制御の下に、前記パネル・ドライバ・メモリから前記パネル画 面へフレーム・データを繰り返し読み出すステップを含む、 ことを特徴とする前記コンピュータ・システムの電力消費を減少させる方法。 １２．請求項１１に記載の方法において、前記コンピュータ・システムは、グレ イスケール表示を規定するデータを出力するグレイスケール・コントローラを含 み、前記コンピュータ・システムを節電モードに入れる前記ステップは、白黒表 示を規定するデータを前記パネル・ドライバ・メモリへ出力するようにグレイス ケール・コントローラの動作を変更させるステップと、前記データ信号の転送が ないことを検知した後少なくも２つの全フレーム相当時間待機し、前記パネル・ ドライバ・メモリ内に１つの完全なフレーム分のデータが格納されることを確実 にするステップとを含むことを特徴とする。 １３．請求項１２に記載の方法において、前記制御信号及びタイミング信号は、 垂直クロック周期を有する内部垂直クロックを含み、前記データ信号の転送が存 在しないことを検知するステップは、前記垂直クロック周期の整数倍の時間間隔 中に前記データ信号の有無を監視するステップと、前記データ信号が存在しない ことを検知してからさらに少なくも２つの垂直クロック周期の間待機するステッ プと、前記２つの垂直クロック周期の終りに前記情報プロセッサのある部分を不 能にし、前記データ・シフト・クロックを不能にする前記ステップを遂行するス テップと、及び前記２つの内部垂直クロック周期の終りに続く第２の垂直クロッ クで、前記パネル・ドライバ・メモリに格納されたデータ・フレームを前記水平 及びフレーム・クロックの制御の下に前記表示パネルに繰り返し読み出すことに より自己リフレッシュを開始するステップとを含むことを特徴とする。 １４．請求項１４に記載の方法において、前記コンピュータ・システムは順序子 (シーケンサー)を含み、前記コンピュータ・システムを節電モードに入れる前記 ステップは前記順序子（シーケンサー）のある部分を動作不能にするステップを 含むことを特徴とする。 １５．第１の動作モード、及び前記第１の動作モードよりも消費電力が低い第２ の動作モードを有するビデオ表示手段と、 予め定められた時間間隔の間に入力ビデオ・データが入力しないことに対 応して前記第１の動作モードから前記第２の動作モードへビデオ表示手段の動作 モードを切り換える制御手段とを有し、 前記入力ビデオデータは、フレームを有し、 前記制御手段は、入力ビデオ・データの予め定められた数の引き続くフレ ームが入力しないことに対応して前記第１の動作モードから前記第２の動作モー ドへビデオ表示手段の動作モードを切り換える構成となっていることを特徴とす るビデオ表示システム。 １６．請求項１５に記載のシステムにおいて、前記制御手段は、入力ビデオ・デ ータの引き続く２つのフレームが入力しないことに対応して前記第１の動作モー ドから前記第２の動作モードへビデオ表示手段の動作モードを切り換える構成と なっていることを特徴とする。 １７．請求項１５に記載のシステムにおいて、前記ビデオ表示手段は、入力ビデ オ・データと共にアップデート・パルスをそれぞれ入力しており、 前記制御手段は、予め定められた数の引き続くアップデート・パルスが入 力しないことに対応して前記第１の動作モードから前記第２の動作モードへビデ オ表示手段の動作モードを切り換える構成となっていることを特徴とする。 １８．請求項１５に記載のシステムにおいて、 前記第１の動作モードはグレイスケール・データ表示を有し、 前記第２の動作モードは白黒データ表示を有することを特徴とする。 １９．請求項１５に記載のシステムにおいて、 前記ビデオ表示手段は、入力ビデオ・データのフレームに対応する表示ビ デ オ・データのフレームを格納するフレーム・メモリを有し、 前記制御手段は、前記ビデオ表示手段が前記第２の動作モードに切り換え られると、前記フレーム・メモリに格納されている表示ビデオ・データのフレー ムを繰り返し読み出し表示するように前記ビデオ表示手段を制御することを特徴 とする。 ２０．請求項１９に記載のシステムにおいて、 前記ビデオ表示手段は、入力ビデオ・データを入力し処理し、表示ビデオ ・データを生成しフレーム・メモリに格納するプロセッサ手段を更に有し、 前記制御手段は、前記ビデオ表示手段が前記第２の動作モードへ切り換え られたとき、前記プロセッサ手段の少なくも一部を動作不能にすることを特徴と する。 ２１．(a) 第１の動作モード、及び前記第１の動作モードよりも消費電力が低い 前記第２の動作モードを有するビデオ表示手段を提供するステップと、 (b) 予め定められた時間間隔の間に入力ビデオ・データが入力しないこと に対応して前記第１の動作モードから前記第２の動作モードへビデオ表示手段の 動作モードを切り換える制御ステップとを有し 前記入力ビデオ・データは、フレームを有し、 ステップ(b)は、入力ビデオ・データの予め定められた数の引き続くフレ ームが入力しないことに対応して前記第１の動作モードから前記第２の動作モー ドへビデオ表示手段の動作モードを切り換えるステップを有することを特徴とす るビデオ表示システムの電力消費を減少させる方法。 ２２．請求項２１に記載の方法において、ステップ(b)は、入力ビデオ・データ の引き続く２つのフレームが入力しないことに対応して前記第１の動作モードか ら前記第２の動作モードへビデオ表示手段の動作モードを切り換えるステップを 有することを特徴とする。 ２３．請求項２１に記載の方法において、 前記ビデオ表示手段は、入力ビデオ・データと共にアップデート・パルス をそれぞれ入力し、 ステップ(b)は、予め定められた数の引き続くアップデート・パルスが入 力しないことに対応して前記第１の動作モードから前記第２の動作モードへビデ オ表示手段の動作モードを切り換えるステップを有することを特徴とする。 ２４．請求項２１に記載の方法において、 前記第１の動作モードはグレイスケール・データ表示を有し、 前記第２の動作モードは白黒データ表示を有することを特徴とする。 ２５．請求項２１に記載の方法において、 前記ビデオ表示手段は、入力ビデオ・データのフレームに対応する表示ビ デオ・データのフレームを格納するフレーム・メモリを有し、 ステップ(b)は、前記ビデオ表示手段が前記第２の動作モードに切り換え られると、前記フレーム・メモリに格納されている表示ビデオ・データのフレー ムを繰り返し読み出し表示するように前記ビデオ表示手段を制御するステップを 有することを特徴とする。 ２６．請求項２５に記載の方法において、 前記ビデオ表示手段は、入力ビデオ・データを入力し処理し、表示ビデオ ・データを生成し、フレーム・メモリに格納するプロセッサ手段を更に有し、 ステップ(b)は、前記ビデオ表示手段が前記第２の動作モードへ切り換え られたとき、前記プロセッサ手段の少なくも一部を動作不能にするステップを有 することを特徴とする。