KR19990022629A - 컴퓨터 시스템의 전력 다운 모드 - Google Patents

컴퓨터 시스템의 전력 다운 모드 Download PDF

Info

Publication number
KR19990022629A
KR19990022629A KR1019970709110A KR19970709110A KR19990022629A KR 19990022629 A KR19990022629 A KR 19990022629A KR 1019970709110 A KR1019970709110 A KR 1019970709110A KR 19970709110 A KR19970709110 A KR 19970709110A KR 19990022629 A KR19990022629 A KR 19990022629A
Authority
KR
South Korea
Prior art keywords
data
mode
panel
display
panel driver
Prior art date
Application number
KR1019970709110A
Other languages
English (en)
Other versions
KR100531438B1 (ko
Inventor
사이먼 호
Original Assignee
야스카와 히데아키
세이코 앱슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 앱슨 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR19990022629A publication Critical patent/KR19990022629A/ko
Application granted granted Critical
Publication of KR100531438B1 publication Critical patent/KR100531438B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3218—Monitoring of peripheral devices of display devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3281—Power saving in PCMCIA card
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Power Sources (AREA)
  • Digital Computer Display Output (AREA)

Abstract

컴퓨터 시스템은 입력 데이터를 처리하고 다수의 행렬 드라이브 칩을 패널 상에 포함하는 LCD 패널 상에 그것을 표시하기 위해 메인 시스템 메모리와 인터페이스하는 VGA/LCD 컨트롤러 및 CPU를 포함한다. 각 칼럼 드라이브 칩은 패널 드라이버 메모리 및 패널 드라이버 제어 로직을 포함한다. 프레임 레이트 변조된 그레이-스케일 데이터 신호는 프로세서 및 VGA/LCD 컨트롤러에서 패널 드라이버 메모리로 공급된다. 수평 및 수직 클럭과 데이터 시프트 클럭을 포함하는 타이밍 신호는 LCD 패널 화면상에 표시되도록 데이터가 판독되는 패널 드라이버 메모리를 제어하기 위해 패널 드라이버 제어 회로에 공급된다. 2개의 완전한 프레임 기간 동안 2개의 화면 갱신 정보가 없음을 검출할 '때, 시스템은 그레이-스케일 데이터를 흑백 데이터에 재맵핑하고 데이터 시프트 클럭을 정지하며 VGA/LCD 컨트롤러 및 그의 시퀀서의 일부분을 디스에이블함으로써 전력 다운 모드로 되어, 전자가 화면 오프 모드로 된다. 데이터 시프트 클럭의 정지로 인해 디스플레이 패널 및 그의 패널 드라이버 메모리는 패널 드라이버 메모리에 저장된 데이터 프레임이 수직 및 수평 클럭 신호의 제어하에 반복해서 판독되는 셀프-리프레쉬 모드로 된다.

Description

컴퓨터 시스템의 전력 다운 모드
휴대용 퍼스널 컴퓨터가 널리 사용됨에 따라, 그들은 더 정밀하고 더 파워풀하게 된다. 추가 기능 또는 특징이 추가된다. 휴대용 퍼스널 컴퓨터의 전력 요구는 항상 중요한 관심 사항으로서, 용량이 증가함에 따라 증가한다. 그러한 요구는 에너지 소비 최소화의 중요성을 증가시킨다. 퍼스널 컴퓨터에 전력을 공급하는 배터리의 수명 및 효율 향상에 부가하여, 에너지 절약 또는 더 높은 전력에서의 배터리 수명 연장은 적절한 시기에 컴퓨터의 일부분을 차단함으로써 달성된다. 종래 전력 절약 구조는 일정한 기간이 경과한 후 차단하도록 동작하는 시스템 및 다양한 종류의 수동 차단기를 포함하였다. 수 많은 그러한 시스템에서, 화면은 완전히 차단되거나 또는 메인 시스템 메모리, CPU 및 그의 VGA/LCD 디스플레이 컨트롤러로부터 제공된 정보로부터 계속 리프레쉬될 수 있다. 그러나, 어떤 상황에서는 디스플레이의 완전한 차단을 원하지 않을 수 있다.
또한, 수동 제어 차단 모드 또는 일정한 기간후 마련되는 차단을 사용하면 전력 다운 동작의 최적의 기간이 제공되지 않는다.
본 출원인은 디스플레이의 바람직하지않은 열화없이 또는 디스플레이 성능의 소망 기능을 잃지않고, 저감된 전력 동작의 최적 기간을 제공하는 어떠한 종래 시스템도 알고 있지 않다.
따라서, 본 발명의 목적은 상술한 문제를 최소화하거나 또는 피하는 컴퓨터 또는 정보 처리 시스템을 제공하는 것이다.
본 발명은 퍼스널 컴퓨터 또는 워드 프로세서 등의 정보 처리 기기에 관한 것으로, 특히 그러한 기기의 전력 보존에 관한 것이다.
첨부 도면에 있어서,
도 1은 본 발명의 원리를 구현하는 컴퓨터 시스템의 단순화된 기능도.
도 2는 본 발명의 원리에 따른 컴퓨터 시스템 및 액정 디스플레이 패널과 그의 드라이버의 상세 블록도.
도 3은 도 2에 도시한 패널 드라이버군의 하나의 칼럼 드라이버의 블록도.
도 4는 도 1 내지 도 3의 컴퓨터 시스템에 사용되는 VGA/LCD 컨트롤러의 일부를 도시한 블록도.
도 5는 본 발명의 동작을 이해하는 데 도움이 되는 어떤 타이밍을 도시한 타이밍도.
본 발명의 바람직한 실시예에 따라 본 발명의 원리를 실행함에 있어서, 컴퓨터 시스템은 디스플레이 컨트롤러를 포함하며 정보를 저장하고 처리하는 정보 프로세서, 상기 정보 프로세서로부터 갱신 데이터를 수신하는 디스플레이 패널, 및 소정수의 프레임동안의 갱신 데이터가 없음에 따라 상기 정보 프로세서의 일부를 디스에이블하는 수단을 포함한다. 디스플레이 패널은 갱신 데이터가 없을 때, 디스플레이가 패널 메모리로부터 셀프-리프레쉬될 수 있고 프로세서의 다른 기능이 차단될 수 있도록 데이터 프레임을 저장하는 패널 메모리를 포함한다.
도 1에는 종래 키보드를 포함할 수 있는 (12)로 나타낸 입력 기기로부터 입력 데이터를 수신하는 중앙 처리 장치 또는 CPU(10)을 포함하는 퍼스널 컴퓨터 등의 정보 처리 시스템의 구성 요소 들이 도시되어 있다. CPU는 데이터 및 제어 신호를 VGA/LCD 컨트롤러(14)에 공급하고, 이 컨트롤러는 그 데이터를 그의 비디오 메모리(15)에 저장한다. VGA/LCD 컨트롤러는 통상 CPU 및 비디오 메모리와 인터페이스하고, 데이터 출력 및 데이터 제어를 디스플레이 패널(16)에 제공한다. 디스플레이 패널은 액티브 매트릭스 LCD 디스플레이 패널(18) 등의 다수의 공지 종류중 어느 하나의 LCD 디스플레이 화면을 포함한다. 디스플레이 패널은 (22)로 나타낸 라인상에서 VGA/LCD 컨트롤러(14)로부터 데이터를 수신하는 디스플레이 드라이버 메모리(20)를 포함하고, 또한 라인군(26)을 거쳐 VGA/LCD 컨트롤러로부터 타이밍 및 제어 정보를 수신하는 패널 드라이버 제어부(24)도 포함한다.
정상 동작시, CPU는 VGA/LCD 컨트롤러를 거쳐 공급되어 비디오 메모리(15)에 저장되는 데이터를 처리하기 위해 시스템 입력과 인터페이스한다. 비디오 메모리내의 데이터는 VGA/LCD 컨트롤러에 의해 처리되어 드라이버 메모리(20)에 공급된다. 후자는 종래 수직 래스터 디스플레이에서 LCD 패널 상에 표시되는 하나의 정보 프레임을 포함하고, 이것은 특정예에서 640 칼럼×200 라인을 포함할 수 있다. VGA/LCD 컨트롤러는 패널 드라이버 제어부로 공급되는 타이밍 및 제어 신호를 발생하고 또 드라이버 메모리(20)로의 데이터 기록 및 드라이버 메모리에서 LCD 디스플레이 패널(18)으로의 데이터 판독을 제어하는 시퀀서를 포함한다. 드라이버 메모리 및 패널 드라이버 제어부(24)는 LCD 디스플레이 패널 자체에 탑재된 하나의 칩 상에 형성된다. 다음에 설명하는 바와 같이, 전체 640×200 화소 디스플레이의 동작을 위해 다수의 칩(20, 24)이 있다.
VGA/LCD 컨트롤러(14)는 비디오 메모리내의 데이터 및 CPU를 거쳐 마련된 입력 데이터를 포함하는 갱신 데이터를 감시하는 데이터 모니터(도 4에 도시되어 있고, 다음에 상세히 설명함)를 포함하고, 상기 데이터 들은 LCD 디스플레이 화면을 갱신하기 위해 통상 VGA/LCD 컨트롤러를 거쳐 전송된다. 데이터 모니터가 2개의 프레임 등의 소정 기간 동안 갱신 데이터가 없는 것을 검출할 때, 시스템은 자동적으로 전력 다운 또는 저전력 소비 모드로 되고, 이 모드에서 드라이버 메모리(20)에 저장된 화상 데이터는 LCD 디스플레이를 리프레쉬하기 위해 사용되고 VGA/LCD 컨트롤러 자체의 다양한 동작은 전력을 보존하기 위해 차단된다. 따라서, 상기 구성에 의하면 시스템 메모리 또는 입력 장치로부터의 갱신 데이터가 없을 때마다 시스템은 자동적으로 그의 전력 다운 모드로 될 수 있다.
LCD 디스플레이 상에 표시된 데이터를 제어하는 프레임 레이트 변조기를 제어하기 위해 사용되는 멀티-비트 그레이-스케일 코드에 의해 데이터가 정해지는 특정 시스템에 있어서, 전력 다운 모드는 드라이버 메모리(20)에 저장된 효과적인 흑백 화상 신호 또는 2가지 상태를 정하는 2개의 숫자 코드에 그레이-스케일 코드를 재맵핑할 것을 명령하는 신호를 포함한다.
도 2는 디스플레이 패널의 전체 구조 및 VGA/LCD 컨트롤러, CPU 및 비디오 메모리와의 그의 인터페이스를 도시한 것으로, 다수의 칼럼 드라이버를 채용하는 구성을 도시한 것이다. CPU(10)는 키보드(12) 등의 입력/출력 장치와 인터페이스하고, 또한 VGA/LCD 컨트롤러(14)와도 인터페이스한다. 데이터 및 제어 신호는 VGA/LCD 컨트롤러에서 다수의 칼럼 드라이버(32a-32h) 및 다수의 로우 드라이버(34a, 34b)로 보내진다. 도 2에 도시된 예시적인 구성에서, 단지 설명만을 목적으로, LCD 디스플레이 패널(18)은 640×200 화소의 디스플레이를 제공한다. 디스플레이의 칼럼 드라이버 패드는 각각 80 칼럼의 8개 부분으로 분할된다. 디스플레이 패널 로우 구동 패드는 각각 100 로우의 2개 부분으로 분할된다. 따라서, 로우 드라이버(34a, 34b) 각각은 200개 로우를 구동하고, 칼럼 드라이버(32a-32h) 각각은 80개 칼럼을 구동한다. 드라이버(32a-32h, 34a, 34b) 각각은 분리된 신호 칩이고, 이들 모두는 (16)으로 나타낸 디스플레이 패널 상에 탑재된다. 로우 드라이버(34a, 34b)는 종래 드라이버로서 상세히 설명할 필요가 없다.
도 3에는 예를 들면 칼럼 드라이버(32a) 등의 칼럼 드라이버 중 단일한 하나의 블록도가 도시되어 있다. 모든 칼럼 드라이버가 동일하므로, 모두를 설명하는 데 하나의 설명만으로 충분하다. 몇 개의 칼럼 드라이버는 한번에 하나씩 인에이블되고, 인에이블될 때, 각각은 80 비트 데이터를 그의 메모리에 기록하고, 80 비트를 그의 메모리에서 적절한 패널 드라이버 패드로 판독한다. 그후, 8개 칼럼 드라이버가 LCD 디스플레이의 모든 640 칼럼이 액티베이트될 때까지 계속해서 한번에 하나씩 동작하도록, 각 칼럼 드라이버는 다음 인접 드라이버를 동시에 인에이블하면서 대기 모드로 된다.
도 3에 도시한 바와 같이, D0- D3로 나타낸 입력 데이터는 버스(40)을 거쳐 데이터 제어 회로(42)로 공급되고, 이 회로는 버스(44)를 거쳐 입력 레지스터(46)에 그의 데이터를 출력한다. 입력 레지스터로 부터의 데이터는 기록 레지스터 및 제어 게이트(48)로 공급되고, 이곳으로 부터의 데이터는 칼럼 드라이버 디스플레이 RAM(50)에 기록된다.
데이터는 VGA/LCD 컨트롤러에서 XSCL 클럭 라인(54)을 거쳐 칼럼 드라이버 제어 논리 회로(56)에 인가되는 데이터 시프트 클럭 XSCL의 제어하에 입력 레지스터 및 기록 레지스터로 (한번에 4비트 또는 1 니블) 이동하는 4개의 연속 데이터 비트군 또는 니블(D0- D3)로 전송된다. 제어 논리 회로(56)는 기록 레지스터(48)로의 데이터 전송을 위해 입력 레지스터(46)에 타이밍 신호를 제공한다.
VGA/LCD 컨트롤러(14)에 의해 마련된 타이밍 신호는 입력 라인(58)상에서 칼럼 드라이버로 공급되고 제어 논리 회로(56) 및 에지 트리거 래치(60)에도 송출되는 수평 클럭 신호 LP를 포함하고, 상기 래치는 디스플레이 RAM(50)에서 판독된 데이터를 수신하여 래치한다. LP 또는 수평 클럭 신호는 비트 드라이버 회로(64)를 거쳐 패널 드라이버 패드로의 표시 데이터의 래치를 트리거하고, 상기 드라이버 회로는 각 디스플레이 칼럼에 대하여 출력 X1, X2내지 Xn(여기서, 80개 칼럼 드라이버에 대하여 80개 출력이 있음)을 갖는다. VGA/LCD 컨트롤러로부터 공급되는 신호DOFF는 필요에 따라 디스플레이를 온 또는 오프하기 위해 칼럼 드라이버 입력 라인(66)상에 마련된다. 이 신호는 전력 다운 모드에서 사용되지 않는다.
프레임 시작 또는 수직 클럭 신호 YD는 VGA/LCD 컨트롤러로부터 입력 라인(68)상으로 제공되어, 기록 레지스터가 그의 화상 데이터를 전송하는 디스플레이 RAM 로우의 어드레스를 제어하는 로우 어드레스 시프트 레지스터(70)의 동작을 개시시킨다. YD 신호는 새로운 프레임의 시작에 대응하여 디스플레이 RAM(50)의 어드레스를 재설정한다. 로우 어드레스 레지스터내의 카운터는 어드레스를 각 프레임내에서 로우 단위로 이동시킨다.
인에이블 회로(72)는 입력 레지스터(46), 제어 논리 회로(56) 및 데이터 제어 회로(42)를 인에이블 또는 디스에이블하기 위해 라인(76)을 거쳐 칼럼 드라이버(32a-32h)군중 인접하는 칼럼 드라이버와 통신한다. 인에이블 신호는 라인(78)을 거쳐 제어 논리 회로(56)에서 인에이블 회로(72)로 공급되는 신호에 의해 제어 로직 타이밍과 동기된다.
VGA/LCD 컨트롤러는 도 4에서 그의 기능 블록이 다수 도시되어 있다. VGA/LCD 컨트롤러는 CPU(10)와 접속하는 버스 인터페이스(80), 비디오 메모리와 접속하는 디스플레이 메모리 인터페이스(82) 및 디스플레이 패널(16)과 접속하는 LCD 인터페이스(84)를 포함한다. 시퀀서(86)는 몇 개의 VGA/LCD 회로의 타이밍 및 동기의 초기화를 제공한다. 이들 회로는 라인(90) 상에 내부 수직 타이밍 펄스 VRTC를 발생하는 CRT 컨트롤러(88)를 포함한다. 또한, VGA/LCD 컨트롤러내에는 그래픽 컨트롤러(92), 속성 컨트롤러(94) 및 룩업 테이블(96)이 있고, 이들 모두는 시퀀서(86)로 부터의 타이밍 신호의 제어하에 있다. 그래픽 컨트롤러는 버스(98)를 거쳐 버스 인터페이스(80)와 통신하고, 버스(100)를 거쳐 디스플레이 메모리 인터페이스(82)와 통신한다. CRT 컨트롤러는 인터페이스로부터 수직 클럭 출력 YD를 제공하기 위해 LCD 인터페이스(84)로 공급되는 라인(102) 상에 수직 클럭 신호를 발생한다. CRT 컨트롤러는 디스플레이 패널에 수평 클럭 신호 LP를 제공하기 위해 LCD 인터페이스(84)로 공급되는 라인(104) 상의 수평 타이밍 신호도 발생한다. 시퀀서(86)는 화소 시프트 클럭 XSCL을 제공하는 LCD 인터페이스에 공급되는 라인(108)상에 화소 클럭을 제공한다.
전력 절약 컨트롤러(110)는 버스 인터페이스(80)로부터 라인(112)상의 메모리 및 I/O 기록을 나타내는 신호를 수신하기 위해 VGA/LCD 컨트롤러에 포함된 것이다. 이것은 어서트(assert)시, 비디오 메모리에서 디스플레이 메모리 인터페이스(82), 그래픽 컨트롤러(92), 속성 컨트롤러(94), 룩업 테이블(96), 버스(114)를 거쳐, 데이터 비트 D0- D3이 LCD 디스플레이 패널로 전달되는 LCD 인터페이스로의 데이터 경로에서의 데이터 변경을 나타내는 데이터 갱신 신호이다.
전력 절약 컨트롤러(110)는 2개의 완전한 프레임동안 메모리 또는 I/O 기록 갱신 데이터가 없는 것을 검출하고, 라인(120)을 거쳐, 효과적으로 데이터 시프트 클럭 XSCL을 차단하여, 그래픽 컨트롤러(92), 속성 컨트롤러(94), 및 룩업 테이블(96)을 차단하고 시퀀서(86)의 어떤 부분들도 차단한다.
LCD 인터페이스(84)는 멀티-비트 그레이-스케일 코드를 수신하는 종래 프레임 레이트 변조기(121)를 포함한다. 그레이-스케일 코드로 나타낸 그레이-스케일 등급의 레벨수와 개수가 같은 각 프레임군에 대하여, 프레임 레이트 변조기는 그러한 프레임군의 다수의 프레임에 대하여 각 화소를 온한다. 그러한 화소가 온되는 프레임의 수는 그 화소에 대한 그레이-스케일 코드로 나타낸 수와 효과적으로 동일하다. 예를 들면, 주어진 화소 휘도의 16 레벨 또는 등급을 나타내는 4비트 그레이-스케일 코드를 고려할 때, 15 퍼센트 휘도(레벨 7)가 그 화소에 대한 그레이-스케일 코드에서 인코드되면, 프레임군의 (16개) 프레임의 15 퍼센트(8개)에 대하여 화소가 온된다. 그레이-스케일 코드가 25 퍼센트 그레이-스케일 레벨(레벨 3)을 나타내면, 프레임의 25 퍼센트(4개)에 대해서만 화소가 온된다. 그레이-스케일이 제로 레벨을 나타내면, 그 화소는 그 군의 어떠한 프레임에 대해서도 온되지 않는다. 최대 휘도가 그레이-스케일 코드로 인코드되면, 각 화소는 그러한 군의 모든 프레임에 대하여 온된다.
전력 절약 컨트롤러는 2개의 완전한 프레임의 갱신 데이터가 없음을 감지할 때, 라인(124)를 거쳐 LCD 인터페이스의 프레임 레이트 변조기(121)에 신호를 전달하여, 그레이-스케일 코드가 단순한 흑백 또는 2상태 화소 레벨 신호에 재맵핑되게 한다. 재맵핑에 있어서, 그레이-스케일 코드의 모든 비트가 제로이면, 제로 출력이 프레임 레이트 변조기로 제공되고, 따라서 그 그룹의 모든 프레임에 대하여 각 화소를 온하지 않는다. 4개의 비트(본 설명에서 사용되응 예시적인 4비트 그레이-스케일 코드)의 어느 하나이상이라도 1이면, 즉 제로이외의 모든 그레이-스케일 코드 번호에 대하여, 1이 프레임 레이트 변조기로 출력되고, 따라서 그 그룹의 모든 프레임에 대한 각 화소를 온함으로써, 최대 휘도가 마련된다. 이러한 멀티-비트 그레이-스케일 코드에서 흑백으로의 재맵핑은 시스템이 전력 다운 모드로 되어 디스플레이가 칼럼 드라이버 메모리로부터 효과적으로 셀프-리프레쉬될 때 필요하다. 칼럼 드라이버 디스플레이 RAM(50)에 저장된 화상 데이터는 하나의 정보 프레임뿐이므로, 셀프-리프레쉬 동작중 반복 표시될 때 각 화소의 값은 그레이-스케일 디스플레이 및 프레임 레이트 변조에 대하여 필요에 따라 변할 수 없다.
이하, 도 5의 타이밍도를 참조하여 전력 다운 모드를 상세히 설명한다. 그러나, 간단히 전력 다운 모드는 다음과 같이 동작한다. 데이터 시프트 클럭 XSCL이 칼럼 드라이버(32a)로 더 이상 공급되지 않을 때, 새로운 화상 데이터가 RAM(50)에 기록되고 칼럼 드라이버의 내부 디스플레이 RAM(50)에 이미 저장되어 있는 화상 데이터가 반복해서 판독되어 LCD 패널 디스플레이가 리프레쉬된다. 적어도 2개의 프레임동안 메모리 기록 또는 I/O 기록이 없으면(라인(90)의 내부 수직 클럭 신호 VRTC에의해 측정한 것임, 도 4 참조), 화소 출력이 먼저 그레이-스케일에서 흑백으로 재맵핑된다. 그후, 두 번째 다음 수직 프레임 펄스에서, 패널 드라이버는 셀프-리프레쉬 모드로 되어, 화소 시프트 클럭이 정지하고, 흑백 화소의 하나의 완전한 프레임이 디스플레이 RAM(50)에 저장되는 것이 보장된다. 이점에 있어서, 그래픽 컨트롤러, 속성 컨트롤러 및 LCD 인터페이스 일부 등의 VGA/LCD 컨트롤러 내의 여러 블록은 차단된다. 또한, 시퀀서(96)는 메모리 인터페이스 활동을 줄이고 최대 CPU 대역폭이 마련되도록 화면 오프 모드로 들어가게 할 수 있다.
전력 다운 모드는 자동적으로 또는 2개의 완전한 프레임내에서 들어간다. 또한, 메모리 기록 또는 I/O 기록의 발생시 자동적으로 중단된다. 그러한 발생에 따라, 디스에이블된 VGA/LCD 컨트롤러 블록은 먼저 다음 내부 VRTC 펄스에서 인에이블된다. 그후, 다음 수직 프레임 클럭(YD) 펄스에서, 데이터 시프트 펄스 XSCL이 재인에이블되어 패널 드라이버는 셀프-리프레쉬 모드를 이탈한다. 이러한 전력 다운 모드의 자동 개시 및 중단은 전력 절약 컨트롤러 및 그의 전력 다운 모드 동작이 인에이블되어 있는 한 계속해서 반복된다. 전력 다운 모드는 사용자의 수동 제어(도시하지 않음)하에 인에이블되는 것이 바람직하고, 컴퓨터 동작의 수많은 상태로 인해, 실제로 전체 컴퓨터 시스템은 그의 동작 대부분에 대하여 이러한 전력 다운 모드로 되어, 충분한 에너지 절약을 발생시킨다. 예를 들면, 키보드로 부터 데이터가 입력될 때, 오퍼레이터가 잠시 중단하는 일이 자주 있다. 그러한 중단이 적어도 2프레임동안 발생할 때마다(시스템 프레임 레이트는 초당 70 프레임임), 시스템은 자동적으로 전력 다운 모드로 되어 데이터가 다시 입력될 때까지 그상태를 유지한다.
도 5는 상술한 회로의 여러 동작의 상대적 타이밍을 도시하는 타이밍도를 효과적으로 도시한다. 도 5의 a는 (140)으로 내부 VRTC 타이밍 펄스를 도시하고 있다. 도 5의 b는 (142)로 수직 프레임 클럭 펄스 YD를 도시하고 있다. 메모리 또는 I/O 기록은 도 5의 c에 도시되어 있고, 그레이-스케일에서 흑백 화소로의 재맵핑 타이밍은 도 5의 d에 도시되어 있다. VGA/LCD 컨트롤러 로직의 디스에이블 및 인에이블은 도 5의 e에 도시되어 있고, 칼럼 드라이버의 셀프-리프레쉬 모드의 동작은 도 5의 f에 도시되어 있다. 도면의 상부에 충분한 시간이 시간 t1- t10으로서 도시되어 있다. 물론, 전체 전력 절약 모드는 인에이블되었고 메모리 또는 입력 기록 데이터 갱신 펄스(150)는 감시되고 있다고 가정한다. 수직 YD 클럭 펄스(154)와 동일한 반복율로 발생하는 VRTC 펄스(152)는 수직 YD 클럭 펄스(154)보다 약간 앞선다. 가장 최근의 메모리 또는 입력/출력 기록 펄스(150)가 시간 t1에서 발생하였다고 가정하면, 다음 VRTC 펄스는 시간 t2에서 발생하고, 또 다른 메모리 또는 I/O 기록 펄스(150)가 다음 2개의 VRTC 펄스전에 시간 t4에 있어서 발생하지 않으면, 전력 절약 컨트롤러는 라인(124)(도 4)상에서 프레임 레이트 변조기(121)로 재맵핑 신호를 송출하여 전력 절약 모드를 개시함으로써, 도 5의 d에 도시한 바와 같이, 그레이-스케일 코드에서 흑백으로의 재맵핑이 시간 t4에서 개시된다. 이제 시스템은 2개의 완전한 프레임 기간동안, 즉 시간 t4에서 시간 t6까지 두 번째 다음 VRTC 펄스를 기다린다. 이 시간동안, 디스플레이 RAM(50)은 입력 데이터를 계속 수신한다. 그러나, 디스플레이 RAM으로의 입력 데이터는 이들 2 프레임동안 흑백이고, 더 이상 프레임 레이트 변조를 위해 코드화된 그레이-스케일이 아니다. 따라서, 디스플레이 RAM은 흑백 화상 데이터의 하나의 완전한 프레임을 수신하여 저장한다. 이제 시간 t6에서, 시프트 클럭 XSCL이 정지하고 그래픽 컨트롤러, 속성 컨트롤러, 룩업 테이블 및 시퀀서(86)의 일부분들을 포함하는 여러 VGA/LCD 컨트롤러 로직 블록은 도 5의 e에 도시한 바와 같이, 디스페이블될 수 있다. 기간 t1- t6동안, 디스플레이 RAM 메모리는 VGA/LCD 컨트롤러에서 칼럼 드라이버로 계속해서 전송되는 수직 클럭 YD 및 수평 클럭 LP 의 제어하에 있다. 따라서, 시간 t6에서 VGA/LCD 컨트롤러 로직이 디스에이블되고 시프트 클럭 XSCL이 정지할 때, 디스플레이 패널은 시간 t7에서 발생하는 다음 프레임 펄스 YD까지 기다리고, 그후 디스플레이 패널이 디스플레이 RAM(50)내의 흑백 화상 정보로부터 계속적으로 리프레쉬되는 셀프-리프레쉬 모드를 개시한다. 셀프-리프레쉬 모드에서, 흑백 화상 데이터의 하나의 프레임은 수평 및 수직 클럭 LP 및 YD의 제어하여 RAM(50)에서 반복해서 판독된다. 이러한 셀프-리프레쉬 동작 및 전력 다운 모드는 다른 메모리 또는 입력/출력 기록 펄스가 검출될 때까지 계속된다. 예를 들면, 시간 t8에서 데이터 갱신 펄스(156)를 검출할 때, 다시 나타난 데이터 갱신 펄스(156)을 따르는 VRTC 펄스(158)인 시간 t9에서, 그레이-스케일 코드의 흑백으로의 재맵핑이 종료하고 시스템이 프레임 레이트 변조를 위해 그레이-스케일 맵핑으로 다시 되도록, 시스템은 전력 다운 모드를 효과적으로 종료한다. 마찬가지로, 시간 t9에서, VGA/LCD 컨트롤러 로직 블록의 디스에이블링이 종료하고, 모든 VGA/LCD 컨트롤러 시스템은 정상 동작으로 돌아간다. 수직 클럭 펄스 YD로부터 프레임 동기되는 셀프-리프레쉬 모드는 시간 t10까지 다음 YD 펄스(160)를 기다리고, 그에 따라 도 5의 f에 도시한 바와 같이, 셀프-리프레시 모드를 종료한다.
전력 다운 모드의 종료시, 여러 클럭 신호는 동기되어야 한다. 이것은 전력을 차단하는 일없이 종래 시퀀서 리셋 동작을 사용하여 용이하게 달성된다. 따라서, 시퀀서는 전력 다운 모드의 종료시 그의 리셋 동작으로 될 수 있다. 또한, 여러 타이밍 신호를 감시하여 완전한 시퀀서 리셋을 개시하는 일없이 재동기시킬 수 있다. 전력 다운 모드의 종료 및 VGA/LCD 컨트롤러 로직의 재인에이블링은 데이터가 비디오 메모리에서 얻어질 때 시간 t10에서 셀프-리프레쉬 모드의 종료전에 잘 발생하는 내부 VRTC 클럭에 응답하여 t9에서 시작된다.
물론, 당업자에게, 도면관 관련하여 위에서 기술된 설명을 검토한 후, 상술한 전력 절약 장치 및 방법의 원리, 특징 및 동작 방법을 이것에 제한되는 것은 아니지만 디스플레이를 포함하는 지능 장치, 사용자 디스플레이를 포함하는 매입 마이크로-컨트롤러 및 디스플레이를 포함하는 지능 입력/출력 처리 메카니즘을 포함하는 다른 시스템 및 장치에 용이하게 적용할 수 있는 것은 명백하다.

Claims (26)

  1. 정보를 저장 처리하고 디스플레이 컨트롤러(display controller)를 포함하는 정보 프로세서(information processor);
    상기 정보 프로세서로부터 갱신 데이터(update data)의 프레임을 수신하는 디스플레이 패널(display pannel); 및
    갱신 데이터의 소정수의 프레임이 없음에 응답하여 상기 정보 프로세서의 일부분을 일시적으로 디스에이블(disable)하는 수단
    을 포함하는 전력 절약 컴퓨터 시스템(power saving computer system).
  2. 제 1 항에 있어서,
    상기 디스플레이 패널은 패널 화면 및 데이터를 저장하고 상기 정보 프로세서에서 상기 패널 화면으로 전송하도록 접속된 패널 드라이버 메모리, 및 상기 패널 드라이버 메모리가 갱신 데이터의 없음에 응답하여 상기 패널 드라이버 메모리에 저장된 데이터로부터 상기 패널 화면을 셀프-리프레쉬하게 하는 수단을 포함하는 컴퓨터 시스템.
  3. 제 2 항에 있어서,
    상기 갱신 데이터의 재발생시 상기 정보 프로세서의 상기 일부분을 재인에이블(re-enable)하는 수단을 포함하는 컴퓨터 시스템.
  4. 제 1 항에 있어서,
    상기 디스플레이 패널은 패널 화면 및 데이터를 저장하고 상기 정보 프로세서에서 상기 패널 화면으로 전송하도록 접속된 패널 드라이버 메모리를 포함하고, 또한 상기 정보 프로세서에서 상기 패널 드라이버 메모리로 패널 디스플레이 제어 정보를 전송하도록 접속된 패널 드라이버를 포함하는 컴퓨터 시스템.
  5. 제 4 항에 있어서,
    상기 정보 프로세서는 수직 타이밍 신호, 수평 타이밍 신호 및 데이터 시프트 신호를 발생하는 수단을 포함하고, 상기 패널 드라이버는 상기 타이밍 신호를 수신하고 상기 타이밍 신호에 응답하여 상기 패널 드라이버 메모리와의 데이터 흐름을 제어하는 수단을 포함하고, 상기 데이터 시프트 신호는 상기 정보 프로세서에서 상기 패널 드라이버 메모리로의 데이터 전송을 제어하고, 상기 갱신 데이터가 없음에 응답하는 수단은 상기 패널 드라이버로의 상기 데이터 시프트 신호의 전송을 일시적으로 디스에이블하는 수단을 포함하고 또한 상기 수평 및 수직 타이밍 신호의 제어하에 상기 디스프레이 패널에 대하여 상기 패널 드라이버 메모리에 저장된 정보를 반복해서 판독하는 수단을 포함하는 컴퓨터 시스템.
  6. 제 5 항에 있어서,
    상기 데이터는 다수의 그레이-스케일 밝기 등급 중 하나를 정하는 n비트 신호를 각각 갖는 다수의 그레이-스케일 화소 데이터군을 포함하고, 상기 정보 프로세서내의 그레이-스케일 수단은 상기 패널 드라이버 및 패널 드라이버 메모리가 상기 데이터 신호의 화소 데이터군의 밝기 등급에 따라 상기 패널 화면을 제어하게 하고, 상기 일시적으로 디스에이블하는 수단은 2가지 밝기 등급중 하나만 갖는 화소를 표시하도록 상기 패널 화면을 제어하는 흑백 신호 출력이 마련되도록 상기 그레이-스케일 수단을 재맵핑하는 수단을 포함하는 컴퓨터 시스템.
  7. 제 6 항에 있어서,
    상기 재맵핑후 상기 패널 드라이버 메모리에 흑백 데이터의 적어도 하나의 완전한 프레임을 전송하는 수단을 포함하는 컴퓨터 시스템.
  8. 제 6 항에 있어서,
    상기 패널 드라이버 메모리에 상기 흑백 신호 출력의 하나의 완전한 프레임을 저장하는 수단을 포함하는 컴퓨터 시스템.
  9. 제 6 항에 있어서,
    상기 정보 프로세서는 시퀀서를 갖는 VGA/LCD 컨트롤러를 포함하고, 상기 일시적으로 디스에이블하는 수단은 상기 시퀀서의 일부분을 디스에이블하는 수단을 포함하는 컴퓨터 시스템.
  10. 제 9 항에 있어서,
    상기 VGA/LCD 컨트롤러는 그래픽 컨트롤러, 속성 컨트롤러 및 룩업 테이블을 포함하고, 상기 데이터가 없음을 감지하는 수단은 상기 그래픽 컨트롤러, 상기 속성 컨트롤러 및 상기 룩업 테이블을 디스에이블하는 수단을 포함하는 컴퓨터 시스템.
  11. 정보를 수신하고 처리하며 제어 및 타이밍 신호와 함께 데이터 프레임의 표시를 위해 디스플레이 패널로 데이터 신호를 전송하는 정보 프로세서를 갖고, 상기 제어 및 타이밍 신호가 데이터 시프트 클럭, 수평 클럭 및 수직 클럭을 포함하고, 상기 디스플레이 패널이 패널 화면 및 상기 데이터 신호에 응답하여 적어도 하나의 데이터 프레임을 저장하는 패널 드라이버 메모리를 포함하고, 또한 상기 제어 및 타이밍 신호에 응답하여 상기 패널 드라이버 메모리에서 상기 패널 화면으로 데이터를 판독하도록 상기 패널 드라이버 메모리를 제어하는 패널 드라이버를 포함하는 컴퓨터 시스템에서, 상기 컴퓨터 시스템의 전력 소비를 저감하는 방법에 있어서,
    상기 정보 프로세서에서 상기 디스플레이 패널로의 상기 데이터 신호의 전송을 감시하는 단계; 및
    소정수의 데이터 프레임동안 상기 디스플레이 패널로의 신호에서 상기 데이터의 전송이 없음을 검출할 때 상기 컴퓨터 시스템이 전력 다운 모드로 들아가게 하는 단계
    를 포함하며,
    상기 컴퓨터 시스템이 전력 다운 모드로 들어가게 하는 단계는
    상기 정보 프로세서의 일부분을 디스에이블하는 단계;
    상기 패널 드라이버로의 상기 데이터 시프트 클럭의 전송을 디스에이블하는 단계; 및
    셀프-리프레쉬 모드로 들어가는 단계
    를 포함하고,
    상기 셀프 리프레쉬 모드는 상기 수평 및 수직 클럭 신호의 제어하에 상기 패널 드라이버 메모리에서 상기 패널 화면으로 데이터 프레임을 반복해서 판독하는 단계를 포함하는 방법.
  12. 제 11 항에 있어서,
    상기 컴퓨터 시스템은 그레이-스케일 표시를 규정하는 데이터를 제공하는 그레이-스케일 컨트롤러를 포함하고, 상기 컴퓨터 시스템이 전력 다운 모드로 들어가게 하는 단계는 상기 패널 드라이버 메모리에 흑백 표시를 규정하는 데이터가 제공되도록 상기 그레이-스케일 컨트롤러의 동작을 변경하는 단계, 및 상기 패널 드라이버 메모리에 하나의 완전한 프레임의 데이터가 저장되는 것이 보장되도록 상기 데이터 신호의 전송이 없음을 검출한 후 적어도 2개의 완전한 프레임을 기다리는 단계를 포함하는 방법.
  13. 제 12 항에 있어서,
    상기 제어 및 타이밍 신호는 수직 클럭 주기를 갖는 내부 수직 클럭을 포함하고, 상기 데이터 신호의 전송이 없음을 검출하는 단계는 상기 수직 클럭 주기의 정수배인 시간 간격동안 상기 데이터 신호의 유무를 감시하는 단계, 상기 데이터 신호의 전송이 없음을 검출할 때 적어도 2개의 추가 수직 클럭 주기를 기다리는 단계, 상기 2개의 추가 수직 클럭 주기의 끝에서 상기 정보 프로세서의 일부를 디스에이블하고 상기 데이터 시프트 클럭을 디스에이블하는 단계를 실행하는 단계, 및 상기 2개의 추가 내부 수직 클럭 주기의 끝에 이어지는 제2 수직 클럭에서, 상기 수평 및 프레임 클럭의 제어하에 상기 패널 화면으로 상기 패널 드라이버 메모리에 저장된 데이터 프레임을 반복해서 판독함으로써 셀프-리프레쉬 동작을 개시하는 단계를 포함하는 방법.
  14. 제 14 항에 있어서,
    상기 컴퓨터 시스템은 시퀀서를 포함하고, 상기 컴퓨터 시스템이 전력 다운 모드로 들어가게 하는 단계는 상기 시퀀서의 일부를 디스에이블하는 단계를 포함하는 방법.
  15. 제1 동작 모드 및 상기 제1 동작 모드보다 적은 전력을 소비하는 제2 동작 모드를 갖는 비디오 디스플레이 수단; 및
    소정의 기간동안의 입력 비디오 데이터의 수신없음에 응답하여 제1 동작 모드에서 제2 동작 모드로 전환되도록 비디오 디스플레이 수단을 제어하는 제어 수단
    을 포함하며,
    상기 입력 비디오 데이터는 프레임을 포함하고,
    상기 제어 수단은 소정수의 연속하는 입력 비디오 데이터 프레임의 수신없음에 응답하여 제1 동작 모드에서 제2 동작 모드로 전환하도록 비디오 디스플레이 수단을 제어하는 비디오 디스플레이 시스템.
  16. 제 15 항에 있어서,
    상기 제어 수단은 2개의 연속하는 입력 비디오 데이터 프레임의 수신없음에 응답하여 제1 동작 모드에서 제2 동작 모드로 전환하도록 비디오 디스플레이 수단을 제어하는 시스템.
  17. 제 15 항에 있어서,
    상기 비디오 디스플레이 수단은 상기 입력 비디오 데이터 프레임과 함께 갱신 펄스를 각각 수단하고,
    상기 제어 수단은 소정수의 연속하는 갱신 펄스의 수신없음에 응답하여 제1 동작 모드에서 제2 동작 모드로 전환하도록 비디오 디스플레이 수단을 제어하는 시스템.
  18. 제 15 항에 있어서,
    상기 제1 동작 모드는 그레이 스케일 데이터 디스플레이를 포함하고,
    상기 제2 동작 모드는 단색 데이터 디스플레이를 포함하는 시스템.
  19. 제 15 항에 있어서,
    상기 비디오 디스플레이 수단은 입력 비디오 데이터 프레임에 대응하는 디스플레이 비디오 데이터 프레임을 저장하는 프레임 메모리를 포함하고,
    상기 제어 수단은 상기 비디오 디스플레이 수단이 제2 동작 모드로 전환되었을 때 프레임 메모리에 저장된 디스플레이 비디오 데이터 프레임을 반복해서 판독하고 표시하도록 비디오 디스플레이 수단을 제어하는 시스템.
  20. 제 19 항에 있어서,
    상기 비디오 디스플레이 수단은 디스플레이 비디오 데이터가 발생되어 프레임 메모리에 저장되도록 입력 비디오 데이터를 수신하여 처리하는 프로세서 수단을 더 포함하고,
    상기 제어 수단은 상기 비디오 디스플레이 수단이 제2 동작 모드로 전환되었을 때 상기 프로세서 수단의 적어도 일부를 디스에이블하는 시스템.
  21. 비디오 디스플레이 시스템에서 전력 소비를 저감하는 방법에 있어서,
    (a) 제1 동작 모드 및 및 상기 제1 동작 모드보다 적은 전력을 소비하는 제2 동작 모드를 갖는 비디오 디스플레이 수단을 제공하는 단계; 및
    (b) 소정의 기간동안의 입력 비디오 데이터의 수신없음에 응답하여 제1 동작 모드에서 제2 동작 모드로 전환하도록 비디오 디스플레이 수단을 제어하는 단계
    를 포함하며,
    상기 입력 비디오 데이터는 프레임을 포함하고,
    상기 단계 (b)는 소정수의 연속하는 입력 비디오 데이터 프레임의 수신없음에 응답하여 제1 동작 모드에서 제2 동작 모드로 전환하도록 비디오 디스플레이 수단을 제어하는 단계를 포함하는 방법.
  22. 제 21 항에 있어서,
    상기 단계 (b)는 2개의 연속하는 입력 비디오 데이터 프레임의 수신없음에 응답하여 제1 동작 모드에서 제2 동작 모드로 전환하도록 비디오 디스플레이 수단을 제어하는 단계를 포함하는 방법.
  23. 제 21 항에 있어서,
    상기 비디오 디스플레이 수단은 상기 입력 비디오 데이터 프레임과 함께 갱신 펄스를 각각 수단하고,
    상기 단계 (b)는 소정수의 연속하는 갱신 펄스의 수신없음에 응답하여 제1 동작 모드에서 제2 동작 모드로 전환하도록 비디오 디스플레이 수단을 제어하는 단계를 포함하는 방법.
  24. 제 21 항에 있어서,
    상기 제1 동작 모드는 그레이 스케일 데이터 디스플레이를 포함하고,
    상기 제2 동작 모드는 단색 데이터 디스플레이를 포함하는 방법.
  25. 제 21 항에 있어서,
    상기 비디오 디스플레이 수단은 입력 비디오 데이터 프레임에 대응하는 디스플레이 비디오 데이터 프레임을 저장하는 프레임 메모리를 포함하고,
    상기 단계 (b)는 상기 비디오 디스플레이 수단이 제2 동작 모드로 전환되었을 때 프레임 메모리에 저장된 디스플레이 비디오 데이터 프레임을 반복해서 판독하고 표시하도록 비디오 디스플레이 수단을 제어하는 단계를 포함하는 방법.
  26. 제 25 항에 있어서,
    상기 비디오 디스플레이 수단은 디스플레이 비디오 데이터가 발생되어 프레임 메모리에 저장되도록 입력 비디오 데이터를 수신하여 처리하는 프로세서 수단을 더 포함하고,
    상기 단계 (b)는 상기 비디오 디스플레이 수단이 제2 동작 모드로 전환되었을 때 상기 프로세서 수단의 적어도 일부를 디스에이블하는 단계를 포함하는 방법.
KR1019970709110A 1995-06-07 1996-06-07 컴퓨터시스템의전력다운모드 KR100531438B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/487,115 US5757365A (en) 1995-06-07 1995-06-07 Power down mode for computer system
US08/487115 1995-06-07
US8/487115 1995-06-07

Publications (2)

Publication Number Publication Date
KR19990022629A true KR19990022629A (ko) 1999-03-25
KR100531438B1 KR100531438B1 (ko) 2006-01-27

Family

ID=23934484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970709110A KR100531438B1 (ko) 1995-06-07 1996-06-07 컴퓨터시스템의전력다운모드

Country Status (6)

Country Link
US (1) US5757365A (ko)
EP (1) EP0834107B1 (ko)
JP (1) JP3658764B2 (ko)
KR (1) KR100531438B1 (ko)
DE (1) DE69606709T2 (ko)
WO (1) WO1996041253A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535452B2 (en) 2003-11-05 2009-05-19 Samsung Electronics Co., Ltd. Timing controller and method for reducing liquid crystal display operating current

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024496A1 (en) * 1998-03-20 2002-02-28 Hajime Akimoto Image display device
KR100365816B1 (ko) * 1995-09-20 2003-02-20 가부시끼가이샤 히다치 세이사꾸쇼 화상표시장치
US6804726B1 (en) 1996-05-22 2004-10-12 Geovector Corporation Method and apparatus for controlling electrical devices in response to sensed conditions
US5991827A (en) * 1996-05-22 1999-11-23 Geovector Corporation Apparatus for controlling electrical devices in response to sensed conditions
US6124853A (en) * 1996-09-03 2000-09-26 Lear Automotive Dearborn, Inc. Power dissipation control for a visual display screen
US5859625A (en) * 1997-01-13 1999-01-12 Motorola, Inc. Display driver having a low power mode
US6115032A (en) * 1997-08-11 2000-09-05 Cirrus Logic, Inc. CRT to FPD conversion/protection apparatus and method
US6075510A (en) * 1997-10-28 2000-06-13 Nortel Networks Corporation Low power refreshing (smart display multiplexing)
TW428254B (en) * 1998-05-04 2001-04-01 United Microelectronics Corp Fabricating method of high voltage device having a plurality of kinds of voltage-resist combinations
KR100537887B1 (ko) * 1998-06-26 2006-03-14 삼성전자주식회사 액정표시장치의모듈제어장치
US6088806A (en) * 1998-10-20 2000-07-11 Seiko Epson Corporation Apparatus and method with improved power-down mode
US6378056B2 (en) 1998-11-03 2002-04-23 Intel Corporation Method and apparatus for configuring a memory device and a memory channel using configuration space registers
US6230274B1 (en) * 1998-11-03 2001-05-08 Intel Corporation Method and apparatus for restoring a memory device channel when exiting a low power state
US6226729B1 (en) 1998-11-03 2001-05-01 Intel Corporation Method and apparatus for configuring and initializing a memory device and a memory channel
JP2000330526A (ja) * 1999-03-12 2000-11-30 Minolta Co Ltd 液晶表示装置、携帯電子機器及び駆動方法
JP2000276091A (ja) * 1999-03-24 2000-10-06 Canon Inc フラットパネル型表示装置及びフラットパネル型表示装置の制御方法
FI115801B (fi) * 1999-05-27 2005-07-15 Nokia Corp Näytön ohjaaminen
JP3526019B2 (ja) * 1999-11-30 2004-05-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示システム、画像表示装置、および画像表示方法
JP4204728B2 (ja) * 1999-12-28 2009-01-07 ティーピーオー ホンコン ホールディング リミテッド 表示装置
US6886105B2 (en) 2000-02-14 2005-04-26 Intel Corporation Method and apparatus for resuming memory operations from a low latency wake-up low power state
JP4183222B2 (ja) 2000-06-02 2008-11-19 日本電気株式会社 携帯電話機の省電力駆動方法
KR100330037B1 (ko) * 2000-07-06 2002-03-27 구본준, 론 위라하디락사 액정표시장치 및 그 구동방법
JP5237979B2 (ja) * 2000-07-26 2013-07-17 ルネサスエレクトロニクス株式会社 表示制御方法、表示制御装置、及び携帯電話システム
JP4594018B2 (ja) * 2000-07-26 2010-12-08 ルネサスエレクトロニクス株式会社 表示制御装置
JP3620434B2 (ja) 2000-07-26 2005-02-16 株式会社日立製作所 情報処理システム
JP4062876B2 (ja) * 2000-12-06 2008-03-19 ソニー株式会社 アクティブマトリクス型表示装置およびこれを用いた携帯端末
US6597351B2 (en) * 2000-12-14 2003-07-22 Nokia Mobile Phones Limited Mobile communication device with display mode control
KR100408021B1 (ko) * 2000-12-29 2003-12-01 엘지전자 주식회사 엘씨디 시스템의 인터페이스 장치 및 방법
GB2373121A (en) * 2001-03-10 2002-09-11 Sharp Kk Frame rate controller
JP4841083B2 (ja) * 2001-09-06 2011-12-21 ルネサスエレクトロニクス株式会社 液晶表示装置、及び該液晶表示装置における信号伝送方法
KR100425765B1 (ko) * 2002-04-12 2004-04-01 엘지.필립스 엘시디 주식회사 액정표시장치
KR100910561B1 (ko) * 2002-12-31 2009-08-03 삼성전자주식회사 액정 표시 장치
US6971034B2 (en) * 2003-01-09 2005-11-29 Intel Corporation Power/performance optimized memory controller considering processor power states
US7268755B2 (en) * 2003-03-25 2007-09-11 Intel Corporation Architecture for smart LCD panel interface
US7573286B2 (en) * 2003-05-16 2009-08-11 E.I. Du Pont De Nemours And Company System and method for testing displays
US7085090B2 (en) * 2003-07-25 2006-08-01 International Business Machines Corporation System, method, and apparatus for providing a single display panel and control for multiple data storage drives in an automated data storage library
JP3919740B2 (ja) * 2003-07-30 2007-05-30 株式会社ソニー・コンピュータエンタテインメント 回路動作制御装置および情報処理装置
US20060190632A1 (en) * 2005-02-11 2006-08-24 Mstar Semiconductor, Inc. Method for detecting DVI off-line mode and associated DVI receiver
US7343502B2 (en) * 2004-07-26 2008-03-11 Intel Corporation Method and apparatus for dynamic DLL powerdown and memory self-refresh
US7484112B2 (en) * 2004-10-18 2009-01-27 Genesis Microchip Inc. Power management in a display controller
US7911475B2 (en) * 2004-10-18 2011-03-22 Genesis Microchip Inc. Virtual extended display information data (EDID) in a flat panel controller
US7995043B2 (en) * 2004-10-18 2011-08-09 Tamiras Per Pte. Ltd., Llc Arbitration for acquisition of extended display identification data (EDID)
US7839409B2 (en) * 2004-10-18 2010-11-23 Ali Noorbakhsh Acquisition of extended display identification data (EDID) using inter-IC (I2C) protocol
US7477244B2 (en) 2004-10-18 2009-01-13 Genesis Microchip Inc. Automatic activity detection in a display controller
US7911473B2 (en) * 2004-10-18 2011-03-22 Genesis Microchip Inc. Method for acquiring extended display identification data (EDID) in a powered down EDID compliant display controller
US7692642B2 (en) * 2004-12-30 2010-04-06 Intel Corporation Method and apparatus for controlling display refresh
US8674968B2 (en) * 2005-06-29 2014-03-18 Mstar Semiconductor, Inc. Touch sensing method and associated circuit
US7598959B2 (en) * 2005-06-29 2009-10-06 Intel Corporation Display controller
TWI326067B (en) * 2005-06-29 2010-06-11 Mstar Semiconductor Inc Flat display device, controller, and method for displaying images
US20070076006A1 (en) * 2005-09-30 2007-04-05 Knepper Lawrence E Detection of displays for information handling system
EP1785982A1 (en) * 2005-11-14 2007-05-16 Texas Instruments Incorporated Display power management
US20070152993A1 (en) * 2005-12-29 2007-07-05 Intel Corporation Method, display, graphics system and computer system for power efficient displays
US20070153007A1 (en) * 2005-12-29 2007-07-05 Intel Corporation Method, processing system and computer system for sparse update displays
US20070211963A1 (en) * 2006-03-08 2007-09-13 Kabushiki Kaisha Toshiba Integrated circuit, image processing apparatus, method of controlling clock signal and clock signal control program
US20070285428A1 (en) * 2006-03-23 2007-12-13 One Laptop Per Child Association, Inc. Self-refreshing display controller for a display device in a computational unit
US8994700B2 (en) * 2006-03-23 2015-03-31 Mark J. Foster Artifact-free transitions between dual display controllers
JP4868313B2 (ja) * 2006-03-23 2012-02-01 ワン ラップトップ パー チャイルド アソシエイション インク． 表示副システムの消費電力低減方法
US8314806B2 (en) * 2006-04-13 2012-11-20 Intel Corporation Low power display mode
US7782313B2 (en) * 2006-10-31 2010-08-24 Via Technologies, Inc. Reducing power during idle state
US20080316197A1 (en) * 2007-06-22 2008-12-25 Ds Manjunath Conserving power in a computer system
TW200917136A (en) * 2007-10-03 2009-04-16 Micro Star Int Co Ltd Method of determining power-saving mode for multimedia applications
WO2009070280A1 (en) * 2007-11-26 2009-06-04 One Laptop Per Child Association, Inc. Method and apparatus for maintaining connectivity in a network
US8284179B2 (en) * 2008-02-21 2012-10-09 Himax Technologies Limited Timing controller for reducing power consumption and display device having the same
GB2460409B (en) * 2008-05-27 2012-04-04 Sony Corp Driving circuit for a liquid crystal display
US8578192B2 (en) 2008-06-30 2013-11-05 Intel Corporation Power efficient high frequency display with motion blur mitigation
KR100913528B1 (ko) * 2008-08-26 2009-08-21 주식회사 실리콘웍스 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템
TWI419128B (zh) * 2008-10-02 2013-12-11 Lg Display Co Ltd 液晶顯示裝置及其驅動方法
US8428513B2 (en) * 2009-03-27 2013-04-23 Motorola Mobility Llc Methods, systems and apparatus for selecting an application in power-off mode
CN101615069B (zh) * 2009-08-10 2012-09-05 威盛电子股份有限公司 可省电的电源管理单元、计算机系统及其省电方法
US8963936B1 (en) * 2009-12-29 2015-02-24 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for refreshing a display
US9081573B2 (en) * 2010-02-19 2015-07-14 Intel Corporation Method and apparatus for automatically repainting an external display during transitioning to a low power state
CN102906718B (zh) 2010-05-28 2016-05-25 惠普发展公司，有限责任合伙企业 禁用显示刷新过程
US9165537B2 (en) * 2011-07-18 2015-10-20 Nvidia Corporation Method and apparatus for performing burst refresh of a self-refreshing display device
US10007323B2 (en) * 2012-12-26 2018-06-26 Intel Corporation Platform power consumption reduction via power state switching
US9159013B2 (en) 2013-01-04 2015-10-13 Google Technology Holdings LLC Mobile device with RFID capability and corresponding boot sequence
JP2014186196A (ja) 2013-03-25 2014-10-02 Toshiba Corp 映像処理装置および映像表示システム
KR102460685B1 (ko) 2016-01-18 2022-11-01 삼성디스플레이 주식회사 유기발광 표시장치 및 그의 구동방법
US10504204B2 (en) * 2016-07-13 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US11127106B2 (en) 2019-06-28 2021-09-21 Intel Corporation Runtime flip stability characterization

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB368117A (ko) *
GB645692A (en) * 1946-03-27 1950-11-08 Bakovenbouw Voorheen H P Den B Improvements in machines for squirting dough or doughy material on to a conveyor
JPS602669B2 (ja) * 1980-12-24 1985-01-23 松下電器産業株式会社 画面表示装置
JPS6020755B2 (ja) * 1980-12-26 1985-05-23 松下電器産業株式会社 画面表示装置
US4626837A (en) * 1983-11-17 1986-12-02 Wyse Technology Display interface apparatus
JPS60227296A (ja) * 1984-04-25 1985-11-12 シャープ株式会社 表示制御方式
JPH0752327B2 (ja) * 1988-04-22 1995-06-05 三菱電機株式会社 画像表示装置
JPH0413179A (ja) * 1990-05-07 1992-01-17 Mitsubishi Electric Corp 表示制御装置
JPH04242790A (ja) * 1991-01-08 1992-08-31 Toshiba Corp 電子機器
JP3097065B2 (ja) * 1991-04-23 2000-10-10 セイコーエプソン株式会社 情報処理機器
GB2282307A (en) * 1993-09-24 1995-03-29 Ibm Disabling display unit when image is unchanged
JPH07152340A (ja) * 1993-11-30 1995-06-16 Rohm Co Ltd ディスプレイ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535452B2 (en) 2003-11-05 2009-05-19 Samsung Electronics Co., Ltd. Timing controller and method for reducing liquid crystal display operating current
US8344986B2 (en) 2003-11-05 2013-01-01 Samsung Electronics Co., Ltd. Portable electronic display device having a timing controller that reduces power consumption

Also Published As

Publication number Publication date
JP3658764B2 (ja) 2005-06-08
WO1996041253A1 (en) 1996-12-19
KR100531438B1 (ko) 2006-01-27
DE69606709D1 (de) 2000-03-23
US5757365A (en) 1998-05-26
DE69606709T2 (de) 2000-11-16
JPH11507736A (ja) 1999-07-06
EP0834107B1 (en) 2000-02-16
EP0834107A1 (en) 1998-04-08

Similar Documents

Publication Publication Date Title
KR100531438B1 (ko) 컴퓨터시스템의전력다운모드
EP0834106B1 (en) Computer system with video display controller having power saving modes
US6963337B2 (en) Liquid crystal display device
US5524249A (en) Video subsystem power management apparatus and method
US5991883A (en) Power conservation method for a portable computer with LCD display
US5860016A (en) Arrangement, system, and method for automatic remapping of frame buffers when switching operating modes
US6691236B1 (en) System for altering operation of a graphics subsystem during run-time to conserve power upon detecting a low power condition or lower battery charge exists
US6078319A (en) Programmable core-voltage solution for a video controller
US6510525B1 (en) Method and apparatus to power up an integrated device from a low power state
US5606343A (en) Display device
EP0772866B1 (en) Clock generation circuit for a display controller having a fine tuneable frame rate
US5900886A (en) Display controller capable of accessing an external memory for gray scale modulation data
US6020879A (en) Power saving circuit of LCD unit
JP2002323882A (ja) フレームレートコントローラ
JP3240218B2 (ja) 多色表示可能な情報処理装置
US6801196B1 (en) Method and apparatus to control power state of a display device
JPH113063A (ja) 情報処理装置及び表示制御方法
JPH11231850A (ja) ディスプレイ装置
US6081902A (en) Control system and methods for power shutdown of a computer system
US6075510A (en) Low power refreshing (smart display multiplexing)
KR100429880B1 (ko) Ｌｃｄ 프레임 비율 제어 회로 및 방법과 ｌｃｄ 시스템
JP2000298536A (ja) 情報処理装置
US8400435B2 (en) Circuit arrangement for a display device which can be operated in a partial mode
KR0182302B1 (ko) 클럭 카운터를 구비하는 메모리 회로
EP0712108A1 (en) Protective device for a display unit and protecting method

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081110

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee