JP4594018B2 - 表示制御装置 - Google Patents

表示制御装置 Download PDF

Info

Publication number
JP4594018B2
JP4594018B2 JP2004276321A JP2004276321A JP4594018B2 JP 4594018 B2 JP4594018 B2 JP 4594018B2 JP 2004276321 A JP2004276321 A JP 2004276321A JP 2004276321 A JP2004276321 A JP 2004276321A JP 4594018 B2 JP4594018 B2 JP 4594018B2
Authority
JP
Japan
Prior art keywords
display
line
control device
display panel
reference clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004276321A
Other languages
English (en)
Other versions
JP2005043914A (ja
JP2005043914A5 (ja
Inventor
泰幸 工藤
勉 古橋
善和 横田
利充 松戸
淳裕 比嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004276321A priority Critical patent/JP4594018B2/ja
Publication of JP2005043914A publication Critical patent/JP2005043914A/ja
Publication of JP2005043914A5 publication Critical patent/JP2005043914A5/ja
Application granted granted Critical
Publication of JP4594018B2 publication Critical patent/JP4594018B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、ドットマトリクス型液晶を表示するための制御装置に関する。
液晶パネルの表示制御装置として、特開平11−311980号公報記載の装置がある。この装置は、液晶パネルの一部を選択的に駆動することが可能であると共に、選択部分の駆動ライン数に従い、駆動電圧、駆動バイアス比、基準クロック周波数を設定することができる。これにより、画面全体を表示させる必要のない場合、必要な部分のみを適正な駆動条件で表示することができ、低消費電力化を図ることができる。
特開平11−311980号公報
上記した従来技術においては、原クロックの分周比を駆動ライン数に応じて切り換え、これを基準クロックとすることで、フレーム周波数を一定に保つ方法が記載されている。
例えば、8ラインを一行とし、32ライン(4行)で全画面表示となる液晶パネルにおいて、部分表示時に16ラインを駆動する場合を考える。この場合、基準クロックの周波数が一定のままであると、16ラインの駆動時間は32ラインの半分となるため、フレーム周波数が2倍に増大する。その結果、画質の劣化を招く恐れがある。そこで、原クロックの周波数を2分の1、すなわち2分周し、これを基準クロックとすることで、フレーム周波数を一定に保つことができる。同様に、設定する原クロックの分周比を4分周、8分周することで、8ライン(2行)、4ライン(1行)の部分表示においても、フレーム周波数を一定に保つことが可能である。
ところが、近年の携帯電話等で使用する液晶パネルは、表示ライン数が100ラインを超えるものが増え、また一行あたりもライン数も、8ライン以外に設定する要求がある。このため、部分表示するライン数も、多種多様な設定が要求されている。これに対し、従来技術においてフレーム周波数を一定にできる部分表示のライン数は、全画面表示の1/2、1/4、1/8等に限定される。したがって、駆動ラインを限定することなくフレーム周波数を一定に保つことが困難であった。
一方、フレーム周波数は、使用する液晶パネルの特性、または駆動条件により、その最適値が異なることが考えられる。例えば、一般に輝度応答の速い液晶を使用する場合、フレーム周波数をより高くしないと充分なコントラストが得られないが、高フレーム周波数化は消費電力の増大につながる。そこで、コントラスト優先モードと、消費電力優先モードを用意する等、目的に応じてフレーム周波数を切り換える動作が考えられる。
しかしながら、従来技術の液晶表示制御装置では、装置の動作モードに応じてフレーム周波数を切換えることについては考慮されていなかった。
また、液晶表示装置を備えた携帯電話やスケジュール管理機能をもつ情報端末等では、低消費電力を図り使用時間を長期化することが望まれており、特に携帯電話の待ち受け時や情報端末の動作時には、時計やアニメーション、アプリケーションによって要求される任意の一部領域のみ表示場合、画面全体を駆動するのではなく、アプリケーションによって要求される任意の一部の領域を効率良く駆動する必要がある。
そこで、本発明の目的は、任意の範囲で部分表示を可能とすることで低消費電力を実現する液晶表示制御装置を提供することにある。
また、本発明の他の目的は、フレーム周波数を液晶パネルの特性に合わせ、フレーム周波数自体を容易に切換え可能な液晶表示制御装置を提供することにある。
また、本発明の他の目的は、上記の液晶表示制御装置において、階調表示を実現する液晶表示制御装置を提供することにある。
また、本発明のその他の目的は、液晶表示制御装置を携帯電話等の待ち受け時や情報端末における画面の任意の一部領域で表示データを変化させる場合に、良好な画質で、また、消費電力を減少させることができる液晶表示制御装置を提供することにある。
上記課題を解決するにあたり、まずフレーム周波数は、1ラインを駆動する時間である1走査期間と駆動ラインから、数1により求めることができる。
フレーム周波数 = 1/(1走査期間×駆動ライン数)・・・(数1)
数1から分かるように、駆動ライン数を変えた場合、フレーム周波数を一定に保つためには、1走査期間の長さを調整すればよい。ここで、1走査期間は、これを規定する基準クロックの数で決定される値である。この点に着目し、原クロックの分周比に加え、1走査期間の基準クロック数自体を設定すれば、任意の駆動ラインに応じてフレーム周波数をほぼ一定に保つことができ、また、フレーム周波数自体の調整も容易であると考えた。
設定方法の具体的な例として、フレーム周波数を60[Hz]と70[Hz]付近に保つ、基準クロックの各種設定値を図2に示す。ここで、原クロックの周波数は200[kHz]、全画面表示時の駆動ライン数を160とした。図2からも分かるように、様々な駆動ライン数において、フレーム周波数をほぼ一定に保つことが可能である。そこで、本発明の液晶表示制御装置においては、原クロックの分周比、および1走査期間のクロック数を設定するためのレジスタを設け、そのレジスタに外部から設定値を入力できるようにした。
本発明の液晶表示制御装置は、任意の範囲で部分表示を可能とすることで低消費電力を実現できる。
また、液晶表示制御装置は、液晶パネルの特性等に合わせ、フレーム周波数自体を容易に切換え可能であり、液晶パネルの特性等に応じて良好な表示コントラストを実現することができる。
また、液晶表示制御装置は、消費電力を抑え、良好なコントラストにより階調表示を実現することができる。
さらに、携帯電話の待ち受け時、データ通信時の画面の任意領域の表示を、良好な画質で、また、低消費電力で実現することが可能である。
以下、本発明第1の液晶表示制御装置の実施の形態を、図1〜図5を用いて説明する。
図1は本発明にかかる液晶表示制御装置のブロック構成、および外部装置との接続関係を示したものである。図1において、101はCPU(中央演算装置)、113はメモリ、114はCPU101とメモリ113を接続するバスであり、102は本発明の液晶表示制御装置、103は複数の走査線とデータ線の交点で画素が形成される、いわゆるパッシブマトリクス型の液晶パネルである。また、液晶表示制御装置101は、システムインタフェース104、制御レジスタ105、基準クロック生成部106、タイミング生成部107、アドレスデコーダ108、表示メモリ109、データ線駆動部110、走査線駆動部111、駆動電圧生成部112から構成される。
まず、MPU101、液晶表示制御装置102、液晶パネル103における基本的な動作について説明する。
MPU101は、液晶パネル103に画像を表示するための表示データ、および液晶パネル103の各種駆動パラメータを、液晶表示制御装置102に与える。各種駆動パラメータには、駆動ライン数、駆動電圧、駆動バイアス比等の情報の他に、本発明の特徴である、原クロックの分周比、および1走査期間のクロック数に関する情報が含まれている。なお、この動作は、メモリ113に格納されている装置全体を制御するオペレーティングシステムとアプリケーションソフトウエアに基づいてMPU101により実行される。従って、メモリ113には、図2に示した駆動ライン数、分周比、1走査期間の基準クロック数が対応付けられているテーブルを格納しており、MPU101は駆動するライン数に応じて分周比と1走査期間の基準クロック数を決定し、液晶表示制御装置102に対して駆動パラメータとして供給する。プログラムの一例としては、オペレータから装置に入力があった場合、これに対応した表示となるように、新たな表示データを与える動作や、反対に一定期間オペレータから入力が無い場合、駆動ライン数を変更するように、新たな駆動パラメータを与える動作などがある。
液晶表示制御装置102は、外部情報処理装置101から与えられる表示データと各種駆動パラメータを、それぞれ表示メモリ109と制御レジスタ105に格納する。そして、格納した駆動パラメータに従い、表示メモリ109から表示データを読み出し、これをデータ信号に変換し、これを更に、データ線に供給するデータ線駆動電圧として出力する。一方、データ駆動電圧によって駆動されるデータ線に対応して走査する走査線に走査駆動電圧を出力する。したがって、表示のためのデータ線駆動電圧と走査線駆動電圧が制御されて切り替わる周波数、およびその他の駆動条件は、駆動パラメータによって決定する。
液晶パネル103は、液晶表示制御装置102から与えられるデータ線駆動電圧と走査線駆動電圧を、それぞれデータ線と走査線に入力することで画像を表示する。ここで、データ線駆動電圧と走査線駆動電圧の電圧波形は、例えば日刊工業社出版、日本学術振興会第142編「液晶デバイスハンドブック」P394〜P399記載の液晶駆動波形に従うものとする。
以上説明した構成と動作により、原クロックの分周比、および1走査期間のクロック数を外部から設定でき、この値に応じて液晶パネルを駆動することが可能である。したがって、本発明の目的である、様々な駆動ライン数において、フレーム周波数をほぼ一定に保ち、表示パネルの任意の数の走査線を駆動でき、表示パネルに良好な画質で表示させることができる。
次に、液晶表示制御装置102のより詳細な動作について説明する。
まず、外部情報処理装置101のインタフェースは、例えばいわゆる68系のバスインタフェースに準拠しており、液晶表示制御装置102は、表示データの変化した情報を外部情報処理装置101から受け取ることとなる。より具体的には、外部情報処理装置101は各画素毎に1フレーム前と現在のフレームとで階調が異なる場合、階調を表す表示データを液晶表示制御装置102に転送し、階調が変化しない画素については表示データを転送しない。外部情報処理装置101のシステムインタフェース101Cと液晶表示制御装置102のシステムインターフェース104とのインタフェースは、図3に示すように、チップ選択を示すCS信号、制御レジスタのアドレス/データを選択するRS信号、動作の起動を指示するE信号、データの書込み/読出しを選択するRW信号、アドレス/データの実際の値であるD信号で構成される。そして、これらの制御信号は、制御レジスタ105のアドレスを指定するサイクルと、データを書込むサイクルを持つ。これらのサイクルにおける制御信号の動作を、図4を用いて説明する。まず、アドレス指定のサイクルでは、CS信号を“ロー”、RS信号を“ロー”、RW信号を“ロー”、D信号を所定のアドレス値にセットし、その後、E信号を一定期間“ハイ”にセットする。一方、データ書込みのサイクルでは、CS信号を“ロー”、RS信号を“ハイ”、RW信号を“ロー“、D信号を所望のデータにセットし、その後、E信号を一定期間“ハイ”にセットする。
システムインタフェース104は、上記制御信号をデコードする部分であり、アドレス指定のサイクルでは、該当するアドレスを書込み状態にするための信号、データ書込みのサイクルでは書込むデータを、それぞれ制御レジスタ105へ出力する。
制御レジスタ105では、指示されたアドレスのレジスタが書込み状態となり、このレジスタにデータが格納される。なお、制御レジスタ105へ書込まれるデータは、各種駆動パラメータ、および表示データとその表示位置データであり、それぞれ別のアドレスに書込まれるものとする。つまり、情報処理装置101から与えられる各種駆動パラメータも表示データも、一旦制御レジスタ105を経由する。また、制御レジスタ105に格納される各種データは、各ブロックへ出力される。
基準クロック生成部106は、制御レジスタ105から、原クロックの分周比データを受け、この値を基に原クロックを分周して基準クロックを生成し、これをタイミング生成部107へ出力する。なお、原クロックは内蔵の発振回路で生成するものとする。
タイミング生成部107では、基準クロックを受けると共に、制御レジスタ105から1走査期間の基準クロック数、駆動ライン数のデータを受け、これを基に1走査期間に同期したラインパルス、1フレーム期間に同期したフレームパルスを生成してデータ線駆動部110および走査線駆動111に出力する。同時に、表示メモリの読出しアドレスを生成し、アドレスデコーダ108へ出力する。
アドレスデコーダ108は、表示データの書込み時には、制御レジスタ105から与えられる表示位置データをデコードし、これに相当する表示メモリ109内のビット線とワード線を選択する。その後、制御レジスタ105から与えられる表示データを、表示メモリ109のデータ線へ出力し、書込み動作を完了する。一方、読出し時には、タイミング生成部108が出力する読出しアドレスをデコードし、該当する表示メモリ109内のワード線を選択する。その後、表示メモリ109のデータ線から、1ライン分の表示データが一括して出力される。なお、上記の読出しアドレスは、例えば画面の先頭ラインのデータが格納されているアドレスから順に1ラインずづ切り換わり、最終ラインのアドレスの次は、再び先頭ラインに戻ってこの動作を繰り返す。なお、アドレス切換えタイミングはタイミング生成部117から出力されるラインパルスに同期し、先頭ラインのアドレスを出力するタイミングは、同じくタイミング生成部117から出力されるフレームパルスに同期するものとする。なお、アドレスデコーダ108は、書込み動作と読出し動作が同時に発生した場合にどちらかを優先させる、いわゆる調停機能を持つものとする。
データ線駆動部110は、表示メモリ109から読み出された表示データを、所定のオン電圧またはオフ電圧に変換し、液晶パネル103のデータ線へデータ線駆動電圧として出力する。なお、データ線駆動電圧のオン電圧とオフ電圧は、共に駆動電圧生成部112で生成されて与えられる。
走査線駆動部111へは、フレームパルスと、ラインパルスを入力し、これら信号に従い、選択電圧または非選択電圧を液晶パネル103の走査線に走査線駆動電圧として出力する。ここで、奏させん駆動電圧の印加タイミングは、フレームパルスに同期して先頭ラインに選択電圧を与え、その後ラインパルスに同期し、次ラインへ順次印加するものとする。また、走査線駆動電圧を印加する期間以外は、全て非選択電圧を印加する。なお、走査線駆動電圧の選択電圧と非選択電圧は、共に駆動電圧生成部112で生成されて与えられる。
駆動電圧生成部112は、上記したデータ線駆動電圧の内のオン電圧とオフ電圧、および走査線駆動電圧の内の選択電圧と非選択電圧を、外部から与えられるシステム電源から生成する。また、駆動電圧生成部112は、制御レジスタ105から駆動電圧と駆動バイアス比のデータを受け、これに応じて各駆動電圧のレベルを調整する。
ここで、前述のフレームパルス、ラインパルス、基準クロック、表示データ、データ信号、走査信号のタイミンチャートを図5にまとめる。なお、ここでは1走査期間の基準クロック数を15としている。
以上説明した液晶表示制御装置102の動作により、外部情報処理装置101からクロックの分周比、および1走査期間のクロック数に関する情報を与えることで、このデータに応じ、液晶パネル103を所望のフレーム周波数で駆動することが可能となる。したがって、本発明の目的である、様々な駆動ライン数において、フレーム周波数をほぼ一定に保つことができ、またフレーム周波数自体の変更も容易に実現可能となる。また、駆動ライン数に応じて、駆動電圧、駆動バイアス比を調整することができるため、部分表示時に適正な駆動条件で表示することができ、低消費電力化を図ることが可能である。なお、以上の説明では、液晶に与える電圧の極性を一定の周期で反転する、いわゆる交流化について詳細な説明を省略したが、この動作は、タイミング生成部107で交流化を指示する信号を生成し、これに応じ、データ信号と走査信号の出力する電圧レベルを、適正な電圧レベルに切換えることで、容易に実現可能である。
次に、本発明一部変形例として第2の実施の形態について、図6〜図13を用いて説明する。
本発明第2の実施の形態に係る液晶表示制御装置は、階調表示を実現する液晶表示制御装置である。
まず、適用する階調表示方式を、PWM(パルス幅変調)方式とした。PWM方式とは、図6に示すように、液晶パネルのデータ線に与えるデータ信号に関し、1走査期間を複数の期間に分割し、それぞれの分割期間においてオン電圧、オフ電圧の割合を、表示データの持つ階調情報(以下、単に階調表示データと呼ぶ)により決定することで、中間の表示輝度を得る方法である。
ここで、本発明の液晶表示制御装置にPWM方式を適用し、16階調を得る方法について考える。まず、PWM方式で必要な1走査期間の分割は、基準クロックの周期で分割すると簡単である。データ信号は、走査信号によって選択されている期間、即ちラインパルスによって規定される1走査期間に渡って各データ線に供給されることから、例えば図7に示すように、16階調を実現する場合、1走査期間の基準クロック数を15とし、この中でオン電圧の割合を、0/15、1/15、2/15...15/15とすれば良い。
ところが、先に述べたように、本発明の液晶表示制御装置は、フレーム周波数を調整するために、1走査期間の基準クロック数は15に固定されない。このため、例えば基準クロック数が15以下の場合、16階調を実現できない。また、基準クロック数が15以上の場合、オン電圧の割合を連続的に増やすことができず、リニアな実効電圧特性を実現することができない。
この問題を解決するにあたり、まずm階調を表示する場合、基準クロックの数nは(m−1)以上必要である。そこで、n≧(m−1)として1走査期間をn分割することにした。次に、nが(m−1)よりも大きい場合における、実効電圧のリニア性については、選択電圧の印加期間におけるオン電圧の割合が、液晶へ印加する実効電圧を決定する点に着目した。つまり、選択電圧を1走査期間全部に印加するのではなく、n分割の1番目から(m−1)番目の期間のみ選択電圧を与えれば、n=(m−1)の場合と同じ条件にできることを見出した。そこで、1番目から(m−1)番目の分割期間を有効期間、残りの分割期間を無効期間とし、有効期間においてオン電圧の割合を連続的に増やすことにした。例えば16階調表示を16分割で行う場合、図8に示すように、1番目から15番目の分割期間でオン電圧の割合を連続的に増やすことで各階調を実現し、16番は15番目の電圧をそのまま出力することにした。これと連動し、走査信号は、1番目から15番目の分割期間で選択電圧、16番では非選択電圧を出力することにした。以上の動作により、上記した問題点を解決することが可能である。
以下、本発明第2の実施の形態に係る液晶表示制御装置の構成と動作について説明する。
図9は本発明第2の実施の形態に係る液晶表示制御装置のブロック構成、および外部装置との接続関係を示したものである。図9において、901はCPU、902は本発明の液晶表示制御装置、903はパッシブマトリクス型のカラー液晶パネルである。また、液晶表示制御装置902は、システムインタフェース904、制御レジスタ905、基準クロック生成部906、タイミング生成部907、アドレスデコーダ908、表示メモリ909、データ線駆動部910、走査線駆動部911、駆動電圧生成部912、および階調処理部913、階調パレットレジスタ914から構成される。
まず、情報処理装置901、液晶表示制御装置902、液晶パネル903における基本的な動作について説明する。
情報処理装置901は、MPU901a、メモリ901b、システムインタフェース901c、これらを接続するバス901dによって構成され、液晶パネル903に画像を表示するための階調表示データ、および液晶パネル903の各種駆動パラメータ、および階調パレットデータを、液晶表示制御装置902に与える。まず、各種駆動パラメータは、図1の場合と同じである。階調表示データについては、本実施の形態ではカラー表示を前提とするため、1画素につき8ビットの色情報を持ち、この中で赤(R)と緑(G)に3ビット、青(B)に2ビットを割り当てるものとする。また、階調パレットデータとは、階調表示データで指定する色が、どの階調に相当するかを決定するベースデータである。ここでは、情報処理装置901は、RGBそれぞれ16階調の階調パレットデータの中から、RG:8種類(3ビット)、B:4種類(2ビット)の計20種類を選択し、液晶表示制御装置902に与えるものとする。これにより、4096色(RGB各16階調)から256色(1画素につき8ビットの色情報)を選んで表示することが可能となる。なお、情報処理装置901から液晶表示制御装置902へ情報を与える動作は、図1の液晶表示制御装置と同様である。
液晶表示制御装置902は、情報処理装置901から与えられる階調表示データ、各種駆動パラメータ、および階調パレットデータを、それぞれ表示メモリ909、制御レジスタ905、および階調パレットレジスタ914に格納する。そして、格納した駆動パラメータに従い、表示メモリ909から階調表示データを読み出し、これを階調パレットデータに基づいたRGB毎のPWM信号に変換する。さらにこのPWM信号をデータ信号に変換して出力すると共に、対応する走査信号を出力する。
液晶パネル903は、RGBに対応した色のカラーフィルタ、これに対応したデータ線があり、液晶表示制御装置902から与えられるRGBのデータ信号を対応するデータ線に入力すると共に、走査信号を走査線に入力し、画像を表示する。
なお、データ信号と走査信号の電圧波形は、本発明第1の実施の形態と同様、例えば日刊工業社出版、日本学術振興会第142編「液晶デバイスハンドブック」P394〜P399記載の液晶駆動波形に従うものとする。
以上説明した構成と動作により、本発明第2の実施の形態に係る液晶表示制御装置は、図1の液晶表示制御装置と同様、様々な駆動ライン数において、フレーム周波数をほぼ一定に保つことができる。これに加え、PWM方式による、カラー多色表示が可能となる。
次に、液晶表示制御装置902のより詳細な動作について説明する。
まず、システムインタフェース904、制御レジスタ905、基準クロック生成部906、アドレスデコーダ908は、駆動電圧生成部912は、図1の液晶表示制御装置と同じであるため、その説明は省略する。
タイミング生成部907では、図1のタイミング生成部107と同様、ラインパルス、フレームパルス、表示メモリの読出しアドレスを出力し、その他に、先に説明した有効期間/無効期間を指示する階調イネーブル信号を生成し、階調処理部913および走査線駆動911に出力する。
階調処理部913は、図10に示すように、PWM信号生成部1001とPWM信号選択部1002から構成される。まず、PWM信号生成部1001は、図11に示すように、基準クロックカウンタ1101と比較器1102から成る。基準クロックカウンタの入力は、ラインパルス、基準クロック、階調イネーブル信号である。そして、ラインパルスでリセットされ、階調イネーブル信号がアクティブ期間の間、基準クロックに同期してカウント値をインクリメントする。例えば、1走査期間を16分割して16階調を表示する場合、図12に示すように、ラインパルスで1にリセットされ、その後15までカウントした後、残りの期間は15のカウント値をそのまま出力する。比較器1102は、この基準クロックのカウント値と、階調パレットレジスタ914から与えられる階調パレットデータを入力し、(カウント値)≦(階調パレットデータ)の場合は“ロー”、(カウント値)>(階調パレットデータ)の場合は“ハイ”を出力する。例えば図12に示すように、階調パレットデータが“2”の場合、基準クロックのカウント値が1〜2までは“ロー”、3〜15は“ハイ”となる。なお、階調パレットのデータは、RG:8種類、G:4種類の計20種類あることから、PWM信号生成部1001は、それぞれの階調パレットデータに応じた20種類のPWM信号を生成する。次に、PWM信号選択部1002は、図13に示すように、1画素につき8to1セレクタ2個(RG用)と、4to1セレクタ1個(B用)が、1ラインの画素数分配置されている。そして、表示メモリ909から読み出される1ライン分の階調表示データに従い、PWM信号を選択して出力する。
データ線駆動部910は、階調処理部913から与えられるPWM信号が“ロー”の場合はオン電圧、“ハイ”の場合はオフ電圧に変換し、液晶パネル103のデータ線へデータ信号として出力する。
走査線駆動部911へは、フレームパルスと、ラインパルス、および階調イネーブル信号を入力し、これら信号に従い、選択電圧または非選択電圧を液晶パネル103の走査線に走査信号として出力する。ここで、選択電圧の印加タイミングは、フレームパルスに同期して先頭ラインに選択電圧を与え、その後ラインパルスに同期し、次ラインへ順次印加するが、この選択電圧の印加は、階調イネーブル信号がアクティブの場合のみとする。なお、それ以外の期間は、全て非選択電圧を印加する。
以上説明した液晶表示制御装置902の動作により、図1の液晶表示制御装置と同様に、様々な駆動ライン数において、フレーム周波数をほぼ一定に保つことができ、またフレーム周波数自体の変更も容易に実現可能となる。これに加え、図8に示した、データ信号と走査信号を出力することが可能となるため、PWM方式を用いてリニアな実効電圧特性を実現することができる。
なお、本発明第2の実施の形態で示した色数、階調数、1走査期間の分割数等は、全て一例であり、これに限られる訳ではない。
また、本発明第2の実施の形態では、階調方式にPWM方式を適応したが、これに限られる訳ではない。例えば、数フレームを1単位として、この中で表示オンと表示オフを表示するフレーム数を制御する、FRC(フレーム・レイト・コントロール)方式を適用することも可能である。なおこの方式の場合、1走査期間の中でオン電圧とオフ電圧が混在することはなく、どちらかの電圧が印加される。したがって、1走査期間を有効期間と無効期間に分ける必要はない。
次に、本発明の一部変形例として第3の実施の形態について、図14〜図18を用いて説明する。
本発明第3の実施の形態は、本発明の液晶表示制御装置において、より高画質化、低消費電力化を実現するPWM方式の実現方法について述べたものである。
まず、先の図8で示したPWM方式を実現するデータ信号は、黒、白の階調を除き、必ず1走査期間につき2回、電圧レベルの変化点が存在する。これは、1走査期間の始まりがオン電圧、終わりがオフ電圧になっているためである。そこで、1走査期間毎にこの関係を逆転させることで、データ信号の変化回数を半分にできると考えた。これにより、液晶の充放電に係る消費電力が半減し、装置の低消費電力化が図れる。この動作を実現するためには、例えば図14に示すように、基準クロックのカウントを、ある走査期間で1からインクリメントしたなら、次の走査期間では15からデクリメントさせれば良い。
ここで、仮にデータ信号と走査信号の出力タイミングに時間差がある場合、1走査期間の始まりがオン電圧かオフ電圧かにより、液晶印加電圧の実効値に差が生じることある。このため、例えば同一階調を表示しても、ライン毎に濃淡の差が発生する可能性がある。これを解決するためには、図15に示すように、1走査期間の始まりをオン電圧にする走査期間と、オフ電圧にする走査期間をフレーム毎に切り換え、印加電圧実効値の差を平均化すれば良い。この動作は、例えば図15に示すように、偶数フレームにおいて、基準クロックのカウントを1からインクリメントした走査期間は、奇数フレームでは15からデクリメントさせれば良い。つまり、階調パレットデータ2を供給する場合、偶数フレームにおいて、第1のフレームではPWM信号が基準クロック1、2の時に“ロー”となり、第2のフレームではPWM信号が基準クロック14,15,16の時に“ロー”となる。ここで、基準クロック16の場合は非選択となるため、各々のフレームで基準クロックが2パルス分だけデータが有効に供給されることとなる。また、同様に奇数フレームにおいて、第1フレームでは基準クロック14,15,16の時にPWM信号が“ロー”となり、第2フレームでは基準クロック1,2の時に“ロー”となる。この場合の第1フレームの基準クロック16では非選択のため、階調パレットデータ“2”を実現できる。
さらに、図15で示したデータ信号は、例えば同一階調を表示した場合、全データ線に対し、同じタイミングで電圧レベルが変化する。このため、一時的に大きなピーク電流が流れることになる。このピーク電流を低減する目的で、データ信号の変化タイミングをデータライン毎にずらすことを考えた。例えば、図16に示すように、基準クロックのカウンタを偶数データライン用と奇数データライン用に2種類用意し、それぞれのカウンタにおけるインクリメントとデクリメントのタイミングを反転させることにした。これにより、偶数データラインと奇数データラインに印加するデータ信号の位相を、180度ずらすことができる。さらに発展し、図17に示すように、基準クロックのカウンタを複数個用意し、カウント値のタイミングをそれぞれ1基準クロック分ずらすことにより、よりデータ信号の電圧レベル変化を分散することが可能である。
次に、これまで述べてきたPWM方式を実現するデータ信号は、黒、白の階調においては、電圧レベルが変化しない。このため、中間階調と黒または白が混在した画像において、この電圧レベルの変化点数差に起因した表示むらが発生する可能性がある。これを解決するには、黒、白の階調においても他の中間階調と同様に、データ信号の電圧レベルを変化させれば良い。そこで、例えば、図18に示すように、有効期間の基準クロック数を15ではなく17に設定し、カウント値の始まりを0、終わりを16とした。これにより、例えば図18に示すように、階調パレットデータが“0”(黒)の場合でも、PWM信号が1走査期間に1回変化していることが分かる。
ここで、黒または白の階調でデータ信号を変化させると、消費電力は増加する。そこで、表示むら抑制を優先するか、低消費電力を優先するかで、黒、白のデータ信号を変化させる/させないを切換えることを考えた。具体的には、図18に示すように、データ信号を変化させない時には、基準クロックのカウント値における“0”と“16”を、“1”と“15”に切換えれば良い。なお、この動作は、前述の駆動パラメータの設定と同様、外部情報処理装置から命令を与えることで実現可能である。
以上述べた、以上の実施の形態は、自由に組み合わせることが可能である。また、本発明で述べた駆動パラメータの他に、コントラスト調整、表示オフ機能等、色々な設定が考えられるが、これらは全て本発明の実施の形態で述べた、外部情報処理装置から制御レジスタに設定値を与え、そこから各ブロックを制御する構成により、容易に実現可能である。また、本発明の実施の形態で述べた液晶表示制御装置は、1チップのLSIで構成することを前提に述べたが、これに限られる訳でなく、機能別に分割した2チップ、3チップ構成でも良い。
次に、本発明第4の実施の形態を、図19を用いて説明する。
本発明第4の実施の形態は、本発明の液晶表示制御装置を用いた携帯電話システムを示したものである。図19は携帯電話システムのブロック構成であり、1901は本発明の液晶表示制御装置と液晶パネルを含む液晶モジュール、1902は音声の圧縮/伸張を行うADPCコーデック回路、1903はスピーカ、1904はマイク、1905はキーボード、1906はデジタルデータを時分割多重化するTDMA回路、1907は登録されたID番号を格納するEEPROM、1908はプログラムを格納するROM、1909はデータの一時格納やマイコンの作業エリアとなるSRAM、1910は無線信号のキャリア周波数を設定するPLL回路、1911は無線信号を送受信するためのRF回路、1912はシステム制御マイコンである。
本発明第4の実施の形態に関わる携帯電話システムは、例えば受信した電子メールや、記憶した電話番号帳を表示する場合には全画面表示、待受時には部分画面表示となる。この全画面/部分画面表示の状態は、オペレータからのキーボード入力や受信電波の状況から、システム制御マイコン1912が切換えるものとし、その時液晶モジュール1901に駆動ライン数の情報を出力するように、予めプログラムされているものとする。これに連動して、原クロックの分周比、1走査期間のクロック数、その他の駆動パラメータに関する情報も、液晶モジュール1901へ出力される。ここで、システム制御マイコン1912が決定する駆動ライン数に対し、原クロックの分周比と1走査期間のクロック数をどのように決定すれば良いかについては、例えば図2で示したようなテーブルを用意し、このテーブルを参照することで決定可能である。なお、このテーブルデータは、プログラムと共にROM1908に格納されているものとする。また、その他の駆動パラメータに関する情報も、駆動ライン数に対するテーブルをそれぞれ用意することで決定可能である。
以上の動作により、本発明第4の実施の形態に関わる携帯電話システムは、全画面表示と部分画面表示を用途に応じて切換えることが可能になる。つまり、画面全体を表示させる必要のない場合、必要な部分のみを表示することができ、低消費電力化を図ることができる。さらに、本発明第4の実施の形態に関わる携帯電話システムは、液晶モジュールの駆動周波数であるフレーム周波数を、全画面/部分画面表示によらず、ほぼ一定に保つことができる。これにより、フレーム周波数増大に伴う画質劣化を防止することが可能である。
また、本発明第4の実施の形態に関わる携帯電話システムは、例えば全画面表示のままで、フレーム周波数だけ変えることも可能である。この動作は、高フレーム周波数で駆動するコントラスト優先モードと、低フレーム周波数で駆動する消費電力優先モードの実現が目的である。これは、例えば動作時にはフレーム周波数が高くなり、待受時にはフレーム周波数が低くなるように、原クロックの分周比と1走査期間のクロック数の情報を、システム制御マイコン1912(情報処理装置101,901に該当)が液晶モジュール1901へ出力することで実現可能である。なお、各モードにおいて、原クロックの分周比と1走査期間のクロック数をどのように決定すれば良いかについては、先の例と同様、例えば図2で示したようなテーブルを用意し、このテーブルを参照することで決定可能である。
以上の動作により、本発明第4の実施の形態に関わる携帯電話システムは、液晶モジュールのフレーム周波数を用途に応じて切換えることが可能になる。つまり、オペレータの動作時等では高フレーム周波数駆動で高画質表示を行い、待受時には低フレーム周波数駆動で液晶モジュールの低消費電力化を図ることができる。
なお、上記した全画面/部分画面表示と、高フレーム/低フレーム周波数駆動の各モードは、組合せて使用することも勿論可能である。
以上、上記第1の実施の形態の液晶表示制御装置によれば、原クロックの分周比、および1走査期間のクロック数を設定するためのレジスタを設け、そのレジスタに外部から設定値を入力できるようにした。これにより、様々な駆動ライン数において、フレーム周波数をほぼ一定に保つことができ、またフレーム周波数自体の変更も容易に実現できる。
また、上記第2の実施の形態の液晶表示制御装置によれば、PWM方式による階調表示機能を設ける場合、1走査期間を有効期間と無効期間に分け、有効期間でのみ、表示データに対応した時間幅のデータ電圧、および走査信号の選択電圧レベルを与えることにした。これにより、1走査期間のクロック数が変化しても、階調表示データに対してリニアな実効電圧特性を得ることができる。
また、上記第3の実施の形態の液晶表示制御装置によれば、PWM方式を実現する各種データ信号波形を提示した。これにより、低消費電力化、高画質化が実現できる。
さらに、本発明の液晶表示制御装置を携帯電話に適用することにより、待ち受け時の任意の一部領域で表示データが変化する場合においても、良好な画質で、また、消費電力を減少させることができる。
本発明第1の実施の形態に係わる、液晶表示制御装置の構成を示すブロック図である。 本発明第1の実施の形態に係わる、フレーム周波数の設定方法を説明する図である。 本発明第1の実施の形態に係わる、制御信号群の内容を説明する図である。 本発明第1の実施の形態に係わる、制御信号郡の動作を示すタイミング図である。 本発明第1の実施の形態に係わる、液晶表示制御装置の動作を示すタイミング図である。 本発明第2の実施の形態に係わる、PWM方式の原理を説明する図である。 本発明第2の実施の形態に係わる、PWM方式の動作を示すタイミング図である。 本発明第2の実施の形態に係わる、液晶表示制御装置の動作を示すタイミング図である。 本発明第2の実施の形態に係わる、液晶表示制御装置の構成を示すブロック図である。 本発明第2の実施の形態に係わる、階調処理部の構成を示すブロック図である。 本発明第2の実施の形態に係わる、PWM信号生成部の構成を示すブロック図である。 本発明第2の実施の形態に係わる、PWM信号生成部の動作を示すタイミング図である。 本発明第2の実施の形態に係わる、PWM信号選択部の構成を示すブロック図である。 本発明第3の実施の形態に係わる、液晶表示制御装置の動作を示すタイミング図である。 本発明第3の実施の形態に係わる、液晶表示制御装置の動作を示すタイミング図である。 本発明第3の実施の形態に係わる、液晶表示制御装置の動作を示すタイミング図である。 本発明第3の実施の形態に係わる、液晶表示制御装置の動作を示すタイミング図である。 本発明第3の実施の形態に係わる、液晶表示制御装置の動作を示すタイミング図である。 本発明第4の実施の形態に係わる、携帯電話システムの構成を示すブロック図である。
符号の説明
101…CPU
102…液晶表示制御装置
103…液晶パネル
104…システムインタフェース
105…制御レジスタ
106…基準クロック選択部
107…タイミング生成部
108…アドレスデコーダ
109…表示メモリ
110…データ線駆動部
111…走査線駆動部
112…駆動電圧生成部
913…階調処理部
1001…PWM信号生成部
1002…PWM信号選択部
1901…液晶モジュール

Claims (20)

  1. 複数のデータ線と走査線がマトリクス状に配線された表示パネルに、画像を表示させる表示制御装置において、
    原クロックを発振する発振回路と、
    外部から与えられる表示データを記憶する表示メモリと、
    外部から与えられる前記原クロックの分周比の設定値と1走査期間の基準クロック数の設定値と前記表示パネルの駆動ライン数の設定値とを格納するための制御レジスタと、
    前記発振回路からの前記原クロックを前記制御レジスタ内の前記原クロックの分周比の設定値で分周して、基準クロックを生成する基準クロック生成部と
    記制御レジスタ内の前記1走査期間の基準クロック数の設定値と前記制御レジスタ内の前記駆動ライン数の設定値とに基づいて、1走査期間に同期したラインパルス及び1フレーム期間に同期したフレームパルスを生成するタイミング生成部と、
    前記ラインパルス及び前記フレームパルスに従って、前記表示メモリから前記表示データを読み出すデコーダと、
    前記表示メモリから読み出された前記表示データを駆動電圧へ変換し、前記駆動電圧を前記表示パネルの前記データ線へ出力するデータ線駆動部とを備え
    記制御レジスタへ格納される前記原クロックの分周比の設定値、前記1走査期間の基準クロック数の設定値、前記表示パネルの駆動ライン数の設定値を、前記表示パネルの駆動ライン数に応じて前記外部から変更することにより、フレーム周波数を切替えることを特徴とする表示制御装置。
  2. 前記デコーダは、前記ラインパルスに従って、1ライン分の表示データを一括して前記表示パネルの先頭ラインに対応する前記表示メモリのアドレスから順に読み出し、前記フレームパルスに従って、前記表示パネルの先頭ラインに対応する前記表示メモリのアドレスへ戻り、この1ライン分の表示データの読み出しを繰り返す請求項1に記載の表示制御装置。
  3. 前記ラインパルス及び前記フレームパルスに従って、選択電圧及び非選択電圧を前記表示パネルの前記走査線へ出力する走査線駆動部を備えた請求項1又は2に記載の表示制御装置。
  4. 複数の走査線を含む液晶パネルに画像を表示するための表示制御装置において、
    外部から与えられた1走査期間中の基準クロック数と1フレーム期間に対応する走査線数と前記基準クロックの1期間中の原クロック数とを含む駆動パラメータを記憶するための制御レジスタと、
    前記基準クロックの1期間中の原クロック数に基づいて、前記基準クロックを生成するための基準クロック生成部と、
    前記制御レジスタに記憶された前記1走査期間中の基準クロック数と前記1フレーム期間に対応する走査線数とに基づいて、前記1走査期間に同期したラインパルスと前記1フレーム期間に同期したフレームパルスとを生成するためのタイミング生成部とを備え、
    前記制御レジスタに格納される前記基準クロックの1期間中の原クロック数、前記1走査期間の基準クロック数を、前記液晶パネルの走査線数に応じて前記外部から変更することにより、フレーム周波数を切替えることを特徴とする表示制御装置。
  5. 前記基準クロック生成部と前記タイミング生成部は、前記制御レジスタに記憶された前記駆動パラメータに基づき、前記基準クロックと前記ラインパルスと前記フレームパルスの周波数を変更する請求項に記載の表示制御装置。
  6. 前記基準クロックの周波数に関する駆動パラメータは、前記基準クロックの1期間中の原クロック数であり、
    前記ラインパルスと前記フレームパルスの周波数に関する駆動パラメータは、前記1走査期間中の基準クロック数である請求項に記載の表示制御装置。
  7. 表示パネルを制御するための表示制御装置において、
    外部からの情報に基づいて、基準クロックに対する原クロックの分周比と1走査期間あたりの基準クロック数と前記表示パネルの駆動ライン数とを含む前記表示パネルのパラメータを設定するための第1の回路と、
    前記パラメータに基づいて、1走査期間に同期したラインパルス及び1フレーム周期に同期したフレームパルスを生成するための第2の回路と、
    前記ラインパルス及びフレームパルスに従って前記表示パネルを駆動するための第3の回路とを備え、
    前記第1の回路に設定される前記パラメータを、前記表示パネルの駆動ライン数に応じて、前記外部からの情報によって変更することにより、前記表示パネルに対するフレーム周波数を変化させる表示制御装置。
  8. 前記フレーム周波数は、前記原クロックの分周比と前記1走査期間あたりの基準クロック数から決定される請求項に記載の表示制御装置。
  9. 前記フレーム周波数は、前記原クロックの分周比と前記1走査期間中あたりの基準クロック数と前記表示パネルの駆動ライン数とから決定される請求項又はに記載の表示制御装置。
  10. 前記1走査期間あたりの基準クロック数は、整数である請求項乃至の何れかに記載の表示制御装置。
  11. 表示パネルのフレーム周波数を調整可能な表示制御装置において、
    外部からの情報に基づいて、原クロックの分周比と1走査期間あたりの基準クロック数と前記表示パネルの駆動ライン数とを設定するための第1の回路と、
    前記原クロックの分周比によって原クロックの周波数を分周して基準クロックを生成し、前記表示パネルの駆動ライン数と1走査期間あたりの基準クロック数に基づいて前記基準クロックから前記フレーム周波数を持つ信号を生成するための第2の回路と、
    前記外部からのデータを前記表示パネルへの駆動電圧へ変換するための第3の回路とを備え、
    前記第1の回路に設定される前記原クロックの分周比、前記1走査期間の基準クロック数、前記表示パネルの駆動ライン数を、前記表示パネルの駆動ライン数に応じて、前記外部からの情報によって変更することにより、フレーム周波数を調整することを特徴とする表示制御装置。
  12. 前記フレーム周波数は、前記外部から前記第1の回路に設定される前記原クロックの分周比と前記1走査期間あたりの基準クロック数によって調整される請求項11に記載の表示制御装置。
  13. 前記フレーム周波数を持つ信号に従って前記表示パネルの走査線に、選択電圧と非選択電圧を出力する第4の回路を備えた請求項11又は12に記載の表示制御装置。
  14. 前記1走査期間あたりの基準クロック数は、整数である請求項11乃至13の何れかに記載の表示制御装置。
  15. 複数のデータ線と走査線がマトリクス状に配線された表示パネルの表示を制御するための1チップの表示制御装置において、
    原クロックを発振する内蔵の発振回路と、
    外部から与えられる表示データを記憶するメモリと、
    外部から与えられる前記原クロックの分周比と1走査期間あたりの基準クロック数と前記表示パネルの駆動ライン数とを設定するためのレジスタと、
    前記発振回路からの前記原クロックを前記レジスタ内の前記原クロックの分周比で分周して、基準クロックを生成し、前記レジスタ内の前記1走査期間あたりの基準クロック数と前記レジスタ内の前記表示パネルの駆動ライン数とに基づいて、1走査期間に同期したラインパルス及び1フレーム期間に同期したフレームパルスを生成するための生成回路と、
    前記ラインパルス及び前記フレームパルスに従って、前記メモリから前記表示データを読み出し、前記表示メモリから読み出された前記表示データを駆動電圧へ変換し、前記駆動電圧を前記表示パネルの前記データ線へ出力するためのデータ線駆動回路とを備え
    記レジスタへ設定される前記原クロックの分周比と前記1走査期間の基準クロック数とを、前記表示パネルの駆動ライン数に応じて、前記外部から変更することにより、フレーム周波数を調整することを特徴とする表示制御装置。
  16. 前記生成回路は、前記ラインパルスに従って、表示データを前記表示パネルの先頭ラインに対応する前記表示メモリのアドレスから1ラインごとに順に読み出し、前記フレームパルスに従って、前記表示パネルの先頭ラインに対応する前記表示メモリのアドレスへ戻り、この表示データの読み出しを繰り返す請求項15に記載の表示制御装置。
  17. 前記ラインパルス及び前記フレームパルスに従って、選択電圧及び非選択電圧を前記表示パネルの前記走査線へ出力する走査線駆動回路を備えた請求項15又は16に記載の表示制御装置。
  18. 前記フレーム周波数は、前記原クロックの分周比と前記1走査期間中あたりの基準クロック数と前記表示パネルの駆動ライン数とから決定される請求項15乃至17の何れかに記載の表示制御装置。
  19. 前記フレーム周波数は、前記外部から前記レジスタへ設定される前記原クロックの分周比と前記1走査期間中あたりの基準クロック数と前記表示パネルの駆動ライン数によって調整される請求項15乃至18の何れかに記載の表示制御装置。
  20. 前記1走査期間あたりの基準クロック数は、整数である請求項15乃至19の何れかに記載の表示制御装置。
JP2004276321A 2000-07-26 2004-09-24 表示制御装置 Expired - Fee Related JP4594018B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004276321A JP4594018B2 (ja) 2000-07-26 2004-09-24 表示制御装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000231351 2000-07-26
JP2004276321A JP4594018B2 (ja) 2000-07-26 2004-09-24 表示制御装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000309300A Division JP3620434B2 (ja) 2000-07-26 2000-10-04 情報処理システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010045095A Division JP5237979B2 (ja) 2000-07-26 2010-03-02 表示制御方法、表示制御装置、及び携帯電話システム

Publications (3)

Publication Number Publication Date
JP2005043914A JP2005043914A (ja) 2005-02-17
JP2005043914A5 JP2005043914A5 (ja) 2006-02-02
JP4594018B2 true JP4594018B2 (ja) 2010-12-08

Family

ID=34276978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004276321A Expired - Fee Related JP4594018B2 (ja) 2000-07-26 2004-09-24 表示制御装置

Country Status (1)

Country Link
JP (1) JP4594018B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009015103A (ja) * 2007-07-06 2009-01-22 Nec Electronics Corp 表示制御装置及びその制御方法
WO2018088315A1 (ja) * 2016-11-11 2018-05-17 シャープ株式会社 タッチセンサ付き表示装置およびその駆動方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11507736A (ja) * 1995-06-07 1999-07-06 セイコーエプソン株式会社 コンピュータ・システムのパワーダウンモード

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06149177A (ja) * 1992-10-30 1994-05-27 Sanyo Electric Co Ltd 情報処理装置
JPH0749662A (ja) * 1993-08-06 1995-02-21 Sharp Corp 液晶表示装置
JP3119996B2 (ja) * 1994-06-09 2000-12-25 シャープ株式会社 マルチスキャンディスプレイ装置
JP3429866B2 (ja) * 1994-09-09 2003-07-28 株式会社日立製作所 マトリックスパネル表示装置
JPH1069251A (ja) * 1996-08-29 1998-03-10 Canon Inc 表示装置、表示システム及び画像処理装置
JP3572473B2 (ja) * 1997-01-30 2004-10-06 株式会社ルネサステクノロジ 液晶表示制御装置
JPH11311980A (ja) * 1998-04-28 1999-11-09 Hitachi Ltd 液晶表示制御装置および液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11507736A (ja) * 1995-06-07 1999-07-06 セイコーエプソン株式会社 コンピュータ・システムのパワーダウンモード

Also Published As

Publication number Publication date
JP2005043914A (ja) 2005-02-17

Similar Documents

Publication Publication Date Title
JP3620434B2 (ja) 情報処理システム
US5347294A (en) Image display apparatus
JP4738867B2 (ja) 表示装置用駆動装置
CN101231836B (zh) 显示控制驱动装置和显示系统
US6700560B2 (en) Liquid crystal display device
US7180474B2 (en) Display apparatus
US20070035503A1 (en) Display driver control circuit and electronic equipment with display device
JPH10214063A (ja) 液晶表示制御装置および液晶表示装置
JPH10143111A (ja) 液晶コントローラおよび液晶表示装置
JP5237979B2 (ja) 表示制御方法、表示制御装置、及び携帯電話システム
JP4003397B2 (ja) 液晶駆動装置、液晶駆動方法及び液晶表示装置
US5673061A (en) Driving circuit for display apparatus
JP2003195828A (ja) 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体
JP4594018B2 (ja) 表示制御装置
JPH10116055A (ja) 表示装置
JPH0573001A (ja) 液晶表示装置の駆動方法
JP2003029716A (ja) 液晶表示装置及び液晶表示装置の駆動装置及び液晶表示装置の駆動方法
JPH0588647A (ja) 画像表示装置
JP2002236465A (ja) 表示装置とその駆動方法および伝送フォーマット
JP2002189453A (ja) 液晶表示制御回路
JPH0854857A (ja) 液晶階調表示制御装置
JPH0588648A (ja) 画像表示装置
JPH06332405A (ja) 液晶駆動装置
JPH1097220A (ja) 液晶駆動装置及びそれを用いた液晶表示装置
JPH08146923A (ja) 階調表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051202

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060421

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060719

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100330

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100628

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4594018

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees