JPH0749662A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0749662A JPH0749662A JP19565193A JP19565193A JPH0749662A JP H0749662 A JPH0749662 A JP H0749662A JP 19565193 A JP19565193 A JP 19565193A JP 19565193 A JP19565193 A JP 19565193A JP H0749662 A JPH0749662 A JP H0749662A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- signals
- signal
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】各種液晶表示パネル毎に設計変更される信号フ
ォ−マットの変換回路の設計効率を向上させることで、
使用する液晶表示パネルの変更が容易に行えるようにし
た液晶表示装置を得る。 【構成】入力される映像信号の信号フォ−マットを液晶
表示パネルの駆動に合った信号フォ−マットに変換する
変換回路を、入力される映像信号の信号フォ−マットを
判別して所定の信号フォ−マットに変換する第１の変換
回路部と、一旦所定の信号フォ−マットに変換された映
像信号を次に液晶表示パネルの駆動に合った信号フォ−
マットに変換する第２の変換回路部とで構成する。
ォ−マットの変換回路の設計効率を向上させることで、
使用する液晶表示パネルの変更が容易に行えるようにし
た液晶表示装置を得る。 【構成】入力される映像信号の信号フォ−マットを液晶
表示パネルの駆動に合った信号フォ−マットに変換する
変換回路を、入力される映像信号の信号フォ−マットを
判別して所定の信号フォ−マットに変換する第１の変換
回路部と、一旦所定の信号フォ−マットに変換された映
像信号を次に液晶表示パネルの駆動に合った信号フォ−
マットに変換する第２の変換回路部とで構成する。
Description
【０００１】
【産業上の利用分野】本発明は、例えばパ−ソナルコン
ピュ−タ等の画像信号発生装置から入力される映像信号
の信号フォ−マットを、液晶表示パネルの駆動に合った
信号フォ−マットに変換して表示させる液晶表示装置に
関するものである。
ピュ−タ等の画像信号発生装置から入力される映像信号
の信号フォ−マットを、液晶表示パネルの駆動に合った
信号フォ−マットに変換して表示させる液晶表示装置に
関するものである。
【０００２】
【従来の技術】従来、例えばパ−ソナルコンピュ−タ
（以下、「パソコン」という）から入力される映像信号
の表示を行う液晶表示装置（パソコンの単一モデル専用
の液晶表示装置や各種パソコンに対応したマルチスキャ
ンタイプの液晶表示装置等）においては、その入力され
る映像信号の信号フォ−マット、例えば水平周波数、垂
直周波数、表示ドット数、ドットクロック、有効表示ド
ット数等を、液晶表示装置に用いられている液晶表示パ
ネルの駆動に合った信号フォ−マットに変換してから表
示させるようにしていた。
（以下、「パソコン」という）から入力される映像信号
の表示を行う液晶表示装置（パソコンの単一モデル専用
の液晶表示装置や各種パソコンに対応したマルチスキャ
ンタイプの液晶表示装置等）においては、その入力され
る映像信号の信号フォ−マット、例えば水平周波数、垂
直周波数、表示ドット数、ドットクロック、有効表示ド
ット数等を、液晶表示装置に用いられている液晶表示パ
ネルの駆動に合った信号フォ−マットに変換してから表
示させるようにしていた。
【０００３】
【発明が解決しようとする課題】そのため、このような
従来の液晶表示装置においては、入力される映像信号の
信号フォ−マットを液晶表示パネルの駆動に合った信号
フォ−マットに変換するための変換回路が設けられてい
た。
従来の液晶表示装置においては、入力される映像信号の
信号フォ−マットを液晶表示パネルの駆動に合った信号
フォ−マットに変換するための変換回路が設けられてい
た。
【０００４】ところが、このような変換回路は液晶表示
装置に用いられる液晶表示パネル毎に専用化して回路全
体の設計がなされていたため、夫々仕様（ドット数、イ
ンチ数、ライン数、駆動方式等）の異なる各種液晶表示
パネルを用いて複数種類の液晶表示装置を製品化しよう
とする場合、その使用する各種液晶表示パネル毎に、変
換回路全体を再設計する必要があった。その結果、設計
効率が非常に悪くなり、その分各種液晶表示パネルを用
いた複数種類の液晶表示装置の実現が困難になってい
た。
装置に用いられる液晶表示パネル毎に専用化して回路全
体の設計がなされていたため、夫々仕様（ドット数、イ
ンチ数、ライン数、駆動方式等）の異なる各種液晶表示
パネルを用いて複数種類の液晶表示装置を製品化しよう
とする場合、その使用する各種液晶表示パネル毎に、変
換回路全体を再設計する必要があった。その結果、設計
効率が非常に悪くなり、その分各種液晶表示パネルを用
いた複数種類の液晶表示装置の実現が困難になってい
た。
【０００５】本発明はこのような点に鑑み成されたもの
であって、各種液晶表示パネル毎に設計変更される信号
フォ−マットの変換回路の設計効率を向上させること
で、使用する液晶表示パネルの変更が容易に行えるよう
にした液晶表示装置を提供することを目的とするもので
ある。
であって、各種液晶表示パネル毎に設計変更される信号
フォ−マットの変換回路の設計効率を向上させること
で、使用する液晶表示パネルの変更が容易に行えるよう
にした液晶表示装置を提供することを目的とするもので
ある。
【０００６】
【課題を解決するための手段】上記した目的を達成する
ため本発明では、入力される映像信号の信号フォ−マッ
トを、液晶表示パネルの駆動に合った信号フォ−マット
に変換して表示させるために変換回路を備えた液晶表示
装置において、その変換回路を、入力される映像信号の
信号フォ−マットを判別して所定の信号フォ−マットに
変換する第１の変換回路部と、一旦所定の信号フォ−マ
ットに変換された映像信号を次に液晶表示パネルの駆動
に合った信号フォ−マットに変換する第２の変換回路部
とで構成したものである。
ため本発明では、入力される映像信号の信号フォ−マッ
トを、液晶表示パネルの駆動に合った信号フォ−マット
に変換して表示させるために変換回路を備えた液晶表示
装置において、その変換回路を、入力される映像信号の
信号フォ−マットを判別して所定の信号フォ−マットに
変換する第１の変換回路部と、一旦所定の信号フォ−マ
ットに変換された映像信号を次に液晶表示パネルの駆動
に合った信号フォ−マットに変換する第２の変換回路部
とで構成したものである。
【０００７】具体的に、前記第１の変換回路部は、入力
される映像信号が１フィ−ルド分書き込まれるフィ−ル
ドメモリと、このフィ−ルドメモリへの書き込み／読み
出しを、入力される映像信号の信号フォ−マットに応じ
て制御するメモリ用コントロ−ル回路とを含んでいるも
のである。また、前記第２の変換回路部は、所定の信号
フォ−マットに変換された映像信号を時間伸張した２ラ
イン毎の並列映像信号として出力する時間伸張回路を含
んでいるものである。
される映像信号が１フィ−ルド分書き込まれるフィ−ル
ドメモリと、このフィ−ルドメモリへの書き込み／読み
出しを、入力される映像信号の信号フォ−マットに応じ
て制御するメモリ用コントロ−ル回路とを含んでいるも
のである。また、前記第２の変換回路部は、所定の信号
フォ−マットに変換された映像信号を時間伸張した２ラ
イン毎の並列映像信号として出力する時間伸張回路を含
んでいるものである。
【０００８】
【作用】このような構成によると、第１の変換回路部が
共通化され、第２の変換回路部のみが使用する液晶表示
パネルに合わせて変更されることになる。そのため、各
種液晶表示パネルに対する変換回路の設計変更が部分的
なもので良くなり、その設計効率が向上することにな
る。
共通化され、第２の変換回路部のみが使用する液晶表示
パネルに合わせて変更されることになる。そのため、各
種液晶表示パネルに対する変換回路の設計変更が部分的
なもので良くなり、その設計効率が向上することにな
る。
【０００９】
【実施例】以下、本発明の一実施例として各種パソコン
に対応したマルチスキャンタイプの液晶表示装置の場合
について図面と共に説明する。図１において、１は各種
パソコンから信号フォ−マット（水平、垂直周波数、表
示ドット数、ドットクロック等）の異なる映像信号（こ
の場合、アナログ或いはデジタル信号形態のＲ、Ｇ、Ｂ
（三原色）信号とその水平、垂直同期信号）が入力され
る入力コネクタで、パソコン側と接続コ−ドを介して接
続されるようになっている。
に対応したマルチスキャンタイプの液晶表示装置の場合
について図面と共に説明する。図１において、１は各種
パソコンから信号フォ−マット（水平、垂直周波数、表
示ドット数、ドットクロック等）の異なる映像信号（こ
の場合、アナログ或いはデジタル信号形態のＲ、Ｇ、Ｂ
（三原色）信号とその水平、垂直同期信号）が入力され
る入力コネクタで、パソコン側と接続コ−ドを介して接
続されるようになっている。
【００１０】２は入力コネクタ１に入力されたアナログ
信号形態のＲ、Ｇ、Ｂ信号に増幅やクランプ処理等を施
すＲＧＢプリアンプ、３はＲＧＢプリアンプ２からの
Ｒ，Ｇ、Ｂ信号をドットクロックＤＣＬＫ１に基づいて
サンプリングし８ビットのデジタル信号形態に変換する
Ａ／Ｄ変換回路である。
信号形態のＲ、Ｇ、Ｂ信号に増幅やクランプ処理等を施
すＲＧＢプリアンプ、３はＲＧＢプリアンプ２からの
Ｒ，Ｇ、Ｂ信号をドットクロックＤＣＬＫ１に基づいて
サンプリングし８ビットのデジタル信号形態に変換する
Ａ／Ｄ変換回路である。
【００１１】このドットクロックＤＣＬＫ１としては、
入力コネクタ１に接続されるパソコン側のドットクロッ
クと同じになったプリスケ−ラ４の出力が用いられるよ
うになっており、プリスケ−ラ４は接続されるパソコン
の種類と表示モ−ドに応じてその分周比が可変され、そ
の分周出力に応じたＰＬＬ回路５での制御がなされるこ
とで、接続されるパソコン側のドットクロックと同期が
とれ同じクロック周波数になったドットクロックを出力
するようになっている。ここで、ＰＬＬ回路５は位相検
波器、ＬＰＦ、電圧制御発振器、固定分周器等からな
り、プリスケ−ラ４側への電圧制御発振器からの発振出
力を分周出力に応じて制御するようになっている。
入力コネクタ１に接続されるパソコン側のドットクロッ
クと同じになったプリスケ−ラ４の出力が用いられるよ
うになっており、プリスケ−ラ４は接続されるパソコン
の種類と表示モ−ドに応じてその分周比が可変され、そ
の分周出力に応じたＰＬＬ回路５での制御がなされるこ
とで、接続されるパソコン側のドットクロックと同期が
とれ同じクロック周波数になったドットクロックを出力
するようになっている。ここで、ＰＬＬ回路５は位相検
波器、ＬＰＦ、電圧制御発振器、固定分周器等からな
り、プリスケ−ラ４側への電圧制御発振器からの発振出
力を分周出力に応じて制御するようになっている。
【００１２】この場合、この液晶表示装置はＩ社製のテ
キスト表示モ−ドとグラフィック表示モ−ド、Ｎ社製の
標準表示モ−ド、Ｍ社製の表示モ−ドのひとつに夫々対
応しているので、分周比を４段階に可変することによ
り、４種類のドットクロック（Ｉ社製のテキスト表示モ
−ドの場合のクロック周波数２８．３２２ＭＨZ、Ｉ社
製のグラフィック表示モ−ドの場合のクロック周波数２
５．１７５ＭＨZ、Ｎ社製の標準表示モ−ドの場合のク
ロック周波数２１．０５２６ＭＨZ、Ｍ社製の表示モ−
ドのひとつの場合のクロック周波数３０．２４ＭＨZ）
が得られるようになっている。
キスト表示モ−ドとグラフィック表示モ−ド、Ｎ社製の
標準表示モ−ド、Ｍ社製の表示モ−ドのひとつに夫々対
応しているので、分周比を４段階に可変することによ
り、４種類のドットクロック（Ｉ社製のテキスト表示モ
−ドの場合のクロック周波数２８．３２２ＭＨZ、Ｉ社
製のグラフィック表示モ−ドの場合のクロック周波数２
５．１７５ＭＨZ、Ｎ社製の標準表示モ−ドの場合のク
ロック周波数２１．０５２６ＭＨZ、Ｍ社製の表示モ−
ドのひとつの場合のクロック周波数３０．２４ＭＨZ）
が得られるようになっている。
【００１３】ここで、分周比はマイクロコンピュ−タ
（この場合ワンチップマイコンで、以下単に「マイコ
ン」という）６からのコントロ−ル信号ＰＳに基づいて
可変されるようになっており、マイコン６は入力コネク
タ１に入力される水平、垂直同期信号の周波数や極性か
らパソコンの種類やその表示モ−ド、信号フォ−マット
等を判別してそれに応じたコントロ−ル信号ＰＳ、ＣＳ
１、ＣＳ２を出力するようになっている。また、マイコ
ン６は接続されるパソコンの種類やその表示モ−ド毎に
水平、垂直位置、ドットクロック位相等の調整を行うよ
うになっており、その調整後の値をＥＥＰＲＯＭ７に記
憶するようになっている。
（この場合ワンチップマイコンで、以下単に「マイコ
ン」という）６からのコントロ−ル信号ＰＳに基づいて
可変されるようになっており、マイコン６は入力コネク
タ１に入力される水平、垂直同期信号の周波数や極性か
らパソコンの種類やその表示モ−ド、信号フォ−マット
等を判別してそれに応じたコントロ−ル信号ＰＳ、ＣＳ
１、ＣＳ２を出力するようになっている。また、マイコ
ン６は接続されるパソコンの種類やその表示モ−ド毎に
水平、垂直位置、ドットクロック位相等の調整を行うよ
うになっており、その調整後の値をＥＥＰＲＯＭ７に記
憶するようになっている。
【００１４】そして、８は入力コネクタ１にパソコン側
からアナログ信号形態のＲ、Ｇ、Ｂ信号が入力されてい
る場合にはＡ／Ｄ変換回路３からのＲ、Ｇ、Ｂ信号を出
力し、また入力コネクタ１にパソコン側から８ビットの
デジタル信号形態のＲ、Ｇ、Ｂ信号が入力されている場
合にはそのＲ、Ｇ、Ｂ信号を出力する信号セレクタであ
る。
からアナログ信号形態のＲ、Ｇ、Ｂ信号が入力されてい
る場合にはＡ／Ｄ変換回路３からのＲ、Ｇ、Ｂ信号を出
力し、また入力コネクタ１にパソコン側から８ビットの
デジタル信号形態のＲ、Ｇ、Ｂ信号が入力されている場
合にはそのＲ、Ｇ、Ｂ信号を出力する信号セレクタであ
る。
【００１５】９は信号セレクタ８からのＲ、Ｇ、Ｂ信号
が１フィ−ルド分書き込まれるフィ−ルドメモリで、こ
のフィ−ルドメモリ５の容量は入力されるＲ、Ｇ、Ｂ信
号の最大階調数、最大表示ドット数、最大水平周波数等
を考慮して決定されている。１０は信号セレクタ８から
のＲ、Ｇ、Ｂ信号の信号フォ−マットを所定の信号フォ
−マット（この場合、６４０×４８０ドット、水平周波
数３１．５ＫＨZ、垂直周波数６０ＨZ、ドットクロック
２５．１７５ＭＨZ）に変換するためのメモリ用コント
ロ−ル回路で、入力される水平、垂直周波数を３１．５
ＫＨZと６０ＨZに変換して出力すると共に、マイコン７
からのコントロ−ル信号ＣＳ１、ＣＳ２によりフィ−ル
ドメモリ９へのＲ、Ｇ、Ｂ信号の書き込み／読みだしを
制御するようになっている。
が１フィ−ルド分書き込まれるフィ−ルドメモリで、こ
のフィ−ルドメモリ５の容量は入力されるＲ、Ｇ、Ｂ信
号の最大階調数、最大表示ドット数、最大水平周波数等
を考慮して決定されている。１０は信号セレクタ８から
のＲ、Ｇ、Ｂ信号の信号フォ−マットを所定の信号フォ
−マット（この場合、６４０×４８０ドット、水平周波
数３１．５ＫＨZ、垂直周波数６０ＨZ、ドットクロック
２５．１７５ＭＨZ）に変換するためのメモリ用コント
ロ−ル回路で、入力される水平、垂直周波数を３１．５
ＫＨZと６０ＨZに変換して出力すると共に、マイコン７
からのコントロ−ル信号ＣＳ１、ＣＳ２によりフィ−ル
ドメモリ９へのＲ、Ｇ、Ｂ信号の書き込み／読みだしを
制御するようになっている。
【００１６】即ち、その書き込みはコントロ−ル信号Ｃ
Ｓ１に基づいてドットクロックＤＣＬＫ１のタイミング
で行い、その読み出しはコントロ−ル信号ＣＳ２に基づ
いて水晶発振器１１からのドットクロック（２５．１７
５ＭＨZ）ＤＣＬＫ２のタイミングで行っている。例え
ば、フィ−ルドメモリ９に書き込まれたＲ、Ｇ、Ｂ信号
の表示ドット数が６４０×４８０ドットよりも少ない場
合は、フィ−ルドメモリ９内のＲ、Ｇ、Ｂ信号を読み出
す際に部分的に２度読みを行うことで、６４０×４８０
ドットに変換するようにしている。例えば、３２０×２
００ドットの場合、その前後に黒レベルの信号を付加し
て（図２の斜線部）２度読みを行うことで、６４０×４
８０ドットに変換している。
Ｓ１に基づいてドットクロックＤＣＬＫ１のタイミング
で行い、その読み出しはコントロ−ル信号ＣＳ２に基づ
いて水晶発振器１１からのドットクロック（２５．１７
５ＭＨZ）ＤＣＬＫ２のタイミングで行っている。例え
ば、フィ−ルドメモリ９に書き込まれたＲ、Ｇ、Ｂ信号
の表示ドット数が６４０×４８０ドットよりも少ない場
合は、フィ−ルドメモリ９内のＲ、Ｇ、Ｂ信号を読み出
す際に部分的に２度読みを行うことで、６４０×４８０
ドットに変換するようにしている。例えば、３２０×２
００ドットの場合、その前後に黒レベルの信号を付加し
て（図２の斜線部）２度読みを行うことで、６４０×４
８０ドットに変換している。
【００１７】また、逆にフィ−ルドメモリ９に書き込ま
れたＲ、Ｇ、Ｂ信号の表示ドット数が６４０×４８０ド
ットよりも多い場合は、フィ−ルドメモリ９内のＲ、
Ｇ、Ｂ信号を読み出す際に部分的に間引いて読み出すこ
とで、６４０×４８０ドットに変換するようにしてい
る。例えば、７２０×４８０ドットの場合、８ドット毎
に１ドット間引いて読み出すことで、６４０×４８０ド
ットに変換している。
れたＲ、Ｇ、Ｂ信号の表示ドット数が６４０×４８０ド
ットよりも多い場合は、フィ−ルドメモリ９内のＲ、
Ｇ、Ｂ信号を読み出す際に部分的に間引いて読み出すこ
とで、６４０×４８０ドットに変換するようにしてい
る。例えば、７２０×４８０ドットの場合、８ドット毎
に１ドット間引いて読み出すことで、６４０×４８０ド
ットに変換している。
【００１８】このように、入力コネクタ１に入力されフ
ィ−ルドメモリ９に書き込まれるＲ、Ｇ、Ｂ信号がどの
ような表示ドット数、ドットクロックであっても、フィ
−ルドメモリ９からの読み出し時に６４０×４８０ドッ
ト、２５．１７５ＭＨZのドットクロックに変換される
ことになり、その信号フォ−マットが６４０×４８０ド
ット、水平周波数３１．５ＫＨZ、垂直周波数６０ＨZ、
ドットクロック２５．１７５ＭＨZになる。
ィ−ルドメモリ９に書き込まれるＲ、Ｇ、Ｂ信号がどの
ような表示ドット数、ドットクロックであっても、フィ
−ルドメモリ９からの読み出し時に６４０×４８０ドッ
ト、２５．１７５ＭＨZのドットクロックに変換される
ことになり、その信号フォ−マットが６４０×４８０ド
ット、水平周波数３１．５ＫＨZ、垂直周波数６０ＨZ、
ドットクロック２５．１７５ＭＨZになる。
【００１９】そして、信号フォ−マットが変換された
Ｒ、Ｇ、Ｂ信号は時間伸張回路１２に、水平、垂直同期
信号Ｈ、ＶＳＹＮＣ２は液晶用コントロ−ル回路１３に
夫々供給されることになり、時間伸張回路１２は液晶用
コントロ−ル回路１３からのクロックのタイミングでフ
ィ−ルドメモリ９からのＲ、Ｇ、Ｂ信号を時間伸張（こ
の場合、２倍に）した２ライン毎の並列信号として、ア
ナログに変換したのち出力するようになっている。
Ｒ、Ｇ、Ｂ信号は時間伸張回路１２に、水平、垂直同期
信号Ｈ、ＶＳＹＮＣ２は液晶用コントロ−ル回路１３に
夫々供給されることになり、時間伸張回路１２は液晶用
コントロ−ル回路１３からのクロックのタイミングでフ
ィ−ルドメモリ９からのＲ、Ｇ、Ｂ信号を時間伸張（こ
の場合、２倍に）した２ライン毎の並列信号として、ア
ナログに変換したのち出力するようになっている。
【００２０】そして、アナログに変換された２ライン毎
の並列Ｒ、Ｇ、Ｂ信号は液晶駆動アンプ１４に供給さ
れ、この液晶駆動アンプ１４で、液晶表示パネルの各ラ
イン上において水平周期並びにフィ−ルド毎に極性反転
されるよう液晶用コントロ−ル回路１３からの極性反転
信号に基づいて極性反転され、液晶表示パネルの駆動に
必要なレベルまで増幅された後、液晶デイスプレイ部１
５に供給されるようになっている。
の並列Ｒ、Ｇ、Ｂ信号は液晶駆動アンプ１４に供給さ
れ、この液晶駆動アンプ１４で、液晶表示パネルの各ラ
イン上において水平周期並びにフィ−ルド毎に極性反転
されるよう液晶用コントロ−ル回路１３からの極性反転
信号に基づいて極性反転され、液晶表示パネルの駆動に
必要なレベルまで増幅された後、液晶デイスプレイ部１
５に供給されるようになっている。
【００２１】ここで、液晶デイスプレイ部１５は液晶駆
動アンプ１４からの２ライン毎の並列Ｒ、Ｇ、Ｂ信号を
同時に受けて、この場合６４０×４８０ドットの液晶表
示パネルをソ−ス、ゲ−トドライバ−により線順次にて
並列時間伸張駆動するようになっている。尚、液晶表示
パネルは水平、垂直方向に複数の画素と複数の信号、走
査電極とがマトリクス状に配されたＴＦＴアクティブマ
トリクス方式になっている。
動アンプ１４からの２ライン毎の並列Ｒ、Ｇ、Ｂ信号を
同時に受けて、この場合６４０×４８０ドットの液晶表
示パネルをソ−ス、ゲ−トドライバ−により線順次にて
並列時間伸張駆動するようになっている。尚、液晶表示
パネルは水平、垂直方向に複数の画素と複数の信号、走
査電極とがマトリクス状に配されたＴＦＴアクティブマ
トリクス方式になっている。
【００２２】このように、パソコン側から入力される
Ｒ，Ｇ，Ｂ信号と水平、垂直同期信号は、一旦表示ドッ
ト数６４０×４８０ドット、ドットクロック２５．１７
５ＭＨZ、水平周波数３１．５ＫＨZ、垂直周波数６０Ｈ
Zの信号フォ−マットに変換され、その後に液晶表示パ
ネルの駆動に適合するよう並列時間伸張変換されるよう
になっているので、使用する液晶表示パネルを変更する
場合にはそれに応じてこの並列時間伸張変換部分のみを
再設計するだけで良くなる。
Ｒ，Ｇ，Ｂ信号と水平、垂直同期信号は、一旦表示ドッ
ト数６４０×４８０ドット、ドットクロック２５．１７
５ＭＨZ、水平周波数３１．５ＫＨZ、垂直周波数６０Ｈ
Zの信号フォ−マットに変換され、その後に液晶表示パ
ネルの駆動に適合するよう並列時間伸張変換されるよう
になっているので、使用する液晶表示パネルを変更する
場合にはそれに応じてこの並列時間伸張変換部分のみを
再設計するだけで良くなる。
【００２３】図３はこのような時間伸張回路１２、液晶
駆動アンプ１４、液晶表示デイスプレイ部１５の具体的
な構成を示し、１６は液晶用コントロール回路１３から
の制御クロックＣＣＬＫに基づいて上側スイッチ部１６
Ａと下側スイッチ部１６Ｂが水平周期で交互にオンとな
るスイッチ回路、１７、１８はフィ−ルドメモリ９から
１水平期間（３１．７５μｓ）のＲ，Ｇ、Ｂ信号が液晶
表示パネルの１ライン分としてスイッチ回路１７を通じ
て交互に書き込まれる、即ち周波数ｆｃｋ（２５．１７
５ＭＨZ）のクロックＲＣＬＫ１（書き込み用）で書き
込まれる並列配置の第１、第２ラインメモリで、両ライ
ンメモリ１７、１８は交互に書き込まれた１水平期間の
映像信号を１／２の周波数ｆｃｋ／２のクロックＲＣＬ
Ｋ２（読み出し用）で夫々同時に時間伸張して読み出す
ようになっている。
駆動アンプ１４、液晶表示デイスプレイ部１５の具体的
な構成を示し、１６は液晶用コントロール回路１３から
の制御クロックＣＣＬＫに基づいて上側スイッチ部１６
Ａと下側スイッチ部１６Ｂが水平周期で交互にオンとな
るスイッチ回路、１７、１８はフィ−ルドメモリ９から
１水平期間（３１．７５μｓ）のＲ，Ｇ、Ｂ信号が液晶
表示パネルの１ライン分としてスイッチ回路１７を通じ
て交互に書き込まれる、即ち周波数ｆｃｋ（２５．１７
５ＭＨZ）のクロックＲＣＬＫ１（書き込み用）で書き
込まれる並列配置の第１、第２ラインメモリで、両ライ
ンメモリ１７、１８は交互に書き込まれた１水平期間の
映像信号を１／２の周波数ｆｃｋ／２のクロックＲＣＬ
Ｋ２（読み出し用）で夫々同時に時間伸張して読み出す
ようになっている。
【００２４】例えば、フィ−ルドメモリ９から連続して
出力されてくる水平期間のＲ、Ｇ、Ｂ信号イ、ロ、ハ、
ニ…は、スイッチ回路１６で第１、第２ラインメモリ１
７、１８に交互に振り分けられて順次書き込まれ、例え
ば図４に示すように１フィールドの１番目の１水平期間
のＲ、Ｇ、Ｂ信号イが第１ラインメモリ１７に書き込ま
れると、次の２番目の１水平期間のＲ、Ｇ、Ｂ信号ロが
第２ラインメモリ１８に書き込まれ、そして３番目の１
水平期間のＲ、Ｇ、Ｂ信号ハの第１ラインメモリ１７へ
の書き込み開始と同時に、両ラインメモリ１７、１８か
ら先に書き込んだ２ライン分のＲ、Ｇ、Ｂ信号イ、ロの
読み出しが開始され、３番目と４番目のＲ、Ｇ、Ｂ信号
ハ、ニが書き込まれている間に、即ちその水平期間が２
倍になった２ライン毎の並列信号として読み出されるこ
とになる。
出力されてくる水平期間のＲ、Ｇ、Ｂ信号イ、ロ、ハ、
ニ…は、スイッチ回路１６で第１、第２ラインメモリ１
７、１８に交互に振り分けられて順次書き込まれ、例え
ば図４に示すように１フィールドの１番目の１水平期間
のＲ、Ｇ、Ｂ信号イが第１ラインメモリ１７に書き込ま
れると、次の２番目の１水平期間のＲ、Ｇ、Ｂ信号ロが
第２ラインメモリ１８に書き込まれ、そして３番目の１
水平期間のＲ、Ｇ、Ｂ信号ハの第１ラインメモリ１７へ
の書き込み開始と同時に、両ラインメモリ１７、１８か
ら先に書き込んだ２ライン分のＲ、Ｇ、Ｂ信号イ、ロの
読み出しが開始され、３番目と４番目のＲ、Ｇ、Ｂ信号
ハ、ニが書き込まれている間に、即ちその水平期間が２
倍になった２ライン毎の並列信号として読み出されるこ
とになる。
【００２５】１９、２０は第１、第２ラインメモリ１
７、１８から読み出された２ライン毎の並列Ｒ、Ｇ、Ｂ
信号を１／２周波数ｆｃｋ／２のクロック（変換用）の
タイミングで元のアナログ信号に夫々変換する第１、第
２Ｄ／Ａ変換回路、２１Ａ、２１Ｂはアナログに変換さ
れた２ライン毎のＲ、Ｇ、Ｂ信号が液晶表示パネルの各
ライン上において水平周期並びにフィールド毎に極性反
転されるよう極性反転信号ＦＲＰと／ＦＲＰ（１８０°
位相がズレたＦＲＰ）に基づいて極性反転して出力する
第１、第２映像インターフェース回路、２２Ａ、２２Ｂ
は極性反転された２ライン毎のＲ、Ｇ、Ｂ信号を液晶表
示パネルの駆動に必要なレベルにして夫々出力する第
１、第２駆動回路である。
７、１８から読み出された２ライン毎の並列Ｒ、Ｇ、Ｂ
信号を１／２周波数ｆｃｋ／２のクロック（変換用）の
タイミングで元のアナログ信号に夫々変換する第１、第
２Ｄ／Ａ変換回路、２１Ａ、２１Ｂはアナログに変換さ
れた２ライン毎のＲ、Ｇ、Ｂ信号が液晶表示パネルの各
ライン上において水平周期並びにフィールド毎に極性反
転されるよう極性反転信号ＦＲＰと／ＦＲＰ（１８０°
位相がズレたＦＲＰ）に基づいて極性反転して出力する
第１、第２映像インターフェース回路、２２Ａ、２２Ｂ
は極性反転された２ライン毎のＲ、Ｇ、Ｂ信号を液晶表
示パネルの駆動に必要なレベルにして夫々出力する第
１、第２駆動回路である。
【００２６】２３Ａ、２３Ｂは第１、第２駆動回路２２
Ａ、２２Ｂからの２ライン毎のＲ、Ｇ、Ｂ信号が同時に
入力される液晶表示パネルの２ライン分の並列配置され
た第１、第２ソ−スドライバーで、該ソ−スドライバー
２３Ａ、２３Ｂは夫々元の２倍の水平周期（３１．７５
μｓ×２）のサンプリングスタートクロックＳＰＤ１に
基づいて夫々同時に作動され液晶表示パネルの水平方向
の画素数に相当する（この場合、１／２周波数ｆｃｋ）
サンプリングクロックＣＬＤ１のタイミングで２ライン
毎のＲ、Ｇ、Ｂ信号を夫々元の２倍の水平期間にサンプ
ルホールドした後、液晶表示パネルの各信号電極に１ラ
イン毎交互に元の水平周期で出力するようになってい
る。
Ａ、２２Ｂからの２ライン毎のＲ、Ｇ、Ｂ信号が同時に
入力される液晶表示パネルの２ライン分の並列配置され
た第１、第２ソ−スドライバーで、該ソ−スドライバー
２３Ａ、２３Ｂは夫々元の２倍の水平周期（３１．７５
μｓ×２）のサンプリングスタートクロックＳＰＤ１に
基づいて夫々同時に作動され液晶表示パネルの水平方向
の画素数に相当する（この場合、１／２周波数ｆｃｋ）
サンプリングクロックＣＬＤ１のタイミングで２ライン
毎のＲ、Ｇ、Ｂ信号を夫々元の２倍の水平期間にサンプ
ルホールドした後、液晶表示パネルの各信号電極に１ラ
イン毎交互に元の水平周期で出力するようになってい
る。
【００２７】尚、２４は垂直周期の取り込みスタートク
ロックＳＰＳに基づいて作動され、水平周期の取り込み
クロックＣＬＳのタイミングで液晶表示パネルの各走査
電極に走査電圧を順次出力するゲ−トドライバ−で、こ
の場合液晶用コントロール回路１３は水平、垂直同期信
号Ｈ、ＶＳＹＮＣ２とドットクロックＤＣＬＫ２に基づ
いて液晶表示パネルの駆動制御に必要な水平系クロック
（ＳＰＤ１、ＣＬＤ１、ＬＰ）、垂直系クロック（ＳＰ
Ｓ、ＣＬＳ）、システム系クロック（ＲＣＬＫ１、ＲＣ
ＬＫ２）、極性反転信号ＦＲＰ、／ＦＲＰ等を生成して
出力するようになっている。
ロックＳＰＳに基づいて作動され、水平周期の取り込み
クロックＣＬＳのタイミングで液晶表示パネルの各走査
電極に走査電圧を順次出力するゲ−トドライバ−で、こ
の場合液晶用コントロール回路１３は水平、垂直同期信
号Ｈ、ＶＳＹＮＣ２とドットクロックＤＣＬＫ２に基づ
いて液晶表示パネルの駆動制御に必要な水平系クロック
（ＳＰＤ１、ＣＬＤ１、ＬＰ）、垂直系クロック（ＳＰ
Ｓ、ＣＬＳ）、システム系クロック（ＲＣＬＫ１、ＲＣ
ＬＫ２）、極性反転信号ＦＲＰ、／ＦＲＰ等を生成して
出力するようになっている。
【００２８】従って、このような構成では第１、第２ラ
インメモリ１７、１８でその水平期間が２倍に伸張され
た２ライン毎の並列信号に変換されることになり、そし
てその並列信号状態で第１、第２ソ−スドライバー２３
Ａ、２３Ｂによる２ライン毎のサンプルホールドが元の
２倍の水平期間内で行われることになるため、そのサン
プルホールド時間が２倍となって第１、第２ソ−スドラ
イバー２３Ａ、２３Ｂ内での各画素毎の信号保持用コン
デンサへの充電時間が十分確保されることになり、コン
トラストの良い高画質な表示が行えることになる。ま
た、そのサンプリングクロックＣＬＤ１も半分の周波数
で済み、不要輻射が抑制されることになる。
インメモリ１７、１８でその水平期間が２倍に伸張され
た２ライン毎の並列信号に変換されることになり、そし
てその並列信号状態で第１、第２ソ−スドライバー２３
Ａ、２３Ｂによる２ライン毎のサンプルホールドが元の
２倍の水平期間内で行われることになるため、そのサン
プルホールド時間が２倍となって第１、第２ソ−スドラ
イバー２３Ａ、２３Ｂ内での各画素毎の信号保持用コン
デンサへの充電時間が十分確保されることになり、コン
トラストの良い高画質な表示が行えることになる。ま
た、そのサンプリングクロックＣＬＤ１も半分の周波数
で済み、不要輻射が抑制されることになる。
【００２９】尚、図５は第１、第２ソ−スドライバー２
３Ａ、２３Ｂの具体的な構成を示し、２５Ａ、２５Ｂは
水平周期のサンプリングスタートクロックＳＰＤ１に基
づいて同時に作動されサンプリングクロックＣＬＤ１の
タイミングで夫々Ｒ、Ｇ、Ｂ信号をサンプルホールドし
て、即ちその時の信号電圧を各画素毎の信号保持用コン
デンサに充電して左から右方向に順次出力していく第
１、第２アナログメモリで、該アナログメモリ２５Ａ、
２５Ｂは夫々１ライン分のメモリ容量を有する。
３Ａ、２３Ｂの具体的な構成を示し、２５Ａ、２５Ｂは
水平周期のサンプリングスタートクロックＳＰＤ１に基
づいて同時に作動されサンプリングクロックＣＬＤ１の
タイミングで夫々Ｒ、Ｇ、Ｂ信号をサンプルホールドし
て、即ちその時の信号電圧を各画素毎の信号保持用コン
デンサに充電して左から右方向に順次出力していく第
１、第２アナログメモリで、該アナログメモリ２５Ａ、
２５Ｂは夫々１ライン分のメモリ容量を有する。
【００３０】そして、２６Ａ、２６Ｂはアナログメモリ
２５Ａ、２５Ｂにて１ライン分のＲ、Ｇ、Ｂ信号がサン
プルホールドされるとそのアナログメモリ２５Ａ、２５
Ｂから出力される１ライン分のＲ、Ｇ、Ｂ信号を元の２
倍の水平周期のラッチパルスＬＰにより同時にラッチす
るラッチ回路で、該ラッチ回路２６Ａ、２６Ｂのラッチ
出力は液晶表示パネルの各信号電極にスイッチ回路２７
を介して１ライン毎交互に元の水平周期で供給されるよ
うになっている。
２５Ａ、２５Ｂにて１ライン分のＲ、Ｇ、Ｂ信号がサン
プルホールドされるとそのアナログメモリ２５Ａ、２５
Ｂから出力される１ライン分のＲ、Ｇ、Ｂ信号を元の２
倍の水平周期のラッチパルスＬＰにより同時にラッチす
るラッチ回路で、該ラッチ回路２６Ａ、２６Ｂのラッチ
出力は液晶表示パネルの各信号電極にスイッチ回路２７
を介して１ライン毎交互に元の水平周期で供給されるよ
うになっている。
【００３１】従って、ゲ−トドライバー２４により液晶
表示パネルの各走査電極に走査電圧を順次出力していく
と、１水平期間のＲ、Ｇ、Ｂ信号イ、ロ、ハ、ニ…が液
晶表示パネルの１ライン目、２ライン目と順次取り込ま
れることになる。ここで、スイッチ回路２７を用いるこ
となく、図６のように第１、第２ラッチ回路２６Ａ、２
６Ｂからのラッチ出力が１ライン毎交互に印加されるよ
うに構成しても良い。
表示パネルの各走査電極に走査電圧を順次出力していく
と、１水平期間のＲ、Ｇ、Ｂ信号イ、ロ、ハ、ニ…が液
晶表示パネルの１ライン目、２ライン目と順次取り込ま
れることになる。ここで、スイッチ回路２７を用いるこ
となく、図６のように第１、第２ラッチ回路２６Ａ、２
６Ｂからのラッチ出力が１ライン毎交互に印加されるよ
うに構成しても良い。
【００３２】以上、本実施例ではパソコン側から入力さ
れる映像信号の信号フォ−マットを、一旦表示ドット数
６４０×４８０ドット、ドットクロック２５．１７５Ｍ
ＨZ、水平周波数３１．５ＫＨZ、垂直周波数６０ＨZの
信号フォ−マットに変換するようにしたが、これに限定
されるものではない。また、サンプルホールド時間を２
倍にする場合について述べたが、これに限定されるもの
ではなく、例えばラインメモリ並びにソ−スドライバー
等を３個並列配置して３倍になるようにしても良い。
れる映像信号の信号フォ−マットを、一旦表示ドット数
６４０×４８０ドット、ドットクロック２５．１７５Ｍ
ＨZ、水平周波数３１．５ＫＨZ、垂直周波数６０ＨZの
信号フォ−マットに変換するようにしたが、これに限定
されるものではない。また、サンプルホールド時間を２
倍にする場合について述べたが、これに限定されるもの
ではなく、例えばラインメモリ並びにソ−スドライバー
等を３個並列配置して３倍になるようにしても良い。
【００３３】
【発明の効果】上述した如く本発明の液晶表示装置に依
れば、第１の変換回路部が共通化され、第２の変換回路
部のみが使用する液晶表示パネルに合わせて変更される
ことになるので、各種液晶表示パネルに対する変換回路
の設計変更が部分的なもので良くなり、その設計効率を
向上させることができる。そのため、使用する液晶表示
パネルの変更が容易に行えることになり、その分各種液
晶表示パネルを用いた複数種類の液晶表示装置の実現が
容易になる。
れば、第１の変換回路部が共通化され、第２の変換回路
部のみが使用する液晶表示パネルに合わせて変更される
ことになるので、各種液晶表示パネルに対する変換回路
の設計変更が部分的なもので良くなり、その設計効率を
向上させることができる。そのため、使用する液晶表示
パネルの変更が容易に行えることになり、その分各種液
晶表示パネルを用いた複数種類の液晶表示装置の実現が
容易になる。
【図１】 本発明を実現するための回路構成例を示す
図。
図。
【図２】 その表示ドットの変換を説明するための図。
【図３】 その並列時間伸張変換部分の具体的構成例を
示す図。
示す図。
【図４】 そのラインメモリへの書き込み・読み出しを
説明するための図。
説明するための図。
【図５】 そのソ−スドライバーの具体的構成例を示す
図。
図。
【図６】 その他の構成例を示す図。
１ 入力コネクタ ６ マイコン ９ フィ−ルドメモリ １０ メモリ用コントロ−ル回路 １２ 時間伸張回路 １３ 液晶用コントロ−ル回路 １４ 液晶駆動アンプ １５ 液晶デイスプレイ部
Claims (3)
- 【請求項１】入力される映像信号の信号フォ−マット
を、液晶表示パネルの駆動に合った信号フォ−マットに
変換して表示させるために変換回路を備えた液晶表示装
置において、その変換回路を、入力される映像信号の信
号フォ−マットを判別して所定の信号フォ−マットに変
換する第１の変換回路部と、一旦所定の信号フォ−マッ
トに変換された映像信号を次に液晶表示パネルの駆動に
合った信号フォ−マットに変換する第２の変換回路部と
で構成したことを特徴とする液晶表示装置。 - 【請求項２】前記第１の変換回路部は、入力される映像
信号が１フィ−ルド分書き込まれるフィ−ルドメモリ
と、このフィ−ルドメモリへの書き込み／読み出しを、
入力される映像信号の信号フォ−マットに応じて制御す
るメモリ用コントロ−ル回路とを含んでいることを特徴
とする請求項１に記載の液晶表示装置。 - 【請求項３】前記第２の変換回路部は、所定の信号フォ
−マットに変換された映像信号を時間伸張した２ライン
毎の並列映像信号として出力する時間伸張回路を含んで
いることを特徴とする請求項１に記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19565193A JPH0749662A (ja) | 1993-08-06 | 1993-08-06 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19565193A JPH0749662A (ja) | 1993-08-06 | 1993-08-06 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0749662A true JPH0749662A (ja) | 1995-02-21 |
Family
ID=16344722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19565193A Pending JPH0749662A (ja) | 1993-08-06 | 1993-08-06 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0749662A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6526250B1 (en) | 1999-11-26 | 2003-02-25 | Fuji Xerox Xo., Ltd. | Transfer fixing device, image bearing and conveying body, and image forming apparatus with plural gloss processing |
| JP2005043914A (ja) * | 2000-07-26 | 2005-02-17 | Hitachi Ltd | 表示制御装置 |
| KR100493216B1 (ko) * | 2001-07-09 | 2005-06-03 | 알프스 덴키 가부시키가이샤 | 화상신호 구동회로 및 화상신호 구동회로를 구비한 표시장치 |
| US7053877B2 (en) | 1995-11-30 | 2006-05-30 | Hitachi, Ltd. | Liquid crystal display control device |
| JP2010170144A (ja) * | 2000-07-26 | 2010-08-05 | Renesas Electronics Corp | 表示制御方法及び装置 |
-
1993
- 1993-08-06 JP JP19565193A patent/JPH0749662A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7053877B2 (en) | 1995-11-30 | 2006-05-30 | Hitachi, Ltd. | Liquid crystal display control device |
| US7202848B2 (en) | 1995-11-30 | 2007-04-10 | Hitachi, Ltd. | Liquid crystal display control device |
| US7808469B2 (en) | 1995-11-30 | 2010-10-05 | Hitachi, Ltd. | Liquid crystal display control device |
| US8184084B2 (en) | 1995-11-30 | 2012-05-22 | Hitachi, Ltd. | Liquid crystal display control device |
| US6526250B1 (en) | 1999-11-26 | 2003-02-25 | Fuji Xerox Xo., Ltd. | Transfer fixing device, image bearing and conveying body, and image forming apparatus with plural gloss processing |
| JP2005043914A (ja) * | 2000-07-26 | 2005-02-17 | Hitachi Ltd | 表示制御装置 |
| JP2010170144A (ja) * | 2000-07-26 | 2010-08-05 | Renesas Electronics Corp | 表示制御方法及び装置 |
| KR100493216B1 (ko) * | 2001-07-09 | 2005-06-03 | 알프스 덴키 가부시키가이샤 | 화상신호 구동회로 및 화상신호 구동회로를 구비한 표시장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4758831A (en) | Matrix-addressed display device | |
| US5122790A (en) | Liquid crystal projection apparatus and driving method thereof | |
| JP2809180B2 (ja) | 液晶表示装置 | |
| JP2001100710A (ja) | 電気光学装置、その駆動方法、その走査線駆動回路および電子機器 | |
| JPH0749662A (ja) | 液晶表示装置 | |
| JPH05297827A (ja) | 液晶表示装置 | |
| JP3156327B2 (ja) | 液晶表示装置 | |
| US6281869B1 (en) | Display device capable of enlarging and reducing video signal according to display unit | |
| JP2000221925A (ja) | 液晶駆動回路 | |
| JP2924842B2 (ja) | 液晶表示装置 | |
| JP2795845B2 (ja) | 液晶パネル駆動装置 | |
| JPH0310293A (ja) | 画像データ処理装置 | |
| JP2667738B2 (ja) | 映像信号処理装置 | |
| US6225970B1 (en) | System for driving high-resolution display panel and method thereof | |
| JPH07113713B2 (ja) | 液晶パネルの駆動方法 | |
| JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
| JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
| JP2708111B2 (ja) | クロック発生回路 | |
| JPH0561444A (ja) | 液晶表示装置 | |
| JPS61288579A (ja) | 液晶テレビパネルの駆動方式 | |
| JP2001154639A (ja) | 液晶表示装置及びその駆動方法 | |
| KR0141221B1 (ko) | 액정표시판넬의 구동회로 | |
| JP2001075071A (ja) | 液晶表示装置 | |
| JPH0683302A (ja) | 画像表示装置 | |
| JP3109897B2 (ja) | マトリクス表示装置 |