JP2001075071A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2001075071A JP2001075071A JP24685299A JP24685299A JP2001075071A JP 2001075071 A JP2001075071 A JP 2001075071A JP 24685299 A JP24685299 A JP 24685299A JP 24685299 A JP24685299 A JP 24685299A JP 2001075071 A JP2001075071 A JP 2001075071A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- crystal display
- circuit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置において、ＬＣＤモジュールと
コントローラ間の信号線数を削減して、接続のための実
装面積を小さくして実装コストを低減させると共に、Ｌ
ＣＤパネルの制御信号を容易に調整できる液晶表示装置
を提供する。 【解決手段】 ＬＣＤモジュール９は液晶表示パネル４
５に駆動信号を供給する走査側ドライバ４４および信号
側ドライバ３を有し、信号側ドライバ３内には制御信号
生成回路３ａを備える。制御信号生成回路３ａはコント
ローラより複数の制御信号Ａが供給され、制御信号Ａと
容量Ｃによる遅延回路に基づき水平制御信号Ａおよび垂
直制御信号Ａを生成し、各々、信号側ドライバ３内の信
号線駆動回路３ｂ及び走査側ドライバ４４に供給する。
水平制御信号Ａと垂直制御信号Ａにおける信号数は制御
信号Ａにおける信号数より多くなるように構成されてい
る。そして、コントローラ２より供給される水平制御信
号Ｂおよび垂直制御信号Ｂと合わせて信号側ドライバ３
および走査側ドライバ４４の動作制御が行われて、ＬＣ
Ｄパネル４５に画像表示が行われる。
コントローラ間の信号線数を削減して、接続のための実
装面積を小さくして実装コストを低減させると共に、Ｌ
ＣＤパネルの制御信号を容易に調整できる液晶表示装置
を提供する。 【解決手段】 ＬＣＤモジュール９は液晶表示パネル４
５に駆動信号を供給する走査側ドライバ４４および信号
側ドライバ３を有し、信号側ドライバ３内には制御信号
生成回路３ａを備える。制御信号生成回路３ａはコント
ローラより複数の制御信号Ａが供給され、制御信号Ａと
容量Ｃによる遅延回路に基づき水平制御信号Ａおよび垂
直制御信号Ａを生成し、各々、信号側ドライバ３内の信
号線駆動回路３ｂ及び走査側ドライバ４４に供給する。
水平制御信号Ａと垂直制御信号Ａにおける信号数は制御
信号Ａにおける信号数より多くなるように構成されてい
る。そして、コントローラ２より供給される水平制御信
号Ｂおよび垂直制御信号Ｂと合わせて信号側ドライバ３
および走査側ドライバ４４の動作制御が行われて、ＬＣ
Ｄパネル４５に画像表示が行われる。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置の回
路構成に係わり、特に液晶表示パネルの駆動回路と制御
回路の構成に関する。
路構成に係わり、特に液晶表示パネルの駆動回路と制御
回路の構成に関する。
【０００２】
【従来の技術】図５は、従来の液晶表示装置４１の構成
を示すブロック図である。また、図６は、前記図５の液
晶表示装置４１におけるコントローラ４２より信号側ド
ライバ４３および走査側ドライバ４４へ供給される制御
信号のタイミングチャートである。図において、ＲＧＢ
デコーダ４６は、映像再生部等から供給される映像信号
を色信号とコンポジット同期信号とに分離し、分離した
色信号からＲＧＢ信号を生成し、コンポジット同期信号
から水平同期信号Ｈ及び垂直同期信号Ｖを生成する。Ｒ
ＧＢデコーダ４６は、生成したＲＧＢ信号を反転アンプ
４７に供給し、水平同期信号Ｈ及び垂直同期信号Ｖをコ
ントローラ４２に供給する。
を示すブロック図である。また、図６は、前記図５の液
晶表示装置４１におけるコントローラ４２より信号側ド
ライバ４３および走査側ドライバ４４へ供給される制御
信号のタイミングチャートである。図において、ＲＧＢ
デコーダ４６は、映像再生部等から供給される映像信号
を色信号とコンポジット同期信号とに分離し、分離した
色信号からＲＧＢ信号を生成し、コンポジット同期信号
から水平同期信号Ｈ及び垂直同期信号Ｖを生成する。Ｒ
ＧＢデコーダ４６は、生成したＲＧＢ信号を反転アンプ
４７に供給し、水平同期信号Ｈ及び垂直同期信号Ｖをコ
ントローラ４２に供給する。
【０００３】反転アンプ４７は、コントローラ４２から
供給されるフレームパルス信号ＦＲＰによりＲＧＢ信号
の極性をフレーム毎に反転させたＲＧＢ反転信号を生成
し、信号側ドライバ４３に供給する。
供給されるフレームパルス信号ＦＲＰによりＲＧＢ信号
の極性をフレーム毎に反転させたＲＧＢ反転信号を生成
し、信号側ドライバ４３に供給する。
【０００４】信号側ドライバ４３は、コントローラ４２
より供給される水平制御信号に従ってＲＧＢ反転信号を
ＬＣＤパネル４５の信号ラインに供給する。
より供給される水平制御信号に従ってＲＧＢ反転信号を
ＬＣＤパネル４５の信号ラインに供給する。
【０００５】走査側ドライバは、コントローラ４２より
供給される垂直制御信号に従ってＬＣＤパネル４５のゲ
ートラインを順次選択し、選択したゲートラインにゲー
トパルスを印加する。
供給される垂直制御信号に従ってＬＣＤパネル４５のゲ
ートラインを順次選択し、選択したゲートラインにゲー
トパルスを印加する。
【０００６】アンプ４８は、コントローラ４２から供給
されるフレームパルス信号ＦＲＰに従ってコモン電極信
号の極性をフレーム毎に反転してＬＣＤパネル４５のコ
モン電極Ｖｃｏｍに供給する。これらにより、ＬＣＤパ
ネル４５の画素毎の液晶の配向を制御して画像を表示す
る。
されるフレームパルス信号ＦＲＰに従ってコモン電極信
号の極性をフレーム毎に反転してＬＣＤパネル４５のコ
モン電極Ｖｃｏｍに供給する。これらにより、ＬＣＤパ
ネル４５の画素毎の液晶の配向を制御して画像を表示す
る。
【０００７】
【発明が解決しようとする課題】上述のように、従来の
液晶表示装置４１において、コントローラ４２、ＲＧＢ
デコーダ４６、反転アンプ４７等よりなる表示制御回路
ブロック５０よりＬＣＤパネル４５及びＬＣＤパネル４
５の信号ライン、走査ラインに接続された信号側ドライ
バ４３、走査側ドライバ４４等よりなるＬＣＤモジュー
ル４９に印加される信号は、複数の電源５１、ＲＧＢ反
転信号、コモン電極信号、水平制御信号、垂直制御信号
等があり、水平制御信号は図６（ｂ）に示すドットクロ
ック信号ＤＣＫ（以下、ＤＣＫ信号）、サンプリングス
タート信号ＳＲＴ（以下、ＳＲＴ信号）、クリア信号Ｃ
ＬＲ（以下ＣＬＲ信号）、アウトプットイネーブル信号
ＯＥ（以下、ＯＥ信号）、表示データ出力系統切り替え
信号ＨＣＮＴ（以下、ＨＣＮＴ信号）等を含み、垂直制
御信号は図５（ｂ）に示すゲートスタート信号ＧＳＲＴ
（以下、ＧＳＲＴ信号）、ゲートパルスクロック信号Ｇ
ＰＣＫ（以下、ＧＰＣＫ信号）、ゲートリセット信号Ｇ
ＲＥＳ（以下、ＧＲＥＳ信号）等を含んでおり、これら
の水平、垂直制御信号による信号線数が多くなってい
る。この信号線数が多くなるほどＬＣＤモジュール４９
の入力端子数が増加し、同時に表示制御回路ブロック５
０側の出力端子数も増加して、ＬＣＤモジュール４９と
表示制御回路ブロック５０間の接続のための実装面積が
大きくなるという問題があった。また、入出力端子数の
増加のために実装コストが上昇するという問題があっ
た。また、上記水平制御信号、垂直制御信号の各信号に
おいては以下のようなタイミング上の制約がある。すな
わち、図６に示すように、水平制御信号においては、Ｏ
Ｅ信号が無効（Ｌレベル）期間中にＣＬＲ信号パルスが
入り、且つ、ＯＥ信号が無効（Ｌレベル）期間中にＨＣ
ＮＴ信号が反転することが必要である。ここで、ＣＬＲ
信号によるタイミングはＬＣＤパネル４５の信号線のプ
リチャージタイミングである。また、垂直制御信号にお
いては、ＧＲＥＳ信号の立ち下がりはＯＥ信号の立ち下
がりより以前か同時であり、立ち上がりはＣＬＲ信号が
有効（Ｈレベル）期間中であり、且つ、ＧＰＣＫ信号の
立ち上がりはＧＲＥＳ信号の無効（Ｌレベル）期間中で
あり、立ち下がりはＯＥ信号が有効（Ｈレベル）期間以
前であること、が必要となっている。これらの各信号の
タイミングは、図６（ａ）に示す映像信号に基づく１水
平走査期間（１Ｈ）を周期とする水平同期信号Ｈに基づ
いてコントローラ４２内部で生成される図６（ｂ）にお
けるＤＣＫ信号に基づいて設定されている。このため、
コントローラ４２において、上記複数の制御信号を生成
するために複数のカウンタ回路、デコーダ回路等を用い
ており、コントローラ４２内部の制御信号生成回路部分
が複雑となり、且つ、前記出力端子数の増大によってコ
ントローラＩＣチップ面積が増大して、歩留まりが低下
し、製造コストが上昇する、という問題があった。上記
各信号のタイミングを各々調整、設定することが必要で
あるため、コントローラ４２の制御が複雑となる、とい
う問題があった。
液晶表示装置４１において、コントローラ４２、ＲＧＢ
デコーダ４６、反転アンプ４７等よりなる表示制御回路
ブロック５０よりＬＣＤパネル４５及びＬＣＤパネル４
５の信号ライン、走査ラインに接続された信号側ドライ
バ４３、走査側ドライバ４４等よりなるＬＣＤモジュー
ル４９に印加される信号は、複数の電源５１、ＲＧＢ反
転信号、コモン電極信号、水平制御信号、垂直制御信号
等があり、水平制御信号は図６（ｂ）に示すドットクロ
ック信号ＤＣＫ（以下、ＤＣＫ信号）、サンプリングス
タート信号ＳＲＴ（以下、ＳＲＴ信号）、クリア信号Ｃ
ＬＲ（以下ＣＬＲ信号）、アウトプットイネーブル信号
ＯＥ（以下、ＯＥ信号）、表示データ出力系統切り替え
信号ＨＣＮＴ（以下、ＨＣＮＴ信号）等を含み、垂直制
御信号は図５（ｂ）に示すゲートスタート信号ＧＳＲＴ
（以下、ＧＳＲＴ信号）、ゲートパルスクロック信号Ｇ
ＰＣＫ（以下、ＧＰＣＫ信号）、ゲートリセット信号Ｇ
ＲＥＳ（以下、ＧＲＥＳ信号）等を含んでおり、これら
の水平、垂直制御信号による信号線数が多くなってい
る。この信号線数が多くなるほどＬＣＤモジュール４９
の入力端子数が増加し、同時に表示制御回路ブロック５
０側の出力端子数も増加して、ＬＣＤモジュール４９と
表示制御回路ブロック５０間の接続のための実装面積が
大きくなるという問題があった。また、入出力端子数の
増加のために実装コストが上昇するという問題があっ
た。また、上記水平制御信号、垂直制御信号の各信号に
おいては以下のようなタイミング上の制約がある。すな
わち、図６に示すように、水平制御信号においては、Ｏ
Ｅ信号が無効（Ｌレベル）期間中にＣＬＲ信号パルスが
入り、且つ、ＯＥ信号が無効（Ｌレベル）期間中にＨＣ
ＮＴ信号が反転することが必要である。ここで、ＣＬＲ
信号によるタイミングはＬＣＤパネル４５の信号線のプ
リチャージタイミングである。また、垂直制御信号にお
いては、ＧＲＥＳ信号の立ち下がりはＯＥ信号の立ち下
がりより以前か同時であり、立ち上がりはＣＬＲ信号が
有効（Ｈレベル）期間中であり、且つ、ＧＰＣＫ信号の
立ち上がりはＧＲＥＳ信号の無効（Ｌレベル）期間中で
あり、立ち下がりはＯＥ信号が有効（Ｈレベル）期間以
前であること、が必要となっている。これらの各信号の
タイミングは、図６（ａ）に示す映像信号に基づく１水
平走査期間（１Ｈ）を周期とする水平同期信号Ｈに基づ
いてコントローラ４２内部で生成される図６（ｂ）にお
けるＤＣＫ信号に基づいて設定されている。このため、
コントローラ４２において、上記複数の制御信号を生成
するために複数のカウンタ回路、デコーダ回路等を用い
ており、コントローラ４２内部の制御信号生成回路部分
が複雑となり、且つ、前記出力端子数の増大によってコ
ントローラＩＣチップ面積が増大して、歩留まりが低下
し、製造コストが上昇する、という問題があった。上記
各信号のタイミングを各々調整、設定することが必要で
あるため、コントローラ４２の制御が複雑となる、とい
う問題があった。
【０００８】そこで、本発明は、上記課題に鑑み、ＬＣ
Ｄモジュールとコントローラ間の制御信号の数を削減
し、且つ、制御信号の調整を容易にした液晶表示装置を
提供することを目的とする。
Ｄモジュールとコントローラ間の制御信号の数を削減
し、且つ、制御信号の調整を容易にした液晶表示装置を
提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１記載の液晶表示
装置は、複数の走査ラインと複数の信号ラインの各交点
近傍に表示素子がマトリックス状に配置されて成る液晶
表示パネルに映像信号を表示する液晶表示装置におい
て、前記液晶表示パネルの走査ラインおよび信号ライン
に駆動信号を供給する走査側駆動回路および信号側駆動
回路を有する駆動手段と、該駆動手段の動作を制御する
複数の制御信号を該駆動手段に供給する制御手段を備
え、前記駆動手段は、前記複数の制御信号における第１
の複数の制御信号に基づいて前記走査側駆動回路および
前記信号側駆動回路の動作を制御する第２の制御信号を
生成する制御信号生成手段を備え、前記第２の複数の制
御信号の信号数は前記第１の複数の制御信号の信号数よ
り多いことを特徴とする。
装置は、複数の走査ラインと複数の信号ラインの各交点
近傍に表示素子がマトリックス状に配置されて成る液晶
表示パネルに映像信号を表示する液晶表示装置におい
て、前記液晶表示パネルの走査ラインおよび信号ライン
に駆動信号を供給する走査側駆動回路および信号側駆動
回路を有する駆動手段と、該駆動手段の動作を制御する
複数の制御信号を該駆動手段に供給する制御手段を備
え、前記駆動手段は、前記複数の制御信号における第１
の複数の制御信号に基づいて前記走査側駆動回路および
前記信号側駆動回路の動作を制御する第２の制御信号を
生成する制御信号生成手段を備え、前記第２の複数の制
御信号の信号数は前記第１の複数の制御信号の信号数よ
り多いことを特徴とする。
【００１０】請求項２記載の液晶表示装置は、請求項１
記載の液晶表示装置において、前記制御信号生成手段
は、前記駆動手段における走査側駆動回路内に設けられ
ていることを特徴とする。
記載の液晶表示装置において、前記制御信号生成手段
は、前記駆動手段における走査側駆動回路内に設けられ
ていることを特徴とする。
【００１１】請求項３記載の液晶表示装置は、請求項１
記載の液晶表示装置において、前記制御信号生成手段
は、前記駆動手段における信号側駆動回路内に設けられ
ていることを特徴とする。
記載の液晶表示装置において、前記制御信号生成手段
は、前記駆動手段における信号側駆動回路内に設けられ
ていることを特徴とする。
【００１２】請求項４の液晶表示装置は、請求項１乃至
３記載の液晶表示装置において、前記第１の制御信号
は、前記映像信号に基づく水平同期信号および表示デー
タ出力系統切り替え信号であることを特徴とする。
３記載の液晶表示装置において、前記第１の制御信号
は、前記映像信号に基づく水平同期信号および表示デー
タ出力系統切り替え信号であることを特徴とする。
【００１３】請求項５の液晶表示装置は、請求項１乃至
３記載の液晶表示装置において、前記第２の制御信号
は、走査側駆動回路に対するクロック信号とリセット信
号、および信号側駆動回路に対するクリア信号およびア
ウトプットイネーブル信号を有することを特徴とする。
３記載の液晶表示装置において、前記第２の制御信号
は、走査側駆動回路に対するクロック信号とリセット信
号、および信号側駆動回路に対するクリア信号およびア
ウトプットイネーブル信号を有することを特徴とする。
【００１４】請求項６の液晶表示装置は、請求項４，５
記載の液晶表示装置において、前記制御信号生成手段
は、前記第１の制御信号における水平同期信号を遅延さ
せる手段を有し、該遅延された水平同期信号および前記
水平同期信号と前記表示データ出力系統切り替え信号に
基づき前記第２の制御信号を生成することを特徴とす
る。
記載の液晶表示装置において、前記制御信号生成手段
は、前記第１の制御信号における水平同期信号を遅延さ
せる手段を有し、該遅延された水平同期信号および前記
水平同期信号と前記表示データ出力系統切り替え信号に
基づき前記第２の制御信号を生成することを特徴とす
る。
【００１５】すなわち、本発明は、コントローラより第
１の制御信号が入力されて信号側ドライバ及び走査側ド
ライバを制御する第２の制御信号を出力する制御信号生
成手段を信号ドライバ内又は走査側ドライバ内に設ける
ことによって、ＬＣＤモジュールとコントローラ間の制
御信号線数を削減し、さらに、コントローラの小型化及
び低コスト化を実現することができる液晶表示装置を提
供することを特徴とする。
１の制御信号が入力されて信号側ドライバ及び走査側ド
ライバを制御する第２の制御信号を出力する制御信号生
成手段を信号ドライバ内又は走査側ドライバ内に設ける
ことによって、ＬＣＤモジュールとコントローラ間の制
御信号線数を削減し、さらに、コントローラの小型化及
び低コスト化を実現することができる液晶表示装置を提
供することを特徴とする。
【００１６】
【発明の実施の形態】以下、本発明に係る液晶表示装置
について、実施の形態を示して詳しく説明する。まず、
本発明に係わる液晶表示装置の全体構成について、図面
を参照して説明する。図１は、本発明による液晶表示装
置の全体構成を示すブロック図である。なお、図５に対
応する部分には同一の符号をつけて、説明を省略する。
について、実施の形態を示して詳しく説明する。まず、
本発明に係わる液晶表示装置の全体構成について、図面
を参照して説明する。図１は、本発明による液晶表示装
置の全体構成を示すブロック図である。なお、図５に対
応する部分には同一の符号をつけて、説明を省略する。
【００１７】図において、ＬＣＤパネル４５の信号ライ
ンには信号側ドライバ３が接続され、走査ラインには走
査側ドライバ４４が接続されて、ＬＣＤモジュール９を
構成している。また、表示制御回路ブロック１０はコン
トローラ２、ＲＧＢデコーダ４６、反転アンプ４７等よ
り構成される。信号側ドライバ３には後述する制御信号
生成回路３ａが内蔵されている。この信号側ドライバ３
において、制御信号生成回路３ａを除いた部分である信
号線駆動回路３ｂは図５に示す従来の信号側ドライバ４
３の構成と同様である。この信号側ドライバ３には反転
アンプ４７よりＲＧＢ反転信号が供給されると共にコン
トローラ２より以下のように制御信号が供給される。す
なわち、信号側ドライバ３に内蔵された制御信号生成回
路３ａにはコントローラ２より制御信号Ａが供給され、
この制御信号Ａに基づいて、水平制御信号Ａ及び垂直制
御信号Ａを生成する。生成された水平制御信号Ａは信号
側ドライバ３の信号線駆動回路３ｂに供給され、垂直制
御信号Ａは走査側ドライバ４４に供給される。また、コ
ントローラ２より信号側ドライバ３の信号線駆動回路３
ｂには水平制御信号Ｂが供給され、走査側ドライバ４４
には垂直制御信号Ｂが供給される。これらにより、水平
制御信号Ａ及び水平制御信号Ｂにより図５の従来の液晶
表示装置の構成における水平制御信号が形成され、垂直
制御信号Ａ及び垂直制御信号Ｂにより図５の従来の液晶
表示装置の構成における垂直制御信号が形成されて、信
号側ドライバ３および走査側ドライバ４４の動作制御が
図５の従来の構成と同様に行われて、ＬＣＤパネル４５
に画像表示が行われる。
ンには信号側ドライバ３が接続され、走査ラインには走
査側ドライバ４４が接続されて、ＬＣＤモジュール９を
構成している。また、表示制御回路ブロック１０はコン
トローラ２、ＲＧＢデコーダ４６、反転アンプ４７等よ
り構成される。信号側ドライバ３には後述する制御信号
生成回路３ａが内蔵されている。この信号側ドライバ３
において、制御信号生成回路３ａを除いた部分である信
号線駆動回路３ｂは図５に示す従来の信号側ドライバ４
３の構成と同様である。この信号側ドライバ３には反転
アンプ４７よりＲＧＢ反転信号が供給されると共にコン
トローラ２より以下のように制御信号が供給される。す
なわち、信号側ドライバ３に内蔵された制御信号生成回
路３ａにはコントローラ２より制御信号Ａが供給され、
この制御信号Ａに基づいて、水平制御信号Ａ及び垂直制
御信号Ａを生成する。生成された水平制御信号Ａは信号
側ドライバ３の信号線駆動回路３ｂに供給され、垂直制
御信号Ａは走査側ドライバ４４に供給される。また、コ
ントローラ２より信号側ドライバ３の信号線駆動回路３
ｂには水平制御信号Ｂが供給され、走査側ドライバ４４
には垂直制御信号Ｂが供給される。これらにより、水平
制御信号Ａ及び水平制御信号Ｂにより図５の従来の液晶
表示装置の構成における水平制御信号が形成され、垂直
制御信号Ａ及び垂直制御信号Ｂにより図５の従来の液晶
表示装置の構成における垂直制御信号が形成されて、信
号側ドライバ３および走査側ドライバ４４の動作制御が
図５の従来の構成と同様に行われて、ＬＣＤパネル４５
に画像表示が行われる。
【００１８】次に、本発明に係わる液晶表示装置の一実
施形態について、図面を参照して説明する。図２は、本
発明に係わる液晶表示装置の一実施形態における要部を
示すブロック図である。上述のように信号側ドライバ３
は内部に制御信号生成回路３ａ及び信号線駆動回路３ｂ
を有しており、この制御信号生成回路３ａにはコントロ
ーラ２より、内部水平同期信号ＨＤ（以下、ＨＤ信号）
及びＨＣＮＴ信号よりなる制御信号Ａが供給される。制
御信号生成回路３ａは、この制御信号Ａ、及び後述する
外付け容量Ｃによる遅延時間の設定、に基づいて、ＣＬ
Ｒ信号、ＯＥ信号及びＨＣＮＴ信号よりなる水平制御信
号Ａを生成すると共に、ＧＲＥＳ信号、ＧＰＣＫ信号よ
りなる垂直制御信号Ａを生成する。生成された水平制御
信号Ａは信号側ドライバ３の信号線駆動回路３ｂに供給
され、垂直制御信号Ａは走査側ドライバ４４に供給され
る。また、信号側ドライバ３の信号線駆動回路３ｂに
は、ＲＧＢ反転アンプ４７よりＲＧＢ反転信号が供給さ
れると共に、コントローラ２よりＤＣＫ信号、ＳＲＴ信
号よりなる水平制御信号Ｂが供給され、走査側ドライバ
４４には、ＧＳＲＴ信号よりなる垂直制御信号Ｂが供給
される。この水平制御信号Ａと水平制御信号Ｂとを合わ
せた信号は図５における水平制御信号と同様であり、垂
直制御信号Ａと垂直制御信号Ｂを合わせた信号は図５に
おける垂直制御信号と同様である。これにより、信号側
ドライバ３および走査側ドライバ４４の動作制御が図５
における従来の構成と同様に行われて、ＬＣＤパネル４
５に画像表示が行われる。
施形態について、図面を参照して説明する。図２は、本
発明に係わる液晶表示装置の一実施形態における要部を
示すブロック図である。上述のように信号側ドライバ３
は内部に制御信号生成回路３ａ及び信号線駆動回路３ｂ
を有しており、この制御信号生成回路３ａにはコントロ
ーラ２より、内部水平同期信号ＨＤ（以下、ＨＤ信号）
及びＨＣＮＴ信号よりなる制御信号Ａが供給される。制
御信号生成回路３ａは、この制御信号Ａ、及び後述する
外付け容量Ｃによる遅延時間の設定、に基づいて、ＣＬ
Ｒ信号、ＯＥ信号及びＨＣＮＴ信号よりなる水平制御信
号Ａを生成すると共に、ＧＲＥＳ信号、ＧＰＣＫ信号よ
りなる垂直制御信号Ａを生成する。生成された水平制御
信号Ａは信号側ドライバ３の信号線駆動回路３ｂに供給
され、垂直制御信号Ａは走査側ドライバ４４に供給され
る。また、信号側ドライバ３の信号線駆動回路３ｂに
は、ＲＧＢ反転アンプ４７よりＲＧＢ反転信号が供給さ
れると共に、コントローラ２よりＤＣＫ信号、ＳＲＴ信
号よりなる水平制御信号Ｂが供給され、走査側ドライバ
４４には、ＧＳＲＴ信号よりなる垂直制御信号Ｂが供給
される。この水平制御信号Ａと水平制御信号Ｂとを合わ
せた信号は図５における水平制御信号と同様であり、垂
直制御信号Ａと垂直制御信号Ｂを合わせた信号は図５に
おける垂直制御信号と同様である。これにより、信号側
ドライバ３および走査側ドライバ４４の動作制御が図５
における従来の構成と同様に行われて、ＬＣＤパネル４
５に画像表示が行われる。
【００１９】次に、制御信号生成回路３ａの具体的な回
路構成例について説明する。図３は、図２における制御
信号生成回路３ａの一具体例を示す回路図である。図３
において、コントローラ２より供給されたＨＣＮＴ信号
はＤフリップフロップ回路２１，２２の入力端子に供給
されると共に、ＥＸ−ＮＯＲ回路２３とＥＸ−ＯＲ回路
２４の一方の入力端子に供給される。そして、Ｄフリッ
プフロップ回路２２の出力Ｑ２がＥＸ−ＮＯＲ回路２３
の他方の入力に供給され、Ｄフリップフロップ回路２１
の出力Ｑ１がＥＸ−ＯＲ回路２４の他方の入力端子に供
給される。このＤフリップフロップ２１，２２はクロッ
ク信号ＣＫの立ち上がり時点の入力端子Ｄのレベルを取
り込み、出力端子Ｑに出力する機能を有している。ＥＸ
−ＮＯＲ回路２３の出力端子よりＧＰＣＫ信号が出力さ
れ、ＥＸ−ＯＲ回路２４の出力端子よりＧＲＥＳ信号が
出力される。また、コントローラ２より供給されたＨＤ
信号は、Ｄフリップフロップ回路２１のクロック入力端
子ＣＫに供給されると共に、ＡＮＤ回路２８及びＮＯＲ
回路２９の一方の入力端子、及び、抵抗Ｒ２５と容量Ｃ
２６よりなる遅延回路に供給される。抵抗Ｒ２５と容量
Ｃ２６による遅延回路の出力はシュミット回路２７に供
給され、シュミット回路２７により波形整形された出力
ＨＤＴはＤフリップフロップ回路２２のクロック入力端
子ＣＫに供給されると共に、ＡＮＤ回路２８及びＮＯＲ
回路２９の他方の入力端子に供給される。ＡＮＤ回路２
８の出力端子よりＣＬＲ信号が出力され、ＮＯＲ回路２
９の出力端子よりＯＥ信号が出力される。なお、容量Ｃ
２６は、前記図２における容量Ｃに対応するものであ
り、抵抗Ｒ２５と容量Ｃ２６よりなる、Ｒ２５×Ｃ２６
を時定数とする遅延回路の遅延時間を調整するため、信
号側ドライバ３の外部に取り付けられている。
路構成例について説明する。図３は、図２における制御
信号生成回路３ａの一具体例を示す回路図である。図３
において、コントローラ２より供給されたＨＣＮＴ信号
はＤフリップフロップ回路２１，２２の入力端子に供給
されると共に、ＥＸ−ＮＯＲ回路２３とＥＸ−ＯＲ回路
２４の一方の入力端子に供給される。そして、Ｄフリッ
プフロップ回路２２の出力Ｑ２がＥＸ−ＮＯＲ回路２３
の他方の入力に供給され、Ｄフリップフロップ回路２１
の出力Ｑ１がＥＸ−ＯＲ回路２４の他方の入力端子に供
給される。このＤフリップフロップ２１，２２はクロッ
ク信号ＣＫの立ち上がり時点の入力端子Ｄのレベルを取
り込み、出力端子Ｑに出力する機能を有している。ＥＸ
−ＮＯＲ回路２３の出力端子よりＧＰＣＫ信号が出力さ
れ、ＥＸ−ＯＲ回路２４の出力端子よりＧＲＥＳ信号が
出力される。また、コントローラ２より供給されたＨＤ
信号は、Ｄフリップフロップ回路２１のクロック入力端
子ＣＫに供給されると共に、ＡＮＤ回路２８及びＮＯＲ
回路２９の一方の入力端子、及び、抵抗Ｒ２５と容量Ｃ
２６よりなる遅延回路に供給される。抵抗Ｒ２５と容量
Ｃ２６による遅延回路の出力はシュミット回路２７に供
給され、シュミット回路２７により波形整形された出力
ＨＤＴはＤフリップフロップ回路２２のクロック入力端
子ＣＫに供給されると共に、ＡＮＤ回路２８及びＮＯＲ
回路２９の他方の入力端子に供給される。ＡＮＤ回路２
８の出力端子よりＣＬＲ信号が出力され、ＮＯＲ回路２
９の出力端子よりＯＥ信号が出力される。なお、容量Ｃ
２６は、前記図２における容量Ｃに対応するものであ
り、抵抗Ｒ２５と容量Ｃ２６よりなる、Ｒ２５×Ｃ２６
を時定数とする遅延回路の遅延時間を調整するため、信
号側ドライバ３の外部に取り付けられている。
【００２０】次いで、本実施例に係わる制御信号生成回
路３ａの動作について、図面を参照して説明する。図４
は、本実施例に係わる制御信号生成回路３ａにおける動
作を示すタイミングチャートである。図３の回路構成に
おいて、コントローラ２より制御信号Ａとして、図４
（ａ）に示す、１水平走査期間（１Ｈ）を周期として適
当なパルス幅を有するＨＤ信号及び、同じく１水平走査
期間を周期としてＨＤ信号がＨレベルの期間中に反転す
るタイミングを有するＨＣＮＴ信号が供給されると、Ｈ
Ｄ信号はＤフリップフロップ２１のクロック信号ＣＫと
なっているため、Ｄフリップフロップ２１の出力Ｑ１は
ＨＤ信号の立ち上がりタイミングｔ０毎にＨＣＮＴ信号
のレベルに応じて反転する波形となる。Ｄフリップフロ
ップ２２のクロック信号ＣＫはＨＤ信号を抵抗Ｒ２５と
容量Ｃ２６により遅延させたＨＤＴ信号となっているた
め、Ｄフリップフロップ２２の出力Ｑ２は、図４（ｂ）
に示すＨＤＴ信号の立ち上がりタイミングｔ１毎にＨＣ
ＮＴ信号のレベルに応じて反転する波形となる。すなわ
ち、前記Ｑ１信号を遅延回路による遅延時間Ｔｄだけ遅
延させた信号となる。ここで、遅延時間ＴｄはＨＤ信号
の立ち上がりタイミングｔ０に対するＨＣＮＴ信号の立
ち上がりタイミングｔ２より短いものとする。これらの
各信号により、ＣＬＲ信号はＨＤ信号とＨＤＴ信号のＡ
ＮＤであるため、ＨＤＴ信号の立ち上がりからＨＤ信号
の立下りまでの期間がＨレベルとなる信号となり、ＯＥ
信号はＨＤ信号とＨＤＴ信号のＮＯＲであるため、ＨＤ
信号の立ち上がりからＨＤＴ信号の立下りの期間がＬレ
ベルとなる信号となる。また、ＧＲＥＳ信号はＱ１信号
とＨＣＮＴ信号のＥＸ−ＯＲであるため、Ｑ１信号の立
下り、すなわちＨＤ信号の立ち上がりからＨＣＮＴ信号
の反転タイミングの期間でＬレベルとなる信号となり、
ＧＰＣＫ信号はＱ２信号とＨＣＮＴ信号のＥＸ−ＮＯＲ
であるため、Ｑ２信号の立下り、すなわちＨＤＴ信号の
立ち上がりからＨＣＮＴ信号の反転タイミングの期間で
Ｈレベルとなる信号となる。こうして制御信号生成回路
３ａにより生成された各信号のタイミングは、前記図４
において示した、水平制御信号においては、ＯＥ信号が
Ｌレベル期間中にＣＬＲ信号パルスが入り、ＯＥ信号が
Ｌレベル期間中にＨＣＮＴ信号が反転し、また、垂直制
御信号においては、ＧＲＥＳ信号の立ち下がりはＯＥ信
号の立ち下がりより以前か同時であり、ＧＲＥＳ信号の
立ち上がりはＣＬＲ信号がＨレベル期間中であり、ＧＰ
ＣＫ信号の立ち上がりはＧＲＥＳ信号のＬレベル期間中
であり、ＧＰＣＫ信号の立ち下がりはＯＥ信号のＨレベ
ル期間以前であること、という各信号に必要なタイミン
グ条件を満たすものである。よって、これらの信号を信
号線駆動回路３ｂ及び走査側ドライバに供給することに
より、従来と同じく信号側ドライバ及び走査側ドライバ
を制御することができる。これにより、図５に示す従来
のコントローラ４２より信号側ドライバ４３及び走査側
ドライバ４４に供給する信号線が８本であったのに対
し、本実施例による構成においては、コントローラ２よ
り信号側ドライバ３及び走査側ドライバ４４に供給する
信号線が５本となり、信号線数を削減することができ
る。
路３ａの動作について、図面を参照して説明する。図４
は、本実施例に係わる制御信号生成回路３ａにおける動
作を示すタイミングチャートである。図３の回路構成に
おいて、コントローラ２より制御信号Ａとして、図４
（ａ）に示す、１水平走査期間（１Ｈ）を周期として適
当なパルス幅を有するＨＤ信号及び、同じく１水平走査
期間を周期としてＨＤ信号がＨレベルの期間中に反転す
るタイミングを有するＨＣＮＴ信号が供給されると、Ｈ
Ｄ信号はＤフリップフロップ２１のクロック信号ＣＫと
なっているため、Ｄフリップフロップ２１の出力Ｑ１は
ＨＤ信号の立ち上がりタイミングｔ０毎にＨＣＮＴ信号
のレベルに応じて反転する波形となる。Ｄフリップフロ
ップ２２のクロック信号ＣＫはＨＤ信号を抵抗Ｒ２５と
容量Ｃ２６により遅延させたＨＤＴ信号となっているた
め、Ｄフリップフロップ２２の出力Ｑ２は、図４（ｂ）
に示すＨＤＴ信号の立ち上がりタイミングｔ１毎にＨＣ
ＮＴ信号のレベルに応じて反転する波形となる。すなわ
ち、前記Ｑ１信号を遅延回路による遅延時間Ｔｄだけ遅
延させた信号となる。ここで、遅延時間ＴｄはＨＤ信号
の立ち上がりタイミングｔ０に対するＨＣＮＴ信号の立
ち上がりタイミングｔ２より短いものとする。これらの
各信号により、ＣＬＲ信号はＨＤ信号とＨＤＴ信号のＡ
ＮＤであるため、ＨＤＴ信号の立ち上がりからＨＤ信号
の立下りまでの期間がＨレベルとなる信号となり、ＯＥ
信号はＨＤ信号とＨＤＴ信号のＮＯＲであるため、ＨＤ
信号の立ち上がりからＨＤＴ信号の立下りの期間がＬレ
ベルとなる信号となる。また、ＧＲＥＳ信号はＱ１信号
とＨＣＮＴ信号のＥＸ−ＯＲであるため、Ｑ１信号の立
下り、すなわちＨＤ信号の立ち上がりからＨＣＮＴ信号
の反転タイミングの期間でＬレベルとなる信号となり、
ＧＰＣＫ信号はＱ２信号とＨＣＮＴ信号のＥＸ−ＮＯＲ
であるため、Ｑ２信号の立下り、すなわちＨＤＴ信号の
立ち上がりからＨＣＮＴ信号の反転タイミングの期間で
Ｈレベルとなる信号となる。こうして制御信号生成回路
３ａにより生成された各信号のタイミングは、前記図４
において示した、水平制御信号においては、ＯＥ信号が
Ｌレベル期間中にＣＬＲ信号パルスが入り、ＯＥ信号が
Ｌレベル期間中にＨＣＮＴ信号が反転し、また、垂直制
御信号においては、ＧＲＥＳ信号の立ち下がりはＯＥ信
号の立ち下がりより以前か同時であり、ＧＲＥＳ信号の
立ち上がりはＣＬＲ信号がＨレベル期間中であり、ＧＰ
ＣＫ信号の立ち上がりはＧＲＥＳ信号のＬレベル期間中
であり、ＧＰＣＫ信号の立ち下がりはＯＥ信号のＨレベ
ル期間以前であること、という各信号に必要なタイミン
グ条件を満たすものである。よって、これらの信号を信
号線駆動回路３ｂ及び走査側ドライバに供給することに
より、従来と同じく信号側ドライバ及び走査側ドライバ
を制御することができる。これにより、図５に示す従来
のコントローラ４２より信号側ドライバ４３及び走査側
ドライバ４４に供給する信号線が８本であったのに対
し、本実施例による構成においては、コントローラ２よ
り信号側ドライバ３及び走査側ドライバ４４に供給する
信号線が５本となり、信号線数を削減することができ
る。
【００２１】また、本実施例における制御信号生成回路
３ａにおいては、ＨＤ信号のパルス幅、遅延回路による
ＨＤ信号の遅延時間Ｔｄ、及び、ＨＣＮＴ信号の反転タ
イミング、のみによって各信号のタイミングが設定され
る。よって、従来の構成に対して調整箇所が少なくな
り、調整が容易となる。また、コントローラ２において
は、生成する信号数が減少するため回路構成か簡略化さ
れると共に、コントローラＩＣチップ面積を小さくする
ことができ、歩留まりが向上し、製造コストを低下させ
ることができる。
３ａにおいては、ＨＤ信号のパルス幅、遅延回路による
ＨＤ信号の遅延時間Ｔｄ、及び、ＨＣＮＴ信号の反転タ
イミング、のみによって各信号のタイミングが設定され
る。よって、従来の構成に対して調整箇所が少なくな
り、調整が容易となる。また、コントローラ２において
は、生成する信号数が減少するため回路構成か簡略化さ
れると共に、コントローラＩＣチップ面積を小さくする
ことができ、歩留まりが向上し、製造コストを低下させ
ることができる。
【００２２】なお、本実施例においては、制御信号生成
回路３ａを信号側ドライバ３に内蔵する形としたが、走
査側ドライバ４４に内蔵するようにしてもよい。また、
図３に示した回路構成は一例であって、これに限定され
るものでないことはいうまでもない。
回路３ａを信号側ドライバ３に内蔵する形としたが、走
査側ドライバ４４に内蔵するようにしてもよい。また、
図３に示した回路構成は一例であって、これに限定され
るものでないことはいうまでもない。
【００２３】
【発明の効果】請求項１記載の発明によれば、液晶表示
パネルに映像信号を表示する液晶表示装置において、液
晶表示パネルの走査ラインおよび信号ラインに駆動信号
を供給する駆動手段に複数の制御信号を供給する制御手
段と、複数の制御信号における第１の複数の制御信号に
基づいて駆動手段の動作を制御する第２の複数の制御信
号を生成する制御信号生成手段を駆動手段内に備え、第
２の複数の制御信号の信号数を第１の複数の制御信号の
信号数より多くなるようにしたことにより、駆動手段と
制御手段間の信号線数を削減することができる。
パネルに映像信号を表示する液晶表示装置において、液
晶表示パネルの走査ラインおよび信号ラインに駆動信号
を供給する駆動手段に複数の制御信号を供給する制御手
段と、複数の制御信号における第１の複数の制御信号に
基づいて駆動手段の動作を制御する第２の複数の制御信
号を生成する制御信号生成手段を駆動手段内に備え、第
２の複数の制御信号の信号数を第１の複数の制御信号の
信号数より多くなるようにしたことにより、駆動手段と
制御手段間の信号線数を削減することができる。
【００２４】請求項２，３記載の発明によれば、制御信
号生成手段は駆動手段における走査側駆動回路内又は走
査側駆動回路内に設けられたことにより、駆動手段と制
御手段間の信号線数を削減することができる。
号生成手段は駆動手段における走査側駆動回路内又は走
査側駆動回路内に設けられたことにより、駆動手段と制
御手段間の信号線数を削減することができる。
【００２５】請求項４，５記載の発明によれば、第１の
制御信号は、映像信号に基づく内部水平同期信号および
表示データ出力系統切り替え信号であり、第２の制御信
号は、走査側駆動回路に対するクロック信号とリセット
信号、および信号側駆動回路に対するクリア信号および
アウトプットイネーブル信号を有することにより、駆動
手段と制御手段間の信号線数を削減することができると
ともに、制御手段における制御回路の構成を簡略化する
ことができる。
制御信号は、映像信号に基づく内部水平同期信号および
表示データ出力系統切り替え信号であり、第２の制御信
号は、走査側駆動回路に対するクロック信号とリセット
信号、および信号側駆動回路に対するクリア信号および
アウトプットイネーブル信号を有することにより、駆動
手段と制御手段間の信号線数を削減することができると
ともに、制御手段における制御回路の構成を簡略化する
ことができる。
【００２６】請求項６記載の発明によれば、制御信号生
成手段は、第１の複数の制御信号における内部水平同期
信号を遅延させる手段を有し、該遅延された内部水平同
期信号および内部水平同期信号と表示データ出力系統切
り替え信号に基づき第２の複数の制御信号を生成するよ
うにしたことにより、第２の複数の制御信号における各
信号の制御を容易に行うことができるとともに、制御手
段における制御回路の構成を簡略化することができる。
成手段は、第１の複数の制御信号における内部水平同期
信号を遅延させる手段を有し、該遅延された内部水平同
期信号および内部水平同期信号と表示データ出力系統切
り替え信号に基づき第２の複数の制御信号を生成するよ
うにしたことにより、第２の複数の制御信号における各
信号の制御を容易に行うことができるとともに、制御手
段における制御回路の構成を簡略化することができる。
【図１】本発明に係わる液晶表示装置の全体構成を示す
ブロック図である。
ブロック図である。
【図２】本発明に係わる液晶表示装置の実施形態におけ
る要部を示すブロック図である。
る要部を示すブロック図である。
【図３】本発明の実施形態に係わる制御信号生成回路の
具体例を示す回路構成図である。
具体例を示す回路構成図である。
【図４】本発明の実施形態に係わる制御信号生成回路の
動作を示すタイミングチャートである。
動作を示すタイミングチャートである。
【図５】従来の液晶表示装置の構成を示すブロック図で
ある。
ある。
【図６】従来の液晶表示装置における制御信号のタイミ
ングを示すタイミングチャートである。
ングを示すタイミングチャートである。
１，４１ 液晶表示装置 ２，４２ コントローラ ３，４３ 信号側ドライバ ３ａ 信号線駆動回路 ３ｂ 制御信号生成回路 ９，４９ ＬＣＤモジュール １０，５０ 表示制御回路ブロック ２１，２２ Ｄフリップフロップ Ｒ２５ 抵抗 Ｃ２６ 容量 ４５ ＬＣＤパネル
Claims (6)
- 【請求項１】 複数の走査ラインと複数の信号ラインの
各交点近傍に表示素子がマトリックス状に配置されて成
る液晶表示パネルに映像信号を表示する液晶表示装置に
おいて、 前記液晶表示パネルの走査ラインおよび信号ラインに駆
動信号を供給する走査側駆動回路および信号側駆動回路
を有する駆動手段と、該駆動手段の動作を制御する複数
の制御信号を該駆動手段に供給する制御手段を備え、 前記駆動手段は、前記複数の制御信号における第１の複
数の制御信号に基づいて前記走査側駆動回路および前記
信号側駆動回路の動作を制御する第２の複数の制御信号
を生成する制御信号生成手段を備え、前記第２の複数の
制御信号の信号数は前記第１の複数の制御信号の信号数
より多いことを特徴とする液晶表示装置。 - 【請求項２】 前記制御信号生成手段は、前記駆動手段
における走査側駆動回路内に設けられていることを特徴
とする請求項１記載の液晶表示装置。 - 【請求項３】 前記制御信号生成手段は、前記駆動手段
における信号側駆動回路内に設けられていることを特徴
とする請求項１記載の液晶表示装置。 - 【請求項４】 前記第１の複数の制御信号は、前記映像
信号に基づく内部水平同期信号および表示データ出力系
統切り替え信号であることを特徴とする請求項１乃至３
記載の液晶表示装置。 - 【請求項５】 前記第２の複数の制御信号は、走査側駆
動回路に対するクロック信号とリセット信号、および信
号側駆動回路に対するクリア信号およびアウトプットイ
ネーブル信号を有することを特徴とする請求項１乃至３
記載の液晶表示装置。 - 【請求項６】 前記制御信号生成手段は、前記第１の複
数の制御信号における内部水平同期信号を遅延させる手
段を有し、該遅延された内部水平同期信号および前記内
部水平同期信号と前記表示データ出力系統切り替え信号
に基づき前記第２の複数の制御信号を生成することを特
徴とする請求項４，５記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24685299A JP2001075071A (ja) | 1999-09-01 | 1999-09-01 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24685299A JP2001075071A (ja) | 1999-09-01 | 1999-09-01 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001075071A true JP2001075071A (ja) | 2001-03-23 |
Family
ID=17154683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24685299A Pending JP2001075071A (ja) | 1999-09-01 | 1999-09-01 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001075071A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007093722A (ja) * | 2005-09-27 | 2007-04-12 | Casio Comput Co Ltd | 駆動装置 |
| US7379045B2 (en) | 2001-06-15 | 2008-05-27 | Seiko Epson Corporation | Line drive circuit, electro-optic device, and display device |
| JP2008276250A (ja) * | 2003-06-21 | 2008-11-13 | Lg Display Co Ltd | 液晶表示装置の駆動装置 |
-
1999
- 1999-09-01 JP JP24685299A patent/JP2001075071A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7379045B2 (en) | 2001-06-15 | 2008-05-27 | Seiko Epson Corporation | Line drive circuit, electro-optic device, and display device |
| JP2008276250A (ja) * | 2003-06-21 | 2008-11-13 | Lg Display Co Ltd | 液晶表示装置の駆動装置 |
| JP2007093722A (ja) * | 2005-09-27 | 2007-04-12 | Casio Comput Co Ltd | 駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6646629B2 (en) | Liquid crystal display control device, liquid crystal display device using the same, and information processor | |
| KR100821016B1 (ko) | 액정 표시 장치 | |
| JP2000181414A (ja) | 表示駆動装置 | |
| JP2010256921A (ja) | 表示装置およびその駆動方法、並びに電子機器 | |
| JPH0915560A (ja) | 液晶表示装置及び液晶表示素子の駆動方法 | |
| US8717270B2 (en) | Liquid crystal display device, display control device, and liquid crystal display method | |
| JP4890756B2 (ja) | 信号処理装置及び方法 | |
| JP2011150241A (ja) | 表示装置、表示パネルドライバ、及び表示パネル駆動方法 | |
| JP2001075071A (ja) | 液晶表示装置 | |
| JPH07311561A (ja) | 液晶表示駆動装置 | |
| JP2005157389A (ja) | 信号処理装置及び方法 | |
| WO2000045364A1 (fr) | Procede d'attaque de cristaux liquides et circuit d'attaque de cristaux liquides | |
| JP3129234B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2795845B2 (ja) | 液晶パネル駆動装置 | |
| JP2000122616A (ja) | スイッチ回路を備えた液晶表示装置 | |
| JP4539116B2 (ja) | 液晶駆動処理回路 | |
| JP3311632B2 (ja) | 信号波形整形回路 | |
| JP2004309961A (ja) | 液晶表示装置 | |
| JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
| JP2001092403A (ja) | 表示装置 | |
| JPH1011027A (ja) | 液晶表示装置 | |
| JPH0566727A (ja) | 液晶表示装置の駆動装置 | |
| JPH0990894A (ja) | マトリックス表示装置 | |
| JPH0887247A (ja) | 画像表示装置 | |
| JP2521651Y2 (ja) | 画像表示装置の表示回路 |