JPH07311561A - 液晶表示駆動装置 - Google Patents
液晶表示駆動装置Info
- Publication number
- JPH07311561A JPH07311561A JP10121794A JP10121794A JPH07311561A JP H07311561 A JPH07311561 A JP H07311561A JP 10121794 A JP10121794 A JP 10121794A JP 10121794 A JP10121794 A JP 10121794A JP H07311561 A JPH07311561 A JP H07311561A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- signal
- clock signal
- data
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 正しい画像データサンプリングタイミングに
調整する。 【構成】 画像データ信号Ｋ1〜Ｋnをサンプリングする
ソースドライバへのサンプリングスタート信号Ｉをソー
スドライバへのサンプリングクロック信号Ｊに同期さ
せ、また、画像データ信号Ｋ1〜Ｋnをサンプリングクロ
ック信号Ｊと同一周期で位相が異なるデータラッチクロ
ック信号Ｌに同期させてソースドライバに出力し、これ
らサンプリングクロック信号Ｊとデータラッチクロック
信号Ｌの位相を遅延回路２１で可変するので、データセ
ットアップタイムｔDSUおよびデータホールドタイムｔ
DHに余裕がなく、電源電圧の変動・周囲温度の変動・部
品のばらつきなどにより、ソースドライバーが正規のタ
イミングでデータをサンプリングすることが困難な状態
になっても、データセットアップタイムｔDSUおよびデ
ータホールドタイムｔDHに余裕がある正しいサンプリン
グタイミングに調整できる。
調整する。 【構成】 画像データ信号Ｋ1〜Ｋnをサンプリングする
ソースドライバへのサンプリングスタート信号Ｉをソー
スドライバへのサンプリングクロック信号Ｊに同期さ
せ、また、画像データ信号Ｋ1〜Ｋnをサンプリングクロ
ック信号Ｊと同一周期で位相が異なるデータラッチクロ
ック信号Ｌに同期させてソースドライバに出力し、これ
らサンプリングクロック信号Ｊとデータラッチクロック
信号Ｌの位相を遅延回路２１で可変するので、データセ
ットアップタイムｔDSUおよびデータホールドタイムｔ
DHに余裕がなく、電源電圧の変動・周囲温度の変動・部
品のばらつきなどにより、ソースドライバーが正規のタ
イミングでデータをサンプリングすることが困難な状態
になっても、データセットアップタイムｔDSUおよびデ
ータホールドタイムｔDHに余裕がある正しいサンプリン
グタイミングに調整できる。
Description
【０００１】
【産業上の利用分野】本発明は、列電極駆動回路に入力
される画像データ信号、クロック信号およびサンプリン
グスタート信号を作成する画像データ作成回路を有する
液晶表示駆動装置に関する。
される画像データ信号、クロック信号およびサンプリン
グスタート信号を作成する画像データ作成回路を有する
液晶表示駆動装置に関する。
【０００２】
【従来の技術】図３は従来のアクティブマトリクス型液
晶表示装置の駆動回路の一例を示すブロック図である。
図３において、水平同期信号ａ、垂直同期信号ｂ、クロ
ックｃ、Ｒ，Ｇ，Ｂ画像データｄおよびモード切り換え
信号ｅが入力される画像データ作成回路としてのコント
ロール信号作成ＩＣ（以下コントロールＩＣという）１
は行電極駆動回路ドライバＩＣ（以下ゲートドライバと
いう）２と列電極駆動回路ドライバＩＣ（以下ソースド
ライバという）３に接続されている。このゲートドライ
バ２には、コントロールＩＣ１から行電極駆動回路用ス
タート信号ｆ、行電極駆動回路用クロック信号ｇおよび
行電極駆動回路モード設定信号ｈが入力されている。ま
た、ソースドライバ３には、コントロールＩＣ１から列
電極駆動回路用サンプリングスタート信号（ＤＲＩＶＥ
Ｒ−ＳＰ）ｉ、列電極駆動回路用サンプリングクロック
信号（ＤＲＩＶＥＲ−ＣＬＯＣＫ）ｊ、列電極駆動回路
用画像データ信号（ＤＲＩＶＥＲ−ＤＡＴＡ）ｋおよび
列電極駆動回路モード設定信号であるソースドライバモ
ード設定信号ｍが入力されている。また、コントロール
ＩＣ１は行電極駆動用電源４および列電極駆動用電源５
に接続され、行電極駆動用電源４および列電極駆動用電
源５に電源制御信号ｎを出力する。これらコントロール
ＩＣ１、行電極駆動用電源４および列電極駆動用電源５
には電源６が接続され、行電極駆動用電源４はゲートド
ライバ２に接続され、列電極駆動用電源５はソースドラ
イバ３に接続されており、ゲートドライバ２およびソー
スドライバ３にそれぞれ電源供給される。このソースド
ライバ３への電源供給は階調電圧として供給される。
晶表示装置の駆動回路の一例を示すブロック図である。
図３において、水平同期信号ａ、垂直同期信号ｂ、クロ
ックｃ、Ｒ，Ｇ，Ｂ画像データｄおよびモード切り換え
信号ｅが入力される画像データ作成回路としてのコント
ロール信号作成ＩＣ（以下コントロールＩＣという）１
は行電極駆動回路ドライバＩＣ（以下ゲートドライバと
いう）２と列電極駆動回路ドライバＩＣ（以下ソースド
ライバという）３に接続されている。このゲートドライ
バ２には、コントロールＩＣ１から行電極駆動回路用ス
タート信号ｆ、行電極駆動回路用クロック信号ｇおよび
行電極駆動回路モード設定信号ｈが入力されている。ま
た、ソースドライバ３には、コントロールＩＣ１から列
電極駆動回路用サンプリングスタート信号（ＤＲＩＶＥ
Ｒ−ＳＰ）ｉ、列電極駆動回路用サンプリングクロック
信号（ＤＲＩＶＥＲ−ＣＬＯＣＫ）ｊ、列電極駆動回路
用画像データ信号（ＤＲＩＶＥＲ−ＤＡＴＡ）ｋおよび
列電極駆動回路モード設定信号であるソースドライバモ
ード設定信号ｍが入力されている。また、コントロール
ＩＣ１は行電極駆動用電源４および列電極駆動用電源５
に接続され、行電極駆動用電源４および列電極駆動用電
源５に電源制御信号ｎを出力する。これらコントロール
ＩＣ１、行電極駆動用電源４および列電極駆動用電源５
には電源６が接続され、行電極駆動用電源４はゲートド
ライバ２に接続され、列電極駆動用電源５はソースドラ
イバ３に接続されており、ゲートドライバ２およびソー
スドライバ３にそれぞれ電源供給される。このソースド
ライバ３への電源供給は階調電圧として供給される。
【０００３】図４は図３のコントロールＩＣ１の一例を
示すブロック図である。図４において、クロックｃはサ
ンプリングクロック信号作成回路１１と、水平同期信号
ａおよび垂直同期信号ｂが入力されるサンプリングスタ
ート信号作成回路１２と、画像データｄ1〜ｄnが入力さ
れる画像データ変換回路１３とに入力されている。この
サンプリングクロック信号作成回路１１の出力端はバッ
ファ１４に接続されるとともに、Ｄフリップフロップ１
５，１６1〜１６nのクロック端子ｃｋに接続されてい
る。また、サンプリングスタート信号作成回路１２の出
力端はＤフリップフロップ１５のデータ端子Ｄに接続さ
れ、画像データ変換回路１３の各出力端はＤフリップフ
ロップ１６1〜１６nのデータ端子Ｄにそれぞれ接続され
ている。このＤフリップフロップ１５の出力端子Ｑはバ
ッファ１７に接続され、Ｄフリップフロップ１６1〜１
６nの各出力端子Ｑはそれぞれバッファ１８1〜１８nに
それぞれ接続されている。バッファ１４からはサンプリ
ングクロック信号（ＤＲＩＶＥＲ−ＣＬＯＣＫ）ｊが出
力され、バッファ１７からはサンプリングスタート信号
（ＤＲＩＶＥＲ−ＳＰ）ｉが出力され、さらに、バッフ
ァ１８1〜１８nからはそれぞれ画像データ信号（ＤＲＩ
ＶＥＲ−ＤＡＴＡ）ｋ1〜ｋnがそれぞれ出力される。
示すブロック図である。図４において、クロックｃはサ
ンプリングクロック信号作成回路１１と、水平同期信号
ａおよび垂直同期信号ｂが入力されるサンプリングスタ
ート信号作成回路１２と、画像データｄ1〜ｄnが入力さ
れる画像データ変換回路１３とに入力されている。この
サンプリングクロック信号作成回路１１の出力端はバッ
ファ１４に接続されるとともに、Ｄフリップフロップ１
５，１６1〜１６nのクロック端子ｃｋに接続されてい
る。また、サンプリングスタート信号作成回路１２の出
力端はＤフリップフロップ１５のデータ端子Ｄに接続さ
れ、画像データ変換回路１３の各出力端はＤフリップフ
ロップ１６1〜１６nのデータ端子Ｄにそれぞれ接続され
ている。このＤフリップフロップ１５の出力端子Ｑはバ
ッファ１７に接続され、Ｄフリップフロップ１６1〜１
６nの各出力端子Ｑはそれぞれバッファ１８1〜１８nに
それぞれ接続されている。バッファ１４からはサンプリ
ングクロック信号（ＤＲＩＶＥＲ−ＣＬＯＣＫ）ｊが出
力され、バッファ１７からはサンプリングスタート信号
（ＤＲＩＶＥＲ−ＳＰ）ｉが出力され、さらに、バッフ
ァ１８1〜１８nからはそれぞれ画像データ信号（ＤＲＩ
ＶＥＲ−ＤＡＴＡ）ｋ1〜ｋnがそれぞれ出力される。
【０００４】上記構成により、通常、これらの出力信号
は同じクロック信号を基準にして作成され、ソースドラ
イバ３を制御するサンプリングスタート信号ｉおよび画
像データ信号ｋ1〜ｋnは、ソースドライバ３へのサンプ
リングクロック信号ｊを基準として位相が合わされて出
力されている。ソースドライバ３は、サンプリングスタ
ート信号ｉが入力されたタイミングからサンプリングク
ロック信号ｊによって画像データ信号ｋをサンプリング
し、このサンプリングされたそれぞれのデータに応じた
電圧を液晶パネルに出力して各絵素電極に供給する。
は同じクロック信号を基準にして作成され、ソースドラ
イバ３を制御するサンプリングスタート信号ｉおよび画
像データ信号ｋ1〜ｋnは、ソースドライバ３へのサンプ
リングクロック信号ｊを基準として位相が合わされて出
力されている。ソースドライバ３は、サンプリングスタ
ート信号ｉが入力されたタイミングからサンプリングク
ロック信号ｊによって画像データ信号ｋをサンプリング
し、このサンプリングされたそれぞれのデータに応じた
電圧を液晶パネルに出力して各絵素電極に供給する。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来のコントロールＩＣ１の構成では、以下に示すような
問題があった。
来のコントロールＩＣ１の構成では、以下に示すような
問題があった。
【０００６】即ち、サンプリングに際して、コントロー
ルＩＣ１から出力されるサンプリングクロック信号ｊ、
サンプリングスタート信号ｉおよび画像データ信号ｋに
おいて十分なデータセットアップタイム（ｔDSU）とデ
ータホールドタイム（ｔDH）が必要となるが、画像の高
詳細化に伴いサンプリングクロック信号ｊの周波数が早
くなり、十分なデータセットアップタイム（ｔDSU）お
よびデータホールドタイム（ｔDH）を取ることが困難に
なっている。
ルＩＣ１から出力されるサンプリングクロック信号ｊ、
サンプリングスタート信号ｉおよび画像データ信号ｋに
おいて十分なデータセットアップタイム（ｔDSU）とデ
ータホールドタイム（ｔDH）が必要となるが、画像の高
詳細化に伴いサンプリングクロック信号ｊの周波数が早
くなり、十分なデータセットアップタイム（ｔDSU）お
よびデータホールドタイム（ｔDH）を取ることが困難に
なっている。
【０００７】しかも、不要輻射の対策としてクロックｃ
または画像データ信号ｄなどの周波数が高い信号にＥＭ
Ｉフィルタを入れるなどして信号波形をなまらせること
が、タイミング設計が終わった後で必要となることもあ
る。このように、ＥＭＩフィルタを入れると、信号の位
相が遅れる。この結果、コントロールＩＣ１からは最適
なタイミングで出力を行う設計であったにもかかわら
ず、ＥＭＩフィルタの存在により位相が変わった分だけ
データセットアップタイム（ｔDSU）およびデータホー
ルドタイム（ｔDH）が変わってしまう。また、ＥＭＩフ
ィルタ自体のばらつきもありデータセットアップタイム
（ｔDSU）およびデータホールドタイム（ｔD H）にばら
つきが生じる。この様子を図５に示している。
または画像データ信号ｄなどの周波数が高い信号にＥＭ
Ｉフィルタを入れるなどして信号波形をなまらせること
が、タイミング設計が終わった後で必要となることもあ
る。このように、ＥＭＩフィルタを入れると、信号の位
相が遅れる。この結果、コントロールＩＣ１からは最適
なタイミングで出力を行う設計であったにもかかわら
ず、ＥＭＩフィルタの存在により位相が変わった分だけ
データセットアップタイム（ｔDSU）およびデータホー
ルドタイム（ｔDH）が変わってしまう。また、ＥＭＩフ
ィルタ自体のばらつきもありデータセットアップタイム
（ｔDSU）およびデータホールドタイム（ｔD H）にばら
つきが生じる。この様子を図５に示している。
【０００８】図５において、波形ｋ’は、ソースドライ
バ３に入力される直前の画像データ信号である。これ
と、サンプリングを行うのに最適なタイミングの画像デ
ータ信号ｋの波形とを比較すると、波形ｋ’はなまりδ
ｔの時間だけ位相が遅れている。このため、データセッ
トアップタイム（ｔDSU）がなまりδｔの時間だけ少な
くなり、なまりδｔの大きさによっては正しいサンプリ
ングができなくなる。
バ３に入力される直前の画像データ信号である。これ
と、サンプリングを行うのに最適なタイミングの画像デ
ータ信号ｋの波形とを比較すると、波形ｋ’はなまりδ
ｔの時間だけ位相が遅れている。このため、データセッ
トアップタイム（ｔDSU）がなまりδｔの時間だけ少な
くなり、なまりδｔの大きさによっては正しいサンプリ
ングができなくなる。
【０００９】このような事態が生じると、データセット
アップタイム（ｔDSU）およびデータホールドタイム
（ｔDH）の余裕がなくなり、このために、電源電圧の変
動・周囲温度の変動・ソースドライバ３およびコントロ
ールＩＣ１の閾値電圧など、部品のばらつきにより、ソ
ースドライバ３が正規のタイミングでデータをサンプリ
ングすることができなくなって、正常に表示されなかっ
たり、表示品位を著しく悪化させたりする。
アップタイム（ｔDSU）およびデータホールドタイム
（ｔDH）の余裕がなくなり、このために、電源電圧の変
動・周囲温度の変動・ソースドライバ３およびコントロ
ールＩＣ１の閾値電圧など、部品のばらつきにより、ソ
ースドライバ３が正規のタイミングでデータをサンプリ
ングすることができなくなって、正常に表示されなかっ
たり、表示品位を著しく悪化させたりする。
【００１０】本発明は、上記従来の問題を解決するもの
で、データセットアップタイムおよびデータホールドタ
イムに余裕がないために、電源電圧の変動・周囲温度の
変動・部品のばらつきなどにより、ソースドライバーが
正規のタイミングでデータをサンプリングすることが困
難な状態になっても、正しい画像データサンプリングタ
イミングに調整することができる液晶表示駆動装置を提
供することを目的とする。
で、データセットアップタイムおよびデータホールドタ
イムに余裕がないために、電源電圧の変動・周囲温度の
変動・部品のばらつきなどにより、ソースドライバーが
正規のタイミングでデータをサンプリングすることが困
難な状態になっても、正しい画像データサンプリングタ
イミングに調整することができる液晶表示駆動装置を提
供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の液晶表示駆動装
置は、サンプリングスタート信号が入力されたタイミン
グから画像データ信号を第１クロック信号によって示さ
れるタイミングによってサンプリングし、このサンプリ
ングされたデータに基づいた信号を出力して各絵素電極
に供給する列電極駆動部を有する液晶表示駆動装置にお
いて、該画像データ信号をサンプリングする列電極駆動
部への該サンプリングスタート信号を該列電極駆動部へ
の該第１クロック信号に同期させる第１同期部と、該画
像データ信号を該第１クロック信号と同一周期で位相が
異なる第２クロック信号に同期させる第２同期部と、該
第１クロック信号と第２クロック信号の位相を可変させ
る位相可変部とを備えたものであり、そのことにより上
記目的が達成される。また、好ましくは、本発明の液晶
表示駆動装置における位相可変部は、サンプリングにお
いて、データセットアップタイムとデータホールドタイ
ムが充分に取れるサンプリングタイミングになるよう
に、第１クロック信号および第２クロック信号のうちい
ずれかを遅延させる遅延回路で構成する。
置は、サンプリングスタート信号が入力されたタイミン
グから画像データ信号を第１クロック信号によって示さ
れるタイミングによってサンプリングし、このサンプリ
ングされたデータに基づいた信号を出力して各絵素電極
に供給する列電極駆動部を有する液晶表示駆動装置にお
いて、該画像データ信号をサンプリングする列電極駆動
部への該サンプリングスタート信号を該列電極駆動部へ
の該第１クロック信号に同期させる第１同期部と、該画
像データ信号を該第１クロック信号と同一周期で位相が
異なる第２クロック信号に同期させる第２同期部と、該
第１クロック信号と第２クロック信号の位相を可変させ
る位相可変部とを備えたものであり、そのことにより上
記目的が達成される。また、好ましくは、本発明の液晶
表示駆動装置における位相可変部は、サンプリングにお
いて、データセットアップタイムとデータホールドタイ
ムが充分に取れるサンプリングタイミングになるよう
に、第１クロック信号および第２クロック信号のうちい
ずれかを遅延させる遅延回路で構成する。
【００１２】
【作用】上記構成により、画像データ信号をサンプリン
グする列電極駆動部へのサンプリングスタート信号を列
電極駆動部への第１クロック信号に第１同期部で同期さ
せて列電極駆動部に出力し、また、画像データ信号を第
１クロック信号と同一周期で位相が異なる第２クロック
信号に第２同期部で同期させて列電極駆動部に出力し、
これら第１クロック信号と第２クロック信号の位相を位
相可変部で可変するので、データセットアップタイムお
よびデータホールドタイムに余裕がなく、電源電圧の変
動・周囲温度の変動・部品のばらつきなどにより、列電
極駆動部が正規のタイミングでデータをサンプリングす
ることが困難な状態になっても、データセットアップタ
イムおよびデータホールドタイムに余裕がある正しいタ
イミングに第１クロック信号と第２クロック信号の位相
を可変して調整することが可能となる。
グする列電極駆動部へのサンプリングスタート信号を列
電極駆動部への第１クロック信号に第１同期部で同期さ
せて列電極駆動部に出力し、また、画像データ信号を第
１クロック信号と同一周期で位相が異なる第２クロック
信号に第２同期部で同期させて列電極駆動部に出力し、
これら第１クロック信号と第２クロック信号の位相を位
相可変部で可変するので、データセットアップタイムお
よびデータホールドタイムに余裕がなく、電源電圧の変
動・周囲温度の変動・部品のばらつきなどにより、列電
極駆動部が正規のタイミングでデータをサンプリングす
ることが困難な状態になっても、データセットアップタ
イムおよびデータホールドタイムに余裕がある正しいタ
イミングに第１クロック信号と第２クロック信号の位相
を可変して調整することが可能となる。
【００１３】また、位相可変部を、サンプリングにおい
て、データセットアップタイムとデータホールドタイム
が充分に取れるサンプリングタイミングになるように、
第１クロック信号および第２クロック信号のうちいずれ
かを遅延させる遅延回路で構成すれば、この遅延回路に
よってサンプリングスタート信号および第１クロック信
号の位相と画像データ信号の位相を変えることができ、
これによって、簡単な構成でデータセットアップタイム
とデータホールドタイムが十分な最適な状態のサンプリ
ングタイミングにすることが可能となる。
て、データセットアップタイムとデータホールドタイム
が充分に取れるサンプリングタイミングになるように、
第１クロック信号および第２クロック信号のうちいずれ
かを遅延させる遅延回路で構成すれば、この遅延回路に
よってサンプリングスタート信号および第１クロック信
号の位相と画像データ信号の位相を変えることができ、
これによって、簡単な構成でデータセットアップタイム
とデータホールドタイムが十分な最適な状態のサンプリ
ングタイミングにすることが可能となる。
【００１４】
【実施例】以下、本発明の実施例について説明する。
【００１５】図１は本発明の一実施例の液晶表示駆動装
置におけるコントロールＩＣの構成を示すブロック図で
あり、列電極駆動回路用制御信号および列電極駆動回路
用画像データ作成回路における回路構成を示している。
図１において、クロックｃが入力される遅延回路２１は
Ｄフリップフロップ２２のクロック端子に接続され、こ
のＤフリップフロップ２２の出力端子Ｑバーがそのデー
タ端子Ｄに接続され、その出力端子Ｑはバッファ２３に
接続されると共に、Ｄフリップフロップ２４のクロック
端子ｃｋに接続されている。水平同期信号ａおよび垂直
同期信号ｂ、クロックｃが入力されるサンプリングスタ
ート信号作成回路２５はＤフリップフロップ２４のデー
タ端子Ｄに接続され、Ｄフリップフロップ２４の出力端
子Ｑはバッファ２６に接続されている。このバッファ２
３からはサンプリングクロック信号（ＤＲＩＶＥＲ−Ｃ
ＬＯＣＫ）Ｊが出力され、バッファ２６からはサンプリ
ングスタート信号（ＤＲＩＶＥＲ−ＳＰ）Ｉが出力され
る。
置におけるコントロールＩＣの構成を示すブロック図で
あり、列電極駆動回路用制御信号および列電極駆動回路
用画像データ作成回路における回路構成を示している。
図１において、クロックｃが入力される遅延回路２１は
Ｄフリップフロップ２２のクロック端子に接続され、こ
のＤフリップフロップ２２の出力端子Ｑバーがそのデー
タ端子Ｄに接続され、その出力端子Ｑはバッファ２３に
接続されると共に、Ｄフリップフロップ２４のクロック
端子ｃｋに接続されている。水平同期信号ａおよび垂直
同期信号ｂ、クロックｃが入力されるサンプリングスタ
ート信号作成回路２５はＤフリップフロップ２４のデー
タ端子Ｄに接続され、Ｄフリップフロップ２４の出力端
子Ｑはバッファ２６に接続されている。このバッファ２
３からはサンプリングクロック信号（ＤＲＩＶＥＲ−Ｃ
ＬＯＣＫ）Ｊが出力され、バッファ２６からはサンプリ
ングスタート信号（ＤＲＩＶＥＲ−ＳＰ）Ｉが出力され
る。
【００１６】また、クロックｃはＤフリップフロップ２
７および画像データ変換回路２８に入力されている。画
像データｄ1〜ｄnが入力される画像データ変換回路２８
はＤフリップフロップ２９1〜２９nにそれぞれ接続され
ている。各Ｄフリップフロップ２９1〜２９nの出力端子
Ｑはそれぞれバッファ３０1〜３０nにそれぞれ接続され
ている。Ｄフリップフロップ２７の出力端子Ｑバーはそ
のデータ端子Ｄに接続され、Ｄフリップフロップ２７の
出力端子Ｑは各Ｄフリップフロップ２９1〜２９nのクロ
ック端子ｃｋにそれぞれ接続されている。これらバッフ
ァ３０1〜３０nからそれぞれ画像データ信号（ＤＲＩＶ
ＥＲ−ＤＡＴＡ）Ｋ1〜Ｋnがそれぞれ出力されている。
以上によりコントロールＩＣ３１が構成される。このコ
ントロールＩＣ３１は、液晶パネルの列電極が液晶パネ
ルの上下に交互に引き出されており、この液晶パネルの
上下から駆動を行う場合のソースドライバーにサンプリ
ングクロック信号Ｊ、サンプリングスタート信号Ｉおよ
び画像データ信号Ｋ1〜Ｋnを出力して制御するものであ
る。
７および画像データ変換回路２８に入力されている。画
像データｄ1〜ｄnが入力される画像データ変換回路２８
はＤフリップフロップ２９1〜２９nにそれぞれ接続され
ている。各Ｄフリップフロップ２９1〜２９nの出力端子
Ｑはそれぞれバッファ３０1〜３０nにそれぞれ接続され
ている。Ｄフリップフロップ２７の出力端子Ｑバーはそ
のデータ端子Ｄに接続され、Ｄフリップフロップ２７の
出力端子Ｑは各Ｄフリップフロップ２９1〜２９nのクロ
ック端子ｃｋにそれぞれ接続されている。これらバッフ
ァ３０1〜３０nからそれぞれ画像データ信号（ＤＲＩＶ
ＥＲ−ＤＡＴＡ）Ｋ1〜Ｋnがそれぞれ出力されている。
以上によりコントロールＩＣ３１が構成される。このコ
ントロールＩＣ３１は、液晶パネルの列電極が液晶パネ
ルの上下に交互に引き出されており、この液晶パネルの
上下から駆動を行う場合のソースドライバーにサンプリ
ングクロック信号Ｊ、サンプリングスタート信号Ｉおよ
び画像データ信号Ｋ1〜Ｋnを出力して制御するものであ
る。
【００１７】このように、ソースドライバーに供給され
る画像データ信号Ｋの位相を合わせるために使用する信
号線と、ソースドライバーに供給されるサンプリングス
タート信号Ｉの位相を合わせるために使用する信号線と
が異なっており、また、ソースドライバに供給される画
像データ信号Ｋの位相を合わせるために使用するデータ
ラッチクロック（ＤＡＴＡＬＡＴＣＨ−ＣＬＯＣＫ）Ｌ
の位相と、ソースドライバに供給されるサンプリングス
タート信号Ｉの位相を合わせるために使用するサンプリ
ングクロック信号Ｊの位相を可変する位相可変回路とし
ての遅延回路２１を設けている。この遅延回路２１は、
サンプリングにおいて、データセットアップタイム（ｔ
DSU）とデータホールドタイム（ｔDH）が充分に取れる
サンプリングタイミングになるように、サンプリングク
ロック信号Ｊを遅延させる。
る画像データ信号Ｋの位相を合わせるために使用する信
号線と、ソースドライバーに供給されるサンプリングス
タート信号Ｉの位相を合わせるために使用する信号線と
が異なっており、また、ソースドライバに供給される画
像データ信号Ｋの位相を合わせるために使用するデータ
ラッチクロック（ＤＡＴＡＬＡＴＣＨ−ＣＬＯＣＫ）Ｌ
の位相と、ソースドライバに供給されるサンプリングス
タート信号Ｉの位相を合わせるために使用するサンプリ
ングクロック信号Ｊの位相を可変する位相可変回路とし
ての遅延回路２１を設けている。この遅延回路２１は、
サンプリングにおいて、データセットアップタイム（ｔ
DSU）とデータホールドタイム（ｔDH）が充分に取れる
サンプリングタイミングになるように、サンプリングク
ロック信号Ｊを遅延させる。
【００１８】上記構成により、コントロールＩＣ３１に
入力されたクロックＣは、遅延回路２１を通った後、ソ
ースドライバーが液晶パネルの上下から駆動を行うため
にＤフリップフロップ２２によってその周期が２倍に分
周されたサンプリングクロック信号Ｊを作成する。ま
た、遅延回路２１を通らないクロックｃは、同様にＤフ
リップフロップ２７によって周期が２倍にされてデータ
ラッチクロック（ＤＡＴＡＬＡＴＣＨ−ＣＬＯＣＫ）Ｌ
を作成する。
入力されたクロックＣは、遅延回路２１を通った後、ソ
ースドライバーが液晶パネルの上下から駆動を行うため
にＤフリップフロップ２２によってその周期が２倍に分
周されたサンプリングクロック信号Ｊを作成する。ま
た、遅延回路２１を通らないクロックｃは、同様にＤフ
リップフロップ２７によって周期が２倍にされてデータ
ラッチクロック（ＤＡＴＡＬＡＴＣＨ−ＣＬＯＣＫ）Ｌ
を作成する。
【００１９】また、サンプリングスタート信号作成回路
２５は、クロックｃ、水平同期信号ａ、垂直同期信号
ｂ、その他のモード設定信号からサンプリングスタート
信号Ｉ、その他のソースドライバ制御設定信号を作成す
る。このサンプリングスタート信号作成回路２５から出
力されたサンプリングスタート信号Ｉは、サンプリング
クロック信号Ｊによって位相をそろえられた後、ソース
ドライバへ出力される。また、画像データ変換回路２８
は、コントロールＩＣ３１に入力された画像データｄ1
〜ｄnをパネル上下のソースドライバに振り分ける。こ
の画像データ変換回路２８から出力された画像データ信
号Ｋ1〜Ｋnは、データラッチクロックＬによって位相を
そろえられた後、ソースドライバへ出力される。
２５は、クロックｃ、水平同期信号ａ、垂直同期信号
ｂ、その他のモード設定信号からサンプリングスタート
信号Ｉ、その他のソースドライバ制御設定信号を作成す
る。このサンプリングスタート信号作成回路２５から出
力されたサンプリングスタート信号Ｉは、サンプリング
クロック信号Ｊによって位相をそろえられた後、ソース
ドライバへ出力される。また、画像データ変換回路２８
は、コントロールＩＣ３１に入力された画像データｄ1
〜ｄnをパネル上下のソースドライバに振り分ける。こ
の画像データ変換回路２８から出力された画像データ信
号Ｋ1〜Ｋnは、データラッチクロックＬによって位相を
そろえられた後、ソースドライバへ出力される。
【００２０】このように、コントロールＩＣ３１に入力
されたクロックｃは、遅延回路２１を通ったものと通っ
てないものに分けられる。通ったクロックＣＫＤは、ソ
ースドライバクロック作成回路でサンプリングクロック
信号Ｊとなる。別途作成されたサンプリングスタート信
号ＩはコントロールＩＣ３１から出力される直前に、サ
ンプリングクロック信号Ｊによってラッチをかけられて
サンプリングクロック信号Ｊと同期したものとして出力
される。
されたクロックｃは、遅延回路２１を通ったものと通っ
てないものに分けられる。通ったクロックＣＫＤは、ソ
ースドライバクロック作成回路でサンプリングクロック
信号Ｊとなる。別途作成されたサンプリングスタート信
号ＩはコントロールＩＣ３１から出力される直前に、サ
ンプリングクロック信号Ｊによってラッチをかけられて
サンプリングクロック信号Ｊと同期したものとして出力
される。
【００２１】一方、クロックｃは、遅延回路２１を通っ
たクロックＣＫＤが入力されたＤフリップフロップ２２
とは異なるが回路構成は同一の回路であるＤフリップフ
ロップ２７に入力され、サンプリングクロック信号Ｊと
周期は一致するが遅延回路２１の遅延時間分だけ位相が
異なるデータラッチクロックＬとなる。コントロールＩ
Ｃ３１に入力された画像データｄ1〜ｄnは、ソースドラ
イバに入力されるのに適した画像データ信号Ｋ1〜Ｋnに
画像データ変換回路２８で変換された後、上記データラ
ッチクロックＬによってラッチがかけられて出力され
る。
たクロックＣＫＤが入力されたＤフリップフロップ２２
とは異なるが回路構成は同一の回路であるＤフリップフ
ロップ２７に入力され、サンプリングクロック信号Ｊと
周期は一致するが遅延回路２１の遅延時間分だけ位相が
異なるデータラッチクロックＬとなる。コントロールＩ
Ｃ３１に入力された画像データｄ1〜ｄnは、ソースドラ
イバに入力されるのに適した画像データ信号Ｋ1〜Ｋnに
画像データ変換回路２８で変換された後、上記データラ
ッチクロックＬによってラッチがかけられて出力され
る。
【００２２】以上のようにして信号を作成するコントロ
ールＩＣ３１によれば、従来のようにδｔだけ位相が遅
れるようなことがあった場合にも、図２の画像データ信
号Ｋのように、サンプリングスタート信号Ｉおよびサン
プリングクロック信号Ｊの位相と画像データ信号Ｋ1〜
Ｋnの位相とを遅延回路２１によって変えることがで
き、これによってδｔだけ位相を遅らせたサンプリング
クロック信号Ｊおよびサンプリングスタート信号Ｉを作
成して、データセットアップタイム（ｔDSU）およびデ
ータホールドタイム（ｔDH）が十分な最適の正しいタイ
ミングでサンプリングができるようにソースドライバに
供給することができる。
ールＩＣ３１によれば、従来のようにδｔだけ位相が遅
れるようなことがあった場合にも、図２の画像データ信
号Ｋのように、サンプリングスタート信号Ｉおよびサン
プリングクロック信号Ｊの位相と画像データ信号Ｋ1〜
Ｋnの位相とを遅延回路２１によって変えることがで
き、これによってδｔだけ位相を遅らせたサンプリング
クロック信号Ｊおよびサンプリングスタート信号Ｉを作
成して、データセットアップタイム（ｔDSU）およびデ
ータホールドタイム（ｔDH）が十分な最適の正しいタイ
ミングでサンプリングができるようにソースドライバに
供給することができる。
【００２３】なお、本実施例では、適切なサンプリング
タイミングになるようにサンプリングクロック信号Ｊの
方を遅延させたが、データラッチクロックＬの方を遅延
させるようにしてもよい。
タイミングになるようにサンプリングクロック信号Ｊの
方を遅延させたが、データラッチクロックＬの方を遅延
させるようにしてもよい。
【００２４】
【発明の効果】以上のように本発明によれば、ソースド
ライバへ入力されるクロック信号およびスタート信号と
画像データ信号とのタイミングを可変して調整すること
により、データセットアップタイムおよびデータホール
ドタイムが十分な最適なサンプリングタイミングにする
ことができるため、高詳細化に伴う高速サンプリング時
や不要輻射対策に伴うなまった波形によるソースドライ
バの駆動の際にも、サンプリングミスによる表示品位の
劣化を解消することができる。
ライバへ入力されるクロック信号およびスタート信号と
画像データ信号とのタイミングを可変して調整すること
により、データセットアップタイムおよびデータホール
ドタイムが十分な最適なサンプリングタイミングにする
ことができるため、高詳細化に伴う高速サンプリング時
や不要輻射対策に伴うなまった波形によるソースドライ
バの駆動の際にも、サンプリングミスによる表示品位の
劣化を解消することができる。
【図１】本発明の一実施例の液晶表示駆動装置における
コントロールＩＣの構成を示すブロック図である。
コントロールＩＣの構成を示すブロック図である。
【図２】図１のコントロールＩＣから出力される信号タ
イミング図である。
イミング図である。
【図３】従来のアクティブマトリクス型液晶表示装置の
駆動回路の一例を示すブロック図である。
駆動回路の一例を示すブロック図である。
【図４】図３のコントロールＩＣ１の一例を示すブロッ
ク図である。
ク図である。
【図５】図４のコントロールＩＣから出力される信号タ
イミング図である。
イミング図である。
３ ソースドライバＩＣ（列電極駆動回路） ２１ 遅延回路 ２２，２４，２７，２９1〜２９n Ｄフリップフロッ
プ ２５ サンプリングスタート信号作成回路 ２８ 画像データ変換回路 ３１ コントロールＩＣ Ｉ サンプリングスタート信号 Ｊ サンプリングクロック信号 Ｋ1〜Ｋn 画像データ信号
プ ２５ サンプリングスタート信号作成回路 ２８ 画像データ変換回路 ３１ コントロールＩＣ Ｉ サンプリングスタート信号 Ｊ サンプリングクロック信号 Ｋ1〜Ｋn 画像データ信号
Claims (2)
- 【請求項１】 サンプリングスタート信号が入力された
タイミングから画像データ信号を第１クロック信号によ
って示されるタイミングによってサンプリングし、この
サンプリングされたデータに基づいた信号を出力して各
絵素電極に供給する列電極駆動部を有する液晶表示駆動
装置において、 該画像データ信号をサンプリングする列電極駆動部への
該サンプリングスタート信号を該列電極駆動部への該第
１クロック信号に同期させる第１同期部と、該画像デー
タ信号を該第１クロック信号と同一周期で位相が異なる
第２クロック信号に同期させる第２同期部と、該第１ク
ロック信号と第２クロック信号の位相を可変させる位相
可変部とを備えた液晶表示駆動装置。 - 【請求項２】 前記位相可変部は、前記サンプリングに
おいて、データセットアップタイムとデータホールドタ
イムが充分に取れるサンプリングタイミングになるよう
に、前記第１クロック信号および第２クロック信号のう
ちいずれかを遅延させる遅延回路で構成された請求項１
記載の液晶表示駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10121794A JPH07311561A (ja) | 1994-05-16 | 1994-05-16 | 液晶表示駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10121794A JPH07311561A (ja) | 1994-05-16 | 1994-05-16 | 液晶表示駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07311561A true JPH07311561A (ja) | 1995-11-28 |
Family
ID=14294745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10121794A Withdrawn JPH07311561A (ja) | 1994-05-16 | 1994-05-16 | 液晶表示駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07311561A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020059233A (ko) * | 2000-12-20 | 2002-07-12 | 아끼구사 나오유끼 | 액정표시장치 |
| US6492972B1 (en) | 1998-03-24 | 2002-12-10 | Sharp Kabushiki Kaisha | Data signal line driving circuit and image display apparatus |
| KR100372847B1 (ko) * | 2000-02-29 | 2003-02-19 | 샤프 가부시키가이샤 | 반도체장치 및 표시장치모듈 |
| KR100520620B1 (ko) * | 2001-08-23 | 2005-10-11 | 세이코 엡슨 가부시키가이샤 | 전기 광학 패널의 구동 회로, 구동 방법, 전기 광학 장치및 전자 기기 |
| JP2006085136A (ja) * | 2004-09-14 | 2006-03-30 | Au Optronics Corp | システムオンパネル |
| JP2009237283A (ja) * | 2008-03-27 | 2009-10-15 | Sharp Corp | 液晶表示駆動回路および液晶表示装置 |
| KR20170118286A (ko) * | 2016-04-14 | 2017-10-25 | 엘지디스플레이 주식회사 | 표시장치와 그 구동 방법 |
-
1994
- 1994-05-16 JP JP10121794A patent/JPH07311561A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492972B1 (en) | 1998-03-24 | 2002-12-10 | Sharp Kabushiki Kaisha | Data signal line driving circuit and image display apparatus |
| KR100372847B1 (ko) * | 2000-02-29 | 2003-02-19 | 샤프 가부시키가이샤 | 반도체장치 및 표시장치모듈 |
| KR20020059233A (ko) * | 2000-12-20 | 2002-07-12 | 아끼구사 나오유끼 | 액정표시장치 |
| KR100520620B1 (ko) * | 2001-08-23 | 2005-10-11 | 세이코 엡슨 가부시키가이샤 | 전기 광학 패널의 구동 회로, 구동 방법, 전기 광학 장치및 전자 기기 |
| JP2006085136A (ja) * | 2004-09-14 | 2006-03-30 | Au Optronics Corp | システムオンパネル |
| JP2009237283A (ja) * | 2008-03-27 | 2009-10-15 | Sharp Corp | 液晶表示駆動回路および液晶表示装置 |
| KR20170118286A (ko) * | 2016-04-14 | 2017-10-25 | 엘지디스플레이 주식회사 | 표시장치와 그 구동 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616652B2 (ja) | 液晶駆動方法及び液晶表示装置 | |
| JP3779687B2 (ja) | 表示装置駆動回路 | |
| TW584826B (en) | Liquid crystal display having data driver and gate driver | |
| US8674924B2 (en) | Display device comprising normal/multiplied speed drive switching circuit and data driver and operating method thereof | |
| JPH07311561A (ja) | 液晶表示駆動装置 | |
| US8717270B2 (en) | Liquid crystal display device, display control device, and liquid crystal display method | |
| JP3755360B2 (ja) | 電気光学装置の駆動回路及びこれを用いた電気光学装置、電子機器、及び電気光学装置の制御信号の位相調整装置、並びに制御信号の位相調整方法 | |
| JP2001356737A (ja) | 表示装置とその制御方法 | |
| JPH04350894A (ja) | 表示素子の駆動用集積回路 | |
| KR100433239B1 (ko) | 데이터 전송장치 및 방법과 이를 이용한 액정디스플레이의 구동장치 및 방법 | |
| JPH0628423B2 (ja) | 画像表示装置 | |
| JPH08248395A (ja) | 液晶表示装置 | |
| JP2001075071A (ja) | 液晶表示装置 | |
| JPH04276791A (ja) | マトリクス表示装置 | |
| TWI401668B (zh) | 訊號產生方法及應用其之顯示裝置與時脈控制器 | |
| JPH117268A (ja) | サンプルホールド回路 | |
| JP3057346B2 (ja) | 液晶表示素子の駆動方法 | |
| JPS63249825A (ja) | 液晶素子の駆動方法 | |
| JP2504331B2 (ja) | 液晶表示装置 | |
| JP3837936B2 (ja) | 表示駆動制御装置 | |
| JPH1011027A (ja) | 液晶表示装置 | |
| JP2715179B2 (ja) | マイクロコンピュータ | |
| JP3298959B2 (ja) | パルス幅変調回路 | |
| JPH0792934A (ja) | 記憶回路、アドレス信号発生回路及びフラットパネル駆動回路 | |
| JPH10271419A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010731 |