JP3779687B2 - 表示装置駆動回路 - Google Patents
表示装置駆動回路 Download PDFInfo
- Publication number
- JP3779687B2 JP3779687B2 JP2003021080A JP2003021080A JP3779687B2 JP 3779687 B2 JP3779687 B2 JP 3779687B2 JP 2003021080 A JP2003021080 A JP 2003021080A JP 2003021080 A JP2003021080 A JP 2003021080A JP 3779687 B2 JP3779687 B2 JP 3779687B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- data
- display device
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001360 synchronised effect Effects 0.000 claims description 28
- 230000003111 delayed effect Effects 0.000 claims description 10
- 238000013481 data capture Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000010363 phase shift Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47G—HOUSEHOLD OR TABLE EQUIPMENT
- A47G21/00—Table-ware
- A47G21/02—Forks; Forks with ejectors; Combined forks and spoons; Salad servers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47G—HOUSEHOLD OR TABLE EQUIPMENT
- A47G21/00—Table-ware
- A47G21/10—Sugar tongs; Asparagus tongs; Other food tongs
- A47G21/103—Chop-sticks
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表示装置駆動回路に関し、特にカスケード接続された複数のドライバＣを有する表示装置駆動回路に関する。
【０００２】
【従来の技術】
近年、表示パネルが大型化し、カスケード接続された複数のドライバＩＣによって表示装置を駆動する表示装置駆動回路が注目されている。
【０００３】
このような、ドライバＩＣは、従来技術として図７に示すようなものが一般的に知られている。（例えば、特許文献１参照）
図７に示されるドライバＩＣ７０１は、位相調整回路７０２、データラッチ回路７０３、階調選択回路７０４、出力回路７０５から構成される。
【０００４】
位相調整回路７０２は、図示しないＬＣＤコントローラから供給される表示データ、クロックを受け取り位相調整をした後、次段のドライバＩＣへデータを伝達すると共に、データラッチ回路７０３にデータを伝達する。このデータラッチ回路７０３でラッチされたデータに基づいて、階調選択回路７０４が出力回路７０５を制御し、出力回路７０５によって、図示しない液晶表示パネルを駆動する。
【０００５】
上記の位相調整回路７０２は、図８に示すように、フリップフロップ回路８０１、（π／２）位相差のクロック信号を生成するＰＬＬ回路（またはＤＬＬ回路）８０２、フリップフロップ回路８０３とから構成され、フリップフロップ回路８０１に供給されたデータを、クロック信号で切り直した後、フリップフロップ回路８０３に供給されたデータを（π／２）ずらしたクロック信号にてラッチし、データとクロックとの間の位相ずれを調整している。
【０００６】
【特許文献１】
特開２００１−３２４９６７号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、従来技術に示したドライバＩＣでは、入力されてくるデータとクロック信号との間の位相調整は行なっているものの、出力されるデータとクロック信号との間の位相調整は行なわれていない。したがって、クロックの周波数が高くなってくると、マージンが少なくなり、ドライバＩＣから次段のドライバＩＣへ伝達されるデータとクロック信号との間の位相ずれが大きな問題となる。また、データのデューティ比に対しても、何ら制御が行われていないため、デューティ比が変化することによってデータが正確にラッチされないという問題も起こる。さらに、スタートパルスと、データ及びクロック信号との間の位相調整が行われていないため、スタートパルスに応答してデータを取り込む場合、正確なデータが取りこまれないという問題も起る。
【０００８】
したがって、本発明は、データのデューティ比を保持しつつ、次段へ伝達されるスタートパルス、データ、クロックの位相調整を行なうドライバＩＣを備える表示装置駆動回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の表示装置駆動回路は、入力されるクロックとデータとに基づいて表示装置を駆動するドライバ内に位相調整回路を備えた表示装置駆動回路であって、前記位相調整回路は、入力された前記クロックのデューティを調整し第１のクロックとして出力する第１の同期遅延回路と、前記調整されたクロックを予め定められた遅延量だけ遅延して第２のクロックとして出力する第２の同期遅延回路と、前記第１のクロックに応答して前記データを保持・出力する第１の保持回路と、前記第２のクロックに応答して前記第１の保持回路から出力されたデータを保持・出力する第２の保持回路とを備えることを特徴とする。
【００１０】
このように、第１の同期遅延回路及び第２の同期遅延回路を備えることにより、クロックのデューティ比の崩れ及びクロックとデータとの位相ずれを抑制することができるため、確実にデータをクロックに同期して取りこむことが可能となる。
【００１１】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。
【００１２】
【実施例】
本発明の表示装置駆動回路を含むシステムは、図１に示すように、液晶やプラズマ等の表示パネル１００、表示パネル１００に画素データを供給する表示装置駆動回路（ソースドライバ）１０１、表示パネル１００の水平方向の一走査線に対応した画素のゲートを駆動してソースドライバ１０１からのデータを画素に供給するゲートドライバ１０２、ソースドライバ１０１にスタートパルスＳ、データＤ、クロックＣを供給すると共に、ゲートドライバ１０２に走査水平同期信号等を供給するコントローラ１０３とから構成される。
【００１３】
ソースドライバ１０１は、カスケード接続されたドライバＩＣ１０１１〜１０１ｎにより構成される。ドライバＩＣ１０１１は、コントローラ１０３からのスタートパルスＳ、データＤ、及びクロックＣを受け、ドライバＩＣ１０１２へこれらの信号を伝達し、ドライバＩＣ１０１２以降のドライバＩＣは、ドライバＩＣ１０１ｎまで、これらの信号を前段のドライバから受け取り後段のドライバＩＣに供給する。
【００１４】
ドライバＩＣ１０１１は、図２に示すように、コントローラ１０３からのスタートパルスを受けるスタートパルス入力端子、データを受けるデータ入力端子、クロックを受けるクロック入力端子、これら入力端子からスタートパルス、クロック、データを受ける位相調整回路２０１、位相調整されたデータをクロックに同期して取りこむデータラッチ回路２０３、データラッチ回路の出力に応答して階調を選択する階調選択回路２０４、階調選択回路の出力に応答して表示装置１００を駆動する出力回路２０５とを備える。なお、データラッチ回路２０３、階調選択回路２０４、出力回路２０５は、従来と同様のため、詳細な説明を省略する。
【００１５】
ドライバＩＣ１０１１は、さらに、位相調整回路２０１から出力されたデータ、クロック、スタートパルスを次段のドライバＩＣに伝達する前に再度位相調整を行なうための位相調整回路２０２を備えている。
【００１６】
位相調整回路２０１及び２０２は、図３に示すように、同期遅延回路Ａ３０１、同期遅延回路Ｂ３０２、ラッチ回路３０３、３０４、３０５、３０６、３０７、３０８及びセレクト回路３０９から構成される。同期遅延回路Ａ３０１は、入力されたクロック信号のデューティ比を５０％に整形して出力する回路から構成され、同期遅延回路Ａ３０２は、入力されたクロック信号を（π／２）ずらした遅延クロック信号を出力する回路から構成される。
【００１７】
これら回路の動作を、図４のタイミングチャートを使って説明する。位相調整回路２０１には、スタートパルス、クロック信号、当該クロック信号に同期したデータとが入力された場合を考える。なお、入力されたクロック信号のデューティ比は、波形がなまって５０％で無くなっているものとする。
【００１８】
クロック信号、スタートパルス、データが、位相調整回路２０１に供給されると、ラッチ回路３０３は、同期遅延回路Ａ３０１から出力されるデューティ比５０％のクロック信号の立ち上がりエッジによって信号をラッチし、ラッチ回路３０４は、デューティ比５０％のクロック信号の立ち下がりエッジによって信号をラッチするため、ラッチ回路３０４からは、クロックに同期すると共に、クロックの一周期分の長さを有するスタートパルスが出力される。
【００１９】
同様に、ラッチ回路３０５は、デューティ比５０％のクロック信号の立ち上がりエッジによって信号をラッチし、ラッチ回路３０７は、デューティ比５０％のクロック信号を（π／２）ずらした遅延クロック信号の立ち上がりでラッチするため、ラッチ回路３０７からは、同期遅延回路Ａから出力されるクロックの立ち上がりに対して、（π／２）ずれたデータが出力される。ラッチ回路３０６、ラッチ回路３０８は、それぞれデューティ比５０％のクロック信号の立ち下がりエッジおよび、遅延クロック信号の立ち下がりでラッチするため、ラッチ回路３０８からは、同値遅延回路Ａから出力されるクロックの立ち下がりに対して（π／２）ずれたデータが出力される。このようにして、図４に示すように位相調整回路の内部ではデューティ比５０％のクロック信号及びこのクロック信号を（π／２）だけ遅延した遅延クロック信号（π／２クロック）が生成される。
【００２０】
なお、セレクト回路３０９は、ＮＡＮＤゲート３０９１、３０９３、３０９４及びインバータ３０９２から構成され、ラッチ回路３０７及び３０８から出力されるデータを同期遅延回路Ｂからの遅延クロック信号のローレベル及びハイレベルに対応して選択出力する。
【００２１】
したがって、図４に示すように位相調整回路からは、デューティ比５０％のクロック信号と、このクロック信号に対して（π／２）ずれたデータとが出力される。そのため、このクロック信号及びデータを受け取るデータラッチ回路２０３は、例えば、データＤ１の中心にあるクロックの立ち上がり（データＤ１に対してπ／２ずれている）に応答して確実にデータを取り込むことが、またデータＤ２の中心にあるクロックの立ち下がり（データＤ２に対してπ／２ずれている）に応答して確実にデータを取り込むことができる。
【００２２】
このように、デューティ比５０％のクロックを生成する同期遅延回路Ａ３０１及びクロックを（π／２）遅延させる同期遅延回路Ｂ３０２を用いることによりドライバＩＣ内において確実にデータをラッチすることが可能となる。
【００２３】
更に、ドライバＩＣ内の入力端子近傍に設けられた位相調整回路２０１から出力されたデータ、クロック、スタートパルスは、ドライバＩＣから次段のドライバＩＣに対して出力されるまでの間に位相及びデューティ比がずれてしまうことがあるため、ドライバＩＣの出力端子近傍にも位相調整回路２０１と同様の構成の位相調整回路２０２を設けることによって位相を調整することにより、次段のドライバＩＣに伝達される信号の精度を更に向上させることができる。
【００２４】
なお、位相調整回路の内部で使用される同期遅延回路Ａとしては、特開平８−２３７０９１に示されるように、バッファ５０１、遅延回路列及び倍速遅延回路列から構成される回路５０２、バッファ５０１及び倍速遅延回路列からの出力を合成する合成回路５０３、及びバッファ５０４とから構成することによって、入力されたクロックと同位相かつデューティ比５０％のクロック信号を短時間で供給することができる。同様に、位相調整回路の内部で使用される同期遅延回路Bを、特開平８−２３７０９１に示されるように、遅延回路列及び倍速遅延回路列から構成される回路６０２及び６０４、バッファ６０１、インバータ６０３、合成回路６０５、バッファ６０６から構成することによって、入力されたクロックと（π／２）位相のずれた遅延クロック信号を短時間で供給することができる。
【００２５】
また、本発明のドライバＩＣは、前段のドライバＩＣまたはコントローラから出力されるデータ、クロック、スタートパルスが入力される各入力端子と、次段のドライバＩＣへデータ、クロック、スタートパルスを伝達する各出力端子とを備え、さらに、入力端子近傍に配置された入力用の位相調整回路と出力端子近傍に配置された出力用の位相調整回路とを備えることにより、各信号間の位相ずれを抑制することが可能となっている。
【００２６】
さらに、入力端子と出力端子とは、図２に示すように、ドライバＩＣの対向する２辺に設けられていることが好ましい。その理由は、ドライバＩＣ内で、データ、クロック、スタートパルスを伝達する経路が略同一になり、位相ずれを起こしにくくなるからである。
【００２７】
【発明の効果】
このように、本発明では、位相調整回路が、入力されたクロック信号からデューティ５０％のクロック信号を生成する同期遅延回路と、入力されたクロック信号から（π／２）遅延した遅延クロック信号を生成する同期遅延回路とを備えることにより、内部回路及び次段のドライバICに伝達される各信号間のタイミングずれを解消することができ、誤ったデータの取り込みを防止することができる。
【図面の簡単な説明】
【図１】本発明の表示装置のシステム図
【図２】本発明の実施例のドライバＩＣのブロック図
【図３】本発明の実施例の位相調整回路の回路図
【図４】本発明の実施例の位相調整回路おける各信号のタイミング図
【図５】本発明の同期遅延回路Ａのブロック図
【図６】本発明の同期遅延回路Ｂのブロック図
【図７】従来のドライバＩＣのブロック図
【図８】従来の位相調整回路の回路図
【符号の説明】
１００ 液晶表示パネル
１０１ ソースドライバ
１０１１〜１０１ｎ ドライバＩＣ
１０２ ゲートドライバ
１０３ ＬＣＤコントローラ
２０１、２０２ 位相調整回路
３０１ 同期遅延回路Ａ
３０２ 同期遅延回路Ｂ
【発明の属する技術分野】
本発明は、表示装置駆動回路に関し、特にカスケード接続された複数のドライバＣを有する表示装置駆動回路に関する。
【０００２】
【従来の技術】
近年、表示パネルが大型化し、カスケード接続された複数のドライバＩＣによって表示装置を駆動する表示装置駆動回路が注目されている。
【０００３】
このような、ドライバＩＣは、従来技術として図７に示すようなものが一般的に知られている。（例えば、特許文献１参照）
図７に示されるドライバＩＣ７０１は、位相調整回路７０２、データラッチ回路７０３、階調選択回路７０４、出力回路７０５から構成される。
【０００４】
位相調整回路７０２は、図示しないＬＣＤコントローラから供給される表示データ、クロックを受け取り位相調整をした後、次段のドライバＩＣへデータを伝達すると共に、データラッチ回路７０３にデータを伝達する。このデータラッチ回路７０３でラッチされたデータに基づいて、階調選択回路７０４が出力回路７０５を制御し、出力回路７０５によって、図示しない液晶表示パネルを駆動する。
【０００５】
上記の位相調整回路７０２は、図８に示すように、フリップフロップ回路８０１、（π／２）位相差のクロック信号を生成するＰＬＬ回路（またはＤＬＬ回路）８０２、フリップフロップ回路８０３とから構成され、フリップフロップ回路８０１に供給されたデータを、クロック信号で切り直した後、フリップフロップ回路８０３に供給されたデータを（π／２）ずらしたクロック信号にてラッチし、データとクロックとの間の位相ずれを調整している。
【０００６】
【特許文献１】
特開２００１−３２４９６７号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、従来技術に示したドライバＩＣでは、入力されてくるデータとクロック信号との間の位相調整は行なっているものの、出力されるデータとクロック信号との間の位相調整は行なわれていない。したがって、クロックの周波数が高くなってくると、マージンが少なくなり、ドライバＩＣから次段のドライバＩＣへ伝達されるデータとクロック信号との間の位相ずれが大きな問題となる。また、データのデューティ比に対しても、何ら制御が行われていないため、デューティ比が変化することによってデータが正確にラッチされないという問題も起こる。さらに、スタートパルスと、データ及びクロック信号との間の位相調整が行われていないため、スタートパルスに応答してデータを取り込む場合、正確なデータが取りこまれないという問題も起る。
【０００８】
したがって、本発明は、データのデューティ比を保持しつつ、次段へ伝達されるスタートパルス、データ、クロックの位相調整を行なうドライバＩＣを備える表示装置駆動回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の表示装置駆動回路は、入力されるクロックとデータとに基づいて表示装置を駆動するドライバ内に位相調整回路を備えた表示装置駆動回路であって、前記位相調整回路は、入力された前記クロックのデューティを調整し第１のクロックとして出力する第１の同期遅延回路と、前記調整されたクロックを予め定められた遅延量だけ遅延して第２のクロックとして出力する第２の同期遅延回路と、前記第１のクロックに応答して前記データを保持・出力する第１の保持回路と、前記第２のクロックに応答して前記第１の保持回路から出力されたデータを保持・出力する第２の保持回路とを備えることを特徴とする。
【００１０】
このように、第１の同期遅延回路及び第２の同期遅延回路を備えることにより、クロックのデューティ比の崩れ及びクロックとデータとの位相ずれを抑制することができるため、確実にデータをクロックに同期して取りこむことが可能となる。
【００１１】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。
【００１２】
【実施例】
本発明の表示装置駆動回路を含むシステムは、図１に示すように、液晶やプラズマ等の表示パネル１００、表示パネル１００に画素データを供給する表示装置駆動回路（ソースドライバ）１０１、表示パネル１００の水平方向の一走査線に対応した画素のゲートを駆動してソースドライバ１０１からのデータを画素に供給するゲートドライバ１０２、ソースドライバ１０１にスタートパルスＳ、データＤ、クロックＣを供給すると共に、ゲートドライバ１０２に走査水平同期信号等を供給するコントローラ１０３とから構成される。
【００１３】
ソースドライバ１０１は、カスケード接続されたドライバＩＣ１０１１〜１０１ｎにより構成される。ドライバＩＣ１０１１は、コントローラ１０３からのスタートパルスＳ、データＤ、及びクロックＣを受け、ドライバＩＣ１０１２へこれらの信号を伝達し、ドライバＩＣ１０１２以降のドライバＩＣは、ドライバＩＣ１０１ｎまで、これらの信号を前段のドライバから受け取り後段のドライバＩＣに供給する。
【００１４】
ドライバＩＣ１０１１は、図２に示すように、コントローラ１０３からのスタートパルスを受けるスタートパルス入力端子、データを受けるデータ入力端子、クロックを受けるクロック入力端子、これら入力端子からスタートパルス、クロック、データを受ける位相調整回路２０１、位相調整されたデータをクロックに同期して取りこむデータラッチ回路２０３、データラッチ回路の出力に応答して階調を選択する階調選択回路２０４、階調選択回路の出力に応答して表示装置１００を駆動する出力回路２０５とを備える。なお、データラッチ回路２０３、階調選択回路２０４、出力回路２０５は、従来と同様のため、詳細な説明を省略する。
【００１５】
ドライバＩＣ１０１１は、さらに、位相調整回路２０１から出力されたデータ、クロック、スタートパルスを次段のドライバＩＣに伝達する前に再度位相調整を行なうための位相調整回路２０２を備えている。
【００１６】
位相調整回路２０１及び２０２は、図３に示すように、同期遅延回路Ａ３０１、同期遅延回路Ｂ３０２、ラッチ回路３０３、３０４、３０５、３０６、３０７、３０８及びセレクト回路３０９から構成される。同期遅延回路Ａ３０１は、入力されたクロック信号のデューティ比を５０％に整形して出力する回路から構成され、同期遅延回路Ａ３０２は、入力されたクロック信号を（π／２）ずらした遅延クロック信号を出力する回路から構成される。
【００１７】
これら回路の動作を、図４のタイミングチャートを使って説明する。位相調整回路２０１には、スタートパルス、クロック信号、当該クロック信号に同期したデータとが入力された場合を考える。なお、入力されたクロック信号のデューティ比は、波形がなまって５０％で無くなっているものとする。
【００１８】
クロック信号、スタートパルス、データが、位相調整回路２０１に供給されると、ラッチ回路３０３は、同期遅延回路Ａ３０１から出力されるデューティ比５０％のクロック信号の立ち上がりエッジによって信号をラッチし、ラッチ回路３０４は、デューティ比５０％のクロック信号の立ち下がりエッジによって信号をラッチするため、ラッチ回路３０４からは、クロックに同期すると共に、クロックの一周期分の長さを有するスタートパルスが出力される。
【００１９】
同様に、ラッチ回路３０５は、デューティ比５０％のクロック信号の立ち上がりエッジによって信号をラッチし、ラッチ回路３０７は、デューティ比５０％のクロック信号を（π／２）ずらした遅延クロック信号の立ち上がりでラッチするため、ラッチ回路３０７からは、同期遅延回路Ａから出力されるクロックの立ち上がりに対して、（π／２）ずれたデータが出力される。ラッチ回路３０６、ラッチ回路３０８は、それぞれデューティ比５０％のクロック信号の立ち下がりエッジおよび、遅延クロック信号の立ち下がりでラッチするため、ラッチ回路３０８からは、同値遅延回路Ａから出力されるクロックの立ち下がりに対して（π／２）ずれたデータが出力される。このようにして、図４に示すように位相調整回路の内部ではデューティ比５０％のクロック信号及びこのクロック信号を（π／２）だけ遅延した遅延クロック信号（π／２クロック）が生成される。
【００２０】
なお、セレクト回路３０９は、ＮＡＮＤゲート３０９１、３０９３、３０９４及びインバータ３０９２から構成され、ラッチ回路３０７及び３０８から出力されるデータを同期遅延回路Ｂからの遅延クロック信号のローレベル及びハイレベルに対応して選択出力する。
【００２１】
したがって、図４に示すように位相調整回路からは、デューティ比５０％のクロック信号と、このクロック信号に対して（π／２）ずれたデータとが出力される。そのため、このクロック信号及びデータを受け取るデータラッチ回路２０３は、例えば、データＤ１の中心にあるクロックの立ち上がり（データＤ１に対してπ／２ずれている）に応答して確実にデータを取り込むことが、またデータＤ２の中心にあるクロックの立ち下がり（データＤ２に対してπ／２ずれている）に応答して確実にデータを取り込むことができる。
【００２２】
このように、デューティ比５０％のクロックを生成する同期遅延回路Ａ３０１及びクロックを（π／２）遅延させる同期遅延回路Ｂ３０２を用いることによりドライバＩＣ内において確実にデータをラッチすることが可能となる。
【００２３】
更に、ドライバＩＣ内の入力端子近傍に設けられた位相調整回路２０１から出力されたデータ、クロック、スタートパルスは、ドライバＩＣから次段のドライバＩＣに対して出力されるまでの間に位相及びデューティ比がずれてしまうことがあるため、ドライバＩＣの出力端子近傍にも位相調整回路２０１と同様の構成の位相調整回路２０２を設けることによって位相を調整することにより、次段のドライバＩＣに伝達される信号の精度を更に向上させることができる。
【００２４】
なお、位相調整回路の内部で使用される同期遅延回路Ａとしては、特開平８−２３７０９１に示されるように、バッファ５０１、遅延回路列及び倍速遅延回路列から構成される回路５０２、バッファ５０１及び倍速遅延回路列からの出力を合成する合成回路５０３、及びバッファ５０４とから構成することによって、入力されたクロックと同位相かつデューティ比５０％のクロック信号を短時間で供給することができる。同様に、位相調整回路の内部で使用される同期遅延回路Bを、特開平８−２３７０９１に示されるように、遅延回路列及び倍速遅延回路列から構成される回路６０２及び６０４、バッファ６０１、インバータ６０３、合成回路６０５、バッファ６０６から構成することによって、入力されたクロックと（π／２）位相のずれた遅延クロック信号を短時間で供給することができる。
【００２５】
また、本発明のドライバＩＣは、前段のドライバＩＣまたはコントローラから出力されるデータ、クロック、スタートパルスが入力される各入力端子と、次段のドライバＩＣへデータ、クロック、スタートパルスを伝達する各出力端子とを備え、さらに、入力端子近傍に配置された入力用の位相調整回路と出力端子近傍に配置された出力用の位相調整回路とを備えることにより、各信号間の位相ずれを抑制することが可能となっている。
【００２６】
さらに、入力端子と出力端子とは、図２に示すように、ドライバＩＣの対向する２辺に設けられていることが好ましい。その理由は、ドライバＩＣ内で、データ、クロック、スタートパルスを伝達する経路が略同一になり、位相ずれを起こしにくくなるからである。
【００２７】
【発明の効果】
このように、本発明では、位相調整回路が、入力されたクロック信号からデューティ５０％のクロック信号を生成する同期遅延回路と、入力されたクロック信号から（π／２）遅延した遅延クロック信号を生成する同期遅延回路とを備えることにより、内部回路及び次段のドライバICに伝達される各信号間のタイミングずれを解消することができ、誤ったデータの取り込みを防止することができる。
【図面の簡単な説明】
【図１】本発明の表示装置のシステム図
【図２】本発明の実施例のドライバＩＣのブロック図
【図３】本発明の実施例の位相調整回路の回路図
【図４】本発明の実施例の位相調整回路おける各信号のタイミング図
【図５】本発明の同期遅延回路Ａのブロック図
【図６】本発明の同期遅延回路Ｂのブロック図
【図７】従来のドライバＩＣのブロック図
【図８】従来の位相調整回路の回路図
【符号の説明】
１００ 液晶表示パネル
１０１ ソースドライバ
１０１１〜１０１ｎ ドライバＩＣ
１０２ ゲートドライバ
１０３ ＬＣＤコントローラ
２０１、２０２ 位相調整回路
３０１ 同期遅延回路Ａ
３０２ 同期遅延回路Ｂ
Claims (8)
- 入力されるクロックとデータとに基づいて表示装置を駆動する複数のドライバを備えた表示装置駆動回路であって、前記複数のドライバは、入力されたクロックのデューティ比を調整して第１のクロックとして出力する第１の同期遅延回路及び前記第１のクロックを予め定められた遅延量で遅延して第１の遅延クロックとして出力する第２の同期遅延回路を含み、前記第１のクロック及び第１の遅延クロックに基づいて入力されたデータを保持・出力する第１の位相調整回路と、前記第１のクロックに応答して前記保持・出力されたデータを保持するラッチ回路と、前記第１のクロックのデューティ比を再調整して第２のクロックとして次段のドライバに供給する第３の同期遅延回路及び前記第２のクロックをあらかじめ定められた遅延量で遅延して第２の遅延クロックを出力する第４の同期遅延回路とを含み、前記第２のクロック及び第２の遅延クロックに基づいて入力されたデータを保持し前記次段のドライバに出力する第２の位相調整回路とを備えることを特徴とする表示装置駆動回路。
- 前記第１のクロックに応答してデータの取り込みをスタートさせるスタートパルスをラッチするラッチ回路を備えることを特徴とする請求項１記載の表示駆動回路。
- 前記第１のクロック及び前記第１の遅延クロックに応答して入力されたデータをラッチし出力する第１のラッチ回路を備えることを特徴とする請求項１記載の表示装置駆動回路。
- 前記第２のクロック及び前記第２の遅延クロックに応答して入力されたデータをラッチし出力する第２のラッチ回路を備えることを特徴とする請求項３記載の表示装置駆動回路。
- 前記第１の同期遅延回路は、前記入力されたクロックのデューティ比を５０％にして出力することを特徴とする請求項１記載の表示装置駆動回路。
- 前記第２の同期遅延回路は、前記第１のクロックをπ／２遅延させて出力することを特徴とする請求項１記載の表示装置駆動回路。
- 前記第３の同期遅延回路は、前記第２のクロックのデューティ比を５０％にして出力することを特徴とする請求項１記載の表示装置駆動回路。
- 前記第４の同期遅延回路は、前記第２のクロックをπ／２遅延させて出力することを特徴とする請求項１記載の表示装置駆動回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003021080A JP3779687B2 (ja) | 2003-01-29 | 2003-01-29 | 表示装置駆動回路 |
| US10/766,218 US7170505B2 (en) | 2003-01-29 | 2004-01-27 | Display apparatus drive circuit having a plurality of cascade connected driver ICs |
| KR1020040004907A KR100617667B1 (ko) | 2003-01-29 | 2004-01-27 | 캐스케이드 접속된 복수의 드라이버 아이시를 갖는 표시장치 구동 회로 |
| TW093101898A TWI240908B (en) | 2003-01-29 | 2004-01-28 | Display apparatus drive circuit having a plurality of cascade connected driver ICs |
| CNB2004100059088A CN100351889C (zh) | 2003-01-29 | 2004-01-29 | 具有多个级联驱动器集成电路的显示设备驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003021080A JP3779687B2 (ja) | 2003-01-29 | 2003-01-29 | 表示装置駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004233581A JP2004233581A (ja) | 2004-08-19 |
| JP3779687B2 true JP3779687B2 (ja) | 2006-05-31 |
Family
ID=32950526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003021080A Expired - Fee Related JP3779687B2 (ja) | 2003-01-29 | 2003-01-29 | 表示装置駆動回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7170505B2 (ja) |
| JP (1) | JP3779687B2 (ja) |
| KR (1) | KR100617667B1 (ja) |
| CN (1) | CN100351889C (ja) |
| TW (1) | TWI240908B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7825921B2 (en) * | 2004-04-09 | 2010-11-02 | Samsung Electronics Co., Ltd. | System and method for improving sub-pixel rendering of image data in non-striped display systems |
| TWI253621B (en) * | 2004-09-14 | 2006-04-21 | Au Optronics Corp | A display with system on panel (SOP) design |
| KR100604919B1 (ko) * | 2004-12-01 | 2006-07-28 | 삼성전자주식회사 | 디스플레이 장치 |
| KR101112213B1 (ko) * | 2005-03-30 | 2012-02-27 | 삼성전자주식회사 | 게이트 구동회로 및 이를 갖는 표시장치 |
| KR100719362B1 (ko) * | 2005-05-13 | 2007-05-17 | 삼성전자주식회사 | 소스 드라이버, 소스 드라이버의 클럭 신호 제어 방법 및이를 포함하는 디스플레이 장치 |
| US7639244B2 (en) * | 2005-06-15 | 2009-12-29 | Chi Mei Optoelectronics Corporation | Flat panel display using data drivers with low electromagnetic interference |
| JP4209430B2 (ja) * | 2006-05-25 | 2009-01-14 | パナソニック株式会社 | ドライバ制御装置 |
| CN1945686B (zh) * | 2006-11-13 | 2010-07-28 | 友达光电股份有限公司 | 数据传输的集成电路连接结构及方法 |
| US20080117190A1 (en) * | 2006-11-22 | 2008-05-22 | Chien-Ru Chen | Method and driver for driving a display |
| US7965271B2 (en) * | 2007-05-23 | 2011-06-21 | Himax Technologies Limited | Liquid crystal display driving circuit and method thereof |
| CN103857106B (zh) | 2012-11-29 | 2016-05-18 | 利亚德光电股份有限公司 | Led驱动电路及控制系统 |
| CN104113332B (zh) * | 2014-07-01 | 2017-02-15 | 西安电子科技大学 | 基于模拟延迟锁相环的时钟产生器 |
| JP6406920B2 (ja) | 2014-08-21 | 2018-10-17 | 三菱電機株式会社 | 表示装置およびその駆動方法 |
| KR102155015B1 (ko) * | 2014-09-29 | 2020-09-15 | 삼성전자주식회사 | 소스 드라이버 및 그것의 동작 방법 |
| CN104505017A (zh) * | 2015-01-26 | 2015-04-08 | 京东方科技集团股份有限公司 | 一种驱动电路及其驱动方法、显示装置 |
| CN104851402B (zh) * | 2015-05-27 | 2017-03-15 | 深圳市华星光电技术有限公司 | 一种多相位时钟产生电路及液晶显示面板 |
| JP2017062429A (ja) * | 2015-09-25 | 2017-03-30 | シャープ株式会社 | 表示装置のタイミング制御装置、表示装置、およびテレビジョン受像機 |
| CN109215561B (zh) * | 2018-10-30 | 2021-04-23 | 惠科股份有限公司 | 延时调整电路及方法、显示装置 |
| CN110459161B (zh) * | 2019-08-23 | 2023-04-07 | 北京集创北方科技股份有限公司 | 接收装置、驱动芯片、显示装置及电子设备 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3210157B2 (ja) * | 1993-12-01 | 2001-09-17 | シャープ株式会社 | 液晶表示装置 |
| JP3338744B2 (ja) | 1994-12-20 | 2002-10-28 | 日本電気株式会社 | 遅延回路装置 |
| JP3699811B2 (ja) | 1996-09-24 | 2005-09-28 | 東芝電子エンジニアリング株式会社 | 液晶表示装置 |
| US6426985B1 (en) * | 1998-04-03 | 2002-07-30 | Matsushita Electric Industrial Co., Ltd. | Variable delay circuit and phase adjustment circuit |
| JP3469116B2 (ja) * | 1999-01-28 | 2003-11-25 | シャープ株式会社 | 表示用駆動装置およびそれを用いた液晶モジュール |
| JP3522628B2 (ja) | 1999-11-09 | 2004-04-26 | シャープ株式会社 | 半導体装置および表示装置モジュール |
| JP4099913B2 (ja) * | 1999-12-09 | 2008-06-11 | セイコーエプソン株式会社 | 電気光学装置、そのクロック信号調整方法および回路、その生産方法、ならびに電子機器 |
| JP2001324987A (ja) | 2000-05-15 | 2001-11-22 | Victor Co Of Japan Ltd | カラオケ装置 |
| JP2001324967A (ja) | 2000-05-17 | 2001-11-22 | Hitachi Ltd | 液晶表示装置 |
| JP3827917B2 (ja) | 2000-05-18 | 2006-09-27 | 株式会社日立製作所 | 液晶表示装置および半導体集積回路装置 |
| JP2002003275A (ja) | 2000-06-20 | 2002-01-09 | Tokai Carbon Co Ltd | 光不透過性ＳｉＣ成形体及びその製造方法 |
| US6748549B1 (en) * | 2000-06-26 | 2004-06-08 | Intel Corporation | Clocking an I/O buffer, having a selectable phase difference from the system clock, to and from a remote I/O buffer clocked in phase with the system clock |
| JP2002023710A (ja) | 2000-07-06 | 2002-01-25 | Hitachi Ltd | 液晶表示装置 |
| JP3982249B2 (ja) * | 2001-12-11 | 2007-09-26 | 株式会社日立製作所 | 表示装置 |
| JP4021693B2 (ja) * | 2002-03-26 | 2007-12-12 | 富士通株式会社 | 半導体集積回路 |
-
2003
- 2003-01-29 JP JP2003021080A patent/JP3779687B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-27 US US10/766,218 patent/US7170505B2/en not_active Expired - Fee Related
- 2004-01-27 KR KR1020040004907A patent/KR100617667B1/ko not_active IP Right Cessation
- 2004-01-28 TW TW093101898A patent/TWI240908B/zh not_active IP Right Cessation
- 2004-01-29 CN CNB2004100059088A patent/CN100351889C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1551090A (zh) | 2004-12-01 |
| US20040183794A1 (en) | 2004-09-23 |
| US7170505B2 (en) | 2007-01-30 |
| CN100351889C (zh) | 2007-11-28 |
| TWI240908B (en) | 2005-10-01 |
| TW200425035A (en) | 2004-11-16 |
| KR20040070004A (ko) | 2004-08-06 |
| KR100617667B1 (ko) | 2006-08-28 |
| JP2004233581A (ja) | 2004-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3779687B2 (ja) | 表示装置駆動回路 | |
| US7605626B2 (en) | Clock generator and clock duty cycle correction method | |
| US8018257B2 (en) | Clock divider and clock dividing method for a DLL circuit | |
| JP5796944B2 (ja) | 表示パネル駆動装置 | |
| JP2008249811A (ja) | 液晶駆動回路、これを備える液晶表示装置及び駆動方法 | |
| JP2003045183A (ja) | レジスタ制御ディレイロックループ及びそれを備えた半導体メモリデバイス | |
| US9105347B2 (en) | Shift register and driving method thereof | |
| US20070236270A1 (en) | Clock-pulse generator and shift register using the same | |
| US7737744B2 (en) | Register controlled delay locked loop circuit | |
| US9602090B2 (en) | Skew adjustment apparatus | |
| US7420399B2 (en) | Duty cycle corrector | |
| US7479941B2 (en) | Display element drive apparatus and image display apparatus | |
| KR20030091708A (ko) | 반도체 장치, 표시 장치 및 신호 전송 시스템 | |
| JP3755360B2 (ja) | 電気光学装置の駆動回路及びこれを用いた電気光学装置、電子機器、及び電気光学装置の制御信号の位相調整装置、並びに制御信号の位相調整方法 | |
| US20130049820A1 (en) | Clock divider unit | |
| US7711940B2 (en) | Circuit block and circuit system having skew compensation, and skew compensation method | |
| JP4560819B2 (ja) | 半導体装置 | |
| KR101418015B1 (ko) | 스큐 조정 회로 및 방법 | |
| KR100631952B1 (ko) | Ｄｌｌ 회로의 출력신호 구동장치 | |
| JPH07311561A (ja) | 液晶表示駆動装置 | |
| JP2000029420A (ja) | 画像表示装置 | |
| KR100336759B1 (ko) | 클럭신호 선택회로 | |
| JP2013201726A (ja) | 位相調整回路、半導体集積回路 | |
| TWI401668B (zh) | 訊號產生方法及應用其之顯示裝置與時脈控制器 | |
| KR100268107B1 (ko) | 데이터 지연 조정 회로가 형성되어 있는 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060302 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |