JP4539116B2 - 液晶駆動処理回路 - Google Patents

液晶駆動処理回路 Download PDF

Info

Publication number
JP4539116B2
JP4539116B2 JP2004049680A JP2004049680A JP4539116B2 JP 4539116 B2 JP4539116 B2 JP 4539116B2 JP 2004049680 A JP2004049680 A JP 2004049680A JP 2004049680 A JP2004049680 A JP 2004049680A JP 4539116 B2 JP4539116 B2 JP 4539116B2
Authority
JP
Japan
Prior art keywords
signal
liquid crystal
gate
delay
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004049680A
Other languages
English (en)
Other versions
JP2005241821A (ja
Inventor
典夫 大川
昭浩 吉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004049680A priority Critical patent/JP4539116B2/ja
Publication of JP2005241821A publication Critical patent/JP2005241821A/ja
Application granted granted Critical
Publication of JP4539116B2 publication Critical patent/JP4539116B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、車載用テレビジョンの受像機等に用いられる表示装置に係わり、液晶パネル駆動処理回路に関するものである。
車載用の液晶パネルとして多く利用されている「アナログ液晶パネルのタブフレキ型タイプ」、「ディジタル液晶パネルのタブフレキ型タイプ」、「ディジタル液晶パネルのコントローラ回路内蔵タイプ」の液晶パネルとなっています。
アナログ液晶パネルの場合、基本的に、外部入力端子からソースドライバ関連のスタート信号、データ書き出し信号、ドットクロック信号、RGBアナログデータ信号を、ゲートドライバ関連のスタート信号、出力制御信号、ゲートシフト信号、対向電圧反転信号を入力させる必要があります。
ディジタル液晶パネルのタブフレキ型タイプの場合、アナログ液晶パネルと同様に外部からソースドライバ関連のスタート信号、データ書き出し信号、ドットクロック信号、RGBデジタルデータ信号を、ゲートドライバ関連のスタート信号、出力制御信号、ゲートシフト信号、対向電圧反転信号を入力させる必要があります。
ディジタル液晶パネルのコントローラ内蔵型タイプの場合、液晶パネルに送り込むRGBデジタルデータ信号に同期した水平同期信号と垂直同期信号、表示領域信号と基準クロックの4種を入力させる必要があります。
しかし、これら液晶パネルのタイプのほかに、メーカごとで、信号のタイミングが違っていたり、ゲートドライバの出力極性が逆であったりする。あるメーカでは、High仕様で、ゲート出力するものもあれば、別のメーカでは、Low仕様で出力するものもある。また、液晶パネルによっては、ゲート出力制御信号が1線式や、2線式,3線式など、制御信号も異なっている。よって、製品開発をする時に、接続する液晶パネルが変更になると、搭載する液晶タイミングコントローラICを、接続するパネルに合わせなければならない。
以下に、図9を参考にながら、従来のQVGAパネルの制御信号出力部の液晶駆動システムについて説明します。
例えば、あるQWVGA仕様の液晶パネルを駆動させるためのタイミング信号は、水平方向の基準となる水平同期信号1は、3.8us(10MHzのクロックで38clk)、垂直方向の基準となる垂直同期信号2は、2ライン幅の信号が入力されます。
このとき、ソースドライバ関連の出力信号は次のようになります。ソースドライバのスタート信号は、入力された水平基準信号1の前エッジを基準に、ソースドライバスタート信号生成処理回路3で、約10.3us遅延/1clk幅のソーススタート信号4を作り出します。ソースドライバのデータ書出し信号は、入力された水平基準信号1の前エッジを基準に、ソースドライバ書き出し信号生成処理回路5で、約58.4us遅延/7.5us幅(10MHzクロック時)のソース書き出し信号6を作り出します。
また、ゲートドライバ関連の出力信号は次のようになります。ゲートドライバのゲートシフト信号は、入力された水平基準信号1の前エッジを基準に、ゲートドライバゲートシフト信号生成処理回路7で、約51.8us遅延/13.2us幅(10MHzクロック時)のゲートシフト信号8を作り出します。ゲートドライバのスタート信号は、入力された垂直基準信号2の前エッジとゲートシフト信号8の前エッジを基準に、ゲートドライバスタート信号生成処理回路9で、遅延量なし/1ライン幅/Lowアクティブのゲートスタート信号10を作り出します。ゲートドライバの出力制御信号は、液晶駆動部の垂直同期信号2の前エッジ位置とゲートシフト信号8の前エッジ位置を基準にクロック単位で設定され、3線式の場合だと、第1信号は、ゲートドライバ出力制御信号1生成処理回路11で、遅延なし/53.4us幅のゲート出力制御1信号12を,第2信号は、ゲートドライバ出力制御信号2生成処理回路13で、5.8us遅延/5.2us幅のゲート出力制御2信号14を,第3信号は、ゲートドライバ出力制御信号3生成処理回路15で、20.2us遅延/5.8us幅のゲート出力制御3信号16が作り出されます。対向電圧反転信号は、入力された水平基準信号1の前エッジを基準に、対向電圧反転信号生成処理回路17で、58.4us遅延の1H反転の対向電圧反転信号18を作り出しています(例えば特許文献1参照)。
特開平8−275026号公報
しかしながら、従来の液晶駆動システムでは、前記でも述べたように、接続する液晶パネルが変更になる都度、搭載する液晶タイミングコントローラを変更しなければならなく、また、接続できる液晶パネルが決まっているため、細かいタイミング調整など、ICの外部で、抵抗やコンデンサを使用しての調整が必要になる。
この目的を達成するために本発明の車載用液晶駆動回路システムは、ソースドライバのスタート信号,データ出力信号や、ゲートドライバのスタート信号,出力制御信号,ゲートシフト信号,対向電圧反転信号,映像反転信号など、接続する液晶パネルによってそれぞれ異なる、制御信号の発行タイミングや信号幅,出力極性などを任意に設定可能な回路構成を有している。この構成によって、VGAパネル,QVGAパネルを問わず、1種のICで多種の液晶パネルを表示できる液晶駆動回路システムが得られる。
本発明の車載用液晶駆動システムは、市場に出荷している多種の液晶パネルを、1つのICで駆動でき、製品の開発期間の短縮や、製品開発の多様性、また、細かいタイミング調整が対応可能であるため、液晶パネルに表示する画質向上という優れた効果が得られる。
本発明の請求項1に記載する発明は、液晶パネルの液晶駆動処理回路であって、前記液晶パネルの駆動タイミング信号を生成するための信号基準となる水平同期信号と垂直同期信号それぞれの遅延及び信号幅を設定する手段と、ソースドライバのスタート信号の遅延及び信号幅を設定する手段と、ソースドライバのデータ書き出し信号の遅延及び信号幅を設定する手段と、ゲートドライバのゲートシフト信号の遅延及び信号幅及び出力極性を設定する手段と、ゲートドライバの出力電位制御信号の遅延及び信号幅を設定する手段と、ゲートドライバのスタート信号の遅延及び信号幅及び出力極性を設定する手段と、ゲートドライバの出力制御信号の遅延及び信号幅及び出力極性を設定する手段と、液晶パネルの対向電極反転信号の遅延及び出力極性を設定する手段と、液晶パネルの映像反転信号の遅延及び出力極性を設定する手段と、後段回路用クランプ信号の遅延及び信号幅をを設定する手段と、前記ソースドライバのスタート信号、前記ソースドライバのデータ書き出し信号、前記ゲートドライバのゲートシフト信号、前記ゲートドライバの出力電位制御信号、前記ゲートドライバのスタート信号、前記ゲートドライバの出力制御信号、前記液晶パネルの対向電極反転信号、前記液晶パネルの映像反転信号、前記後段回路用クランプ信号、のそれぞれを接続する液晶パネルの仕様に合わせて設定する手段とを有し、1つの駆動処理回路で、多種の液晶パネルを接続可能な液晶駆動処理回路です。本発明により、それぞれの信号を接続する液晶パネルの仕様に合わせて設定することによって、1種類のICで、多種の液晶パネル接続を可能にします。
以下、発明の実施の形態は図1から図8までを参照しながら説明します。尚、図9は本発明の液晶パネル制御信号生成するための基準信号生成処理部のブロック図であり、図2は本発明のソースドライバ制御信号生成処理部のブロック図であり、図3は本発明の単型ゲートシフト信号生成処理部のブロック図であり、図4は本発明の2重波形時ゲートシフト信号生成処理部のブロック図であり、図5は本発明のGSX信号(ゲート出力電位制御信号)生成処理部のブロック図であり、図6は本発明のゲートスタート信号生成処理部のブロック図であり、図7は本発明のゲート出力制御信号生成処理部のブロック図であり、図8は本発明の対向電圧反転信号,映像反転基準信号,及び、クランプ信号生成処理部のブロック図である。
液晶駆動回路の水平基準となる水平同期信号26のタイミングの調整は、Lowアクティブで入力される水平基準信号21の立ち下がりエッジを基準に、液晶水平同期信号生成処理回路23で、クロック単位での遅延調整と、遅延調整された水平同期信号の開始位置から信号幅調整をすることができます。水平同期信号前エッジ信号と9bitカウンタ22を用いて調整します。遅延量の調整は、液晶駆動部の水平同期信号前エッジ位置を基準に遅延設定します。ファンクションの液晶水平基準遅延量24に従い、設定することができます。このファンクションは8bitであるので、255clk遅延することができます。信号幅調整は、遅延処理された水平同期信号の開始位置を基準に、クロック単位幅設定します。ファンクションの液晶水平基準幅25に従い、設定します。このファンクションは8ビットあるので、最大255clkまで広げることができます。
液晶駆動回路の垂直基準となる垂直同期信号32のタイミングの調整は、Lowアクティブで入力される垂直基準信号27の立ち下がりエッジを基準に、液晶垂直同期信号生成処理回路29で、水平単位での遅延調整と、遅延調整された垂直同期信号の開始位置から、水平単位で、信号幅調整をすることができます。垂直同期信号32と水平同期信号26の前エッジ信号で、8bitカウンタ28を用いて調整します。遅延量の調整は、液晶駆動部の垂直同期信号前エッジ位置を基準に、水平同期信号26の前エッジ信号単位で、遅延設定します。ファンクション液晶水平基準遅延量30に従い、設定することができます。このファンクションは7bitであるので、127ライン遅延することができます。信号幅調整は、遅延処理された垂直同期信号開始位置を基準に、水平単位で幅設定します。ファンクション液晶水平基準幅31に従い、設定します。このファンクションは2ビットあるので、最大3ラインまで広げることができます。
ソースドライバのスタートパルスのソーススタート信号46に対するタイミング調整は、水平同期信号41からの遅延調整と、スタート信号開始位置から信号幅調整することができます。水平同期信号41の前エッジ信号とソースドライバ用11bitカウンタ42を用いて調整します。
遅延量の調整は、液晶駆動部の水平同期信号41の前エッジ位置を基準に、ソースドライバスタート信号生成処理回路43で、クロック単位で遅延設定します。ファンクションのソーススタート遅延量44に従い、設定することができます。このファンクションは8bitであるので、511clk遅延することができます。信号幅調整は、ソースドライバスタート信号開始位置を基準に、クロック単位で幅設定します。ファンクションのソーススタート信号幅45に従い、設定します。このファンクションは4ビットあるので、最大15clkまで広げることができます。この幅調整機能があるのは、シフトクロックの両エッジ仕様で動作するタイミングで駆動することを考慮しています。
ソースドライバのデータ書出しを行う、ソース書き出し信号50に対するタイミング調整は、水平同期信号41からの遅延調整と、データ書き出し開始位置からの信号幅調整をすることができます。水平同期信号前エッジ信号とソースドライバ用11bitカウンタ42を用いて調整します。
遅延量の調整は、液晶駆動部の水平同期信号41の前エッジ位置を基準に、ソースドライバ書き出し信号生成処理回路47で、クロック単位で遅延設定します。ファンクションのソース書き出し遅延量48に従い、設定することができます。このファンクションは11bitであるので、最大2047clk遅延することができます。信号幅調整は、ソースドライバ書き出し信号開始位置を基準に、クロック単位で幅設定します。ファンクションのソース書き出し信号幅49に従い、設定します。このファンクションは10ビットあるので、最大1023clkまで広げることができます。また、この信号幅を0h設定すると、High−Low1H反転の信号となり、このHigh−Low1H反転の信号のみ、極性反転のファンクションによって、信号反転できる仕様になっています。
ゲートドライバの単型シフト処理を行う、ゲートシフト信号57に対するタイミング調整は、水平同期信号51からの遅延調整と、ゲートシフト信号開始位置からの信号幅調整と、波形の極性論理設定をすることができます。水平同期信号前エッジ信号とソースドライバ用11bitカウンタ52を用いて調整します。
遅延量の調整は、液晶駆動部の水平同期信号前エッジ位置を基準に、ソースドライバ書き出し信号生成処理回路53で、クロック単位で遅延設定します。ファンクションのゲートシフト遅延量54に従い、設定することができます。このファンクションは11bitであるので、最大2047clk遅延することができます。信号幅調整は、ゲートドライバのシフト信号開始位置を基準に、クロック単位で幅設定します。ファンクションのゲートシフト信号幅55に従い、設定します。このファンクションは11ビットあるので、最大2047clkまで広げることができます。また、ゲートシフト極性55のファンクションによって、信号反転できる仕様になっています。
このゲートドライバのシフト信号は2重信号にも適応しています。この場合のゲートドライバのシフト信号は、第1信号,第2信号それぞれ、遅延調整と信号幅調整を設定することができ、それぞれゲートシフト1信号66及び、ゲートシフト2信号70になります。水平同期信号61の前エッジ信号とソースドライバ用11bitカウンタ62を用い、第1信号は、液晶駆動部の水平同期信号前エッジ位置を基準に、ゲートドライバゲートシフト1信号生成処理回路63で、クロック単位で遅延設定します。ファンクションの第1ゲートシフト遅延量64に従い、設定することができます。このファンクションは11bitであるので、最大2047clk遅延することができます。第1信号の信号幅は、ファンクションの第1ゲートシフト信号幅65に従い、設定します。このファンクションも11ビットあるので、最大2047clkまで広げることができます。
第2信号は、第1信号の開始位置を基準に、ゲートドライバゲートシフト1信号生成処理回路67で、クロック単位で遅延設定します。ファンクションの第2ゲートシフト遅延量68に従い、設定することができます。このファンクションは11bitであるので、最大2047clk遅延することができます。第2信号の信号幅は、ファンクションの第2ゲートシフト信号幅69に従い、設定します。このファンクションも11ビットあるので、最大2047clkまで広げることができます。この2重信号仕様は、アナログ信号入力の液晶パネル接続時の、2ライン同時描画仕様のときに使用します。
ゲートドライバのGSX信号76に対するタイミング調整は、水平同期信号71からの遅延調整と、GSX信号開始位置からの信号幅調整をすることができます。水平同期信号前エッジ信号とソースドライバ用11bitカウンタ72を用いて調整します。
遅延量の調整は、液晶駆動部の水平同期信号前エッジ位置を基準に、ゲートドライバGSX信号生成処理回路73で、クロック単位で遅延設定します。ファンクションのGSX信号遅延量74に従い、設定することができます。このファンクションは11bitであるので、最大2047clk遅延することができます。信号幅は、ファンクションのGSX信号幅75に従い、設定します。このファンクションは8ビットあるので、最大255clkまで広げることができます。このGSX信号は、ゲートドライバの出力電位制御を行う、容量結合型駆動型液晶パネルで使用するものです。
ゲートドライバのスタート信号に対するタイミング調整は、垂直同期信号81を基準に、水平単位での遅延調整と、信号開始位置からの信号幅調整をすることができます。垂直同期信号前エッジ信号と、ゲートシフト信号と、ゲートドライバ用10bitカウンタ83を用いて調整します。このゲートドライバの出力位置を初期位置に移動させるスタート信号のタイミング調整となります。
遅延量の調整は、液晶駆動部の垂直同期信号81の前エッジ位置を基準に、ゲートドライバスタート信号生成処理回路84で、ゲートシフト信号82の水平単位で遅延設定します。ファンクションのゲートスタート遅延量85に従い、設定することができます。このファンクションは10bitであるので、最大1023ライン遅延することができます。信号幅は、ファンクションのゲートスタート信号幅86に従い、水平単位で設定します。このファンクションは4ビットあるので、最大15Hまで広げることができます。
また、ゲートドライバのスタート信号は、第2信号を生成することができ、第2信号の生成は、ゲートドライバスタート2信号生成処理回路87で、第1信号開始位置からの遅延量をファンクションの第2信号位相量88で調整します。尚、この第2信号の信号幅は1H固定としています。
さらに、ゲートドライバのスタート信号は、極性の設定,第2信号の出力停止,第1信号と第2信号の信号入換えを設定は、ゲートドライバスタート信号出力制御回路89で、することができます。信号極性の設定は、ゲートスタート極性90のファンクションによって、信号反転できる仕様になっています。第2信号の出力停止は、ファンクションのゲートスタート信号形態91で出力をする、しないの設定ができます。ファンクションのゲートスタート信号入換え92によって、第1信号と第2信号を入れ替えられる仕様となっています。このゲートドライバスタート信号出力制御回路88によって、出力する信号がゲートスタート1信号93,ゲートスタート2信号94となります。前述のように、2信号出力対応しているのは、接続する液晶パネルに2信号仕様のものがあるための対応となっています。
ゲートドライバの出力制御信号に対するタイミング調整は、垂直同期信号101を基準に、水平単位での遅延調整と、信号開始位置からの信号幅調整をすることができます。垂直同期信号101の前エッジ信号と、ゲートシフト信号102と、ゲートドライバ用10bitカウンタ103を用いて調整します。
遅延量の調整は、液晶駆動部の垂直同期信号前エッジ位置とゲートシフト信号の前エッジ位置を基準に、ゲートドライバ出力制御信号生成処理回路104で、クロック単位で遅延設定します。ファンクションのゲート出力制御遅延量105に従い、設定することができます。このファンクションは10bitであるので、最大1023クロック遅延することができます。信号幅は、ファンクションのゲート出力制御信号幅106に従い、設定します。このファンクションは11ビットあるので、最大1023クロックまで広げることができます。また、このゲートシフト出力制御信号は、接続する液晶パネルによって、2線式,3線式があるため、第2信号,第3信号を生成することができ、それぞれ遅延調整,信号幅調整することができます。
第2信号の遅延調整は、液晶駆動部の垂直同期信号前エッジ位置とゲートシフト信号の前エッジ位置を基準に、ゲートドライバ出力制御2信号生成処理回路107で、クロック単位で遅延設定します。ファンクションのゲート出力制御2遅延量108に従い、設定することができます。このファンクションは10bitであるので、最大1023クロック遅延することができます。信号幅は、ファンクションのゲート出力制御2信号幅109に従い、設定します。このファンクションは11ビットあるので、最大1023クロックまで広げることができます。
第3信号も同様に、遅延調整は、液晶駆動部の垂直同期信号前エッジ位置とゲートシフト信号の前エッジ位置を基準に、ゲートドライバ出力制御2信号生成処理回路110で、クロック単位で遅延設定します。ファンクションのゲート出力制御3遅延量111に従い、設定することができます。このファンクションは10bitであるので、最大1023クロック遅延することができます。信号幅は、ファンクションゲート出力制御2信号幅112に従い、設定します。このファンクションは11ビットあるので、最大1023クロックまで広げることができます。
これら3信号の出力制御は、ゲートドライバ出力制御信号出力制御回路113で、ファンクションのゲート信号出力形態114によって、1線式,2線式,3線式と制御します。尚、信号の極性も設定可能で、ファンクションのゲート信号出力極性115によって、設定します。この設定は、3線全てに設定されます。このゲートドライバ出力制御信号出力制御回路113で設定された信号が、ゲート出力1信号116,ゲート出力2信号117,ゲート出力3信号118で、ゲートドライバの出力を制御する信号になります。
液晶パネルの対向電圧反転信号126のタイミング調整は、水平同期信号121からの遅延調整をすることができます。水平同期信号前エッジ信号とソースドライバ用11bitのカウンタを用いて調整します。
対向電圧反転信号の遅延量の調整は、液晶駆動部の水平同期信号121の前エッジ位置を基準に、対向電圧反転信号生成処理回路123で、クロック単位で遅延設定します。ファンクションの対向電圧反転遅延量124に従い、設定することができます。このファンクションは11bitであるので、最大2047clk遅延することができます。また、対向電圧反転信号の極性も設定可能で、ファンクションの対向電圧極性125によって、設定します。尚、この対向電圧反転信号は1H反転信号です。
液晶パネルの映像反転信号132に対するタイミング調整は、ソースドライバのデータ書出し処理を行う、ソース書き出し信号127からの遅延調整をすることができます。ソース書き出し信号127の前エッジ信号と7bitカウンタ128を用いて調整します。
映像反転信号の遅延量の調整は、ソース書き出し信号127の前エッジ位置を基準に、映像反転信号生成処理回路129で、クロック単位で遅延設定します。ファンクションの映像反転遅延量130に従い、設定することができます。このファンクションは6bitであるので、最大63clk遅延することができます。また、対向電圧反転信号の極性も設定可能で、ファンクションの映像反転極性131によって、設定します。尚、この映像反転信号は1H反転信号です。
後段回路用クランプ信号136のタイミング調整は、水平同期信号121からの遅延調整と、後段回路用クランプ信号の開始位置からの信号幅調整をすることができます。水平同期信号121の前エッジ信号とソースドライバ用11bitカウンタ121を用いて調整します。
遅延量の調整は、液晶駆動部の水平同期信号前エッジ位置を基準に、後段回路用クランプ信号生成処理回路133で、クロック単位で遅延設定します。ファンクションのクランプ遅延量134に従い、設定することができます。このファンクションは9bitであるので、最大511clk遅延することができます。信号幅は、ファンクションのクランプ信号幅135に従い、設定します。このファンクションは7ビットあるので、最大127clkまで広げることができます。
液晶パネルの仕様ごとに、実施例1から12までの調整を行うと、現在市場に出荷されている、QVGAパネル、及び、ワイド画面を含むVGAパネルの殆どが、接続可能となります。
本発明は、車載用液晶テレビジョンの受像機等に用いられる表示装置に係わり、多種液晶パネルと接続可能な液晶駆動システムの開発により、車載用液晶表示装置の製品開発の多様性及び、精密なタイミング調整が対応可能であるため、液晶パネルに表示する画質向上に有効である。
本発明の液晶パネル制御信号生成するための基準信号生成処理部のブロック図 本発明のソースドライバ制御信号生成処理部のブロック図 本発明の単型ゲートシフト信号生成処理部のブロック図 本発明の2重波形時ゲートシフト信号生成処理部のブロック図 本発明のGSX信号(ゲート出力電位制御信号)生成処理部のブロック図 本発明のゲートスタート信号生成処理部のブロック図 本発明のゲート出力制御信号生成処理部のブロック図 本発明の対向電圧反転信号,映像反転基準信号,及び、クランプ信号生成処理部のブロック図 従来のQVGAパネル制御信号出力部の液晶駆動回路のブロック図
符号の説明
1,26,41,51,61,71,121 水平同期信号
2,32,81,101 垂直同期信号
3 ソースドライバスタート信号生成処理回路
4,46 ソーススタート信号
5 ソースドライバ書き出し信号生成処理回路
6,50,127 ソース書き出し信号
7 ゲートドライバゲートシフト信号生成処理回路
8,57,82,102 ゲートシフト信号
9 ゲートドライバスタート信号生成処理回路
10 ゲートスタート信号
11 ゲートドライバ出力制御信号1生成処理回路
12 ゲート出力制御1信号
13 ゲートドライバ出力制御信号2生成処理回路
14 ゲート出力制御2信号
15 ゲートドライバ出力制御信号3生成処理回路
16 ゲート出力制御3信号
17 対向電圧反転信号生成処理回路
18 対向電圧反転信号
21 水平基準信号
22 9bitカウンタ
23 液晶水平同期信号生成処理回路
24 液晶水平基準遅延量(ファンクション)
25 液晶水平基準幅(ファンクション)
27 垂直基準信号
28 8bitカウンタ
29 液晶垂直同期信号生成処理回路
30 液晶垂直基準遅延量(ファンクション)
31 液晶垂直基準幅(ファンクション)
42,52,62,72,122 11bitカウンタ
43 ソースドライバスタート信号生成処理回路
44 ソーススタート遅延量(ファンクション)
45 ソーススタート信号幅(ファンクション)
47 ソースドライバ書き出し信号生成処理回路
48 ソース書き出し遅延量(ファンクション)
49 ソース書き出し信号幅(ファンクション)
53 ゲートドライバゲートシフト信号生成処理回路
54 ゲートシフト遅延量(ファンクション)
55 ゲートシフト信号幅(ファンクション)
56 ゲートシフト極性(ファンクション)
63 ゲートドライバゲートシフト1信号生成処理回路
64 第1ゲートシフト遅延量(ファンクション)
65 第1ゲートシフト信号幅(ファンクション)
66 ゲートシフト1信号
67 ゲートドライバゲートシフト2信号生成処理回路
68 第2ゲートシフト遅延量(ファンクション)
69 第2ゲートシフト信号幅(ファンクション)
70 ゲートシフト1信号
73 ゲートドライバGSX信号生成処理回路
74 GSX信号遅延量(ファンクション)
75 GSX信号幅(ファンクション)
76 GSX信号
83、103 10bitカウンタ
84 ゲートドライバスタート信号生成処理回路
85 ゲートスタート遅延量(ファンクション)
86 ゲートスタート信号幅(ファンクション)
87 ゲートドライバスタート2信号生成処理回路
88 第2信号位相量(ファンクション)
89 ゲートドライバスタート信号出力制御回路
90 ゲートスタート極性(ファンクション)
91 ゲートスタート信号形態(ファンクション)
92 ゲートスタート信号入換え(ファンクション)
93 ゲートスタート1信号
94 ゲートスタート2信号
104 ゲートドライバ出力制御信号生成処理回路
105 ゲート出力制御遅延量(ファンクション)
106 ゲート出力制御信号幅(ファンクション)
107 ゲートドライバ出力制御信号2生成処理回路
108 ゲート出力制御2遅延量(ファンクション)
109 ゲート出力制御2信号幅(ファンクション)
110 ゲートドライバ出力制御信号3生成処理回路
111 ゲート出力制御3遅延量(ファンクション)
112 ゲート出力制御3信号幅(ファンクション)
113 ゲートドライバ出力制御信号出力制御回路
114 ゲート信号出力形態(ファンクション)
115 ゲート信号出力極性(ファンクション)
116 ゲート出力1信号
117 ゲート出力2信号
118 ゲート出力3信号
123 対向電圧反転信号生成処理回路
124 対向電圧反転遅延量(ファンクション)
125 対向電圧極性(ファンクション)
126 対向電圧反転信号
128 7bitカウンタ
129 映像反転信号生成処理回路
130 映像反転遅延量(ファンクション)
131 映像反転極性(ファンクション)
132 映像反転信号
133 後段回路用クランプ信号生成処理回路
134 クランプ遅延量(ファンクション)
135 クランプ信号幅(ファンクション)
136 クランプ信号

Claims (1)

  1. 液晶パネルの液晶駆動処理回路であって、
    前記液晶パネルの駆動タイミング信号を生成するための信号基準となる水平同期信号と垂直同期信号それぞれの遅延及び信号幅を設定する手段と、
    ソースドライバのスタート信号の遅延及び信号幅を設定する手段と、
    ソースドライバのデータ書き出し信号の遅延及び信号幅を設定する手段と、
    ゲートドライバのゲートシフト信号の遅延及び信号幅及び出力極性を設定する手段と、
    ゲートドライバの出力電位制御信号の遅延及び信号幅を設定する手段と、
    ゲートドライバのスタート信号の遅延及び信号幅及び出力極性を設定する手段と、
    ゲートドライバの出力制御信号の遅延及び信号幅及び出力極性を設定する手段と、
    液晶パネルの対向電極反転信号の遅延及び出力極性を設定する手段と、
    液晶パネルの映像反転信号の遅延及び出力極性を設定する手段と、
    後段回路用クランプ信号の遅延及び信号幅をを設定する手段と、
    前記ソースドライバのスタート信号、前記ソースドライバのデータ書き出し信号、前記ゲートドライバのゲートシフト信号、前記ゲートドライバの出力電位制御信号、前記ゲートドライバのスタート信号、前記ゲートドライバの出力制御信号、前記液晶パネルの対向電極反転信号、前記液晶パネルの映像反転信号、前記後段回路用クランプ信号、のそれぞれを接続する液晶パネルの仕様に合わせて設定する手段とを有し、1つの駆動処理回路で、多種の液晶パネルを接続可能な液晶駆動処理回路。
JP2004049680A 2004-02-25 2004-02-25 液晶駆動処理回路 Expired - Fee Related JP4539116B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004049680A JP4539116B2 (ja) 2004-02-25 2004-02-25 液晶駆動処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004049680A JP4539116B2 (ja) 2004-02-25 2004-02-25 液晶駆動処理回路

Publications (2)

Publication Number Publication Date
JP2005241821A JP2005241821A (ja) 2005-09-08
JP4539116B2 true JP4539116B2 (ja) 2010-09-08

Family

ID=35023638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004049680A Expired - Fee Related JP4539116B2 (ja) 2004-02-25 2004-02-25 液晶駆動処理回路

Country Status (1)

Country Link
JP (1) JP4539116B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5053144B2 (ja) * 2008-03-27 2012-10-17 シャープ株式会社 液晶表示駆動回路および液晶表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001265289A (ja) * 2000-03-16 2001-09-28 Sharp Corp 液晶表示装置
JP2002244629A (ja) * 2001-01-15 2002-08-30 Samsung Electronics Co Ltd 液晶表示装置のパネル駆動装置及びパネル駆動システム
JP2004046136A (ja) * 2002-05-22 2004-02-12 Hitachi Displays Ltd 表示装置およびその駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001265289A (ja) * 2000-03-16 2001-09-28 Sharp Corp 液晶表示装置
JP2002244629A (ja) * 2001-01-15 2002-08-30 Samsung Electronics Co Ltd 液晶表示装置のパネル駆動装置及びパネル駆動システム
JP2004046136A (ja) * 2002-05-22 2004-02-12 Hitachi Displays Ltd 表示装置およびその駆動方法

Also Published As

Publication number Publication date
JP2005241821A (ja) 2005-09-08

Similar Documents

Publication Publication Date Title
KR102316983B1 (ko) 표시장치
JP4464635B2 (ja) 液晶駆動装置
US8624817B2 (en) Method of synchronizing a driving device and display apparatus for performing the method
JP4567931B2 (ja) 液晶表示装置のパネル駆動装置及びパネル駆動システム
JP5336117B2 (ja) 液晶表示装置
CN1909054B (zh) 液晶显示器以及驱动该液晶显示器的方法
US10614743B2 (en) Display apparatus and a method of driving the same
US20060092100A1 (en) Display controlling device and controlling method
KR101341028B1 (ko) 표시 장치
JP3779687B2 (ja) 表示装置駆動回路
KR20090096999A (ko) 타이밍 콘트롤러와 디스플레이 구동회로 사이의 전송 채널주파수를 감소시킨 디스플레이 장치
US8717270B2 (en) Liquid crystal display device, display control device, and liquid crystal display method
KR102363843B1 (ko) 멀티 표시모듈을 갖는 표시장치와 그 구동방법
JP4539116B2 (ja) 液晶駆動処理回路
JP2019066770A (ja) 表示駆動装置および表示装置
US20110012877A1 (en) Method for generating frame-start pulse signals inside source driver chip of lcd device
KR20050050885A (ko) 신호 처리 장치 및 방법
JP2001075071A (ja) 液晶表示装置
JP2785327B2 (ja) 表示制御装置及びこれを用いる表示装置
US11631363B2 (en) Display driver and operating method thereof
KR20050079385A (ko) 신호 송/수신 방법과, 이를 수행하기 위한 표시 장치와,이의 구동 장치 및 그 방법
TWI401668B (zh) 訊號產生方法及應用其之顯示裝置與時脈控制器
KR101006443B1 (ko) 신호 처리 장치 및 방법
KR100535214B1 (ko) 타일드 액정표시장치의 구동장치
JP2003255902A (ja) 液晶表示装置、液晶表示装置の駆動方法及びこの液晶表示装置を用いた画像表示応用装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070208

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070313

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100614

R151 Written notification of patent or utility model registration

Ref document number: 4539116

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees