JP2001092403A

JP2001092403A - 表示装置

Info

Publication number: JP2001092403A
Application number: JP27047299A
Authority: JP
Inventors: Hideki Sashita; 英樹指田
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1999-09-24
Filing date: 1999-09-24
Publication date: 2001-04-06

Abstract

(57)【要約】（修正有）【課題】コントローラにおいて生成される制御信号に
基づく表示パネルの表示素子への表示信号供給期間がク
ロック信号の周波数の増加によって減少しないようにし
て、コントローラを異なる周波数のクロック信号に対し
て汎用的に用いることができるように提供する。【解決手段】第１制御信号生成回路２ａは、供給され
たシステムクロック信号ＳＣＫ、ＨＤ信号及びＶＤ信号
に基づいて水平制御信号Ａ及び垂直制御信号Ａを生成
し、第２制御信号生成回路２bは、水平制御信号Ａの一
部及びシステムクロック信号ＳＣＫ、ＨＤ信号に基づい
て水平制御信号Ｂ及び垂直制御信号Ｂを生成する。信号
側ドライバ６３には水平制御信号Ａ及び水平制御信号Ｂ
が供給され、走査側ドライバ６４には垂直制御信号Ａ及
び垂直制御信号Ｂが供給されて、ＬＣＤ６７の表示素子
に表示信号が供給される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示装置の回路構
成に係わり、特に表示パネルの駆動回路に制御信号を供
給する制御回路の構成に関する。

【０００２】

【従来の技術】図６は、従来の表示素子にＴＦＴを用い
たアクティブマトリックス型液晶表示パネルを用いた液
晶表示装置６１の構成を示すブロック図である。また、
図７は、前記図６の液晶表示装置６１におけるコントロ
ーラ６２の要部を示すブロック図である。

【０００３】図において、液晶表示装置６１には図示し
ない映像再生部等から供給される映像信号としてデジタ
ルＲＧＢ信号が供給されると共に、水平同期信号ＨＤ
（以下、ＨＤ信号）、垂直同期信号ＶＤ（以下、ＶＤ信
号）及びシステムクロック信号ＳＣＫが供給される。コ
ントローラ６２は、ＨＤ信号、ＶＤ信号及びシステムク
ロック信号ＳＣＫが供給されて、水平制御信号及び垂直
制御信号を生成し、信号側ドライバ６３及び走査側ドラ
イバ６４に供給する。Ｄ／Ａ変換回路６５はデジタルＲ
ＧＢ信号をアナログＲＧＢ信号に変換し、反転アンプ６
６は、コントローラ６２から供給されるフレームパルス
信号ＦＲＰによりＲＧＢ信号の極性をフレーム毎に反転
させたＲＧＢ反転信号を生成し、信号側ドライバ６３に
供給する。信号側ドライバ６３は、コントローラ６２よ
り供給される水平制御信号に従ってＲＧＢ反転信号をＬ
ＣＤパネル６７の信号ラインに供給する。走査側ドライ
バは、コントローラ６２より供給される垂直制御信号に
従ってＬＣＤパネル６７のゲートラインを順次選択し、
選択したゲートラインにゲートパルスを印加する。アン
プ６８は、コントローラ６２から供給されるフレームパ
ルス信号ＦＲＰに従ってコモン電極信号の極性をフレー
ム毎に反転してＬＣＤパネル６７のコモン電極Ｖｃｏｍ
に供給する。これらにより、ＬＣＤパネル６７における
画像の表示の制御はコントローラ６２より信号側ドライ
バ６３及び走査側ドライバ６４に供給される水平制御信
号及び垂直制御信号のタイミングに基づいて行われる。

【０００４】コントローラ６２の要部は図７に示すよう
に構成されており、水平制御信号はサンプリングスター
ト信号ＳＲＴ（以下、ＳＲＴ信号）、表示データ出力系
統切り替え信号ＨＣＮＴ（以下、ＨＣＮＴ信号）、クリ
ア信号ＣＬＲ（以下ＣＬＲ信号）、アウトプットイネー
ブル信号ＯＥ（以下、ＯＥ信号）等を含み、垂直制御信
号はゲートスタート信号ＧＳＲＴ（以下、ＧＳＲＴ信
号）、ゲートパルスクロック信号ＧＰＣＫ（以下、ＧＰ
ＣＫ信号）、ゲートリセット信号ＧＲＥＳ（以下、ＧＲ
ＥＳ信号）等を含んでいる。

【０００５】水平制御信号のＳＲＴ信号、ＣＬＲ信号、
ＯＥ信号、ＨＣＮＴ信号、及び垂直制御信号のＧＰＣＫ
信号、ＧＲＥＳ信号は、システムクロック信号ＳＣＫが
内部クロック生成回路７１に供給されて生成された内部
クロック信号ＣＫＢ（以下、ＣＫＢ信号）が水平カウン
タ７２に供給され、水平カウンタ７２のカウント値を水
平デコーダ７３によりデコードすることによって生成さ
れる。また、水平カウンタ７２はＨＤ信号によってリセ
ットされる。

【０００６】垂直制御信号のＧＳＲＴ信号は、ＨＤ信号
が垂直カウンタ７４に供給され、垂直カウンタ７４のカ
ウント値を垂直デコーダ７５によりデコードすることに
よって生成される。また、垂直カウンタ７５はＶＤ信号
によってリセットされる。

【０００７】このような構成によって生成され、コント
ローラ６２より信号側ドライバ６３及び走査側ドライバ
６４へ供給される各制御信号のタイミングチャートを図
８及び図９に示す。ここで、図８はシステムクロック信
号ＳＣＫの周波数がコントローラ６２の構成に適するよ
うに設定されたＦ１の場合を示し、図９はシステムクロ
ック信号ＳＣＫの周波数が前記Ｆ１より高いＦ２となっ
た場合を示している。

【０００８】

【発明が解決しようとする課題】上述のように、システ
ムクロック信号ＳＣＫが供給される従来の液晶表示装置
６１において、ＬＣＤパネル６７における画像の表示の
制御に係わる水平制御信号のＳＲＴ信号、ＣＬＲ信号、
ＯＥ信号、ＨＣＮＴ信号、及び垂直制御信号のＧＰＣＫ
信号、ＧＲＥＳ信号は、ＣＫＢ信号のパルス数を水平カ
ウンタ７３によりカウントしたカウント値に基づいて生
成されていた。

【０００９】すなわち、図８に示したタイミングチャー
トの例においては、システムクロック信号ＳＣＫの周波
数がＦ１で、図８（ａ）に示すＨＤ信号の１水平走査期
間（１Ｈ）の間に水平カウンタ７２によるＣＫＢ信号の
カウント値が図８（ｂ）に示すように０からｎになると
して、例えば、ＳＲＴ信号はカウント値が１２，１３の
ときにＨレベルとなり、ＨＣＮＴ信号はカウント値が３
のところで反転され、ＯＥ信号はカウント値が７からｎ
−３の間でＨレベルとなり、ＣＬＲ信号はカウント値が
ｎ−１から５の間でＨレベルとなり、ＧＰＣＫ信号はカ
ウント値が２，３の間でＨレベルとなり、ＧＲＥＳ信号
はカウント値が７からｎ−３の間でＨレベルとなるよう
に構成されている。そして、ＬＣＤパネル６７の表示素
子に表示信号が供給される期間はＴw１１に示すＳＲＴ
信号の立ち上がりからＯＥ信号の立ち下りまでの期間と
なり、カウント値が１２からn−３までの期間となる。

【００１０】このように構成された表示装置６１におい
て、例えば、横方向の画素数を増加させたＬＣＤパネル
６７を用いるためにシステムクロック信号ＳＣＫの周波
数を前記Ｆ１より増加させてＦ２とした場合、各制御信
号のタイミングチャートは図９に示すようになる。この
場合でも図９（ａ）に示すＨＤ信号の１水平走査期間
（１Ｈ）は図８（ａ）における同期間と同じであるた
め、この期間に水平カウンタ７２に供給されるＣＫＢ信
号のパルス数がより多くなり、水平カウンタ７２による
カウント値がこの１水平走査期間の途中でnとなり、更
に水平カウンタ７２のカウント数の上限値までカウント
される。そして、上述のようにＳＲＴ信号、ＨＣＮＴ信
号、ＯＥ信号、ＣＬＲ信号、ＧＲＥＳ信号の各制御信号
は水平カウンタ７２の所定のカウント値に基づいてＨ／
Ｌレベル期間が設定されるため、これらの各制御信号
は、図９に示すように、１水平走査期間の途中でレベル
が変化してしまうことになる。これによって、ＬＣＤパ
ネル６７の表示素子に表示信号が供給される期間は上記
と同じくカウント値が１２からn−３までの期間である
ため、図９に示すＴw２２の期間となり、前記図８にお
ける期間Ｔw１１より短くなる。従って、表示素子に表
示信号が供給される期間が不十分となり、表示画素の液
晶に電圧が十分供給されなくなり、表示画像のコントラ
ストが低下して表示品位が低下する、という問題があっ
た。

【００１１】すなわち、所定の周波数のシステムクロッ
ク信号に対して各制御信号が適切なタイミングで生成さ
れ、表示素子に表示信号が供給される期間が適切となる
ように設定されたコントローラを、前記周波数より高い
周波数のシステムクロック信号を有するシステムに用い
た場合には、上記のように表示素子に表示信号が供給さ
れる期間が不十分となって表示画像のコントラストが低
下して表示品位が低下するという問題が生じるため、こ
のように周波数を増加したシステムクロック信号ＳＣＫ
に対して表示素子に表示信号が供給される期間が適切に
設定され、表示画素の液晶に電圧が十分供給されるよう
にするには、そのシステムクロック信号ＳＣＫに対応し
て水平カウンタ７２と水平デコーダ７３により各制御信
号が適切に生成されるように構成されたコントローラを
用いる必要があり、一つのコントローラを異なる周波数
のシステムクロック信号に対して汎用的に用いることが
できないという問題があった。

【００１２】そこで、本発明は、上記課題に鑑み、コン
トローラにおいて生成される制御信号に基づく表示素子
への表示信号供給期間がシステムクロック信号の周波数
の増加によって減少しないようにして、一つのコントロ
ーラを異なる周波数のシステムクロック信号に対して汎
用的に用いることができるようにした表示装置を提供す
ることを目的とする。

【００１３】

【課題を解決するための手段】請求項１記載の表示装置
は、映像信号と、該映像信号に基づく水平同期信号と、
垂直同期信号、及びクロック信号が供給されて、複数の
走査ラインと複数の信号ラインの各交点近傍に表示素子
がマトリックス状に配置されてなる表示パネルの前記表
示素子に表示信号を供給する表示装置において、前記表
示パネルの走査ライン及び信号ラインに駆動信号を供給
する走査側駆動回路及び信号側駆動回路を有する駆動手
段と、該駆動手段の動作を制御する複数の制御信号を該
駆動手段に供給する制御手段とを備え、前記制御信号に
基づいて前記表示素子に表示信号が供給される期間が、
前記クロック信号の周波数の増加によって減少しないこ
とを特徴とする。

【００１４】請求項２記載の表示装置は、請求項１の表
示装置において、前記制御信号は、前記水平同期信号と
前記垂直同期信号及び前記クロック信号のタイミングに
基づいて生成される複数の第１の制御信号と、該第１の
制御信号と前記クロック信号と前記水平同期信号のタイ
ミングに基づいて生成される第２の制御信号によりなる
ことを特徴とする。

【００１５】請求項３記載の表示装置は、請求項２の表
示装置において、前記第1の制御信号は、信号側駆動回
路に対する水平走査クロック信号とサンプリングスター
ト信号と表示データ出力系統切り替え信号、及び走査側
駆動回路に対する垂直走査クロック信号と走査スタート
信号を有することを特徴とする請求項２記載の表示装
置。

【００１６】請求項４記載の表示装置は、請求項２の表
示装置において、前記第２の制御信号は、信号側駆動回
路に対するアウトプットイネーブル信号と信号ラインク
リア信号、及び走査側駆動回路に対する走査ラインリセ
ット信号を有することを特徴とする。

【００１７】請求項５記載の表示装置は、請求項２乃至
４の表示装置において、前記制御手段は、前記第1の制
御信号を生成する第１の制御信号生成手段と、前記第２
の制御信号を生成する第２の制御信号生成回路を備えて
いることを特徴とする。

【００１８】請求項６記載の表示装置は、請求項５の表
示装置において、前記第２の制御信号生成回路は、前記
第１の制御信号における前記サンプリングスタート信号
と前記水平同期信号のタイミングに基づいて前記第２の
制御信号におけるアウトプットイネーブル信号及び走査
ラインリセット信号を生成することを特徴とする。

【００１９】請求項７記載の表示装置は、請求項５の表
示装置において、前記第２の制御信号生成回路は、前記
クロック信号のタイミングに基づいて、前記水平同期信
号のタイミングに対して遅延したタイミングを生成する
遅延タイミング生成手段を備え、該タイミングと前記サ
ンプリングスタート信号のタイミングに基づいて前記信
号ラインクリア信号を生成することを特徴とする。

【００２０】

【発明の実施の形態】以下、本発明に係る表示装置につ
いて、実施の形態を示して詳しく説明する。まず、本発
明に係わる表示装置の全体構成について、図面を参照し
て説明する。図１は、本発明による液晶表示装置の全体
構成を示すブロック図である。なお、図６に対応する部
分には同一の符号をつけて説明を省略する。

【００２１】図において、ＬＣＤパネル６７の信号ライ
ンには信号側ドライバ６３が接続され、走査ラインには
走査側ドライバ６４が接続されている。そして、コント
ローラ２は第１制御信号生成回路２ａ及び第２制御信号
生成回路２bを備え、第１制御信号生成回路２ａは水平
制御信号Ａ及び垂直制御信号Ａを生成し、第２制御信号
生成回路２bは水平制御信号Ｂ及び垂直制御信号Ｂを生
成する。そして、水平制御信号Ａ及び水平制御信号Ｂに
より図６に示す従来の液晶表示装置の構成における水平
制御信号が形成され、垂直制御信号Ａ及び垂直制御信号
Ｂにより図６に示す従来の液晶表示装置の構成における
垂直制御信号が形成される。

【００２２】このコントローラ２における第１制御信号
生成回路２ａは、供給されたシステムクロック信号ＳＣ
Ｋ、ＨＤ信号及びＶＤ信号に基づいて水平制御信号Ａ及
び垂直制御信号Ａを生成し、第２制御信号生成回路２b
は、水平制御信号Ａの一部及びシステムクロック信号Ｓ
ＣＫ、ＨＤ信号に基づいて水平制御信号Ｂ及び垂直制御
信号Ｂを生成する。こうして生成された各制御信号は信
号側ドライバ６３及び走査側ドライバ６４に供給され、
信号側ドライバ６３には水平制御信号Ａ及び水平制御信
号Ｂが供給され、走査側ドライバ６４には垂直制御信号
Ａ及び垂直制御信号Ｂが供給される。これにより、信号
側ドライバ６３及び走査側ドライバ６４の動作制御が図
６に示す従来の液晶表示装置の構成と同様に行われて、
ＬＣＤパネル６７に画像表示が行われる。

【００２３】次に、本発明に係わる液晶表示装置の一実
施形態について、図面を参照して説明する。図２は、本
発明に係わる液晶表示装置の一実施形態におけるコント
ローラ２の構成の要部を示すブロック図である。なお、
図７に対応する部分には同一の符号をつけて説明を省略
する。

【００２４】上述のようにコントローラ２は、図２に示
すように第１制御信号生成回路２ａと第２制御信号生成
回路２bを備え、第１制御信号生成回路２ａは図７に示
した従来のコントローラ６２における構成とほぼ同様の
構成を備えているが、水平カウンタ７２のカウント値を
水平デコーダ２１によりデコードすることによって生成
する制御信号がＳＲＴ信号、ＨＣＮＴ信号、及びＧＰＣ
Ｋ信号である点が相違している。このＳＲＴ信号及びＨ
ＣＮＴ信号が図１における水平制御信号Ａとなり、ＧＰ
ＣＫ信号及び垂直デコーダより生成されるＧＳＲＴ信号
が図１における垂直制御信号Ａとなる。

【００２５】第２制御信号生成回路２bは、前記水平デ
コーダ２１により生成される制御信号の一部であるＳＲ
Ｔ信号と、内部クロック信号ＣＫＢと、ＨＤ信号とが供
給されて、ＯＥ信号、ＣＬＲ信号、及びＧＲＥＳ信号を
生成するように構成されている。このＯＥ信号及びＣＬ
Ｒ信号が水平制御信号Ｂとなり、ＧＲＥＳ信号が垂直制
御信号Ｂとなる。

【００２６】次に、第２制御信号生成回路２bの具体的
な回路構成例について説明する。図３は、図２における
第２制御信号生成回路２bの一具体例を示す回路図であ
る。

【００２７】図３において、図示しない映像再生部等よ
り供給されるＨＤ信号はＲＳフリップフロップ回路３
１，３２のリセット入力端子Ｒに供給される。第１制御
信号生成回路２ａより供給されるＳＲＴ信号はインバー
タ回路３３により反転された後、ＲＳフリップフロップ
回路３１，３２のセット入力端子Ｓに供給される。そし
て、Ｄフリップフロップ回路３１の出力端子Ｑより出力
される出力Ｑ１がＯＥ信号となり、Ｄフリップフロップ
回路３２の出力端子Ｑより出力される出力Ｑ２がＧＲＥ
Ｓ信号となる。また、ＨＤ信号はＲＳフリップフロップ
回路３４のリセット入力端子Ｒに入力され、このＲＳフ
リップフロップ回路３４の出力端子Ｑより出力される出
力Ｑ３はカウンタ３５のクリア端子ＣＬＲに供給され
る。このカウンタ３５はクリア端子ＣＬＲがＬレベルと
なったときにクロック入力端子ＣＫに入力されたパルス
のカウントを開始し、クリア端子ＣＬＲがＨレベルとな
ったときに出力をクリアするように構成されている。

【００２８】第１制御信号生成回路２ａより供給される
ＣＫＢ信号はカウンタ回路３５のクロック入力端子ＣＫ
に供給され、カウンタ回路３５の出力はデコーダ回路３
６に供給され、デコーダ回路３６の出力ＯＵＴより出力
される出力Ｑ４はＲＳフリップフロップ回路３７のセッ
ト入力端子Ｓに供給される。なお、前記出力Ｑ４はカウ
ンタ３５によるＣＫＢ信号のカウント値が予め設定され
た値となったときにＨレベルとなるように構成されてい
る。また、ＲＳフリップフロップ回路３７のリセット入
力端子ＲにはＳＲＴ信号が供給されている。そして、Ｒ
Ｓフリップフロップ回路３７の出力端子より出力される
出力Ｑ５はＣＬＲ信号となると共に、ＲＳフリップフロ
ップ回路３４のセット入力端子Ｓに供給される。

【００２９】次いで、本実施例に係わる制御信号生成回
路２ｂの動作について、図面を参照して説明する。図
４、５は、本実施例に係わる制御信号生成回路２ｂにお
ける動作を説明するためのコントローラ２における各制
御信号のタイミングチャートであり、図４は、前記図８
に示した例と同じく、システムクロック信号ＳＣＫの周
波数がＦ１の場合を示し、図５は、前記図９に示した例
と同じく、システムクロック信号ＳＣＫの周波数が前記
Ｆ１より高いＦ２となった場合を示す。

【００３０】まず、図４に示す、システムクロック信号
ＳＣＫの周波数がＦ１の場合においては以下のような動
作によってＯＥ信号、ＧＲＥＳ信号、及びＣＬＲ信号が
生成される。すなわち、図３の回路構成において、図４
（ａ）に示す１水平走査期間（１Ｈ）を周期として適当
なパルス幅を有するＨＤ信号が供給されると、ＨＤ信号
はＲＳフリップフロップ３１、３２のリセット信号とな
っているため、ＲＳフリップフロップ３１の出力Ｑ１及
びＲＳフリップフロップ３２の出力Ｑ２はＨＤ信号の立
ち上がりタイミングｔ０でＬレベルとなる。そして、図
４（ｄ）に示す、１水平走査期間（１Ｈ）を周期とし
て、図４（ｂ）に示す、ＨＤ信号の立ち上がりから水平
カウンタ７２によるＣＫＢ信号のカウント値が所定値と
なるタイミングに基づくタイミングとパルス幅を有する
ＳＲＴ信号が供給されると、反転されたＳＲＴ信号がＲ
Ｓフリップフロップ３１、３２のセット信号となってい
るため、ＳＲＴ信号の立ち下がりタイミングｔ３でＲＳ
フリップフロップ３１の出力Ｑ１及びＲＳフリップフロ
ップ３２の出力Ｑ２はＨレベルとなる。これにより、図
４（ｅ）に示すＯＥ信号、及び、図４（ｇ）に示すＧＲ
ＥＳ信号が生成される。

【００３１】また、ＨＤ信号はＲＳフリップフロップ３
４のリセット信号となっているため、ＲＳフリップフロ
ップ３４の出力Ｑ３はＨＤ信号の立ち上がりタイミング
ｔ０でＬレベルとなる。出力Ｑ３はカウンタ３５のクリ
ア端子ＣＬＲに供給され、このクリア端子ＣＬＲのレベ
ルがＬレベルとなったときにクロック端子ＣＫに入力さ
れたパルス数のカウントが開始されるように構成されて
いるため、図４（ｃ）に示す、カウンタ３５のクロック
端子ＣＫに供給されたＣＫＢ信号、のカウンタ３５によ
るカウントがタイミングｔ０から開始される。そして、
カウンタ３５によるＣＫＢ信号のカウント値がタイミン
グｔ１で所定の値（図４の例では３とする）となってデ
コーダ３６の出力Ｑ４がＨレベルになると、出力Ｑ４は
ＲＳフリップフロップ３７のセット信号となっているた
め、ＲＳフリップフロップ３７の出力Ｑ５がＨレベルと
なる。この出力Ｑ５はＲＳフリップフロップ３４のセッ
ト信号ともなっているため、ＲＳフリップフロップ３４
の出力Ｑ３がＨレベルとなる。この出力Ｑ３はカウンタ
３５のクリア端子ＣＬＲに供給されており、このクリア
端子ＣＬＲのレベルがＨレベルとなるため、カウンタ３
５によるＣＫＢ信号のカウントが停止され、カウント値
がクリアされる。そして、ＳＲＴ信号の立ち上がりタイ
ミングｔ２において、ＳＲＴ信号はＲＳフリップフロッ
プ３７のリセット信号となっているため、タイミングｔ
２でＲＳフリップフロップ３７がリセットされ、出力Ｑ
５がＬレベルとなる。これにより、図４（ｇ）に示すＧ
ＲＥＳ信号が生成される。

【００３２】また、図４（ｄ）に示すＨＣＮＴ信号、図
４（ｆ）に示すＧＰＣＫ信号は、図７に示す従来のコン
トローラ６２における構成と同じく、水平カウンタ７２
によるＣＫＢ信号のカウント値に基づいて生成される。
このようにして生成された各制御信号によりＬＣＤパネ
ル６７の表示素子に表示信号が供給される期間はＯＥ信
号がＨレベルとなっている期間となるため、図４のＴｗ
１に示す期間となる。次に、図５に示す、システムクロ
ック信号ＳＣＫの周波数が前記Ｆ１より高いＦ２となっ
た場合の動作を以下に示す。この場合、図５（ａ）に示
すＨＤ信号は１水平走査期間（１Ｈ）を周期として適当
なパルス幅を有しており、前記図４（ａ）におけるＨＤ
信号と同じである。ＳＲＴ信号のタイミングはＨＤ信号
の立ち上がりから水平カウンタ７２によるＣＫＢ信号の
カウント値が所定値となるタイミングに基づいているた
め、システムクロック信号ＳＣＫの周波数に応じたタイ
ミングとなり、図５（ｂ）、（ｄ）に示すように、水平
カウンタ７２のカウント値に対する相対的なタイミング
は変化しない。また、図５（ｄ）に示すＨＣＮＴ信号、
図５（ｆ）に示すＧＰＣＫ信号も水平カウンタ７２によ
るＣＫＢ信号のカウント値に基づいて生成されるため、
システムクロック信号ＳＣＫの周波数に応じたタイミン
グとなり、水平カウンタ７２のカウント値に対する相対
的なタイミングは変化しない。

【００３３】そして、図５（ｅ）に示すＯＥ信号、及
び、図５（ｇ）に示すＧＲＥＳ信号は、前述のようにＨ
Ｄ信号の立ち上がりタイミングｔ０とＳＲＴ信号の立ち
下がりタイミングｔ３によってそのタイミングが設定さ
れるように構成されているため、システムクロック信号
ＳＣＫの周波数に応じたタイミングとなり、水平カウン
タ７２のカウント値に対する相対的なタイミングは変化
しない。また、図５（ｅ）に示すＣＬＲ信号の立ち上が
りタイミングｔ１はカウンタ３５によるＣＫＢ信号のカ
ウント値によって設定され、ＣＬＲ信号の立ち下がりタ
イミングはＳＲＴ信号の立ち上がりタイミングｔ２によ
って設定されるため、これらのタイミングもシステムク
ロック信号ＳＣＫの周波数に応じたタイミングとなり、
水平カウンタ７２のカウント値に対する相対的なタイミ
ングは変化しない。

【００３４】このようにして生成された各制御信号によ
り、システムクロック信号ＳＣＫの周波数が前記Ｆ１よ
り高いＦ２となった場合のＬＣＤパネル６７の表示素子
に表示信号が供給される期間はＯＥ信号がＨレベルとな
っている期間となるため、図５のＴｗ２に示す期間とな
る。すなわち、このようにシステムクロック信号ＳＣＫ
の周波数が前記Ｆ１より高いＦ２となった場合において
も、各制御信号のタイミングはシステムクロック信号Ｓ
ＣＫの周波数に応じたタイミングとなり、ＬＣＤパネル
６７の表示素子に表示信号が供給される期間が短くなっ
て、表示画像のコントラストが低下して表示品位が低下
する、ということが無くなる。従って、一つのコントロ
ーラを異なる周波数のシステムクロック信号に対して汎
用的に用いることができる。

【００３５】なお、上記実施例における表示装置は表示
素子にＴＦＴを用いたアクティブマトリックス型液晶表
示パネルを用いた液晶表示装置としたが、これに限定さ
れるものではなく表示素子にＭＩＭ等の他の素子を用い
てもよい。更には、ＥＬ方式等の他のマトリックス方式
による表示装置でもよい。また、図３に示した回路構成
は一例であって、これに限定されるものでないことはい
うまでもない。

【００３６】

【発明の効果】請求項１記載の発明によれば、映像信号
と、該映像信号に基づく水平同期信号と垂直同期信号、
及びクロック信号が供給されて、複数の走査ラインと複
数の信号ラインの各交点近傍に表示素子がマトリックス
状に配置されてなる表示パネルの前記表示素子に表示信
号を供給する表示装置において、前記表示パネルの走査
ライン及び信号ラインに駆動信号を供給する走査側駆動
回路及び信号側駆動回路を有する駆動手段と、該駆動手
段の動作を制御する複数の制御信号を該駆動手段に供給
する制御手段とを備え、前記制御信号に基づいて前記表
示素子に表示信号が供給される期間が、前記クロック信
号の周波数の増加によって減少しないようにしたことに
より、一つの制御手段を周波数の異なるクロック信号に
対して用いることができるという利点が得られる。

【００３７】請求項２記載の発明によれば、前記制御信
号を、水平同期信号と垂直同期信号及びクロック信号の
タイミングに基づいて生成される複数の第１の制御信号
と、第１の制御信号とクロック信号と水平同期信号のタ
イミングに基づいて生成される第２の制御信号によりな
るようにしたことにより、各制御信号のタイミングが水
平同期信号のタイミングに同期するようにすることがで
きるという利点が得られる。

【００３８】請求項３，４記載の発明によれば、前記第
1の制御信号は、信号側駆動回路に対する水平走査クロ
ック信号とサンプリングスタート信号と表示データ出力
系統切り替え信号、及び走査側駆動回路に対する垂直走
査クロック信号と走査スタート信号を有し、前記第２の
制御信号は、信号側駆動回路に対するアウトプットイネ
ーブル信号と信号ラインクリア信号、及び走査側駆動回
路に対する走査ラインリセット信号を有することによ
り、制御手段における制御回路を容易に構成することが
できるという利点が得られる。

【００３９】請求項５，６記載の発明によれば、前記制
御手段は、前記第1の制御信号を生成する第１の制御信
号生成手段と、前記第２の制御信号を生成する第２の制
御信号生成回路を備え、前記第２の制御信号生成回路
は、前記第１の制御信号におけるサンプリングスタート
信号と前記水平同期信号のタイミングに基づいて前記第
２の制御信号におけるアウトプットイネーブル信号及び
走査ラインリセット信号を生成するようにしたことによ
り、前記第２の制御信号生成回路において、アウトプッ
トイネーブル信号及び走査ラインリセット信号のタイミ
ングが水平同期信号とサンプリングスタート信号のタイ
ミングに同期するようにすることができるという利点が
得られる。

【００４０】請求項７記載の発明によれば、前記第２の
制御信号生成回路は、クロック信号の周期に基づいて、
水平同期信号のタイミングに対して遅延したタイミング
を生成する遅延タイミング生成手段を備え、該タイミン
グと前記サンプリングスタート信号のタイミングに基づ
いてラインクリア信号を生成することにより、前記第２
の制御信号生成回路において、ラインクリア信号のタイ
ミングが水平同期信号のタイミングとクロック信号周期
とサンプリングスタート信号のタイミングに同期するよ
うにすることができるという利点が得られる。

【図面の簡単な説明】

【図１】本発明に係わる液晶表示装置の全体構成を示す
ブロック図である。

【図２】本発明に係わる液晶表示装置の実施形態におけ
る要部を示すブロック図である。

【図３】本発明の実施形態に係わる第２制御信号生成回
路の具体例を示す回路構成図である。

【図４】本発明の実施形態に係わる第２制御信号生成回
路の動作を説明するための第１のタイミングチャートで
ある。

【図５】本発明の実施形態に係わる第２制御信号生成回
路の動作を説明するための第２のタイミングチャートで
ある。

【図６】従来の液晶表示装置の構成を示すブロック図で
ある。

【図７】従来の液晶表示装置におけるコントローラの要
部を示すブロック図である。

【図８】従来の液晶表示装置における制御信号のタイミ
ングを示す第１のタイミングチャートである。

【図９】従来の液晶表示装置における制御信号のタイミ
ングを示す第２のタイミングチャートである。

【符号の説明】

１，６１液晶表示装置２，６２コントローラ２ａ第１制御信号生成回路２ｂ第２制御信号生成回路２１水平デコーダ３１，３２ＲＳフリップフロップ回路３４，３７ＲＳフリップフロップ回路３５カウンタ３６デコーダ６３信号側ドライバ６４走査側ドライバ６７ＬＣＤパネル７２水平カウンタ

Claims

【特許請求の範囲】

【請求項１】映像信号と、該映像信号に基づく水平同
期信号と、垂直同期信号、及びクロック信号が供給され
て、複数の走査ラインと複数の信号ラインの各交点近傍
に表示素子がマトリックス状に配置されてなる表示パネ
ルの前記表示素子に表示信号を供給する表示装置におい
て、前記表示パネルの走査ライン及び信号ラインに駆動信号
を供給する走査側駆動回路及び信号側駆動回路を有する
駆動手段と、該駆動手段の動作を制御する複数の制御信
号を該駆動手段に供給する制御手段とを備え、前記制御信号に基づいて前記表示素子に表示信号が供給
される期間が、前記クロック信号の周波数の増加によっ
て減少しないことを特徴とする表示装置。
【請求項２】前記制御信号は、前記水平同期信号と前
記垂直同期信号及び前記クロック信号のタイミングに基
づいて生成される複数の第１の制御信号と、該第１の制
御信号と前記クロック信号と前記水平同期信号のタイミ
ングに基づいて生成される第２の制御信号によりなるこ
とを特徴とする請求項１記載の表示装置。
【請求項３】前記第1の制御信号は、信号側駆動回路
に対する水平走査クロック信号とサンプリングスタート
信号と表示データ出力系統切り替え信号、及び走査側駆
動回路に対する垂直走査クロック信号と走査スタート信
号を有することを特徴とする請求項２記載の表示装置。
【請求項４】前記第２の制御信号は、信号側駆動回路
に対するアウトプットイネーブル信号と信号ラインクリ
ア信号、及び走査側駆動回路に対する走査ラインリセッ
ト信号を有することを特徴とする請求項２記載の表示装
置。
【請求項５】前記制御手段は、前記第1の制御信号を
生成する第１の制御信号生成手段と、前記第２の制御信
号を生成する第２の制御信号生成回路を備えていること
を特徴とする請求項２乃至４記載の表示装置。
【請求項６】前記第２の制御信号生成回路は、前記第
１の制御信号における前記サンプリングスタート信号と
前記水平同期信号のタイミングに基づいて前記第２の制
御信号におけるアウトプットイネーブル信号及び走査ラ
インリセット信号を生成することを特徴とする請求項５
記載の表示装置。
【請求項７】前記第２の制御信号生成回路は、前記ク
ロック信号のタイミングに基づいて、前記水平同期信号
のタイミングに対して遅延したタイミングを生成する遅
延タイミング生成手段を備え、該タイミングと前記サン
プリングスタート信号のタイミングに基づいて前記信号
ラインクリア信号を生成することを特徴とする請求項５
記載の表示装置。