JP2006023576A - 液晶表示装置 - Google Patents

Abstract

【課題】 音鳴りを解消しつつ、かつ、低消費電力化を達成する液晶表示装置を実現する。
【解決手段】 対向電極電位ＶＣＯＭの極性を一水平走査期間の前半と後半とで反転させる。奇数行目の映像データＤＡＴＡは、一水平走査期間の前半で正極性を書き込み、偶数行目の映像データＤＡＴＡは、一水平走査期間の後半で負極性を書き込む。さらに、次のフレームでは、奇数行目の映像データＤＡＴＡは、一水平走査期間の前半で負極性を書き込み、偶数行目の映像データＤＡＴＡは、一水平走査期間の後半で正極性を書き込む。これにより、対向電極が２倍の反転周期となり音鳴りを回避できる。また、フレームレートを上げることがないため、データ信号線の充電電力が増大しない。
【選択図】 図１

Description

本発明は、データ信号線駆動回路や走査信号線駆動回路等の駆動回路を備えた液晶表示装置に関するものである。

従来、中小型の液晶表示装置にはライン反転駆動が使われていたが、最近携帯電話用で主流の２４０ドット×３２０ドットクラスの液晶表示装置では、液晶表示装置から振動に伴う音鳴りが発生して問題になっていた。

音鳴りは対向電極電位の極性の反転周波数が人間の可聴周波数帯域にある時に発生し、特に数百Ｈｚ〜１５ｋＨｚの時に顕著となる。

音鳴りの回避策としては、以下のようなものがある。
（１）フレーム反転駆動方式のように、対向電極電位の反転周期をフレームごとに下げる。これにより、反転周波数が３０Ｈｚ程度となり、音鳴りを回避できる。
（２）反転周波数を可聴周波数帯域よりも高くする。
（３）制振材を用いる。

なお、上記（２）・（３）については、特許文献１で言及されている。
特開平８−１７９２８５号公報（公開日１９９６年７月１２日）

しかしながら、上記（１）の回避策では、音鳴りを解消することができるが、一つのフレームにおける液晶印加電圧の極性が同じであり、該極性がフレームごとに変わる。そのため、正極性・負極性の差によるフリッカーが目立つという問題が生じる。

特許文献１では、反転周波数を可聴周波数帯域よりも高くすることを言及しているが、その具体的な構成が記載されていない。反転周波数を高くするには、単純に一水平走査期間を短くし、フレームレートを上げればよい（例えば、フレームレートを６０ｋＨｚから１２０ｋＨｚ以上に上げる）。しかしながら、フレームレートを上げると、単位時間当たりのフレーム切り替え回数が増え、データ信号線の充電電力が増大するという問題が生じる。

また、上記（３）の回避策では、音鳴りの低減効果が小さいという問題がある。また、制振材の材料費・加工費によりコストアップとなり、表示装置の厚みが増してしまう。さらに、表示パネルのサイズ毎に、制振材の組み込み調整が必要となるという問題もあった。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、音鳴りやフリッカーの発生を抑制し、かつ、低消費電力化を達成する液晶表示装置を提供することにある。

本発明の液晶表示装置は、上記の課題を解決するために、液晶を挟持する画素電極と対向電極とを含む複数の画素と、該画素を駆動するための複数のデータ信号線および複数の走査信号線と、一水平走査期間ごとに走査信号線を順に選択し、選択した走査信号線に接続された画素への映像データの書き込みを可能とする走査信号線駆動回路と、前記データ信号線を介して、前記走査信号線駆動回路が選択した走査信号線に接続された画素に映像データを書き込むデータ信号線駆動回路とを備える液晶表示装置において、一水平走査期間を複数の分割期間に分割し、前記分割期間ごとに前記対向電極の電位の極性を反転させる対向電極極性反転手段を備え、前記データ信号線駆動回路は、一水平走査期間のうち任意の分割期間において、対向電極極性に応じた極性の映像データを画素に書き込むことを特徴としている。

上記の構成によれば、対向電極極性反転手段が一水平走査期間を複数の分割期間に分割し、該分割期間ごとに対向電極の電位の極性を反転させる。したがって、対向電極極性の反転周波数は、水平同期信号の周波数よりも高くなる。例えば、一水平走査期間を２つの分割期間に分割する場合、対向電極極性の反転周波数は、従来よりも２倍になる。これにより、該反転周波数が人間の可聴周波数よりも高くなり、音鳴りを解消することができる。この結果、該液晶表示装置が携帯型電話機に利用されても、通話支障を回避できる。また、上記構成では、フレームレートを上げることがない。そのため、単純に水平走査期間を短くしフレームレートを上げて対向電極極性の反転周波数を高くする構成と比較して、データ信号線の充電電力を低減することができる。

また、データ信号線駆動回路は、任意の分割期間において、対向電極極性に応じた極性の映像データを画素に書き込む。上述したように、対向電極極性反転手段は分割期間ごとに対向電極の電位の極性を反転させる。したがって、一水平走査期間内において、正側の対向電極極性を持つ分割期間と、負側の対向電極極性を持つ分割期間とが存在する。つまり、データ信号線駆動回路は、走査信号線ごとに、該走査信号線に接続された画素に書き込む映像データの極性を任意に選択できる。これにより、従来のフレーム反転駆動方式のように映像データの極性が１フレーム内において固定されることがなく、フレームごとに液晶印加電圧の極性が反転することに起因するフリッカーは発生しない。

さらに、本発明の液晶表示装置は、上記の構成に加えて、前記データ信号線駆動回路は、隣合う走査信号線に接続された画素について、異なる極性の映像データを書き込むことを特徴としている。

上記の構成によれば、隣合う走査信号線に接続された画素には、異なる極性の映像データが書き込まれる。これにより、走査信号線ごとに映像データの極性が変わるため、極性の違いによる表示ムラが画面全体で均一化され、表示品位が向上する。

さらに、本発明の液晶表示装置は、上記の構成に加えて、前記対向電極極性反転手段は、フレームごとに、各分割期間の対向電極極性を切り替え、前記データ信号線駆動回路は、各フレーム間で、各走査信号線に接続された画素に映像データを書き込む分割期間を同じにすることを特徴としている。

各画素に書き込まれる映像データの極性がすべてのフレームで同じである場合、極性の違いによる明暗の差が強調される可能性がある。

しかしながら、上記の構成によれば、データ信号線駆動回路が各フレーム間で各走査信号線に接続された画素に映像データを書き込む分割期間を同じにする。そして、対向電極極性反転手段は、フレームごとに各分割期間の対向電極極性を切り替える。すなわち、データ信号線駆動回路は、各走査信号線に接続された画素に書き込む映像データの極性を、フレームごとに切り替える。これにより、極性の違いによる明暗がフレーム間で均一化され、表示ムラの発生を回避することができる。

さらに、本発明の液晶表示装置は、上記の構成に加えて、前記対向電極極性反転手段は、２以上の所定数フレームごとに、各分割期間の対向電極極性を切り替え、前記データ信号線駆動回路は、前記対向電極極性反転手段がフレーム間で各分割期間の対向電極極性を切り替えるとき、各走査信号線に接続された画素に映像データを書き込む分割期間を同じとし、前記対向電極極性反転手段がフレーム間で各分割期間の対向電極極性を切り替えないとき、各走査信号線に接続された画素に映像データを書き込む分割期間を、異なる対向電極極性の分割期間に切り替えることを特徴としている。

上記の構成によれば、対向電極極性反転手段は、２以上の所定数フレームごとに、各分割期間の対向電極極性を切り替える。そして、データ信号線駆動回路は、対向電極極性反転手段がフレーム間で各分割期間の対向電極極性を切り替えるとき、各走査信号線に接続された画素に映像データを書き込む分割期間を同じとする。すなわち、データ信号線駆動回路は、各走査信号線に接続された画素に書き込む映像データの極性を、上記所定数フレームごとに切り替える。これにより、極性の違いによる明暗が所定数フレーム間で均一化され、表示ムラの発生を回避することができる。

また、各走査信号線に接続された画素に映像データを書き込む分割期間がすべてのフレームで同じである場合、該分割期間の時間などの影響により、走査信号線ごとに映像データの書き込み条件が異なる可能性がある。この場合、該書き込み条件の違いに起因する表示ムラが生じてしまう。しかしながら、上記の構成によれば、データ信号線駆動回路は、対向電極極性反転手段がフレーム間で各分割期間の対向電極極性を切り替えないとき、各走査信号線に接続された画素に映像データを書き込む分割期間を、異なる対向電極極性の分割期間に切り替える。すなわち、上記所定数フレーム間において、各走査信号線に接続された画素に映像データを書き込む分割期間が変化する。これにより、分割期間が同じであることに起因する明暗が所定数フレーム間で均一化され、表示ムラの発生を回避することができる。

さらに、本発明の液晶表示装置は、上記の構成に加えて、前記対向電極極性反転手段は、一水平走査期間を前半と後半との２つの分割期間に分割することを特徴としている。

上記の構成によれば、対向電極極性反転手段は、一水平走査期間を前半と後半との２つの分割期間に分割する。分割期間が２つだけであるため、対向電極極性反転手段が対向電極極性を反転させるために要する消費電力の増大を抑制することができる。また、対向電極極性反転手段の回路構成を比較的簡略化できる。

以上のように、本発明の液晶表示装置は、一水平走査期間を複数の分割期間に分割し、前記分割期間ごとに前記対向電極の電位の極性を反転させる対向電極極性反転手段を備え、データ信号線駆動回路は、一水平走査期間のうち任意の分割期間において、対向電極極性に応じた極性の映像データを画素に書き込む。

それゆえ、対向電極極性の反転周波数が人間の可聴周波数よりも高くなり、音鳴りを解消することができる。この結果、該液晶表示装置が携帯型電話機に利用されても、通話支障を回避できる。また、単純に水平走査期間を短くしフレームレートを上げて対向電極極性の反転周波数を高くする構成と比較して、データ信号線の充電電力を低減することができる。さらに、従来のフレーム反転駆動方式のように映像データの極性が１フレーム内において固定されることがなく、フレームごとに液晶印加電圧の極性が反転することに起因するフリッカーは発生しない。

本発明の一実施形態について図１ないし図９に基づいて説明すると以下の通りである。

図２は、本実施形態の液晶表示装置の構成を示すブロック図である。図２に示されるように、液晶表示装置は、液晶パネル１と、走査信号線駆動回路２と、データ信号線駆動回路３とを備えている。

液晶パネル１は、所定の間隔を隔てて平行に対向配列されたマトリクス基板１１と対向基板１２との２枚の透明基板からなり、これら両基板間に液晶が充填されている。

このうち、マトリクス基板１１には、複数（本実施形態では、例えばＭ本）の互いに平行なデータ信号線ＳＬｉ（ｉ＝１〜Ｍ）と、該データ信号線ＳＬｉに交差する複数（本実施形態では、例えばＮ本）の互いに平行な走査信号線ＧＬｊ（ｊ＝１〜Ｎ）とが設けられている。隣接する２本の走査信号線ＧＬｊおよびＧＬ（ｊ＋１）と隣接する２本のデータ信号線ＳＬｉおよびＳＬ（ｉ＋１）とで囲まれた各部分に、画素ＰＩＸｉｊが設けられている。

また、もう一枚の透明基板である対向基板１２側には、すべての画素ＰＩＸに対して、共通の対向電極１２ａが設けられている。該対向電極１２ａには、対向電極電位ＶＣＯＭが与えられている。なお、本実施形態では、対向電極電位ＶＣＯＭは、データ信号線駆動回路３より与えられている。

図３は、上記画素ＰＩＸｉｊの平面図を示している。画素ＰＩＸｉｊには、画素電極７と、データ信号線ＳＬｉおよび画素電極７を接続／非接続に切り替えるためのスイッチング素子であるＴＦＴ（薄膜トランジスタ）素子６とが配設されている。ＴＦＴ素子６のゲート電極は、その近傍を通る走査信号線ＧＬｊに接続されている。また、ＴＦＴ素子６のソース電極は、データ信号線ＳＬｉに接続されているとともに、そのドレイン電極は、画素電極７に接続されている。

また、ＴＦＴ素子６がオフになっても、液晶に所望の電圧を印加し続けられるように、ＴＦＴ素子６のドレイン電極には補助容量ＣＳが接続されている。該補助容量ＣＳのベース電位ＶＣＳは、データ信号線駆動回路３からの出力により、対向電極電位ＶＣＯＭに一定値が加算された電位となっている。

そして、上記画素電極７の電位と対向電極電位ＶＣＯＭとの差分の電圧が各画素ＰＩＸに印加され、上記２枚の基板間に挟まれた液晶が光学的シャッターとして働く。これにより、所望の輝度表示が可能となる。

走査信号線駆動回路２は、液晶パネル１に設けられた複数の走査信号線ＧＬｊ（ｊ＝１〜Ｎ）に対して、ハイレベルまたはローレベルの電圧を出力するためのものである。

図２に示されるように、走査信号線駆動回路２には、データ信号線駆動回路３からゲートクロック信号ＧＣＫおよびゲートスタートパルス信号ＧＳＰが出力される。走査信号線駆動回路２は、ゲートスタートパルス信号ＧＳＰを合図に、全走査信号線ＧＬｊに対してハイレベルの電圧を出力する。このとき、走査信号線駆動回路２は、ゲートクロック信号ＧＣＫのタイミングに従って、各走査信号線ＧＬｊへの印加電圧を、ｊ＝１から順にハイレベルとする。なお、走査信号線駆動回路２は、各走査信号線について印加電圧をハイレベルとする期間を、一水平走査期間の１／２より僅かに短い期間とする。

データ信号線駆動回路３は、データ信号線ＳＬｉ（ｉ＝１〜Ｍ）に対して、各データ信号線ＳＬｉに対応する映像信号（以下映像データとよぶ）を、後述するタイミングで出力するものである。

また、データ信号線駆動回路３には、水平同期信号ＨＳ、垂直同期信号ＶＳ、映像データＤＡＴＡ、クロック信号ＣＬＫが入力される。そして、データ信号線駆動回路３は、入力された水平同期信号ＨＳ、垂直同期信号ＶＳ、映像データＤＡＴＡ、クロック信号ＣＬＫを基に、後述するタイミングで、対向電極電位ＶＣＯＭおよび補助容量ＣＳのベース電位ＶＣＳを供給するとともに、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫを出力する。

次に、データ信号線駆動回路３の詳細な構成について説明する。図４は、データ信号線駆動回路３の構成を示すブロック図である。

図４で示されるように、データ信号線駆動回路３は、制御部３１、出力バッファ３２、サンプリングメモリ３３、ホールドメモリ３４、レベルシフタ３５、ＤＡ変換回路（ＤＡＣ）３６、アナログスイッチ３７および出力回路３８からなる。

制御部３１は、走査信号線駆動用信号発生部３１１、共通電極駆動部３１２、極性信号発生部３１３、およびスイッチ切替信号発生部３１４を備えている。なお、制御部３１には、水平同期信号ＨＳ、垂直同期信号ＶＳ、クロック信号ＣＬＫが入力される。

走査信号線駆動用信号発生部３１１は、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫを生成し、走査信号線駆動回路２に出力するためのものである。走査信号線駆動用信号発生部３１１は、水平同期信号ＨＳ、垂直同期信号ＶＳ、およびクロック信号ＣＬＫを基にして、後述する周期・位相で上記信号を出力する。

共通電極駆動部３１２は、出力バッファ３２を駆動して、対向電極電位ＶＣＯＭおよび補助容量のベース電位ＶＣＳを供給するためのものである。共通電極駆動部３１２は、水平同期信号ＨＳ、垂直同期信号ＶＳ、およびクロック信号ＣＬＫを基にして、後述する周期・位相で、対向電極電位ＶＣＯＭおよび補助容量のベース電位ＶＣＳの極性を切り替える。

極性信号発生部３１３は、ＤＡ変換回路３６がＤ／Ａ変換を行うときに、正極性とするか、負極性とするかを表す極性信号ＲＥＶを発生するためのものである。ここでは、極性信号ＲＥＶは、その電圧がハイレベルであるときに正極性を、ローレベルであるときに負極性を示す。極性信号発生部３１３は、水平同期信号ＨＳ、垂直同期信号ＶＨ、クロック信号ＣＬＫを基にして、後述するタイミングで極性信号ＲＥＶを生成し、生成した極性信号ＲＥＶをＤＡ変換回路３６へ出力する。

スイッチ切替信号発生部３１４は、アナログスイッチ３７を切り替えるためのスイッチ切替信号ＯＰＣＮＴＬを生成し、生成したスイッチ切替信号ＯＰＣＮＴＬをアナログスイッチ３７に出力するものである。スイッチ切替信号発生部３１４が信号ＯＰＴＮＣＬを出力するタイミングについては、後述する。

サンプリングメモリ３３は、クロック信号ＣＬＫに同期して、一水平走査期間分（すなわち、１行分）の映像データを取り込むためのものである。サンプリングメモリ３３は、上述のデータ信号線ＳＬと同数（つまり、Ｍ個）のデータ格納領域を有しており、各データ信号線ＳＬに対応する映像データを、各データ信号線ＳＬに対応するデータ格納領域に取り込む。

サンプリングメモリ３３が取り込んだ一水平走査期間分の映像データは、後段のホールドメモリ３４からの要求にしたがって、サンプリングメモリ３３からホールドメモリ３４に転送される。ホールドメモリ３４に映像データが転送されると、サンプリングメモリ３３は、次の一水平期間分のデジタル映像データ（つまり、次の行の映像データ）の取り込み状態に移る。

ホールドメモリ３４は、水平同期信号ＨＳのタイミングに従って、サンプリングメモリ３３から一水平期間分の映像データを取得し、取得した映像データを後段のレベルシフタ３５に出力する。

レベルシフタ３５は、次段のＤＡ変換回路３７に適合させるため、入力信号のレベルを昇圧等により変換して出力する回路である。

ＤＡ変換回路３６は、制御部３１から出力される極性信号ＲＥＶに応じて、レベルシフタ３５にてレベル変換されたデジタル形式の映像データをアナログ電圧に変換する。極性信号ＲＥＶがハイ状態であるとき、ＤＡ変換回路３６は、レベルシフタ３５から出力された映像データを正極性としてＤ／Ａ変換する。一方、極性信号ＲＥＶがロー状態であるとき、ＤＡ変換回路３６は、レベルシフタ３５から出力された映像データを負極性としてＤ／Ａ変換する。ＤＡ変換回路３６は、Ｄ／Ａ変換したアナログ電圧を後段のアナログスイッチ３７に出力する。

アナログスイッチ３７は、出力回路３８に対して出力する電圧を、ＤＡ変換回路３６からのアナログ電圧、または、所定の基準電圧（ここでは、対向電極電位ＶＣＯＭとする）のいずれかに切り替えるためのものである。アナログスイッチ３７は、上記スイッチ切替信号発生部３１４から出力されるスイッチ切替信号ＯＰＣＮＴＬに応じて、上記切り替え処理を行う。ここでは、アナログスイッチ３７は、出力回路３８に対して出力する電圧を、スイッチ切替信号ＯＰＣＮＴＬがハイレベルである場合にＤＡ変換回路３６からのアナログ電圧とし、スイッチ切替信号ＯＰＣＮＴＬがローレベルである場合に対向電極電位ＶＣＯＭとする。

出力回路３８は、アナログスイッチ３７から出力される電圧を、液晶パネル１のデータ信号線ＳＬに印加するものである。出力回路３８は、バッファ回路として機能し、例えば差動増幅回路を用いたボルテージフォロア回路で構成されるものである。

次に、制御部３１が各種信号（ゲートスタートパルス信号ＧＳＰ、ゲートクロック信号ＧＣＫ、極性信号ＲＥＶ、スイッチ切替信号ＯＰＣＮＴＬ）を出力するタイミング、および、制御部３１が対向電極電位ＶＣＯＭの極性を切り替えるタイミングの具体的な実施例について以下に説明する。

＜実施例１＞
図１は、本実施例における制御部３１が出力する信号のタイミングチャートを示している。図１において、上から順に、水平同期信号ＨＳ、サンプリングメモリ３３が取り込んだ映像データＤＡＴＡ、スイッチ切替信号ＯＰＣＮＴＬ、極性信号ＲＥＶ、対向電極電位ＶＣＯＭ（図中実線で示される）および出力回路３８における出力電位ＶＯＵＴ（図中破線で示される）、走査信号線ＧＬ１，ＧＬ２，…の電位ＧＤＯＵＴ１，ＧＤＯＵＴ２，…を示している。なお、補助容量ＣＳのベース電位ＶＣＳは、対向電極電位ＶＣＯＭに一定値を加算したものであり、ＶＣＯＭと相似波形であるため、図示を省略している。

なお、図中において、ｎフレーム目（ｎ＝１，２，…）の水平同期信号ＨＳの立ち上がり時間を時間Ｔ_１（ｎ），Ｔ_２（ｎ），…とする。また、該時間Ｔ_１（ｎ），Ｔ_２（ｎ），…から水平同期信号ＨＳの１／２周期だけ経過した時間をそれぞれ時間Ｔ_１ｈ（ｎ），Ｔ_２ｈ（ｎ），…とする。

まず、１フレーム目について説明する。図１に示されるように、水平同期信号ＨＳの立ち上がりタイミングの時刻Ｔ_１（１）よりも前に、サンプリングメモリ３３は、一行目の映像データを取り込んでいる。そして、水平同期信号ＨＳのタイミング時刻Ｔ_１（１）に合わせて、サンプリングメモリ３３は、１行目の映像データをホールドメモリ３４に転送する。

また、時刻Ｔ_１（１）において、共通電極駆動部３１２および出力バッファ３２は、負側の極性となるように、対向電極電位ＶＣＯＭおよび補助容量ＣＳのベース電位ＶＣＳを出力する。また、極性信号発生部３１３は、ＤＡ変換回路３６に対して、正極性のアナログ電圧に変換させることを示すハイレベルの極性信号ＲＥＶを出力する。さらに、スイッチ切替信号発生部３１４は、アナログスイッチ３７に対して、ＤＡ変換回路３６で変換されたアナログ電圧を出力回路３８に出力する旨を示すハイレベルのスイッチ切替信号ＯＰＣＮＴＬを出力する。

また、走査信号線駆動用信号発生部３１１は、時刻Ｔ_１（１）に合わせて、ゲートスタート信号ＧＳＰおよびゲートクロック信号ＧＣＫを、走査信号線駆動回路２に出力する。ゲートスタート信号ＧＳＰおよびゲートクロック信号ＧＣＫを受けた走査信号線駆動回路２は、時刻Ｔ_１（１）から一水平走査期間の１／２の期間だけ、１番目の走査信号線ＧＬ１の電圧ＧＤＯＵＴ１をハイレベルとする。これにより、１行目の画素ＰＩＸ１ｊのＴＦＴ素子６がオン状態となる。

以上により、時刻Ｔ_１（１）から一水平走査期間の１／２の期間（水平走査期間の前半）において、ホールドメモリ３４に転送された１行目の映像データが、ＤＡ変換回路３６において正極性のアナログ電圧に変換される。そして、該正極性のアナログ電圧がデータ信号線ＳＬを介して１行目の画素ＰＩＸの各画素電極７に印加され、負側の極性電位の対向電極と画素電極７との間の液晶が所望の光学的シャッターとして働く。

次に、時刻Ｔ_１（１）から一水平走査期間の１／２が経過した時刻Ｔ_１ｈ（１）において、共通電極駆動部３１２および出力バッファ３２は、対向電極電位ＶＣＯＭおよびベース電位ＶＣＳを、正側の極性に切り替える。また、スイッチ切替信号発生部３１４は、アナログスイッチ３７に対して、対向電極電位ＶＣＯＭを出力回路３８に出力する旨を示すローレベルのスイッチ切替信号ＯＰＣＮＴＬを出力する。

そして、次の水平走査期間ＨＳの立ち上がり時刻Ｔ_２（１）において、共通電極駆動部３１２および出力バッファ３２は、対向電極電位ＶＣＯＭおよびベース電位ＶＣＳを、負側の極性に切り替える。

次に、時刻Ｔ_２（１）から一水平走査期間の１／２が経過した時刻Ｔ_２ｈ（１）において、共通電極駆動部３１２および出力バッファ３２は、対向電極電位ＶＣＯＭおよびベース電位ＶＣＳを、正側の極性に切り替える。また、極性信号発生部３１３はＤＡ変換回路３６に対してローレベルの極性信号ＲＥＶを出力し、スイッチ切替信号発生部３１４はアナログスイッチ３７に対してハイレベルのスイッチ切替信号ＯＰＣＮＴＬを出力する。

また、走査信号線駆動用信号発生部３１１は、時刻Ｔ_２ｈ（１）に合わせて、ゲートクロック信号ＧＣＫを走査信号線駆動回路２に出力する。これにより、走査信号線駆動回路２は、次番目（ここでは、２番目）の走査信号線ＧＬ２の電圧ＧＤＯＵＴ２をハイレベルとし、２行目の画素ＰＩＸ２ｊのＴＦＴ素子６をオン状態とする。

以上により、時刻Ｔ_２ｈ（１）から一水平走査期間の１／２の期間（つまり、水平走査期間の後半）において、ホールドメモリ３４に転送された２行目の映像データが、ＤＡ変換回路３６において負極性のアナログ電圧に変換される。そして、該負極性のアナログ電圧がデータ信号線ＳＬを介して２行目の画素ＰＩＸの各画素電極７に印加され、正側の極性電位の対向電極と画素電極７との間の液晶が所望の光学的シャッターとして働く。

１フレーム目の残りの行については、上記１，２行目と同様の処理が繰り返される。すなわち、Ｔ３（１）〜Ｔ５（１），Ｔ５（１）〜Ｔ７（１），…における処理は、Ｔ１（１）〜Ｔ３（１）と同様である。ただし、ｊ行目における処理において、走査信号線駆動回路２は、ｊ番目の走査信号線ＧＬｊの電圧ＧＤＯＵＴｊをハイレベルとする。

次に、２フレーム目の書き込みについて説明する。２フレーム目では、液晶を交流駆動させるように、１フレーム目と逆極性を印加するようにする。

図１で示されるように、２フレーム目において、共通電極駆動部３１２および出力バッファ３２は、一水平走査期間の前半に正側の極性となる対向電極電位ＶＣＯＭおよびベース電位ＶＣＳを出力し、一水平走査期間の後半に負側の極性となる対向電極電位ＶＣＯＭおよびベース電位ＶＣＳを出力する。

そして、奇数行目の書き込みを行う水平同期信号ＨＳの立ち上がりタイミングの時刻Ｔ_１（２），Ｔ_３（２），Ｔ_５（２），…において、極性信号発生部３１３はＤＡ変換回路３６に対してローレベルの極性信号ＲＥＶを出力し、スイッチ切替信号発生部３１４はアナログスイッチ３７に対してハイレベルのスイッチ切替信号ＯＰＣＮＴＬを出力する。

また、走査信号線駆動用信号発生部３１１は、時刻Ｔ_１（２），Ｔ_３（２），Ｔ_５（２），…に合わせて、ゲートクロック信号ＧＣＫを走査信号線駆動回路２に出力する。これにより、走査信号線駆動回路２は、時刻Ｔ_１（２），Ｔ_３（２），Ｔ_５（２），…から一水平走査期間の１／２より短い所定の期間だけ、走査信号線ＧＬ１，ＧＬ３，ＧＬ５，…の電圧ＧＤＯＵＴ１，ＧＤＯＵＴ３，ＧＤＯＵＴ５，…をハイレベルとする。

次に、一水平走査期間の１／２が経過した時刻Ｔ_１ｈ（２），Ｔ_３ｈ（２），Ｔ_５ｈ（２），…において、スイッチ切替信号発生部３１４はアナログスイッチ３７に対してローレベルのスイッチ切替信号ＯＰＣＮＴＬを出力する。

以上により、奇数行目の画素ＰＩＸの画素電極には、水平走査期間の前半において、ホールドメモリ３４に転送された映像データがＤ／Ａ変換された負極性のアナログ電圧が印加される。そして、正側の極性電位の対向電極と画素電極７との間の液晶が所望の光学的シャッターとして働く。

一方、偶数行目の書き込みは以下のように行われる。
水平同期信号Ｔ_２（２），Ｔ_４（２），…から一水平走査期間の１／２が経過した時刻Ｔ_２ｈ（２），Ｔ_４ｈ（２），…において、極性信号発生部３１３はＤＡ変換回路３６に対してハイレベルの極性信号ＲＥＶを出力し、スイッチ切替信号発生部３１４はアナログスイッチ３７に対してハイレベルのスイッチ切替信号ＯＰＣＮＴＬを出力する。

また、走査信号線駆動用信号発生部３１１は、時刻Ｔ_２ｈ（２），Ｔ_４ｈ（２），…に合わせて、ゲートクロック信号ＧＣＫを走査信号線駆動回路２に出力する。これにより、走査信号線駆動回路２は、時刻Ｔ_２ｈ（２），Ｔ_４ｈ（２），…から一水平走査期間の１／２より短い所定の期間だけ、走査信号線ＧＬ２，ＧＬ４，…の電圧ＧＤＯＵＴ２，ＧＤＯＵＴ４，…をハイレベルとする。

以上により、偶数行目の画素ＰＩＸの画素電極には、水平走査期間の後半において、ホールドメモリ３４に転送された映像データがＤ／Ａ変換された正極性のアナログ電圧が印加される。そして、負側の極性電位の対向電極と画素電極７との間の液晶が所望の光学的シャッターとして働く。

このように、本実施例の液晶表示装置では、共通電極駆動部３１１および出力バッファ３２は、一水平走査期間を前半と後半との２つの分割期間に分割し、該分割期間ごとに（一水平走査期間の１／２ごとに）対向電極電位の極性を反転させる。この反転方式を携帯電話等で主流の２４０ドット×３２０ドットクラスの小型ディスプレイに適用させると、対向電極が従来のライン反転駆動に比べて、倍速交流駆動されるため、反転周期も２倍の２０ｋＨｚ程度となる。これにより、たとえディスプレイが振動しても、人間の可聴周波数以上の音になるため、通話の妨げとなる音鳴りが回避できる。

本実施形態のように、対向電極電位を倍速交流駆動する方法としては、フレームレートを倍速にする方法（単にすべての書き込み動作を倍速にする方法）が考えられる。しかしながら、単にフレームレートを倍速にすると、単位時間あたりのフレーム書き換え回数が増し、データ信号線ＳＬへの充電電力が増えるため、消費電力が増大する。これに対して、本実施例では、フレームレートを変更しないため、単位時間あたりのデータ信号線ＳＬへの電圧充電量は従来と同様であり、消費電力の増大を抑制することができる。

例えば、フレームレートを倍速にする場合におけるデータ信号線充電電力が１０ｍＷに対して、本実施例のようにフレームレートを変更することなく対向電極電位の反転周波数を倍速とする方法では５ｍＷと半分の消費電力ですむ。

また、データ信号線駆動回路３は、対向電極電位の極性反転にあわせて、一水平走査期間の前半または後半で、各行の画素ＰＩＸの画素電極に所望の電圧を印加する。図５は、本実施例の液晶表示装置における画素極性分布を示す図である。図５に示されるように、１フレーム目では、奇数行目の画素ＰＩＸには、一水平走査期間の前半で正極性の電圧が画素電極７に印加され、偶数行目の画素ＰＩＸには、一水平走査期間の後半で負極性の電圧が画素電極７に印加される。２フレーム目では、１フレーム目と逆に、奇数行目の画素ＰＩＸには、一水平走査期間の後半で負極性の電圧が画素電極７に印加され、偶数行目の画素ＰＩＸには、一水平走査期間の前半で正極性の電圧が画素電極７に印加される。

このように、行ごとに画素電極７の極性を反転させ、隣合う走査信号線ＧＬに接続された画素に異なる極性の映像データが書き込まれる。これにより、走査信号線ＧＬごとに映像データの極性が変わるため、極性の違いによる表示ムラが画面全体で均一化され、表示品位が向上する。すなわち、フリッカーの発生を抑制することができる。

また、共通電極駆動部３１２および出力バッファ３２は、フレームごとに、一水平走査期間の前半および後半の対向電極極性を切り替える。そして、データ信号線駆動回路３は、全フレームにおいて、奇数行目の書き込み期間を前半とし、偶数行目の書き込み期間を後半とする。これにより、データ信号線駆動回路３は、各行における映像データの極性を、フレームごとに切り替える。その結果、極性の違いによる明暗がフレーム間で均一化され、表示ムラの発生を回避することができる。

＜実施例２＞
上記実施例では、共通電極駆動部３１２および出力バッファ３２は、一水平走査期間の前半における対向電極電位の極性を、奇数フレーム目では負側の極性に、偶数フレーム目では正側の極性にする。そして、共通電極駆動部３１２および出力バッファ３２は、一水平走査期間の後半における対向電極電位の極性を、奇数フレーム目では正側の極性に、偶数フレーム目では負側の極性にする。このように、対向電極電位の極性は、フレームごとに逆のパターンとなる。しかしながら、共通電極駆動部３１２および出力バッファ３２は、すべてのフレームにおいて、対向電極電位の極性を同じパターンとしてもよい。これにより、共通電極駆動部３１２の回路構成を簡略化することができる。

図６は、本実施例における制御部３１が出力する信号のタイミングチャートを示している。図６に示す信号、電圧および時刻は、図１と同様である。

本実施例における１フレーム目の書き込み動作は、上記実施例１における２フレーム目の書き込み動作と同じである。すなわち、共通電極駆動部３１２および出力バッファ３２は、対向電極電位の極性を、一水平走査期間の前半で正側の極性に、一水平走査期間の後半で負側の極性にする。そして、奇数行目の画素ＰＩＸの画素電極７には、一水平走査期間の前半で負極性の電圧が印加される。一方、偶数行目の画素ＰＩＸの画素電極７には、一水平走査期間の後半で正極性の電圧が印加される。

次に、２フレーム目の書き込み動作について説明する。図６に示されるように、２フレーム目においても、共通電極駆動部３１２および出力バッファ３２は、対向電極電位の極性を、一水平走査期間の前半で正側の極性に、一水平走査期間の後半で負側の極性にする。

時刻Ｔ_１（２）から時刻Ｔ_２（２）の間、極性信号発生部３１３は、正極性を示すハイレベルの極性信号ＲＥＶをＤＡ変換回路３６に出力する。また、時刻Ｔ_１（２）から時刻Ｔ_２（２）の間、スイッチ切替信号発生部３１４は、ＤＡ変換回路３６からのアナログ電圧を出力回路３８に出力する旨を示すハイレベルのスイッチ切替信号ＯＰＣＮＴＬをアナログスイッチ３７に出力する。

そして、時刻Ｔ_１（２）から一水平走査期間の１／２が経過した時刻Ｔ_１ｈ（２）において、走査信号線駆動用信号発生部３１１は、ゲートスタートパルス信号ＧＳＰを走査信号線駆動回路２に出力する。これにより、走査信号線駆動回路２は、時刻Ｔ_１ｈ（２）から一水平走査期間の１／２の期間だけ、１番目の走査信号線ＧＬ１の電圧ＧＤＯＵＴ１をハイレベルとする。これにより、１行目の画素ＰＩＸ１ｊのＴＦＴ素子６がオン状態となる。

以上により、時刻Ｔ_１ｈ（２）から一水平走査期間の１／２の期間（水平走査期間の後半）において、ホールドメモリ３４に転送された１行目の映像データが、ＤＡ変換回路３６において正極性のアナログ電圧に変換される。そして、該正極性のアナログ電圧がデータ信号線ＳＬを介して１行目の画素ＰＩＸの各画素電極７に印加され、負側の極性電位の対向電極と画素電極７との間の液晶が所望の光学的シャッターとして働く。

次に、水平走査期間ＨＳの立ち上がり時刻Ｔ_２（２）において、極性信号発生部３１３はＤＡ変換回路３６に対してローレベルの極性信号ＲＥＶを出力する。

また、走査信号線駆動用信号発生部３１１は、時刻Ｔ_２（２）に合わせて、ゲートクロック信号ＧＣＫを走査信号線駆動回路２に出力する。これにより、走査信号線駆動回路２は、次番目（ここでは、２番目）の走査信号線ＧＬ２の電圧ＧＤＯＵＴ２をハイレベルとし、２行目の画素ＰＩＸ２ｊのＴＦＴ素子６をオン状態とする。

そして、時刻Ｔ_２（２）から一水平走査期間の１／２が経過した時刻Ｔ_２ｈ（２）において、スイッチ切替信号発生部３１４は、対向電極電位ＶＣＯＭを出力する旨を示すローレベルのスイッチ切替信号ＯＰＣＮＴＬをアナログスイッチ３７に出力する。

以上により、時刻Ｔ_２（２）から一水平走査期間の１／２の期間（つまり、水平走査期間の前半）において、ホールドメモリ３４に転送された２行目の映像データが、ＤＡ変換回路３６において負極性のアナログ電圧に変換される。そして、該負極性のアナログ電圧がデータ信号線ＳＬを介して２行目の画素ＰＩＸの各画素電極７に印加され、正側の極性電位の対向電極と画素電極７との間の液晶が所望の光学的シャッターとして働く。

２フレーム目の残りの行については、上記１，２行目と同様の処理が繰り返される。すなわち、Ｔ_３（２）〜Ｔ_５（２），…における処理は、Ｔ_１（２）〜Ｔ_３（２）と同様である。ただし、ｊ行目における処理において、走査信号線駆動回路２は、ｊ番目の走査信号線ＧＬｊの電圧ＧＤＯＵＴｊをハイレベルとする。

図７は、本実施例の液晶表示装置における画素極性分布を示す図である。図７に示されるように、１フレーム目において、奇数行目の画素ＰＩＸには、一水平走査期間の前半で負極性の電圧が画素電極７に印加され、偶数行目の画素ＰＩＸには、一水平走査期間の後半で正極性の電圧が画素電極７に印加される。一方、２フレーム目において、奇数行目の画素ＰＩＸには、一水平走査期間の前半で正極性の電圧が画素電極７に印加され、偶数行目の画素ＰＩＸには、一水平走査期間の後半で負極性の電圧が画素電極７に印加される。以降のフレームでは、１・２フレームの書き込み動作が繰り返し行われる。

このように、本実施例の液晶表示装置では、共通電極駆動部３１１および出力バッファ３２は、すべてのフレームにおいて、対向電極電位の極性を、一水平走査期間の前半で正側とし、一水平走査期間の後半で負側とする。これにより、対向電極が従来のライン反転駆動に比べて、倍速交流駆動されるため、通話の妨げとなる音鳴りが回避できる。さらに、全フレームで対向電極電位の極性パターンが同じであるため、共通電極駆動部３１２の回路構成が簡略化できる。

また、上記実施例１と同様に、行ごとに画素電極の極性が反転するためにフリッカーの発生を抑制することができる。

＜実施例３＞
上記実施例１では、奇数行目の画素ＰＩＸの画素電極７に、常に一水平走査期間の前半で電圧が印加され、偶数行目の画素ＰＩＸの画素電極７に、常に一水平走査期間の後半で電圧が印加される。

一水平走査期間の前半で書き込む場合、図１に示されるように、スイッチ切替信号ＯＰＣＮＴＬがハイレベルのままで（出力回路３８とＤＡ変換回路３６とが接続されたままで）、書き込み処理が始まる。一方、一水平走査期間の後半で書き込む場合、図１に示されるように、ローレベルのスイッチ切替信号ＯＰＣＮＴＬを一旦ハイレベルにした後、書き込み処理が始まる。したがって、一水平走査期間の前半で書き込む場合と後半で書き込む場合とで、書き込み開始時のデータ信号線の電位や、書き込み時間に差が生じる可能性がある。これにより、一行おきに濃淡ムラが発生する場合がある。

また、上記実施例２では、常に一水平走査期間の前半で負極性の電圧が画素電極７に印加され、常に一水平走査期間の後半で正極性の電圧が画素電極７に印加される。この場合、一行ごとの上下動フリッカーが発生する可能性がある。

本実施例は、このような場合の解決策を提示するものである。
上記実施例における１フレーム目および２フレーム目の書き込み処理は、上記実施例１の書き込み処理と同じであるため、説明を省略する。

図８は、本実施例における３フレーム目および４フレーム目の各信号のタイミングチャートを示している。

まず、３フレーム目について説明する。図８に示されるように、水平同期信号ＨＳの立ち上がりタイミングの時刻Ｔ_１（３）に合わせて、サンプリングメモリ３３は、１行目の映像データをホールドメモリ３４に転送する。また、時刻Ｔ_１（３）において、共通電極駆動部３１２および出力バッファ３２は、負側の極性となるように、対向電極電位ＶＣＯＭおよび補助容量ＣＳのベース電位ＶＣＳを出力する。また、極性信号発生部３１３は、ＤＡ変換回路３６に対して、ローレベルの極性信号ＲＥＶを出力する。さらに、スイッチ切替信号発生部３１４は、アナログスイッチ３７に対して、ＤＡ変換回路３６で変換されたアナログ電圧を出力回路３８に出力する旨を示すハイレベルのスイッチ切替信号ＯＰＣＮＴＬを出力する。

次に、一水平走査期間の１／２が経過した時刻Ｔ_１ｈ（３）において、走査信号線駆動用信号発生部３１１は、ゲートスタート信号ＧＳＰおよびゲートクロック信号ＧＣＫを、走査信号線駆動回路２に出力する。これにより、走査信号線駆動回路２は、時刻Ｔ_１ｈ（３）から一水平走査期間の１／２の期間だけ、１番目の走査信号線ＧＬ１の電圧ＧＤＯＵＴ１をハイレベルとし、１行目の画素ＰＩＸ１ｊのＴＦＴ素子６をオン状態とする。また、時刻Ｔ_１ｈ（３）において、極性信号発生部３１３は、ＤＡ変換回路３６に対して、正極性のアナログ電圧に変換させることを示すハイレベルの極性信号ＲＥＶを出力する。

以上により、時刻Ｔ_１ｈ（３）から一水平走査期間の１／２の期間（水平走査期間の後半）において、ホールドメモリ３４に転送された１行目の映像データが、ＤＡ変換回路３６において正極性のアナログ電圧に変換される。そして、該正極性のアナログ電圧がデータ信号線ＳＬを介して１行目の画素ＰＩＸの各画素電極７に印加され、負側の極性電位の対向電極と画素電極７との間の液晶が所望の光学的シャッターとして働く。

次に、水平走査期間ＨＳの立ち上がり時刻Ｔ_２（３）において、共通電極駆動部３１２および出力バッファ３２は、対向電極電位ＶＣＯＭおよびベース電位ＶＣＳを、正側の極性に切り替える。また、時刻Ｔ_２（３）において、極性信号発生部３１３はＤＡ変換回路３６に対してローレベルの極性信号ＲＥＶを出力する。

さらに、走査信号線駆動用信号発生部３１１は、時刻Ｔ_２（３）に合わせて、ゲートクロック信号ＧＣＫを走査信号線駆動回路２に出力する。これにより、走査信号線駆動回路２は、次番目（ここでは、２番目）の走査信号線ＧＬ２の電圧ＧＤＯＵＴ２をハイレベルとし、２行目の画素ＰＩＸ２ｊのＴＦＴ素子６をオン状態とする。

その後、一水平走査期間の１／２が経過した時刻Ｔ_２ｈ（３）において、スイッチ切替信号発生部３１４は、対向電極電位ＶＣＯＭを出力することを示すローレベルのスイッチ切替信号ＯＰＣＮＴＬをアナログスイッチ３７に出力する。

以上により、時刻Ｔ_２（３）から一水平走査期間の１／２の期間（つまり、水平走査期間の前半）において、ホールドメモリ３４に転送された２行目の映像データが、ＤＡ変換回路３６において負極性のアナログ電圧に変換される。そして、該負極性のアナログ電圧がデータ信号線ＳＬを介して２行目の画素ＰＩＸの各画素電極７に印加され、正側の極性電位の対向電極と画素電極７との間の液晶が所望の光学的シャッターとして働く。

３フレーム目の残りの行については、上記１，２行目と同様の処理が繰り返される。

次に、４フレーム目の書き込みについて説明する。

図８で示されるように、４フレーム目において、共通電極駆動部３１２および出力バッファ３２は、一水平走査期間の前半に負側の極性となる対向電極電位ＶＣＯＭおよびベース電位ＶＣＳを出力し、一水平走査期間の後半に正側の極性となる対向電極電位ＶＣＯＭおよびベース電位ＶＣＳを出力する。

そして、奇数行目の書き込みは以下のように行われる。
水平同期信号Ｔ_１（４），Ｔ_３（４），…において、極性信号発生部３１３はＤＡ変換回路３６に対してローレベルの極性信号ＲＥＶを出力し、スイッチ切替信号発生部３１４はアナログスイッチ３７に対してローレベルのスイッチ切替信号ＯＰＣＮＴＬを出力する。

その後、一水平走査期間の１／２が経過した時刻Ｔ_１ｈ（４），Ｔ_３ｈ（４），…において、極性信号発生部３１３はＤＡ変換回路３６に対してハイレベルの極性信号ＲＥＶを出力し、スイッチ切替信号発生部３１４はアナログスイッチ３７に対してハイレベルのスイッチ切替信号ＯＰＣＮＴＬを出力する。

また、走査信号線駆動用信号発生部３１１は、時刻Ｔ_１ｈ（４），Ｔ_３ｈ（４），…に合わせて、ゲートクロック信号ＧＣＫを走査信号線駆動回路２に出力する。これにより、走査信号線駆動回路２は、時刻Ｔ_１ｈ（４），Ｔ_３ｈ（４），…から一水平走査期間の１／２の期間だけ、走査信号線ＧＬ１，ＧＬ３，…の電圧ＧＤＯＵＴ１，ＧＤＯＵＴ３，…をハイレベルとする。

以上により、奇数行目の画素ＰＩＸの画素電極７には、水平走査期間の後半において、ホールドメモリ３４の映像データから変換された負極性のアナログ電圧が印加される。そして、負側の極性電位の対向電極と画素電極７との間の液晶が所望の光学的シャッターとして働く。

一方、偶数行目の書き込みは以下のように行われる。偶数行目の書き込みを行う水平同期信号ＨＳの立ち上がりタイミングの時刻Ｔ_２（４），Ｔ_４（４），…において、極性信号発生部３１３はＤＡ変換回路３６に対してハイレベルの極性信号ＲＥＶを出力し、スイッチ切替信号発生部３１４はアナログスイッチ３７に対してハイレベルのスイッチ切替信号ＯＰＣＮＴＬを出力する。

また、走査信号線駆動用信号発生部３１１は、時刻Ｔ_２（４），Ｔ_４（４），…に合わせて、ゲートクロック信号ＧＣＫを走査信号線駆動回路２に出力する。これにより、走査信号線駆動回路２は、時刻Ｔ_２（４），Ｔ_４（４），…から一水平走査期間の１／２の期間だけ、走査信号線ＧＬ２，ＧＬ４，…の電圧ＧＤＯＵＴ２，ＧＤＯＵＴ４，…をハイレベルとする。

次に、一水平走査期間の１／２が経過した時刻Ｔ_２ｈ（４），Ｔ_４ｈ（４），…において、極性信号発生部３１３はＤＡ変換回路３６に対してローレベルの極性信号ＲＥＶを出力し、スイッチ切替信号発生部３１４はアナログスイッチ３７に対してローレベルのスイッチ切替信号ＯＰＣＮＴＬを出力する。

以上により、偶数行目の画素ＰＩＸの画素電極７には、水平走査期間の前半において、ホールドメモリ３４の映像データからＤ／Ａ変換された正極性のアナログ電圧が印加される。そして、負側の極性電位の対向電極と画素電極７との間の液晶が所望の光学的シャッターとして働く。

４フレーム目の残りの行については、上記１，２行目と同様の処理が繰り返される。
また、５フレーム以降については、１〜４フレームの書き込み処理を繰り返して行う。

図９は、本実施例の液晶表示装置における画素極性分布を示す図である。図９に示されるように、１フレーム目では、奇数行目の画素ＰＩＸには、一水平走査期間の前半で正極性の電圧が画素電極７に印加され、偶数行目の画素ＰＩＸには、一水平走査期間の後半で負極性の電圧が画素電極７に印加される。２フレーム目では、奇数行目の画素ＰＩＸには、一水平走査期間の後半で負極性の電圧が画素電極７に印加され、偶数行目の画素ＰＩＸには、一水平走査期間の前半で正極性の電圧が画素電極７に印加される。さらに、３フレーム目では、奇数行目の画素ＰＩＸには、一水平走査期間の後半で正極性の電圧が画素電極７に印加され、偶数行目の画素ＰＩＸには、一水平走査期間の前半で負極性の電圧が画素電極７に印加される。さらに、４フレーム目では、奇数行目の画素ＰＩＸには、一水平走査期間の後半で負極性の電圧が画素電極７に印加され、偶数行目の画素ＰＩＸには、一水平走査期間の前半で正極性の電圧が画素電極７に印加される。

すなわち、共通電極駆動部３１２および出力バッファ３２は、２フレームごとに、前半および後半の対向電極極性を切り替える。そして、データ信号線駆動回路３は、フレーム間で前半および後半の対向電極極性が切り替えられるとき、各走査信号線ＧＬに接続された画素に映像データを書き込む期間を前半または後半で同じとする。これにより、極性の違いによる明暗が２フレーム間で均一化され、表示ムラの発生を回避することができる。

また、フレーム間で前半および後半の対向電極極性が切り替えられないとき、データ信号線駆動回路３は、各走査信号線ＧＬに接続された画素に映像データを書き込む期間を切り替える。そのため、書き込み開始時のデータ信号線の電位や、書き込み時間に差に起因する濃淡ムラの発生を抑制することができる。また、正極性（あるいは負極性）の電圧を画素ＰＩＸに印加する期間は、２フレームごとに、一水平走査期間の前半／後半に切り替えられるため、一行ごとの上下動フリッカーの発生を抑制することができる。

なお、上記実施形態では、アナログスイッチ３７がローレベルのスイッチ切替信号ＯＰＣＮＴＬを受けた場合、対向電極電位ＶＣＯＭを出力回路３８に出力する構成とした。しかしながら、これに限らず、アナログスイッチ３７は、ローレベルのスイッチ切替信号ＯＰＣＮＴＬを受けた場合、出力回路３８とＤＡ変換回路３６との接続を遮断すればよく、単にオープンにする構成であってもよい。

また、上記説明では、共通電極駆動部３１２および出力バッファ３２は、一水平走査期間を前半と後半との２つの分割期間に分割し、分割期間ごとに対向電極電位の極性を反転させる構成とした。しかしながら、これに限らず、共通電極駆動部３１２および出力バッファ３２は、一水平走査期間を複数の分割期間に分割し、分割期間ごとに対向電極電位の極性を反転させてもよい。

例えば、共通電極駆動部３１２および出力バッファ３２は、一水平走査期間を４つの分割期間に分割してもよい。この場合、奇数行目の書き込みについては、１番目（または３番目）の分割期間で正極性の映像データを書き込み、偶数行目の書き込みについては、２番目（または４番目）の分割期間で負極性の映像データを書き込む。これにより、対向電極極性の反転周波数をより高くすることができるとともに、行ごとに極性を変えることができ、フリッカーの発生を抑制できる。

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施例にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明の液晶表示装置では、音鳴りを防止でき、かつ、消費電力を低減することができる。そのため、液晶テレビ等の表示装置に適用ができる。また、低消費電力化の要望の強い携帯電話等のモバイル機器にも適用できる。

本発明に係る液晶表示装置における映像データの書き込みタイミングを表すタイミングチャートである。 本発明の液晶表示装置の構成を示すブロック図である。 上記液晶表示装置の画素部を示す平面図である。 上記液晶表示装置のデータ信号線駆動回路の構成を示すブロック図である。 実施例１の液晶表示装置における画素極性分布を示す図である。 実施例２の液晶表示装置における映像データの書き込みタイミングを表すタイミングチャートである。 実施例２の液晶表示装置における画素極性分布を示す図である。 実施例３の液晶表示装置における映像データの書き込みタイミングを表すタイミングチャートである。 実施例３の液晶表示装置における画素極性分布を示す図である。

符号の説明

１ 液晶パネル
２ 走査信号線駆動回路
３ データ信号線駆動回路
７ 画素電極
１１ マトリクス基板
１２ 対向基板
１２ａ 対向電極
３１ 制御部
３２ 出力バッファ（対向電極極性切替手段）
３３ サンプリングメモリ
３４ ホールドメモリ
３５ レベルシフタ
３６ ＤＡ変換回路(ＤＡＣ)
３７ アナログスイッチ
３８ 出力回路
３１１ 走査信号線駆動用信号発生部
３１２ 共通電極駆動部（対向電極極性切替手段）
３１３ 極性信号発生部
３１４ スイッチ切替信号発生部
ＧＬ 走査信号線
ＳＬ データ信号線
ＰＩＸ 画素
ＤＡＴＡ 映像データ
ＶＣＯＭ 対向電極電位
ＶＯＵＴ 出力電位

Claims (5)

1. 液晶を挟持する画素電極と対向電極とを含む複数の画素と、
   該画素を駆動するための複数のデータ信号線および複数の走査信号線と、
   一水平走査期間ごとに走査信号線を順に選択し、選択した走査信号線に接続された画素への映像データの書き込みを可能とする走査信号線駆動回路と、
   前記データ信号線を介して、前記走査信号線駆動回路が選択した走査信号線に接続された画素に映像データを書き込むデータ信号線駆動回路とを備える液晶表示装置において、
   一水平走査期間を複数の分割期間に分割し、前記分割期間ごとに前記対向電極の電位の極性を反転させる対向電極極性反転手段を備え、
   前記データ信号線駆動回路は、一水平走査期間のうち任意の分割期間において、対向電極極性に応じた極性の映像データを画素に書き込むことを特徴とする液晶表示装置。
2. 前記データ信号線駆動回路は、隣合う走査信号線に接続された画素について、異なる極性の映像データを書き込むことを特徴とする請求項１に記載の液晶表示装置。
3. 前記対向電極極性反転手段は、フレームごとに、各分割期間の対向電極極性を切り替え、
   前記データ信号線駆動回路は、各フレーム間で、各走査信号線に接続された画素に映像データを書き込む分割期間を同じにすることを特徴とする請求項２に記載の液晶表示装置。
4. 前記対向電極極性反転手段は、２以上の所定数フレームごとに、各分割期間の対向電極極性を切り替え、
   前記データ信号線駆動回路は、前記対向電極極性反転手段がフレーム間で各分割期間の対向電極極性を切り替えるとき、各走査信号線に接続された画素に映像データを書き込む分割期間を同じとし、前記対向電極極性反転手段がフレーム間で各分割期間の対向電極極性を切り替えないとき、各走査信号線に接続された画素に映像データを書き込む分割期間を、異なる対向電極極性の分割期間に切り替えることを特徴とする請求項２に記載の液晶表示装置。
5. 前記対向電極極性反転手段は、一水平走査期間を前半と後半との２つの分割期間に分割することを特徴とする請求項１から４のいずれか１項に記載の液晶表示装置。
   

Images