JP5732528B2 - 液晶表示装置およびマルチディスプレイシステム - Google Patents

Description

本発明は、液晶表示装置に関する。また、本発明は、複数の液晶表示装置により構成されるマルチディスプレイシステムにも関する。

液晶表示装置は、薄型で低消費電力であるという利点を有するので、様々な分野に広く用いられている。特に、画素ごとに薄膜トランジスタ（ＴＦＴ）などのスイッチング素子を備えたアクティブマトリクス型の液晶表示装置は、高いコントラスト比および優れた応答特性を有し、高性能であるので、テレビやモニタ、ノートパソコンなどに用いられており、近年その市場規模が急速に拡大している。

また、アミューズメント施設向けの表示装置や、インフォメーションディスプレイ、デジタルサイネージなどとして、大型の液晶表示装置が利用されている。これらの用途の拡大とともに、複数の液晶表示装置を配列する（タイリング技術ということがある）ことで大画面の表示装置を擬似的に実現することが試みられている。このような構成は、マルチディスプレイシステムなどと呼ばれ、高精細の大画面を実現する方式として注目されている。

液晶表示装置では、線順次方式で駆動が行われる。線順次方式は、液晶パネルの上側から下側に向かって線順次に走査を行う方式である。アクティブマトリクス型の液晶表示装置では、１垂直走査期間内で、各画素行に対応して設けられた走査線によってＴＦＴが１画素行ごとにオン状態となり、画素への電圧書き込みが１画素行ごとに行われる。

図２８（ａ）に、従来の一般的なアクティブマトリクス型液晶表示装置７００の等価回路を示す。液晶表示装置７００では、図２８（ａ）に示すように、マトリクス状に配置された複数の画素７０１のそれぞれにＴＦＴ７１２が設けられている。ＴＦＴ７１２のゲート電極は、各画素行に対応して設けられた走査線７００ｇに接続されており、ＴＦＴ７１２のソース電極は、各画素列に対応して設けられた信号線７００ｓに接続されている。また、ＴＦＴ７１２のドレイン電極は、各画素７０１に設けられた画素電極７１１に接続されている。

図２８（ｂ）に、走査線７００ｇからＴＦＴ７１２に供給される走査信号電圧の波形を示す。図２８（ｂ）には、図２８（ａ）に対応するように、第１画素行、第２画素行、第３画素行および最終画素行に対応して設けられた走査線７００ｇについて、走査信号電圧の波形を示している。図２８（ｂ）に示すように、第１画素行から順に走査信号電圧がゲートオン電圧となるので、画素７０１への電圧書き込みのタイミングは、画素行ごとに異なり、第１画素行（つまりもっとも上側の画素行）と、最終画素行（つまりもっとも下側の画素行）とでは、タイミングのずれはほぼ１垂直走査期間（１フレーム）に相当する時間（６０Ｈｚ駆動の場合には約１６．７ｍｓ）である。

このように、画素７０１への電圧書き込みのタイミング、すなわち、画素データが書き換えられて表示が切り替わるタイミングは、液晶パネル内で上から下に向かうにつれ順々にずれる。そのため、動きのある映像を表示する場合、以下のような問題が発生することがある。

図２９（ａ）に、液晶表示装置７００の画面に縦バー（上下方向に延びる帯）７０を静止表示したときの様子を示し、図２９（ｂ）に、液晶表示装置７００の画面に縦バー７０を右方向に移動するようにスクロール表示したときの様子を示す。静止表示の場合、図２９（ａ）に示すように、縦バー７０は、上下方向に平行に、つまり正常に表示される。これに対し、スクロール表示の場合には、図２９（ｂ）に示すように、縦バー７０は、上下方向に対して傾いて表示されてしまう。

図３０（ａ）に、マルチディスプレイシステム８００の画面に縦バー７０を静止表示したときの様子を示し、図３０（ｂ）に、マルチディスプレイシステム８００の画面に縦バー７０を右方向に移動するようにスクロール表示したときの様子を示す。図３０（ａ）および（ｂ）に示すマルチディスプレイシステム８００は、３行４列に配置された１２個の液晶表示装置７００によって構成されている。静止表示の場合、図３０（ａ）に示すように、縦バー７０は、各液晶表示装置７００においても、マルチディスプレイシステム８００全体においても、上下方向に平行に、つまり正常に表示される。これに対し、スクロール表示の場合には、図３０（ｂ）に示すように、縦バー７０は、各液晶表示装置７００においても、マルチディスプレイシステム８００全体においても、上下方向に対して傾いて表示されてしまうし、さらに、傾いた縦バー７０が上下方向に隣接する液晶表示装置７００間で不連続となってしまう。なお、ここでいう「不連続」は、額縁領域において縦バー７０が表示されないことを指しているわけではなく、縦バー７０の各液晶表示装置７００に表示される部分が厳密な一直線上に位置しない（つまり左右方向に表示位置がずれてしまう）ことを意味している。

従来、画像データを格納するためのフレームメモリを、マルチディスプレイシステムを構成する複数の液晶表示装置のそれぞれに設け、２行目以降に配置された液晶表示装置については遅延させた表示を行うことにより、表示の連続性を保つ手法が知られている。

しかしながら、この手法では、液晶表示装置間の表示の不連続性を解消できるものの、各液晶表示装置内での表示の傾きを解決することはできない。また、この手法では、液晶表示装置ごとにフレームメモリを必要とするので、製造コストが増加してしまう。さらに、マルチディスプレイシステムを構成する液晶表示装置の数が多くなり、列方向に沿って配置された液晶表示装置の個数が（つまり液晶表示装置の行数が）多くなるほど、その分だけ表示を遅延させなければならない。例えば、図３０（ｂ）に示したように液晶表示装置が３行に配置されている場合は、１行目の（つまりもっとも上側の）液晶表示装置における表示に比べ、３行目の（つまりもっとも下側の）液晶表示装置における表示は、２垂直走査期間分遅延させなければならない。また、遅延時間の長くなる液晶表示装置では、その分だけフレームメモリの容量も大きい必要があるので、製造コストがさらに増加してしまう。

特許文献１には、電圧書き込みをすべての画素について一斉に行うことができる液晶表示装置が開示されている。図３１に、特許文献１に開示されている液晶表示装置９００を示す。

液晶表示装置９００は、図３１に示すように、マトリクス状に配列された複数の画素９０１を有する。各画素行に対応して走査線９００ｇ１および９００ｇ２が設けられており、各画素列に対応して信号線９００ｓが設けられている。また、各画素行に対応して補助容量線９００ｃ１および一時容量線９００ｃ２が設けられている。

複数の画素９０１のそれぞれには、液晶素子ＬＣおよび補助容量素子９２２Ａと、一時容量素子９２２Ｂとが設けられている。液晶素子ＬＣは、各画素９０１の画素電極と、画素電極に対向する対向電極と、画素電極と対向電極との間に位置する液晶層（いずれも不図示）とによって構成される容量素子である。

また、各画素９０１には、２つのＴＦＴ素子９１２Ａおよび９１２Ｂが設けられている。２つのＴＦＴ素子９１２Ａおよび９１２Ｂのうちの一方のＴＦＴ素子９１２Ａは、一時容量素子９２２Ｂと、液晶素子ＬＣおよび補助容量素子９２２Ａとの導通・非導通を切り替えるためのスイッチング素子である。ＴＦＴ素子９１２Ａのゲート電極は、走査線９００ｇ１に接続されており、ＴＦＴ素子９１２Ａのソース電極は、一時容量素子９２２Ｂの一端に接続されている。また、ＴＦＴ素子９１２Ａのドレイン電極は、補助容量素子９２２Ａの一端および液晶素子ＬＣの一端（画素電極）に接続されている。

他方のＴＦＴ素子９１２Ｂは、一時容量素子９２２Ｂと信号線９００ｓとの導通・非導通を切り替えるためのスイッチング素子である。ＴＦＴ素子９１２Ｂのゲート電極は、走査線９００ｇ２に接続されており、ＴＦＴ素子９１２Ｂのソース電極は、信号線９００ｓに接続されている。また、ＴＦＴ素子９１２Ｂのドレイン電極は、一時容量素子９２２Ｂの一端に接続されている。

補助容量素子９２２Ａは、液晶素子ＬＣに蓄積電荷を安定に保持するための容量素子である。補助容量素子９２２Ａの一端は、既に説明したようにＴＦＴ素子９１２Ａのドレイン電極に接続されている。また、補助容量素子９２２Ａの他端は、補助容量線９００ｃ１に接続されている。

一時容量素子９２２Ｂは、液晶素子ＬＣに映像信号を書き込む前に、映像信号に対応する映像電圧を一時的に保持するための容量素子である。一時容量素子９２２Ｂの一端は、既に説明したようにＴＦＴ素子９１２Ａのソース電極およびＴＦＴ素子９１２Ｂのドレイン電極に接続されており、一時容量素子９２２Ｂの他端は、一時容量線９００ｃ２に接続されている。

上述した構成を有する液晶表示装置９００では、１垂直走査期間内で、まず、一時容量素子９２２Ｂに線順次に映像電圧を供給して一時的に保持させ、その後に、すべての画素９０１の液晶素子ＬＣおよび補助容量素子９２２Ａに映像電圧を一斉に転送（書き込み）する。

特開２０１０−２５６４２０号公報

特許文献１に開示されている液晶表示装置９００をマルチディスプレイシステムに用いることにより（ただし特許文献１自体にはそのような適用について何の言及もなされてはいない）、縦バーをスクロール表示した場合の２つの問題をいずれも、つまり、液晶表示装置間の表示の不連続性だけでなく、各液晶表示装置内での表示の傾きも解決することができると考えられる。

しかしながら、液晶表示装置９００では、液晶素子ＬＣおよび補助容量素子９２２Ａへの映像電圧の転送の際、液晶素子ＬＣおよび補助容量素子９２２Ａには、前垂直走査期間において書き込まれた電圧（データ）が残っているため、実際には、液晶素子ＬＣおよび補助容量素子９２２Ａに所望の電圧を書き込むことはできない。所望の電圧を書き込むためには、前垂直走査期間に書き込まれた電圧の大きさ（当然画素９０１ごとに大きく異なり得る）を考慮した映像電圧を一時容量素子９２２Ｂに供給する必要があり、そのような電圧供給を実現するための回路構成が著しく複雑となったり、製造コストの増加の原因となったりする。

本発明は、上記問題に鑑みてなされたものであり、その目的は、簡易な構成ですべての画素に所望の電圧を一斉に書き込むことができる液晶表示装置およびそのような液晶表示装置を備えたマルチディスプレイシステムを提供することにある。

本発明の実施形態における液晶表示装置は、複数の行および複数の列を有するマトリクス状に配列された複数の画素を有し、前記複数の画素のそれぞれに設けられた画素電極と、前記画素電極に対向する対向電極と、前記画素電極および前記対向電極の間に設けられた液晶層と、を備える液晶表示装置であって、各画素行に対応して設けられた第１走査線、第２走査線および第３走査線と、各画素列に対応して設けられた第１信号線および第２信号線と、前記複数の画素のそれぞれに設けられた画素容量と、前記複数の画素のそれぞれに設けられた一時保持容量であって、前記画素容量に書き込まれるべき電圧が一時的に保持される一時保持容量と、前記第１走査線から供給される走査信号電圧によってオン／オフされる第１スイッチング素子であって、前記第１信号線と前記一時保持容量との電気的な接続を制御する第１スイッチング素子と、前記第２走査線から供給される走査信号電圧によってオン／オフされる第２スイッチング素子であって、前記一時保持容量と前記画素容量との電気的な接続を制御する第２スイッチング素子と、前記第３走査線から供給される走査信号電圧によってオン／オフされる第３スイッチング素子であって、前記第２信号線と前記画素容量との電気的な接続を制御する第３スイッチング素子と、をさらに備える。

ある好適な実施形態では、任意の１垂直走査期間は、第１の期間と、前記第１の期間より後の第２の期間と、前記第２の期間よりも後の第３の期間とを含み、前記第１の期間において、１画素行ごとに前記第１スイッチング素子がオン状態とされることによって、前記第１信号線から前記一時保持容量に表示信号電圧が供給され、前記複数の画素のすべての前記一時保持容量に表示信号電圧が供給された後の前記第２の期間において、前記複数の画素のすべての前記第３スイッチング素子がオン状態とされることによって、前記第２信号線から前記画素容量にリセット電圧が供給され、前記リセット電圧によって前垂直走査期間に前記画素容量に書き込まれた電圧がリセットされた後の前記第３の期間において、前記複数の画素のすべての前記第２スイッチング素子がオン状態とされることによって、前記複数の画素のすべての前記画素容量に、前記一時保持容量に保持されていた電圧が一斉に書き込まれる。

ある好適な実施形態では、前記第２の期間において前記第２信号線から前記画素容量に供給される前記リセット電圧は、前記対向電極に供給される電圧と実質的に同じ大きさである。

ある好適な実施形態では、前記第１の期間の前半において、前記複数の画素によって構成される複数の画素行のうちの半分の画素行の画素の前記一時保持容量に、前記第１信号線から第１の極性の表示信号電圧が供給され、前記第１の期間の後半において、残り半分の画素行の画素の前記一時保持容量に、前記第１信号線から前記第１の極性とは逆の第２の極性の表示信号電圧が供給される。

ある好適な実施形態では、前記第１の期間の前半および後半のそれぞれにおいて、前記第１信号線から前記一時保持容量への表示信号電圧の供給は１画素行おきに行われる。

ある好適な実施形態では、本発明による液晶表示装置は、前記第１信号線および前記第２信号線に電圧を供給する信号線駆動回路を備え、前記第１の期間において前記信号線駆動回路から前記第１信号線に供給される電圧と前記第２信号線に供給される電圧とは、前記対向電極に供給される電圧を基準として互いに極性が逆で実質的に大きさが同じである。

ある好適な実施形態では、前記第１信号線および前記第２信号線のそれぞれは、列方向において相対的に上側に位置する第１の部分と、列方向において相対的に下側に位置する第２の部分とに分離されている。

あるいは、本発明の実施形態における液晶表示装置は、複数の行および複数の列を有するマトリクス状に配列された複数の画素を有し、前記複数の画素のそれぞれに設けられた画素電極と、前記画素電極に対向する対向電極と、前記画素電極および前記対向電極の間に設けられた液晶層と、を備える液晶表示装置であって、各画素行に対応して設けられた第１走査線、第２走査線および第３走査線と、各画素列に対応して設けられた第１信号線および第２信号線と、前記複数の画素のそれぞれに設けられた画素容量と、前記複数の画素のそれぞれに設けられた一時保持容量であって、前記画素容量に書き込まれるべき電圧が一時的に保持される一時保持容量と、前記第１走査線から供給される走査信号電圧によってオン／オフされる第１スイッチング素子と、前記第２走査線から供給される走査信号電圧によってオン／オフされる第２スイッチング素子であって、前記一時保持容量と前記画素容量との電気的な接続を制御する第２スイッチング素子と、前記第３走査線から供給される走査信号電圧によってオン／オフされる第３スイッチング素子と、をさらに備え、前記複数の画素によって構成される複数の画素行のうちの一部の画素行の画素では、前記第１スイッチング素子によって前記第１信号線と前記一時保持容量との電気的な接続が制御され、前記第３スイッチング素子によって前記第２信号線と前記画素容量との電気的な接続が制御され、前記複数の画素行のうちの他の画素行の画素では、前記第１スイッチング素子によって前記第２信号線と前記一時保持容量との電気的な接続が制御され、前記第３スイッチング素子によって前記第１信号線と前記画素容量との電気的な接続が制御される。

ある好適な実施形態では、任意の１垂直走査期間は、第１の期間と、前記第１の期間より後の第２の期間と、前記第２の期間よりも後の第３の期間とを含み、前記第１の期間において、前記一部の画素行で１画素行ごとに前記第１スイッチング素子がオン状態とされることによって、前記第１信号線から前記一時保持容量に表示信号電圧が供給され、同じ前記第１の期間において、前記他の画素行で１画素行ごとに前記第１スイッチング素子がオン状態とされることによって、前記第２信号線から前記一時保持容量に表示信号電圧が供給され、前記複数の画素のすべての前記一時保持容量に表示信号電圧が供給された後の前記第２の期間において、前記複数の画素のすべての前記第３スイッチング素子がオン状態とされることによって、前記第１信号線または前記第２信号線から前記画素容量にリセット電圧が供給され、前記リセット電圧によって前垂直走査期間に前記画素容量に書き込まれた電圧がリセットされた後の前記第３の期間において、前記複数の画素のすべての前記第２スイッチング素子がオン状態とされることによって、前記複数の画素のすべての前記画素容量に、前記一時保持容量に保持されていた電圧が一斉に書き込まれる。

ある好適な実施形態では、前記第２の期間において前記第１信号線または前記第２信号線から前記画素容量に供給される前記リセット電圧は、前記対向電極に供給される電圧と実質的に同じ大きさである。

ある好適な実施形態では、前記一部の画素行は、前記複数の画素行のうちの半分の画素行であり、前記他の画素行は、前記複数の画素行のうちの残り半分の画素行である。

ある好適な実施形態では、本発明による液晶表示装置は、前記画素電極、前記第１走査線、前記第２走査線、前記第３走査線、前記第１信号線、前記第２信号線、前記第１スイッチング素子、前記第２スイッチング素子および前記第３スイッチング素子を含むアクティブマトリクス基板と、前記対向電極を含み、前記アクティブマトリクス基板に対向する対向基板と、を備え、前記一時保持容量は、前記アクティブマトリクス基板に設けられた第１電極であって、前記画素電極と同じ導電膜から形成された第１電極と、前記対向基板に設けられた第２電極であって、前記対向電極と同じ導電膜から形成された第２電極と、前記第１電極および前記第２電極の間に設けられた誘電体層であって、前記液晶層とは異なる誘電体層と、から構成される。

ある好適な実施形態では、本発明による液晶表示装置は、前記画素電極、前記第１走査線、前記第２走査線、前記第３走査線、前記第１信号線、前記第２信号線、前記第１スイッチング素子、前記第２スイッチング素子および前記第３スイッチング素子を含むアクティブマトリクス基板と、前記対向電極を含み、前記アクティブマトリクス基板に対向する対向基板と、を備え、前記一時保持容量は、前記対向電極と、前記対向基板に設けられたさらなる電極であって、前記対向電極に重なるさらなる電極と、前記対向電極および前記さらなる電極の間に設けられた誘電体層と、から構成される。

本発明の実施形態におけるマルチディスプレイシステムは、それぞれが上記のいずれかの構成を有する液晶表示装置である複数の液晶表示装置を備え、前記複数の液晶表示装置は、列方向に沿って互いに隣接するように配置された２つの液晶表示装置を含む。

本発明の実施形態によると、簡易な構成ですべての画素に所望の電圧を一斉に書き込むことができる液晶表示装置が提供される。また、本発明の実施形態によると、そのような液晶表示装置を備えたマルチディスプレイシステムが提供される。

本発明の好適な実施形態における液晶表示装置１００を模式的に示す平面図である。 本発明の好適な実施形態における液晶表示装置１００を模式的に示す断面図である。 液晶表示装置１００の１つの画素１に対応した領域を示す等価回路図である。 液晶表示装置１００の第１走査線ｇ１、第２走査線ｇ２および第３走査線ｇ３から供給される走査信号電圧の波形を示す図である。 （ａ）は、液晶表示装置１００の画面に縦バー７０を静止表示したときの様子を示す図であり、（ｂ）は、液晶表示装置１００の画面に縦バー７０を右方向に移動するようにスクロール表示したときの様子を示す図である。 （ａ）は、マルチディスプレイシステム２００の画面に縦バー７０を静止表示したときの様子を示す図であり、（ｂ）は、マルチディスプレイシステム２００の画面に縦バー７０を右方向に移動するようにスクロール表示したときの様子を示す図である。 本発明の好適な実施形態における液晶表示装置１００Ａを模式的に示す平面図である。 液晶表示装置１００Ａにおいてライン反転駆動またはドット反転駆動が行われる場合に第１走査線ｇ１から供給される走査信号電圧の波形を示す図である。 （ａ）および（ｂ）は、ドット反転駆動される従来の液晶表示装置７００において白べた表示を行う際に、信号線駆動回路から信号線７００ｓに供給される電圧の波形およびその電圧を供給された信号線７００ｓの電位を示す図である。 （ａ）および（ｂ）は、液晶表示装置１００Ａにおいて白べた表示を行う際に、信号線駆動回路から第１信号線ｓ１に供給される電圧の波形およびその電圧を供給された第１信号線ｓ１の電位を示す図である。 （ａ）は、ドット反転駆動される従来の液晶表示装置７００で白べた表示を行ったときの様子を示す図であり、（ｂ）は、液晶表示装置１００Ａで白べた表示を行ったときの様子を示す図である。 本発明の好適な実施形態における液晶表示装置１００Ａを模式的に示す平面図である。 本発明の好適な実施形態における液晶表示装置１００Ｂを模式的に示す平面図である。 （ａ）および（ｂ）は、液晶表示装置１００Ｂにおいて白べた表示を行う際に、信号線駆動回路６０から第１信号線ｓ１および第２信号線ｓ２に供給される電圧の波形を示す図である。 （ａ）および（ｂ）は、白べた表示を行う際に、信号線駆動回路６０から第１信号線ｓ１および第２信号線ｓ２に供給される電圧の波形の他の例を示す図である。 第１信号線−画素電極間容量Ｃｓｐおよび第２信号線−画素電極間容量Ｃｃｐを模式的に示す図である。 図１４（ｂ）に示す電圧供給を行った場合の画素電極１１の電位を示す図である。 図１５（ｂ）に示す電圧供給を行った場合の画素電極１１の電位を示す図である。 本発明の好適な実施形態における液晶表示装置１００Ｃを模式的に示す平面図である。 （ａ）は、従来の液晶表示装置７００に上下分割構造を採用することによって得られる液晶表示装置７００’の画面に縦バー７０を静止表示したときの様子を示す図であり、（ｂ）は、液晶表示装置７００’の画面に縦バー７０を右方向に移動するようにスクロール表示したときの様子を示す図である。 （ａ）は、液晶表示装置１００Ｃの画面に縦バー７０を静止表示したときの様子を示す図であり、（ｂ）は、液晶表示装置１００Ｃの画面に縦バー７０を右方向に移動するようにスクロール表示したときの様子を示す図である。 本発明の好適な実施形態における液晶表示装置１００Ｄを模式的に示す平面図である。 液晶表示装置１００Ｄの第１走査線ｇ１、第２走査線ｇ２および第３走査線ｇ３から供給される走査信号電圧の波形を示す図である。 （ａ）は、６０インチ以上のサイズを有する従来の液晶表示装置７００で白べた表示を行ったときの様子を示す図であり、（ｂ）は、液晶表示装置１００Ｄで白べた表示を行ったときの様子を示す図である。 （ａ）および（ｂ）は、液晶表示装置１００Ｄにおいて白べた表示を行う際に、信号線駆動回路から第１信号線ｓ１および第２信号線ｓ２に供給される電圧の波形を示す図である。 液晶表示装置１００（あるいは１００Ａ〜１００Ｄ）の断面構造の例を示す図である。 液晶表示装置１００（あるいは１００Ａ〜１００Ｄ）の断面構造の他の例を示す図である。 （ａ）は、従来の一般的なアクティブマトリクス型液晶表示装置７００を示す等価回路図であり、（ｂ）は、液晶表示装置７００の走査線７００ｇから供給される走査信号電圧の波形を示す図である。 （ａ）は、液晶表示装置７００の画面に縦バー７０を静止表示したときの様子を示す図であり、（ｂ）は、液晶表示装置７００の画面に縦バー７０を右方向に移動するようにスクロール表示したときの様子を示す図である。 （ａ）は、マルチディスプレイシステム８００の画面に縦バー７０を静止表示したときの様子を示す図であり、（ｂ）は、マルチディスプレイシステム８００の画面に縦バー７０を右方向に移動するようにスクロール表示したときの様子を示す図である。 特許文献１に開示されている液晶表示装置９００を示す等価回路図である。

以下、図面を参照しながら本発明の実施形態を説明する。なお、本発明は以下の実施形態に限定されるものではない。

（実施形態１）
図１および図２に、本実施形態における液晶表示装置１００を示す。図１は、液晶表示装置１００の平面構成を模式的に示す図であり、図２は、液晶表示装置１００を模式的に示す断面図である。

液晶表示装置１００は、図１に示すように、複数の行および複数の列を有するマトリクス状に配列された複数の画素１を有する。複数の画素１は、赤を表示する赤画素１Ｒ、緑を表示する緑画素１Ｇおよび青を表示する青画素１Ｂを含む。赤画素１Ｒ、緑画素１Ｇおよび青画素１Ｂによってカラー表示の最小単位であるカラー表示画素が構成される。カラー表示画素は、行方向（水平方向）および列方向（垂直方向）に解像度に応じた個数（例えばフルＨＤの場合、行方向に１９２０個、列方向に１０８０個）配置されている。

また、液晶表示装置１００は、図１および図２に示すように、複数の画素１のそれぞれに設けられた画素電極１１と（図２は１つの画素１に対応した領域を簡略化して示している）、画素電極１１に対向する対向電極２１と、画素電極１１および対向電極２１の間に設けられた液晶層３０とを備える。画素電極１１は、アクティブマトリクス基板（以下では「ＴＦＴ基板」と呼ぶ）１００ａに設けられており、対向電極２１は、対向基板（「カラーフィルタ基板」と呼ばれることもある）１００ｂに設けられている。なお、ＴＦＴ基板１００ａの絶縁性基板（典型的にはガラス基板）１０上には、画素電極１１だけでなく、他の構成要素（配向膜や、後述する配線群、スイッチング素子等）も設けられている。また、対向基板１００ｂの絶縁性基板（典型的にはガラス基板）２０上には、対向電極２１だけでなく、他の構成要素（配向膜やカラーフィルタ等）も設けられている。

画素電極１１および対向電極２１と、これらの間に位置する液晶層３０とによって、液晶容量が構成されており、液晶容量を含む画素容量が、各画素１に設けられている。なお、各画素１には、液晶容量に電気的に並列に接続された補助容量が設けられていてもよい。補助容量が設けられている場合、画素容量は、液晶容量と補助容量とから構成される。

再び図１を参照しながら、液晶表示装置１００のより具体的な構成を説明する。また、以下の説明では、図３も参照する。図３は、液晶表示装置１００の１つの画素１に対応した領域を示す等価回路図である。図３には、画素容量Ｃ_Pixが液晶容量Ｃ_LCと補助容量Ｃ_CSとから構成されている場合、つまり、各画素１に補助容量Ｃ_CSが設けられている場合を示している。

液晶表示装置１００では、図１および図３に示すように、各画素行に対応して第１走査線ｇ１、第２走査線ｇ２および第３走査線ｇ３が設けられている。つまり、１つの画素行に対して３本の走査線が配置されている。また、各画素列に対応して第１信号線ｓ１および第２信号線ｓ２が設けられている。つまり、１つの画素列に対して２本の信号線が配置されている。補助容量Ｃ_CSが設けられている場合には、図３に示すように、各画素行に対応してさらに補助容量線ｃ１が設けられる。

本実施形態における液晶表示装置１００では、各画素１に、一時保持容量Ｃ_Tが設けられている。一時保持容量Ｃ_Tには、後に詳述するように、画素容量Ｃ_Pixに書き込まれるべき電圧が一時的に保持される。一時保持容量Ｃ_Tは、互いに対向する一対の電極（以下では「第１電極」および「第２電極」と呼ぶ）Ｅ１およびＥ２と、第１電極Ｅ１および第２電極Ｅ２の間に位置する誘電体層Ｄｉとによって構成される。一方、補助容量Ｃ_CSは、互いに対向する一対の電極（「補助容量電極」および「補助容量対向電極」と呼ばれる）１３および１４と、補助容量電極１３および補助容量対向電極１４の間に位置する誘電体層１５とによって構成される。補助容量電極１３は、画素電極１１に電気的に接続される。補助容量対向電極１４は、補助容量線ｃ１に電気的に接続され、補助容量線ｃ１から所定の電圧（ＣＳ電圧と呼ばれる）を供給される。

また、各画素１には、３つのスイッチング素子が設けられている。具体的には、図１および図３に示すように、１つの画素に対応して第１、第２および第３薄膜トランジスタ（ＴＦＴ）１２ａ、１２ｂおよび１２ｃが設けられている。

第１ＴＦＴ１２ａのゲート電極は、第１走査線ｇ１に電気的に接続されているので、第１ＴＦＴ１２ａは、第１走査線ｇ１から供給される走査信号電圧によってオン／オフされる。また、第１ＴＦＴ１２ａのソース電極は、第１信号線ｓ１に電気的に接続されており、第１ＴＦＴ１２ａのドレイン電極は、一時保持容量Ｃ_Tの第１電極Ｅ１に電気的に接続されている。従って、第１ＴＦＴ（第１スイッチング素子）１２ａは、第１信号線ｓ１と一時保持容量Ｃ_Tとの電気的な接続を制御する。

第２ＴＦＴ１２ｂのゲート電極は、第２走査線ｇ２に電気的に接続されているので、第２ＴＦＴ１２ｂは、第２走査線ｇ２から供給される走査信号電圧によってオン／オフされる。また、第２ＴＦＴ１２ｂのソース電極は、一時保持容量Ｃ_Tの第１電極Ｅ１に電気的に接続されており、第２ＴＦＴ１２ｂのドレイン電極は、画素電極１１に電気的に接続されている。従って、第２ＴＦＴ（第２スイッチング素子）１２ｂは、一時保持容量Ｃ_Tと画素容量Ｃ_Pixとの電気的な接続を制御する。

第３ＴＦＴ１２ｃのゲート電極は、第３走査線ｇ３に電気的に接続されているので、第３ＴＦＴ１２ｃは、第３走査線ｇ３から供給される走査信号電圧によってオン／オフされる。また、第３ＴＦＴ１２ｃのソース電極は、第２信号線ｓ２に電気的に接続されており、第３ＴＦＴ１２ｃのドレイン電極は、画素電極１１に電気的に接続されている。従って、第３ＴＦＴ（第３スイッチング素子）１２ｃは、第２信号線ｓ２と画素容量Ｃ_Pixとの電気的な接続を制御する。

続いて、図４を参照しながら、液晶表示装置１００の駆動方法を説明する。図４は、第１走査線ｇ１、第２走査線ｇ２および第３走査線ｇ３から供給される走査信号電圧の波形を示す図であり、第１走査線ｇ１、第２走査線ｇ２および第３走査線ｇ３から第１ＴＦＴ１２ａ、第２ＴＦＴ１２ｂおよび第３ＴＦＴ１２ｃにゲートオン電圧が入力されるタイミングを表している。なお、図４には、第１画素行、第２画素行、第３画素行および最終画素行の第１走査線ｇ１、第２走査線ｇ２および第３走査線ｇ３から供給される走査信号電圧の波形を代表して示している。

図４に示しているように、任意の１垂直走査期間は、第１の期間Ｔ１と、第１の期間Ｔ１より後の第２の期間Ｔ２と、第２の期間Ｔ２よりも後の第３の期間Ｔ３とを含んでいる。１垂直走査期間（典型的には１フレーム）は、一般的な６０Ｈｚ駆動の場合、約１６．７ｍｓであり、近年液晶テレビの一部の機種に採用されている１２０Ｈｚ駆動（つまり２倍速駆動）の場合、約８．３ｍｓである。図４には、電圧波形の上側に、第１の期間Ｔ１、第２の期間Ｔ２および第３の期間Ｔ３のそれぞれにおける画面の様子も示している。

まず、第１の期間Ｔ１において、第１画素行から順に第１走査線ｇ１から第１ＴＦＴ１２ａにゲートオン電圧が入力され、１画素行ごとに第１ＴＦＴ１２ａがオン状態とされる。これによって、１画素行ごとに第１信号線ｓ１から一時保持容量Ｃ_Tに表示信号電圧が供給される。つまり、第１の期間Ｔ１においては、線順次に各画素行の一時保持容量Ｃ_Tへの電圧の供給・蓄積が行われる。なお、一時保持容量Ｃ_Tの第２電極Ｅ２は、電圧の蓄積に適した電位を与えられる。例えば、第２電極Ｅ２は、対向電極２１に供給される共通電圧Ｖｃｏｍと同じ大きさの電圧（図３参照）を供給される。また、画面には、前垂直走査期間の画素データに基づく表示（図３には数字の「１」が表示されている場合を例示している）が行われている。

次に、第２の期間Ｔ２（当然すべての画素１の一時保持容量Ｃ_Tに表示信号電圧が供給された後である）において、全画素行の第３走査線ｇ３から第３ＴＦＴ１２ｃにゲートオン電圧が入力され、すべての画素１の第３ＴＦＴ１２ｃがオン状態とされる。これによって、すべての画素１において第２信号線ｓ２から画素容量Ｃ_Pixにリセット電圧が供給される。リセット電圧によって、前垂直走査期間に画素容量Ｃ_Pixに書き込まれた電圧がリセットされる。このように、第２の期間Ｔ２は、すべての画素１について前垂直走査期間の画素データを一斉に消去する期間である。リセット電圧は、すべての画素１について同じ大きさの（つまり共通の）電圧であり、典型的には、対向電極２１に供給される共通電圧Ｖｃｏｍと実質的に同じ大きさの電圧である。

続いて、第３の期間Ｔ３において、全画素行の第２走査線ｇ２から第２ＴＦＴ１２ｂにゲートオン電圧が入力され、すべての画素１の第２ＴＦＴ１２ｂがオン状態とされる。これによって、すべての画素１の画素容量Ｃ_Pixに、一時保持容量Ｃ_Tに保持されていた電圧が一斉に書き込まれる。このように、第３の期間Ｔ３は、すべての画素１について画素データを一斉に書き込む期間である。

その後、同様にして、次垂直走査期間における駆動が行われる。次垂直走査期間の第１の期間Ｔ１において、画面には、現垂直走査期間の画素データに基づく表示（図３には数字の「２」が表示されている場合を例示している）が行われることになる。

上述したように、本実施形態における液晶表示装置１００では、各画素１に一時保持容量Ｃ_Tが設けられていることにより、１垂直走査期間内のある期間（第３の期間Ｔ３）にすべての画素１の画素容量Ｃ_Pixに一斉に電圧書き込みを行うことができる。そのため、液晶表示装置１００は、それ単体でも、また、マルチディスプレイシステムに用いられても、動きのある映像を問題なく表示することができる。

図５（ａ）に、液晶表示装置１００の画面に縦バー（上下方向に延びる帯）７０を静止表示したときの様子を示し、図５（ｂ）に、液晶表示装置１００の画面に縦バー７０を右方向に移動するようにスクロール表示したときの様子を示す。静止表示の場合、図５（ａ）に示すように、縦バー７０は、上下方向に平行に、つまり正常に表示される。また、スクロール表示の場合にも、図５（ｂ）に示すように、縦バー７０は正常に表示される。

図６（ａ）に、マルチディスプレイシステム２００の画面に縦バー７０を静止表示したときの様子を示し、図６（ｂ）に、マルチディスプレイシステム２００の画面に縦バー７０を右方向に移動するようにスクロール表示したときの様子を示す。図６（ａ）および（ｂ）に示すマルチディスプレイシステム２００は、複数の液晶表示装置１００、より具体的には、３行４列に配置された１２個の液晶表示装置１００を備える。静止表示の場合、図６（ａ）に示すように、縦バー７０は、各液晶表示装置１００においても、マルチディスプレイシステム２００全体においても、上下方向に平行に、つまり正常に表示される。また、スクロール表示の場合にも、図６（ｂ）に示すように、縦バー７０は、各液晶表示装置１００およびマルチディスプレイシステム２００全体の両方において正常に表示される。図６（ｂ）に示されているように、縦バー７０の各部分は、一直線上に位置しており、列方向に沿って隣接する液晶表示装置１００間での表示の連続性が保たれている。

また、本実施形態における液晶表示装置１００では、第３走査線ｇ３、第２信号線ｓ２および第３ＴＦＴ１２ｃが設けられていることにより、画素容量Ｃ_Pixへの電圧書き込みの前に（具体的には第２の期間Ｔ２において）、前垂直走査期間に画素容量Ｃ_Pixに書き込まれた電圧をリセットする（つまり前垂直走査期間の画素データを消去する）ことができる。従って、液晶表示装置１００では、前垂直走査期間に書き込まれた電圧の大きさ（当然画素ごとに大きく異なり得る）を考慮することなく、画素容量Ｃ_Pixに所望の電圧を書き込むことができる。そのため、前垂直走査期間に書き込まれた電圧の大きさを考慮するために回路構成が著しく複雑となったり、製造コストが増加したりすることがない。

上述したように、本実施形態における液晶表示装置１００は、簡易な構成ですべての画素１に所望の電圧を一斉に書き込むことができる。

なお、図１および図３には、各画素行において上側から下側に向かって第２走査線ｇ２、第１走査線ｇ１および第３走査線ｇ３がこの順に配置され、各画素列において左側から右側に向かって第１信号線ｓ１および第２信号線ｓ２がこの順に配置されている構成を例示したが、配線同士の配置関係はこの構成に限定されるものではない。

また、本実施形態における液晶表示装置１００では、第１の期間Ｔ１において線順次に一時保持容量Ｃ_Tへの電圧供給が行われた後に、第２の期間Ｔ２における画素データの消去および第３の期間Ｔ３における画素データの一斉書き込みが行われるが、第１の期間Ｔ１において各画素行の一時保持容量Ｃ_Tに電圧供給を行う時間を、従来の一般的な液晶表示装置における１水平走査期間よりも短くする必要はない。

一般に、表示装置の１垂直走査期間においては、すべての瞬間に画素データの書き込みが行われるのではなく、書き込むべき画素データのないブランク期間が存在する。アクティブマトリクス駆動の液晶表示装置においても同様であり、１垂直走査期間中に、線順次に画素データの書き込みが行われるデータ書き込み期間だけでなく、ブランク期間が存在している。

従来の液晶表示装置におけるブランク期間を、第２の期間Ｔ２および第３の期間Ｔ３に割り当てる（つまり、ブランク期間に、前画素データの消去および画素データの一斉書き込みを行う）ことにより、従来の液晶表示装置におけるデータ書き込み期間を、そっくり第１の期間Ｔ１に割り当てることができるので、各画素行の一時保持容量Ｃ_Tに電圧供給を行う時間を、従来の液晶表示装置における１水平走査期間と同じだけ確保することができる。従来の液晶表示装置におけるブランク期間を、第２の期間Ｔ２および第３の期間Ｔ３に割り当てた場合であっても、第２の期間Ｔ２および第３の期間Ｔ３のそれぞれとして、数水平走査期間に相当する時間を確保することができる。

（実施形態２）
図７に、本実施形態における液晶表示装置１００Ａを示す。図７は、液晶表示装置１００Ａの平面構成を模式的に示す図である。なお、以下では、液晶表示装置１００Ａが実施形態１における液晶表示装置１００と異なる点を中心に説明を行う。また、図７では、液晶表示装置１００の構成要素と同じ機能を有する構成要素には同じ参照符号が付されている。これは、以降の図面においても同様である。

液晶表示装置１００Ａは、液晶表示装置１００と同様に、各画素行に対応して設けられた第１走査線ｇ１、第２走査線ｇ２および第３走査線ｇ３と、各画素列に対応して設けられた第１信号線ｓ１および第２信号線ｓ２と、各画素１に設けられた一時保持容量Ｃ_Tとを備える。また、液晶表示装置１００Ａは、液晶表示装置１００と同様に、各画素１に設けられた第１ＴＦＴ１２ａ、第２ＴＦＴ１２ｂおよび第３ＴＦＴ１３ｃを備える。第１ＴＦＴ１２ａは、第１信号線ｓ１と一時保持容量Ｃ_Tとの電気的な接続を制御し、第２ＴＦＴ１２ｂは、一時保持容量Ｃ_Tと画素容量Ｃ_Pixとの電気的な接続を制御する。第３ＴＦＴ１２ｃは、第２信号線ｓ２と画素容量Ｃ_Pixとの電気的な接続を制御する。

このように、液晶表示装置１００Ａは、液晶表示装置１００と同じパネル構造を有する。ただし、液晶表示装置１００Ａは、第１の期間Ｔ１において各画素行の一時保持容量Ｃ_Tに電圧供給を行う順番、つまり、第１走査線ｇ１から第１ＴＦＴ１２ａにゲートオン電圧を入力するタイミングが、液晶表示装置１００と異なる。このことにより、液晶表示装置１００Ａは、ライン反転駆動やドット反転駆動を行ったときの輝度むらの発生を防止することができる。以下、より具体的に説明を行う。

一般的な液晶表示装置は、液晶層にＤＣ電圧が印加されるのを防止するために、交流駆動される。すなわち、液晶層に生成される電界の向きを一定時間ごとに反転させることによって、時間平均したときに一定方向の電界（ＤＣ電圧）が残らないように駆動される。アクティブマトリクス型の液晶表示装置の各画素の液晶層に印加される電圧は、対向電極に供給される共通電圧（Ｖｃｏｍ）と画素電極に供給される表示信号電圧との差に相当するので、交流駆動においては、対向電極に供給される共通電圧を基準としたときの表示信号電圧の極性を一定時間ごとに反転させていることになる。表示信号電圧の極性を反転させる周期は、例えば１垂直走査期間（典型的には１フレーム）である。

ただし、液晶層に正極性の電圧を印加したときと、負極性の電圧を印加したときとでは、画素の透過率がわずかに異なる。そのため、液晶パネルのすべての画素に同一極性で書き込みを行うと、輝度の揺らぎが２垂直走査期間を１周期として（６０Ｈｚ駆動の場合には３０Ｈｚ周期で）観察されてしまう（「フリッカ」と呼ばれる）。従って、通常、液晶表示装置では、液晶パネル内で正極性の電圧が書き込まれる画素と負極性の電圧が書き込まれる画素とを同一の個数、空間的に振り分けている。

１画素行ごとに印加電圧の極性が反転するように振り分けが行われる駆動は、ライン反転駆動と呼ばれ、１画素ごとに印加電圧の極性が反転するように振り分けが行われる駆動は、ドット反転駆動と呼ばれる。ライン反転駆動は、消費電力の低減を図ることができる反面、大画面では１画素行ごとの輝度の変化が知覚されることがあるので、大画面の液晶表示装置では、ドット反転駆動が採用されることが多い。図７には、ドット反転駆動を行ったときの各画素１の液晶層３０に印加される電圧の極性を示している（正極性の場合には「＋」、負極性の場合には「−」を画素電極１１に付している）。

従来の液晶表示装置では、ライン反転駆動およびドット反転駆動のいずれを採用しても、信号線には、１水平走査期間ごとに異なる極性の電圧が供給される。従って、液晶パネルの解像度が高くなると（つまり画素行の数が多くなると）、正極性と負極性との切り替えの周期が短くなるので、信号線が所望の電位に到達しなくなってしまう。そのため、後述するような輝度むらが発生してしまう。

これに対し、本実施形態における液晶表示装置１００Ａでは、そのような輝度むらの発生を防止することができる。図８は、液晶表示装置１００Ａにおいてライン反転駆動またはドット反転駆動が行われる場合に第１走査線ｇ１から供給される走査信号電圧の波形を示す図であり、第１走査線ｇ１から第１ＴＦＴ１２ａにゲートオン電圧が入力されるタイミングを表している。なお、図８には、第１〜第６画素行および第（Ｎ−５）〜第Ｎ画素行（最終画素行）の第１走査線ｇ１から供給される走査信号電圧の波形を代表して示している。

液晶表示装置１００Ａでは、図８に示すように、まず、第１の期間Ｔ１の前半Ｔ１ａにおいて、第１画素行、第３画素行、第５画素行・・・第（Ｎ−５）画素行、第（Ｎ−３）画素行、第（Ｎ−１）画素行の順に、第１走査線ｇ１から第１ＴＦＴ１２ａにゲートオン電圧が入力されて第１ＴＦＴ１２ａがオン状態とされる。これによって、１画素行おきに第１信号線ｓ１から一時保持容量Ｃ_Tに表示信号電圧が供給される。

次に、第１の期間Ｔ１の後半Ｔ１ｂにおいて、第２画素行、第４画素行、第６画素行・・・第（Ｎ−４）画素行、第（Ｎ−２）画素行、第Ｎ画素行の順に、第１走査線ｇ１から第１ＴＦＴ１２ａにゲートオン電圧が入力されて第１ＴＦＴ１２ａがオン状態とされる。これによって、１画素行おきに第１信号線ｓ１から一時保持容量Ｃ_Tに表示信号電圧が供給される。

その後、液晶表示装置１００と同様に、第２の期間Ｔ２および第３の期間Ｔ３における駆動が行われる。つまり、第２の期間Ｔ２において、全画素行の第３走査線ｇ３から第３ＴＦＴ１２ｃにゲートオン電圧が入力され、すべての画素１の第３ＴＦＴ１２ｃがオン状態とされる。これによって、すべての画素１において第２信号線ｓ２から画素容量Ｃ_Pixにリセット電圧が供給される。その後、第３の期間Ｔ３において、全画素行の第２走査線ｇ２から第２ＴＦＴ１２ｂにゲートオン電圧が入力され、すべての画素１の第２ＴＦＴ１２ｂがオン状態とされる。これによって、すべての画素１の画素容量Ｃ_Pixに、一時保持容量Ｃ_Tに保持されていた電圧が一斉に書き込まれる。

上述したように、液晶表示装置１００Ａでは、第１の期間Ｔ１の前半Ｔ１ａおよび後半Ｔ１ｂのそれぞれにおいて、第１信号線ｓ１から一時保持容量Ｃ_Tへの表示信号電圧の供給が１画素行おきに行われる。従って、ライン反転駆動やドット反転駆動を行う際、第１信号線ｓ１に信号線駆動回路（不図示）から供給される電圧の極性を、１水平走査期間ごとに反転させる必要がない。つまり、信号線駆動回路（ソースドライバ）から第１信号線ｓ１に対して電圧を、第１の期間Ｔ１の前半Ｔ１ａにおいてある極性（「第１の極性」）のまま供給し続け、その後の後半Ｔ１ｂにおいて第１の極性とは逆の極性（「第２の極性」）のまま供給し続けることができる。そのため、信号線駆動回路から第１信号線ｓ１に対して十分に電圧を供給することができるので、第１信号線ｓ１から一時保持容量Ｃ_Tに対しても十分に電圧を供給することができる。

図９（ａ）および（ｂ）に、ドット反転駆動される従来の液晶表示装置７００において白べた表示（画面全体に一様な白表示）を行う際に、信号線駆動回路から信号線７００ｓに供給される電圧の波形およびその電圧を供給された信号線７００ｓの電位を示す。また、図１０（ａ）および（ｂ）に、液晶表示装置１００Ａにおいて白べた表示を行う際に、信号線駆動回路から第１信号線ｓ１（図７に示した極性の電圧印加が行われる垂直走査期間における、奇数画素列の第１信号線ｓ１）に供給される電圧の波形およびその電圧を供給された第１信号線ｓ１の電位を示す。

従来の液晶表示装置７００では、線順次に画素容量への書き込みを行うので、ドット反転駆動を行うためには、図９（ａ）に示すように、信号線駆動回路から信号線７００ｓに対し、ある水平走査期間では正極性（対向電極に供給される共通電圧Ｖｃｏｍを基準とする）の電圧を供給し、次の水平走査期間では負極性の電圧を供給し、さらに次の水平走査期間では正極性の電圧を供給する必要がある。従って、短い時間（６０Ｈｚ駆動、フルＨＤの場合１水平走査期間は約１３μｓ）で電圧の大きさを著しく（例えば＋１５Ｖ程度から０Ｖまで）変化させなければならない。そのため、大画面（例えば４０インチ以上）の場合には、図９（ｂ）に示すように、１水平走査期間内で信号線７００ｓが所望の電位に到達せず、画素容量への書き込み電圧が不足する（充電不足）。

これに対し、液晶表示装置１００Ａでは、ドット反転駆動を行う場合であっても、図１０（ａ）に示すように、信号線駆動回路から第１信号線ｓ１に対し、１垂直走査期間の約半分の期間（より厳密には第１の期間Ｔ１の前半Ｔ１ａ）正極性の電圧を供給し続け、残りの約半分の期間（より厳密には第１の期間Ｔ１の後半Ｔ１ｂ）負極性の電圧を供給し続ければよい。従って、短い時間で電圧の大きさを著しく変化させる必要がないので、図１０（ｂ）に示すように、１垂直走査期間の大部分（第１の期間Ｔ１の大部分）で第１信号線ｓ１は所望の電位に到達している。そのため、画素容量Ｃ_Pixへの書き込み電圧が不足すること（つまり充電不足）が防止される。

図１１（ａ）に、ドット反転駆動される従来の液晶表示装置７００で白べた表示を行ったときの様子を示し、図１１（ｂ）に、本実施形態における液晶表示装置１００Ａで白べた表示を行ったときの様子を示す。従来の液晶表示装置７００では、既に説明したように充電不足が発生するので、図１１（ａ）に示すように、画面の下側（信号線駆動回路とは反対側）において輝度が低下し、輝度むらが発生してしまう。これに対し、液晶表示装置１００Ａでは、充電不足が発生しないので、図１１（ｂ）に示すように、画面の全体においてほぼ一様な輝度を実現でき、輝度むらの発生が低減される。

本実施形態では、第１の期間Ｔ１において各画素行の一時保持容量Ｃ_Tに電圧供給を行う順番（第１走査線ｇ１から第１ＴＦＴ１２ａにゲートオン電圧を入力するタイミング）を、単純な線順次走査を行う場合の順番（入力タイミング）と異ならせている。このような構成を採用し得るのは、液晶表示装置１００Ａでは、第３の期間Ｔ３に一斉に画素データの書き込みが行われるので、第１の期間Ｔ１における一時保持容量Ｃ_Tへの電圧供給をどのような順番で行っても（例えば既に説明したように第１信号線ｓ１への十分な電圧供給がなされるような順番で行っても）表示に悪影響を与えることがないからである。

なお、図７には、ドット反転駆動を行ったときの印加電圧の極性を例示しているが、図１２に示すように、１画素行ごとに印加電圧の極性が反転するライン反転駆動を行う場合であっても、同様の効果を得ることができる。

また、本実施形態では、第１の期間Ｔ１の前半Ｔ１ａおよび後半Ｔ１ｂのそれぞれにおいて、第１信号線ｓ１から一時保持容量Ｃ_Tへの表示信号電圧の供給が１画素行おきに行われる（つまり１画素行走査した後に１画素行とばす）場合を説明したが、一時保持容量Ｃ_Tへの表示信号電圧の供給は、必ずしもこのように行われる必要はない。

例えば、２画素行ごとに印加電圧の極性が反転する２ライン反転駆動（これに対して１画素行ごとに印加電圧の極性が反転する駆動を「１ライン反転駆動」と呼ぶこともある）を行う場合、第１の期間Ｔ１の前半Ｔ１ａおよび後半Ｔ１ｂのそれぞれにおいて、第１信号線ｓ１から一時保持容量Ｃ_Tへの表示信号電圧の供給を２画素行おきに（つまり２画素行連続して走査した後に２画素行とばすように）行えばよい。つまり、第１の期間Ｔ１の前半Ｔ１ａにおいては、第１画素行、第２画素行、第５画素行、第６画素行・・・第（Ｎ−７）画素行、第（Ｎ−６）画素行、第（Ｎ−３）画素行、第（Ｎ−２）画素行の順に、第１走査線ｇ１から第１ＴＦＴ１２ａにゲートオン電圧を入力し、第１の期間Ｔ１の後半Ｔ１ｂにおいては、第３画素行、第４画素行、第７画素行、第８画素行・・・第（Ｎ−５）画素行、第（Ｎ−４）画素行、第（Ｎ−１）画素行、第Ｎ画素行の順に、第１走査線ｇ１から第１ＴＦＴ１２ａにゲートオン電圧を入力してもよい。これにより、２画素行おきに第１信号線ｓ１から一時保持容量Ｃ_Tに表示信号電圧が供給されるので、２ライン反転駆動を行う場合の輝度むらの発生を抑制することができる。

また、上述の説明では、第１の期間Ｔ１の前半Ｔ１ａおよび後半Ｔ１ｂのそれぞれにおいて上側から下側に向かって走査が行われるが、下側から上側に向かって走査が行われてもよい。前半Ｔ１ａおよび後半Ｔ１ｂのそれぞれにおいて、画素行を走査する順番は任意に設定することができる。

上述の説明からもわかるように、第１の期間Ｔ１の前半Ｔ１ａにおいて、複数の画素１によって構成される複数の画素行のうちの半分の画素行の画素１の一時保持容量Ｃ_Tに第１信号線ｓ１からある極性（第１の極性）の表示信号電圧が供給され、且つ、第１の期間Ｔ１の後半Ｔ１ｂにおいて、残り半分の画素行の画素１の一時保持容量Ｃ_Tに第１信号線から第１の極性とは逆の極性（第２の極性）の表示信号電圧が供給される構成であれば、輝度むらの発生を防止するという効果を得ることができる。

（実施形態３）
図１３に、本実施形態における液晶表示装置１００Ｂを示す。図１３は、液晶表示装置１００Ｂの平面構成を模式的に示す図である。

液晶表示装置１００Ｂは、液晶表示装置１００および液晶表示装置１００Ａと同じパネル構造を有する。つまり、液晶表示装置１００Ｂは、各画素行に対応して設けられた第１走査線ｇ１、第２走査線ｇ２および第３走査線ｇ３と、各画素列に対応して設けられた第１信号線ｓ１および第２信号線ｓ２と、各画素１に設けられた一時保持容量Ｃ_Tとを備えており、さらに、各画素１に設けられた第１ＴＦＴ１２ａ、第２ＴＦＴ１２ｂおよび第３ＴＦＴ１３ｃを備える。また、図１３には、液晶表示装置１００Ｂが備える信号線駆動回路（ソースドライバ）６０を示している。信号線駆動回路６０は、第１信号線ｓ１および第２信号線ｓ２に電圧を供給する。

本実施形態における液晶表示装置１００Ｂは、信号線駆動回路６０から第１信号線ｓ１および第２信号線ｓ２に電圧を供給する態様に特徴を有する。液晶表示装置１００Ｂでは、第１の期間Ｔ１において信号線駆動回路６０から第１信号線ｓ１に供給される電圧と第２信号線ｓ２に供給される電圧とは、対向電極２１に供給される電圧を基準として互いに極性が逆で実質的に大きさが同じである。

図１４（ａ）および（ｂ）に、液晶表示装置１００Ｂにおいて白べた表示を行う際に、信号線駆動回路６０から第１信号線ｓ１および第２信号線ｓ２に供給される電圧の波形を示す。

図１４（ａ）に示す例では、第１信号線ｓ１には、第１の期間Ｔ１の前半Ｔ１ａにおいては正極性の電圧が印加され、後半Ｔ１ｂにおいては負極性の電圧が印加される。また、第２の期間Ｔ２および第３の期間Ｔ３においては、第１信号線ｓ１には、対向電極２１に供給される共通電圧Ｖｃｏｍと同じ大きさの電圧が供給される。

これに対し、第２信号線ｓ２には、図１４（ｂ）に示すように、第１の期間Ｔ１の前半Ｔ１ａにおいては負極性の電圧が印加され、後半Ｔ１ｂにおいては正極性の電圧が印加される。また、第２の期間Ｔ２および第３の期間Ｔ３においては、第２信号線ｓ２には、対向電極２１に供給される共通電圧Ｖｃｏｍと同じ大きさの電圧が供給される。

第１信号線ｓ１に供給される電圧の変動の大きさと、第２信号線ｓ２に供給される電圧の変動の大きさとは、実質的に同じである。つまり、第１信号線ｓ１における電圧変動をδＶｓと表すと、第２信号線ｓ２における電圧変動は−δＶｓと表される。

このように、第１の期間Ｔ１において信号線駆動回路６０から第１信号線ｓ１に供給される電圧と第２信号線ｓ２に供給される電圧とは、対向電極２１に供給される電圧（共通電圧Ｖｃｏｍ）を基準として互いに極性が逆で実質的に大きさが同じである。

既に説明したように、第２信号線ｓ２は、第２の期間Ｔ２において画素容量Ｃ_Pixにリセット電圧を供給するための配線であるので、信号線駆動回路６０から第１信号線ｓ１および第２信号線ｓ２に対し、図１５（ａ）および（ｂ）に示すように電圧供給を行うことも考えられる。

図１５（ａ）に示す電圧波形（第１信号線ｓ１に供給される電圧の波形）は、図１４（ａ）に示す電圧波形と同じである。しかしながら、図１５（ｂ）に示す電圧波形（第２信号線ｓ２に供給される電圧の波形）は、図１４（ｂ）に示す電圧波形とは異なっている。図１５（ｂ）に示す例では、第２信号線ｓ２には、第１の期間Ｔ１の前半Ｔ１ａ、後半Ｔ１ｂ、第２の期間Ｔ２および第３の期間Ｔ３のすべてにわたって（つまり１垂直走査期間全体にわたって）共通電圧Ｖｃｏｍと同じ大きさの電圧が供給される。

第２信号線ｓ２に対して図１５（ｂ）に示したような電圧供給を行っても、第２の期間Ｔ２における前画素データの消去や第３の期間Ｔ３における画素データの一斉書き込みは問題なく行うことができる。ただし、その場合、第１の期間Ｔ１において、第１信号線ｓ１の電圧変動に伴って画素電極１１の電位が変動してしまう。これに対し、第２信号線ｓ２に対して図１４（ｂ）に示したような電圧供給を行うと、上述したような画素電極１１の電位変動を防止することができる。

第１信号線ｓ１と画素電極１１との間には、絶縁体（誘電体）が存在し、また、第１信号線ｓ１と画素電極１１とは近接している。従って、図１６に模式的に示すように、第１信号線ｓ１と画素電極１１とは、電気的に容量（第１信号線−画素電極間容量）Ｃｓｐを介して結合されることになる。そのため、図１５（ｂ）に示したような電圧供給を行う場合、図１７に示すように、第１の期間Ｔ１（つまり前画素データに基づく表示が行われている期間）において画素電極１１の電位が変動する。

例えば、前垂直走査期間において画素電極１１に書き込まれた電圧（つまり前画素データに基づく画素電極１１の電位）を−Ｖｐとし、画素１に寄生する容量すべての容量値をＣｏａ’とすると、第１信号線ｓ１における電圧が変動した後の画素電極１１の電位Ｖ₁は、下記式（１）で表される。なお、式（１）中のδＶｓは、第１信号線ｓ１における電圧変動（図１５（ａ）参照）であり、Ｃｓｐ’は、第１信号線−画素電極間容量Ｃｓｐの容量値である。
Ｖ₁＝−Ｖｐ＋（Ｃｓｐ’／Ｃｏａ’）・δＶｓ ・・・（１）

このように、第１信号線ｓ１の電圧変動に伴って画素電極１１の電位が変動すると、画素１の透過率が変化してしまうので、所望の表示輝度が得られない。そのため、表示品位が低下してしまう。

一方、第２信号線ｓ２と画素電極１１との間にも絶縁体（誘電体）が存在し、また、第２信号線ｓ２と画素電極１１とは近接している。従って、図１６に模式的に示すように、画素電極１１は、第２信号線ｓ２とも電気的に容量（第２信号線−画素電極間容量）Ｃｃｐを介して結合されることになる。そのため、図１４（ｂ）に示したように、第２信号線ｓ２における電圧変動が−δＶｓであると、第１信号線ｓ１における電圧が変動した後の画素電極１１の電位Ｖ₂は、下記式（２）で表される。なお、式（２）中のＣｃｐ’は、第２信号線−画素電極間容量Ｃｃｐの容量値である。
Ｖ₂＝−Ｖｐ＋（Ｃｓｐ’／Ｃｏａ’）・δＶｓ−（Ｃｃｐ’／Ｃｏａ’）・δＶｓ・・・（２）

ここで、第１信号線−画素電極間容量Ｃｓｐの容量値Ｃｓｐ’と第２信号線−画素電極間容量Ｃｃｐの容量値Ｃｃｐ’とがほぼ等しい（つまりＣｓｐ’≒Ｃｃｐ’）とすると、式（２）から下記式（２）’が得られる。
Ｖ₂≒−Ｖｐ ・・・（２）’

式（２）’からわかるように、第１信号線ｓ１における電圧が変動した後の画素電極１１の電位Ｖ₂は、前画素データに基づく画素電極１１の電位−Ｖｐからほとんど変化しない。そのため、図１４（ｂ）に示したような電圧供給を行うと、図１８に示すように、第１の期間Ｔ１において画素電極１１の電位が変動しない。

このように、信号線駆動回路６０から第１信号線ｓ１および第２信号線ｓ２に対し、第１の期間Ｔ１において互いに極性が逆で実質的に大きさが同じ電圧を供給すると、第１信号線ｓ１と画素電極１１との間の容量結合に起因する画素電極１１の電位変動を、第２信号線ｓ２と画素電極１１との間の容量結合に起因する電位変動によって相殺することができる。そのため、第１の期間Ｔ１内で画素１の透過率が変化することを防止でき、より高品位の表示を実現することができる。

（実施形態４）
図１９に、本実施形態における液晶表示装置１００Ｃを示す。図１９は、液晶表示装置１００Ｃの平面構成を模式的に示す図である。

液晶表示装置１００Ｃは、第１信号線ｓ１および第２信号線ｓ２のそれぞれが、図１９に示すように、列方向において相対的に上側に位置する第１の部分（上側部分）ｓ１ａ、ｓ２ａと、列方向において相対的に下側に位置する第２の部分（下側部分）ｓ１ｂ、ｓ２ｂとに分離されている点において、実施形態１における液晶表示装置１００と異なっている。

液晶表示装置１００Ｃは、複数の画素１を有する液晶パネル２と、走査線駆動回路（ゲートドライバ）６２と、信号線駆動回路（ソースドライバ）６０Ａおよび６０Ｂとを備える。第１走査線ｇ１、第２走査線ｇ２および第３走査線ｇ３は、走査線駆動回路６２から電圧を供給される。第１信号線ｓ１および第２信号線ｓ２の第１の部分ｓ１ａおよびｓ２ａは、液晶パネル２の上側に設けられた信号線駆動回路６０Ａから電圧を供給される。第１信号線ｓ１および第２信号線ｓ２の第２の部分ｓ１ｂおよびｓ２ｂは、液晶パネル２の下側に設けられた信号線駆動回路６０Ｂから電圧を供給される。

このように、液晶表示装置１００Ｃでは、第１信号線ｓ１および第２信号線ｓ２が上側部分ｓ１ａ、ｓ２ａと、下側部分ｓ１ｂ、ｓ２ｂとに分離されており、液晶パネル２がいわば（第１信号線ｓ１および第２信号線ｓ２の駆動という観点からは）上下に分割されている。

従来、液晶パネルの大型化に伴う信号線の容量の増大により、画素容量への充電不足が発生するという問題が知られていた。この問題を解決するために、液晶パネルを上下に分割して信号線駆動回路を液晶パネルの上側と下側とに設け、液晶パネルの上半分と下半分とを別々の信号線駆動回路で駆動する方法が提案されている。

しかしながら、従来の液晶表示装置にそのような構造を採用すると、動きのある映像を表示する場合、以下のような問題が発生することがある。

図２０（ａ）に、従来の液晶表示装置７００に上下分割構造を採用することによって得られる液晶表示装置７００’の画面に縦バー７０を静止表示したときの様子を示し、図２０（ｂ）に、液晶表示装置７００’の画面に縦バー７０を右方向に移動するようにスクロール表示したときの様子を示す。静止表示の場合、図２０（ａ）に示すように、縦バー７０は、上下方向に平行に、つまり正常に表示される。これに対し、スクロール表示の場合には、図２０（ｂ）に示すように、縦バー７０が上下方向に対して傾いて表示され、さらに、縦バー７０の上半分と下半分とが左右方向にずれてしまう。

図２１（ａ）に、液晶表示装置１００Ｃの画面に縦バー７０を静止表示したときの様子を示し、図２１（ｂ）に、液晶表示装置１００Ｃの画面に縦バー７０を右方向に移動するようにスクロール表示したときの様子を示す。静止表示の場合、図２１（ａ）に示すように、縦バー７０は、上下方向に平行に、つまり正常に表示される。また、スクロール表示の場合にも、図２１（ｂ）に示すように、縦バー７０は正常に表示される。つまり、縦バー７０が上下方向に対して傾いて表示されることがなく、縦バー７０の上半分と下半分とが左右方向にずれることもない。

このように、本実施形態における液晶表示装置１００Ｃでは、液晶パネル２が上下に分割されているにもかかわらず、動きのある映像を問題なく表示することができる。また、液晶表示装置１００Ｃでは、液晶パネル２が上下に分割されているので、液晶パネル２を大型化しても、画素容量Ｃ_Pixへの充電不足が発生しにくい。

（実施形態５）
図２２に、本実施形態における液晶表示装置１００Ｄを示す。図２２は、液晶表示装置１００Ｄの平面構成を模式的に示す図である。

液晶表示装置１００Ｄは、液晶表示装置１００と同様に、各画素行に対応して設けられた第１走査線ｇ１、第２走査線ｇ２および第３走査線ｇ３と、各画素列に対応して設けられた第１信号線ｓ１および第２信号線ｓ２と、各画素１に設けられた一時保持容量Ｃ_Tとを備える。また、液晶表示装置１００Ｄは、液晶表示装置１００と同様に、各画素１に設けられた第１ＴＦＴ１２ａ、第２ＴＦＴ１２ｂおよび第３ＴＦＴ１３ｃを備える。

ただし、本実施形態における液晶表示装置１００Ｄでは、第１ＴＦＴ１２ａおよび第３ＴＦＴ１２ｃによって電気的な接続を制御される対象が、複数の画素１によって構成される画素行のうちの一部の画素行と、他の画素行とで異なっている。つまり、第１ＴＦＴ１２ａおよび第３ＴＦＴ１２ｃのそれぞれと、他の構成要素との電気的な接続関係が互いに異なる複数の画素１が混在している。

図２２に示す例においては、全部でＮ行の画素行のうちの上側半分の画素行（つまり第１画素行〜第（Ｎ／２）画素行）の画素１では、第１ＴＦＴ１２ａのソース電極は、第１信号線ｓ１に電気的に接続されており、第１ＴＦＴ１２ａのドレイン電極は、一時保持容量Ｃ_Tの第１電極Ｅ１に電気的に接続されている。従って、第１走査線ｇ１から供給される走査信号電圧によってオン／オフされる第１ＴＦＴ（第１スイッチング素子）１２ａは、第１信号線ｓ１と一時保持容量Ｃ_Tとの電気的な接続を制御する。また、第３ＴＦＴ１２ｃのソース電極は、第２信号線ｓ２に電気的に接続されており、第３ＴＦＴ１２ｃのドレイン電極は、画素電極１１に電気的に接続されている。従って、第３ＴＦＴ（第３スイッチング素子）１２ｃは、第２信号線ｓ２と画素容量Ｃ_Pixとの電気的な接続を制御する。

このように、上側半分の画素行の画素１では、液晶表示装置１００の画素１と同様に、第１ＴＦＴ１２ａによって第１信号線ｓ１と一時保持容量Ｃ_Tとの電気的な接続が制御され、第３ＴＦＴ１２ｃによって第２信号線ｓ２と画素容量Ｃ_Pixとの電気的な接続が制御される。

また、下側半分の画素行（つまり第｛（Ｎ／２）＋１｝画素行〜第Ｎ画素行）の画素１では、第１ＴＦＴ１２ａのソース電極は、第２信号線ｓ２に電気的に接続されており、第１ＴＦＴ１２ａのドレイン電極は、一時保持容量Ｃ_Tの第１電極Ｅ１に電気的に接続されている。従って、第１ＴＦＴ１２ａは、第２信号線ｓ２と一時保持容量Ｃ_Tとの電気的な接続を制御する。また、第３ＴＦＴ１２ｃのソース電極は、第１信号線ｓ１に電気的に接続されており、第３ＴＦＴ１２ｃのドレイン電極は、画素電極１１に電気的に接続されている。従って、第３ＴＦＴ１２ｃは、第１信号線ｓ１と画素容量Ｃ_Pixとの電気的な接続を制御する。

このように、下側半分の画素行の画素１では、液晶表示装置１００の画素１とは異なり、第１ＴＦＴ１２ａによって第２信号線ｓ２と一時保持容量Ｃ_Tとの電気的な接続が制御され、第３ＴＦＴ１２ｃによって第１信号線ｓ１と画素容量Ｃ_Pixとの電気的な接続が制御される。

続いて、図２３を参照しながら、液晶表示装置１００Ｄの駆動方法を説明する。図２３は、第１走査線ｇ１、第２走査線ｇ２および第３走査線ｇ３から供給される走査信号電圧の波形を示す図であり、第１走査線ｇ１、第２走査線ｇ２および第３走査線ｇ３から第１ＴＦＴ１２ａ、第２ＴＦＴ１２ｂおよび第３ＴＦＴ１２ｃにゲートオン電圧が入力されるタイミングを表している。なお、図２３には、第１画素行、第２画素行、第｛（Ｎ／２）＋１｝画素行および第｛（Ｎ／２）＋２｝画素行の第１走査線ｇ１、第２走査線ｇ２および第３走査線ｇ３から供給される走査信号電圧の波形を代表して示している。

まず、第１の期間Ｔ１において、上側半分の画素行で第１画素行から順に第１走査線ｇ１から第１ＴＦＴ１２ａにゲートオン電圧が入力され、１画素行ごとに第１ＴＦＴ１２ａがオン状態とされる。これによって、１画素行ごとに第１信号線ｓ１から一時保持容量Ｃ_Tに表示信号電圧が供給される。また、同じ第１の期間Ｔ１において、下側半分の画素行で第｛（Ｎ／２）＋１｝画素行から順に第１走査線ｇ１から第１ＴＦＴ１２ａにゲートオン電圧が入力され、１画素行ごとに第１ＴＦＴ１２ａがオン状態とされる。これによって、１画素行ごとに第２信号線ｓ２から（第１信号線ｓ１からではない）一時保持容量Ｃ_Tに表示信号電圧が供給される。このように、第１の期間Ｔ１においては、上側半分および下側半分のそれぞれにおいて、並行して線順次に各画素行の一時保持容量Ｃ_Tへの電圧の供給・蓄積が行われる。

次に、第２の期間Ｔ２（当然すべての画素１の一時保持容量Ｃ_Tに表示信号電圧が供給された後である）において、全画素行の第３走査線ｇ３から第３ＴＦＴ１２ｃにゲートオン電圧が入力され、すべての画素１の第３ＴＦＴ１２ｃがオン状態とされる。これによって、すべての画素１において第１信号線ｓ１または第２信号線ｓ２から画素容量Ｃ_Pixにリセット電圧が供給される。具体的には、上側半分の画素行の画素１では、第３ＴＦＴ１２ｃのソース電極が第２信号線ｓ２に電気的に接続されているので、第２信号線ｓ２から画素容量Ｃ_Pixにリセット電圧が供給される。これに対し、下側半分の画素行の画素１では、第３ＴＦＴ１２ｃのソース電極が第１信号線ｓ１に電気的に接続されているので、第１信号線ｓ１から画素容量Ｃ_Pixにリセット電圧が供給される。リセット電圧によって、前垂直走査期間に画素容量Ｃ_Pixに書き込まれた電圧がリセットされる。

その後、第３の期間Ｔ３において、全画素行の第２走査線ｇ２から第２ＴＦＴ１２ｂにゲートオン電圧が入力され、すべての画素１の第２ＴＦＴ１２ｂがオン状態とされる。これによって、すべての画素１の画素容量Ｃ_Pixに、一時保持容量Ｃ_Tに保持されていた電圧が一斉に書き込まれる。

上述したように、本実施形態における液晶表示装置１００Ｄにおいても、１垂直走査期間内のある期間（第３の期間Ｔ３）にすべての画素１の画素容量Ｃ_Pixに一斉に電圧書き込みを行うことができる。そのため、液晶表示装置１００Ｄは、それ単体でも、また、マルチディスプレイシステムに用いられても、動きのある映像を問題なく表示することができる。また、本実施形態における液晶表示装置１００Ｄでは、画素容量Ｃ_Pixへの電圧書き込みの前に（第２の期間Ｔ２において）、前垂直走査期間に画素容量Ｃ_Pixに書き込まれた電圧をリセットすることができる。従って、液晶表示装置１００Ｄでは、前垂直走査期間に書き込まれた電圧の大きさを考慮することなく、画素容量Ｃ_Pixに所望の電圧を書き込むことができる。そのため、前垂直走査期間に書き込まれた電圧の大きさを考慮するために回路構成が著しく複雑となったり、製造コストが増加したりすることがない。上述したように、本実施形態における液晶表示装置１００Ｄは、簡易な構成ですべての画素１に所望の電圧を一斉に書き込むことができる。

さらに、本実施形態における液晶表示装置１００Ｄでは、複数の画素行のうちの一部の画素行では、第１信号線ｓ１が表示信号電圧の供給に用いられるとともに第２信号線ｓ２がリセット電圧の供給に用いられ、他の画素行では、それとは逆に、第２信号線ｓ２が表示信号電圧の供給に用いられるとともに第１信号線ｓ１がリセット電圧の供給に用いられる。そのため、一部の画素行（ここでは上側半分の画素行）と他の画素行（ここでは下側半分の画素行）とで、第１の期間Ｔ１における一時保持容量Ｃ_Tへの電圧供給を並行して行うことができる。従って、各画素行について一時保持容量Ｃ_Tに電圧を供給する時間を長くする（つまり１水平走査期間を長くする）ことが可能となる。例えば本実施形態のように、第１信号線ｓ１が表示信号電圧の供給に用いられる画素行の数と、第２信号線ｓ２が表示信号電圧の供給に用いられる画素行の数とを等しくした場合、すべての画素行について１水平走査期間を２倍にすることができる。そのため、実施形態４において説明したような大画面化に伴う充電不足の発生を防止することができ、輝度むら（表示むら）の発生を抑制することができる。

図２４（ａ）に、６０インチ以上のサイズを有する従来の液晶表示装置７００で白べた表示を行ったときの様子を示し、図２４（ｂ）に、本実施形態における液晶表示装置１００Ｄで白べた表示を行ったときの様子を示す。従来の液晶表示装置７００では、大画面化に伴う信号線の容量の増大によって充電不足が発生するので、図２４（ａ）に示すように、画面の下側（信号線駆動回路とは反対側）において輝度が低下し、輝度むらが発生してしまう。これに対し、液晶表示装置１００Ｄでは、充電不足が発生しないので、図２４（ｂ）に示すように、画面の全体においてほぼ一様な輝度を実現でき、輝度むらの発生が低減される。

なお、図２３に示した例では、第１の期間Ｔ１において、液晶パネルの上側半分および下側半分のそれぞれで線順次に一時保持容量Ｃ_Tへの電圧の供給が行われるが、必ずしもこのような順番で電圧供給を行う必要はない。実施形態２の液晶表示装置１００Ａについて説明したのと同様に、第３の期間Ｔ３に一斉に画素データの書き込みが行われる液晶表示装置１００Ｄでは、第１の期間Ｔ１における一時保持容量Ｃ_Tへの電圧供給をどのような順番で行っても表示に悪影響を与えることがないからである。そのため、ライン反転駆動やドット反転駆動を行う場合、第１信号線ｓ１や第２信号線ｓ２への十分な電圧供給がなされるような順番で第１の期間Ｔ１における電圧供給を行ってもよい。例えば、１ライン反転駆動やドット反転駆動を行う場合、液晶パネルの上側半分および下側半分のそれぞれにおいて、第１の期間Ｔ１の前半Ｔ１ａでは奇数行の画素行にある極性（第１の極性）の電圧供給を行い、第１の期間Ｔ１の後半Ｔ１ｂでは偶数行の画素行に第１の極性とは逆の極性（第２の極性）の電圧供給を行ってもよい。これにより、図２５（ａ）に示すように、信号線駆動回路から第１信号線ｓ１に対し、第１の期間Ｔ１の前半Ｔ１ａにおいてある極性（ここでは正極性）の電圧を供給し続け、後半Ｔ１ｂにおいてそれとは逆の極性（ここでは負極性）の電圧を供給し続けることができる。また、同様に、図２５（ｂ）に示すように、信号線駆動回路から第２信号線ｓ２に対しても、第１の期間Ｔ１の前半Ｔ１ａにおいてある極性（ここでは正極性）の電圧を供給し続け、後半Ｔ１ｂにおいてそれとは逆の極性（ここでは負極性）の電圧を供給し続けることができる。従って、実施形態２の液晶表示装置１００Ａと同様に、ライン反転駆動やドット反転駆動を行う場合の充電不足の発生を防止することができる。

また、第１信号線ｓ１が表示信号電圧の供給に用いられる画素行の数と、第２信号線ｓ２が表示信号電圧の供給に用いられる画素行の数とを必ずしも等しくする必要はない。ただし、すべての画素行について１水平走査期間を一様に長くする観点からは、これらが等しいことが好ましい。つまり、複数の画素行のうちの半分の画素行において第１信号線ｓ１が表示信号電圧の供給に用いられ、残り半分の画素行において第２信号線ｓ２が表示信号電圧の供給に用いられることが好ましい。

なお、本実施形態では、第１信号線ｓ１が表示信号電圧の供給に用いられる画素行が液晶パネルの上側にまとめて配置され、第２信号線ｓ２が表示信号電圧の供給に用いられる画素行が液晶パネルの下側にまとめて配置されているが、必ずしもこのような配置を採用する必要はない。例えば、第１信号線ｓ１が表示信号電圧の供給に用いられる画素行と、第２信号線ｓ２が表示信号電圧の供給に用いられる画素行とが交互に配置されていてもよい。

（一時保持容量の具体的な構成）
実施形態１〜５の液晶表示装置１００、１００Ａ〜１００Ｄが備える一時保持容量Ｃ_Tの具体的な構成の例を説明する。図２６に、液晶表示装置１００（あるいは１００Ａ〜１００Ｄ）の断面構造の例を示す。

図２６に示すように、ＴＦＴ基板（アクティブマトリクス基板）１００ａは、絶縁性基板１０と、絶縁性基板１０の液晶層３０側に配置された画素電極１１、第１ＴＦＴ１２ａ、第２ＴＦＴ１２ｂ、第１信号線ｓ１および第２信号線ｓ２とを有する。また、図２６には示していないが、ＴＦＴ基板１００ａは、第１走査線ｇ１、第２走査線ｇ２、第３走査線ｇ３および第３ＴＦＴ１２ｃをさらに有する。

絶縁性基板１０上には、第１ＴＦＴ１２ａ、第２ＴＦＴ１２ｂおよび第３ＴＦＴ１２ｃのゲート電極１２Ｇなどを覆うようにゲート絶縁膜１６が形成されている。ゲート絶縁膜１６上に、第１ＴＦＴ１２ａ、第２ＴＦＴ１２ｂおよび第３ＴＦＴ１２ｃの半導体層１２Ｓ、第１信号線ｓ１、第２信号線ｓ２などが設けられている。また、第１信号線ｓ１および第２信号線ｓ２と同一の導電膜から、第１ＴＦＴ１２ａ、第２ＴＦＴ１２ｂおよび第３ＴＦＴ１２ｃのソース電極やドレイン電極として機能する導電層１７が形成されている。第１信号線ｓ１、第２信号線ｓ２および導電層１７などを覆うように、層間絶縁膜１８が形成されている。

層間絶縁膜１８上に、画素電極１１が設けられている。画素電極１１は、層間絶縁膜１８に形成されたコンタクトホール１８ａにおいて、第２ＴＦＴ１２ｂのドレイン電極として機能する導電層１７に接続されている。画素電極１１上（つまりＴＦＴ基板１００ａの液晶層３０側の最表面）には、配向膜（不図示）が設けられている。

ＴＦＴ基板１００ａに対向する対向基板（カラーフィルタ基板）１００ｂは、絶縁性基板２０と、絶縁性基板２０の液晶層３０側に配置された対向電極２１とを有する。また、対向基板１００ｂは、赤画素１Ｒ、緑画素１Ｇおよび青画素１Ｂにそれぞれ対応するように設けられた赤カラーフィルタ２２Ｒ、緑カラーフィルタ２２Ｇおよび青カラーフィルタ２２Ｂと、これらのカラーフィルタの間に位置するように設けられたブラックマトリクス（遮光層）ＢＭとをさらに有する。対向電極２１上（つまり対向基板１００ｂの液晶層３０側の最表面）には、配向膜（不図示）が設けられている。

図２６に示す例では、一時保持容量Ｃ_Tは、ＴＦＴ基板１００ａに設けられた第１電極Ｅ１と、対向基板１００ｂに設けられた第２電極Ｅ２と、第１電極Ｅ１および第２電極Ｅ２の間に設けられた誘電体層Ｄｉとから構成される。

第１電極Ｅ１は、画素電極１１と同じ導電膜から（つまり同じ導電材料を用いて同じ製造工程で）形成されている。第１電極Ｅ１は、層間絶縁膜１８に形成されたコンタクトホール１８ｂにおいて、第１ＴＦＴ１２ａのドレイン電極および第２ＴＦＴ１２ｂのソース電極として機能する導電層１７に接続されている。

第２電極Ｅ２は、対向電極２１と同じ導電膜から（つまり同じ導電材料を用いて同じ製造工程で）形成されている。典型的には、対向電極２１は、複数の画素１に共通の、表示領域全体にわたって連続した単一の導電層であるので、対向電極２１の一部（第１電極Ｅ１に対向する部分）が第２電極Ｅ２として機能するともいえる。

誘電体層Ｄｉは、液晶層３０とは異なる誘電体層であり、液晶層３０と同じ厚さで形成されている。誘電体層Ｄｉの材料としては、例えば、窒化シリコン（ＳｉＮ_x）や酸化シリコン（ＳｉＯ₂）を用いることができる。あるいは、有機誘電体材料を用いてもよい。

図２６に示した例では、一時保持容量Ｃ_Tを透過した光による表示品位の低下（光漏れ）を抑制するために、ブラックマトリクスＢＭが一時保持容量Ｃ_Tに重なる位置にも設けられている。

なお、実施形態１〜５の液晶表示装置１００および１００Ａ〜１００Ｄのように、一時保持容量Ｃ_Tにいったん表示信号電圧を供給・蓄積した後に画素容量Ｃ_Pixへの電圧書き込みを行う場合、電圧降下が発生し得る。具体的には、一時保持容量Ｃ_Tに供給される表示信号電圧をＶ₀とし、一時保持容量Ｃ_Tおよび画素容量Ｃ_Pixの容量値をそれぞれＣ_T’、Ｃ_Pix’とすると、画素容量Ｃ_Pixへの書き込み電圧（画素電極１１に供給される電圧）Ｖ_LCは、下記式（３）で表される。
Ｖ_LC＝｛Ｃ_T’／（Ｃ_Pix’＋Ｃ_T’）｝・Ｖ₀ ・・・（３）

補助容量Ｃ_CSが設けられていない場合、画素容量Ｃ_Pixは液晶容量Ｃ_LCのみから構成されるので、液晶容量Ｃ_LCの容量値をＣ_LC’とすると、式（３）から下記式（４）が得られる。
Ｖ_LC＝｛Ｃ_T’／（Ｃ_LC’＋Ｃ_T’）｝・Ｖ₀ ・・・（４）

画素容量Ｃ_Pixへの電圧書き込みの際に発生する電圧降下は、式（４）によって表される。そのため、電圧降下を少なくするためには、一時保持容量Ｃ_Tの容量値Ｃ_T’をできるだけ大きくすることが好ましい。例えば、図２６に示した構成では、誘電体層Ｄｉの厚さは、液晶層３０の厚さと同じであるので、第１電極Ｅ１の面積が画素電極１１の面積と同じで、誘電体層Ｄｉの誘電率が液晶層３０の誘電率の３倍であるとすると、一時保持容量Ｃ_Tの容量値Ｃ_T’は液晶容量Ｃ_LCの容量値Ｃ_LC’の３倍となるので、書き込み電圧Ｖ_LCは、下記式（５）で表される。そのため、この場合は２５％の電圧降下が発生する。
Ｖ_LC＝｛Ｃ_T’／（Ｃ_LC’＋Ｃ_T’）｝・Ｖ₀
＝｛３Ｃ_LC’／（Ｃ_LC’＋３Ｃ_LC’）｝・Ｖ₀＝（３／４）・Ｖ₀ ・・・（５）

図２７に、一時保持容量Ｃ_Tの具体的な構成の他の例を示す。図２７に示す例では、一時保持容量Ｃ_Tは、対向電極２１と、対向基板１００ｂに設けられたさらなる電極２３と、対向電極２１とさらなる電極２３との間に設けられた誘電体層２４とから構成される。

さらなる電極２３は、対向電極２１に重なるように設けられており、透明導電材料（例えばＩＴＯ）から形成されている。このさらなる電極２３は、図３における第１電極Ｅ１に相当し、対向電極２１は、図３における第２電極Ｅ２に相当する。

誘電体層２４は、例えば数μｍ程度の厚さを有する。誘電体層２４の材料としては、公知の種々の透明な誘電体材料を用いることができる。誘電体層２４は、図３における誘電体層Ｄｉに相当する。

さらなる電極２３は、ＴＦＴ基板１００ａに設けられた第１接続電極１９と、対向基板１００ｂに設けられた第２接続電極２５と、第１接続電極１９および第２接続電極２５の間に設けられた導電部３１とを介して、ＴＦＴ基板１００ａの導電層１７（第１ＴＦＴ１２ａのドレイン電極および第２ＴＦＴ１２ｂのソース電極として機能する）に電気的に接続されている。第１接続電極１９は、画素電極１１と同じ導電膜から形成されており、層間絶縁膜１８に形成されたコンタクトホール１８ｂにおいて導電層１７に接続されている。第２接続電極２５は、対向電極２１と同じ導電膜から形成されており、誘電体層２４に形成されたコンタクトホール２４ａにおいてさらなる電極２３に接続されている。導電部３１は、第１接続電極１９と第２接続電極２５とを電気的に接続する。導電部３１の材料としては、公知の種々の導電性材料を用いることができる。

既に説明したように、画素容量Ｃ_Pixへの電圧書き込みの際に発生する電圧降下を少なくするためには、一時保持容量Ｃ_Tの容量値Ｃ_T’をできるだけ大きくすることが好ましい。一時保持容量Ｃ_Tの容量値Ｃ_T’は、誘電体層２４の誘電率ε、誘電体層２４の厚さｄおよびさらなる電極２３の面積Ｓ（より厳密にはさらなる電極２３の対向電極２１に重なる部分の面積）を用いて下記式（６）により表される。
Ｃ_T’＝（ε・Ｓ）／ｄ ・・・（６）

式（６）からわかるように、容量値Ｃ_T’は、さらなる電極２３の面積Ｓが大きいほど、また、誘電体層２４の厚さｄが小さいほど大きくなる。図２６に示した構成では、第１電極Ｅ１の面積を大きくするほど開口率が低下してしまうし、誘電体層Ｄｉの厚さを液晶層３０の厚さよりも小さくすることができない。これに対し、図２７に示した構成では、さらなる電極２３の面積Ｓを大きくしても開口率が低下することがなく、また、誘電体層２４の厚さｄを十分に小さくすることができる。そのため、図２７に示した構成を採用すると、図２６に示した構成を採用する場合よりも、一時保持容量Ｃ_Tの容量値Ｃ_T’を大きく、具体的には数倍以上に容易にすることができる。

例えば、容量値Ｃ_T’を、式（５）を用いて試算したときの容量値Ｃ_T’の１０倍（つまり液晶容量Ｃ_LCの容量値Ｃ_LC’の３０倍）にすることができたと仮定すると、書き込み電圧Ｖ_LCは、下記式（７）で表される。そのため、この場合は電圧降下は３％程度であり、電圧降下がほとんどないといえる。
Ｖ_LC＝｛Ｃ_T’／（Ｃ_LC’＋Ｃ_T’）｝・Ｖ₀
＝｛３０Ｃ_LC’／（３０Ｃ_LC’＋３Ｃ_LC’）｝・Ｖ₀
＝（３０／３１）・Ｖ₀ ・・・（７）

上述したように、本発明の好適な実施形態における液晶表示装置１００および１００Ａ〜１００Ｄは、簡易な構成ですべての画素１に所望の電圧を一斉に書き込むことができる。そのため、液晶表示装置１００および１００Ａ〜１００Ｄは、マルチディスプレイシステムに好適に用いられる。マルチディスプレイシステムが備える液晶表示装置の個数に特に制限はないが、液晶表示装置１００および１００Ａ〜１００Ｄでは、列方向に沿って隣接する液晶表示装置間での表示の連続性を保つことができる（図６（ｂ）参照）ので、液晶表示装置１００および１００Ａ〜１００Ｄは、列方向に沿って互いに隣接するように配置された２つの液晶表示装置を少なくとも含む（つまり液晶表示装置が２行以上に配置された）マルチディスプレイシステムに特に好適に用いることができるといえる。液晶表示装置を複数組み合わせてマルチディスプレイシステムを構成する方式としては、公知の種々の方式を用いることができる。

本発明の実施形態によると、簡易な構成ですべての画素に所望の電圧を一斉に書き込むことができる液晶表示装置が提供される。本発明の実施形態による液晶表示装置は、マルチディスプレイシステムに好適に用いられる。本発明の実施形態による液晶表示装置を備えたマルチディスプレイシステムは、インフォメーションディスプレイ、デジタルサイネージなどの大画面表示装置として好適に用いられる。

１ 画素
１Ｒ 赤画素
１Ｇ 緑画素
１Ｂ 青画素
１１ 画素電極
１２ａ 第１ＴＦＴ（第１スイッチング素子）
１２ｂ 第２ＴＦＴ（第２スイッチング素子）
１２ｃ 第３ＴＦＴ（第３スイッチング素子）
２１ 対向電極
２３ さらなる電極
２４ 誘電体層
３０ 液晶層
６０、６０Ａ、６０Ｂ 信号線駆動回路（ソースドライバ）
６２ 走査線駆動回路（ゲートドライバ）
ｇ１ 第１走査線
ｇ２ 第２走査線
ｇ３ 第３走査線
ｓ１ 第１信号線
ｓ２ 第２信号線
ｃ１ 補助容量線
Ｃ_T 一時保持容量
Ｃ_Pix 画素容量
Ｃ_LC 液晶容量
Ｃ_CS 補助容量
Ｅ１ 第１電極
Ｅ２ 第２電極
Ｄｉ 誘電体層
１００ａ アクティブマトリクス基板（ＴＦＴ基板）
１００ｂ 対向基板（カラーフィルタ）
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ 液晶表示装置
２００ マルチディスプレイシステム

Claims (12)

1. 複数の行および複数の列を有するマトリクス状に配列された複数の画素を有し、
   前記複数の画素のそれぞれに設けられた画素電極と、
   前記画素電極に対向する対向電極と、
   前記画素電極および前記対向電極の間に設けられた液晶層と、を備える液晶表示装置であって、
   各画素行に対応して設けられた第１走査線、第２走査線および第３走査線と、
   各画素列に対応して設けられた第１信号線および第２信号線と、
   前記複数の画素のそれぞれに設けられ、液晶容量を含む画素容量と、
   前記複数の画素のそれぞれに設けられた一時保持容量であって、前記画素容量に書き込まれるべき電圧が一時的に保持される一時保持容量と、
   前記第１走査線から供給される走査信号電圧によってオン／オフされる第１スイッチング素子であって、前記第１信号線と前記一時保持容量との電気的な接続を制御する第１スイッチング素子と、
   前記第２走査線から供給される走査信号電圧によってオン／オフされる第２スイッチング素子であって、前記一時保持容量と前記画素容量との電気的な接続を制御する第２スイッチング素子と、
   前記第３走査線から供給される走査信号電圧によってオン／オフされる第３スイッチング素子であって、前記第２信号線と前記画素容量との電気的な接続を制御する第３スイッチング素子と、
   前記第１信号線および前記第２信号線に電圧を供給する信号線駆動回路と、をさらに備え、
   前記一時保持容量の容量値は、前記液晶容量の容量値の３倍以上であり、
   任意の１垂直走査期間は、第１の期間と、前記第１の期間より後の第２の期間と、前記第２の期間よりも後の第３の期間とを含み、
   前記第１の期間において、１画素行ごとに前記第１スイッチング素子がオン状態とされることによって、前記第１信号線から前記一時保持容量に表示信号電圧が供給され、
   前記複数の画素のすべての前記一時保持容量に表示信号電圧が供給された後の前記第２の期間において、前記複数の画素のすべての前記第３スイッチング素子がオン状態とされることによって、前記第２信号線から前記画素容量にリセット電圧が供給され、
   前記リセット電圧によって前垂直走査期間に前記画素容量に書き込まれた電圧がリセットされた後の前記第３の期間において、前記複数の画素のすべての前記第２スイッチング素子がオン状態とされることによって、前記複数の画素のすべての前記画素容量に、前記一時保持容量に保持されていた電圧が一斉に書き込まれ、
   前記第１の期間において前記信号線駆動回路から前記第１信号線に供給される電圧と前記第２信号線に供給される電圧とは、前記対向電極に供給される電圧を基準として互いに極性が逆で実質的に大きさが同じである液晶表示装置。
2. 前記第２の期間において前記第２信号線から前記画素容量に供給される前記リセット電圧は、前記対向電極に供給される電圧と実質的に同じ大きさである請求項１に記載の液晶表示装置。
3. 前記第１の期間の前半において、前記複数の画素によって構成される複数の画素行のうちの半分の画素行の画素の前記一時保持容量に、前記第１信号線から第１の極性の表示信号電圧が供給され、
   前記第１の期間の後半において、残り半分の画素行の画素の前記一時保持容量に、前記第１信号線から前記第１の極性とは逆の第２の極性の表示信号電圧が供給される請求項１または２に記載の液晶表示装置。
4. 前記第１の期間の前半および後半のそれぞれにおいて、前記第１信号線から前記一時保持容量への表示信号電圧の供給は１画素行おきに行われる請求項３に記載の液晶表示装置。
5. 前記第１信号線および前記第２信号線のそれぞれは、列方向において相対的に上側に位置する第１の部分と、列方向において相対的に下側に位置する第２の部分とに分離されている請求項１から４のいずれかに記載の液晶表示装置。
6. 複数の行および複数の列を有するマトリクス状に配列された複数の画素を有し、
   前記複数の画素のそれぞれに設けられた画素電極と、
   前記画素電極に対向する対向電極と、
   前記画素電極および前記対向電極の間に設けられた液晶層と、を備える液晶表示装置であって、
   各画素行に対応して設けられた第１走査線、第２走査線および第３走査線と、
   各画素列に対応して設けられた第１信号線および第２信号線と、
   前記複数の画素のそれぞれに設けられ、液晶容量を含む画素容量と、
   前記複数の画素のそれぞれに設けられた一時保持容量であって、前記画素容量に書き込まれるべき電圧が一時的に保持される一時保持容量と、
   前記第１走査線から供給される走査信号電圧によってオン／オフされる第１スイッチング素子と、
   前記第２走査線から供給される走査信号電圧によってオン／オフされる第２スイッチング素子であって、前記一時保持容量と前記画素容量との電気的な接続を制御する第２スイッチング素子と、
   前記第３走査線から供給される走査信号電圧によってオン／オフされる第３スイッチング素子と、をさらに備え、
   前記複数の画素によって構成される複数の画素行のうちの一部の画素行の画素では、前記第１スイッチング素子によって前記第１信号線と前記一時保持容量との電気的な接続が制御され、前記第３スイッチング素子によって前記第２信号線と前記画素容量との電気的な接続が制御され、
   前記複数の画素行のうちの他の画素行の画素では、前記第１スイッチング素子によって前記第２信号線と前記一時保持容量との電気的な接続が制御され、前記第３スイッチング素子によって前記第１信号線と前記画素容量との電気的な接続が制御され、
   前記一時保持容量の容量値は、前記液晶容量の容量値の３倍以上である液晶表示装置。
7. 任意の１垂直走査期間は、第１の期間と、前記第１の期間より後の第２の期間と、前記第２の期間よりも後の第３の期間とを含み、
   前記第１の期間において、前記一部の画素行で１画素行ごとに前記第１スイッチング素子がオン状態とされることによって、前記第１信号線から前記一時保持容量に表示信号電圧が供給され、
   同じ前記第１の期間において、前記他の画素行で１画素行ごとに前記第１スイッチング素子がオン状態とされることによって、前記第２信号線から前記一時保持容量に表示信号電圧が供給され、
   前記複数の画素のすべての前記一時保持容量に表示信号電圧が供給された後の前記第２の期間において、前記複数の画素のすべての前記第３スイッチング素子がオン状態とされることによって、前記第１信号線または前記第２信号線から前記画素容量にリセット電圧が供給され、
   前記リセット電圧によって前垂直走査期間に前記画素容量に書き込まれた電圧がリセットされた後の前記第３の期間において、前記複数の画素のすべての前記第２スイッチング素子がオン状態とされることによって、前記複数の画素のすべての前記画素容量に、前記一時保持容量に保持されていた電圧が一斉に書き込まれる請求項６に記載の液晶表示装置。
8. 前記第２の期間において前記第１信号線または前記第２信号線から前記画素容量に供給される前記リセット電圧は、前記対向電極に供給される電圧と実質的に同じ大きさである請求項７に記載の液晶表示装置。
9. 前記一部の画素行は、前記複数の画素行のうちの半分の画素行であり、
   前記他の画素行は、前記複数の画素行のうちの残り半分の画素行である請求項６から８のいずれかに記載の液晶表示装置。
10. 前記画素電極、前記第１走査線、前記第２走査線、前記第３走査線、前記第１信号線、前記第２信号線、前記第１スイッチング素子、前記第２スイッチング素子および前記第３スイッチング素子を含むアクティブマトリクス基板と、
    前記対向電極を含み、前記アクティブマトリクス基板に対向する対向基板と、を備え、
    前記一時保持容量は、前記アクティブマトリクス基板に設けられた第１電極であって、前記画素電極と同じ導電膜から形成された第１電極と、前記対向基板に設けられた第２電極であって、前記対向電極と同じ導電膜から形成された第２電極と、前記第１電極および前記第２電極の間に設けられた誘電体層であって、前記液晶層とは異なる誘電体層と、から構成される請求項１から９のいずれかに記載の液晶表示装置。
11. 前記画素電極、前記第１走査線、前記第２走査線、前記第３走査線、前記第１信号線、前記第２信号線、前記第１スイッチング素子、前記第２スイッチング素子および前記第３スイッチング素子を含むアクティブマトリクス基板と、
    前記対向電極を含み、前記アクティブマトリクス基板に対向する対向基板と、を備え、
    前記一時保持容量は、前記対向電極と、前記対向基板に設けられたさらなる電極であって、前記対向電極に重なるさらなる電極と、前記対向電極および前記さらなる電極の間に設けられた誘電体層と、から構成される請求項１から９のいずれかに記載の液晶表示装置。
12. それぞれが請求項１から１１のいずれかに記載の液晶表示装置である複数の液晶表示装置を備え、
    前記複数の液晶表示装置は、列方向に沿って互いに隣接するように配置された２つの液晶表示装置を含むマルチディスプレイシステム。
    

Images