JP2010085949A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2010085949A JP2010085949A JP2008258052A JP2008258052A JP2010085949A JP 2010085949 A JP2010085949 A JP 2010085949A JP 2008258052 A JP2008258052 A JP 2008258052A JP 2008258052 A JP2008258052 A JP 2008258052A JP 2010085949 A JP2010085949 A JP 2010085949A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- video
- supplied
- counter electrode
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】表示品質を損なわずに、異音レベルを低減する。
【解決手段】複数の画素と、前記各画素に映像電圧を入力する複数の映像線と、前記各画素に走査電圧を入力する複数の走査線とを有する液晶表示パネルと、前記各映像線に前記映像電圧を供給する映像線駆動回路と、前記各走査線に前記走査電圧を供給する走査線駆動回路とを備え、前記各画素は、対向電極を有し、前記各画素の前記対向電極に正極性の対向電圧と、負極性の対向電圧を供給する対向電極駆動回路を備える液晶表示装置であって、前記対向電極駆動回路は、各画素の前記対向電極に供給する対向電圧の極性を１水平走査期間内に１回以上反転させ、前記走査線駆動回路は、前記映像線駆動回路が前記各映像線に供給する映像電圧の極性と反対の極性の対向電圧が各画素の前記対向電極に供給されている期間内に、前記各走査線に対して選択走査電圧を供給する。
【選択図】図３
【解決手段】複数の画素と、前記各画素に映像電圧を入力する複数の映像線と、前記各画素に走査電圧を入力する複数の走査線とを有する液晶表示パネルと、前記各映像線に前記映像電圧を供給する映像線駆動回路と、前記各走査線に前記走査電圧を供給する走査線駆動回路とを備え、前記各画素は、対向電極を有し、前記各画素の前記対向電極に正極性の対向電圧と、負極性の対向電圧を供給する対向電極駆動回路を備える液晶表示装置であって、前記対向電極駆動回路は、各画素の前記対向電極に供給する対向電圧の極性を１水平走査期間内に１回以上反転させ、前記走査線駆動回路は、前記映像線駆動回路が前記各映像線に供給する映像電圧の極性と反対の極性の対向電圧が各画素の前記対向電極に供給されている期間内に、前記各走査線に対して選択走査電圧を供給する。
【選択図】図３
Description
本発明は、液晶表示装置に係り、特に、交流化周期で液晶表示装置が振動する場合の異音対策に有効な技術に関する。
液晶表示パネルを直流で駆動すると寿命が短くなるので、液晶表示パネルは交流化駆動する必要がある。
この交流化駆動方式には、映像電圧の正極性から負極性、あるいは、負極性から正極性への切り替えに同期して、コモン電圧を負極性から正極性、あるいは、正極性から負極性へ切り替えるコモン反転法がある。
図６は、従来の液晶表示装置の交流化駆動方法を説明するための図であり、１ライン毎に極性を切り替える１ラインコモン反転駆動法の駆動タイミングを示す図である。
（ｎ−１）ラインの走査線（ＧＬ）が選択されると、映像線（ＤＬ）から負極性の映像電圧（即ち、階調電圧）（Ｎ−ＶＤＬ）が画素に書き込まれる。このとき対向電極（コモン電極ともいう）（ＣＴ）には、１水平走査期間（１Ｈ）の間、正極性のＶＣＯＭの電圧が印加される。
次に、（ｎ−１）ラインの走査線（ＧＬ）が非選択状態になり、ｎラインの走査線（ＧＬ）が選択される。この時、ｎライン上の画素には、（ｎ−１）ライン上の画素とは逆極性になるように、映像線（ＤＬ）から正極性の映像電圧（Ｐ−ＶＤＬ）が画素に書き込まれ、さらに、対向電極（ＣＴ）側には、１水平走査期間（１Ｈ）の間、負極性のＶＣＯＭの電圧が印加される。
この繰り返しを行い、次のフレームでは逆極性を書き込む。
この交流化駆動方式には、映像電圧の正極性から負極性、あるいは、負極性から正極性への切り替えに同期して、コモン電圧を負極性から正極性、あるいは、正極性から負極性へ切り替えるコモン反転法がある。
図６は、従来の液晶表示装置の交流化駆動方法を説明するための図であり、１ライン毎に極性を切り替える１ラインコモン反転駆動法の駆動タイミングを示す図である。
（ｎ−１）ラインの走査線（ＧＬ）が選択されると、映像線（ＤＬ）から負極性の映像電圧（即ち、階調電圧）（Ｎ−ＶＤＬ）が画素に書き込まれる。このとき対向電極（コモン電極ともいう）（ＣＴ）には、１水平走査期間（１Ｈ）の間、正極性のＶＣＯＭの電圧が印加される。
次に、（ｎ−１）ラインの走査線（ＧＬ）が非選択状態になり、ｎラインの走査線（ＧＬ）が選択される。この時、ｎライン上の画素には、（ｎ−１）ライン上の画素とは逆極性になるように、映像線（ＤＬ）から正極性の映像電圧（Ｐ−ＶＤＬ）が画素に書き込まれ、さらに、対向電極（ＣＴ）側には、１水平走査期間（１Ｈ）の間、負極性のＶＣＯＭの電圧が印加される。
この繰り返しを行い、次のフレームでは逆極性を書き込む。
図７は、１ラインコモン反転駆動法のときに、各画素に書き込まれる映像電圧の極性を示す図である。
図７に示すように、１ラインコモン反転駆動法では、１ライン毎に極性反転を行うために１ライン毎に異なった極性の映像電圧が液晶に書き込まれる。この繰り返し周波数により、液晶表示装置が振動する。なお、図７では図示は省略するが、次のフレームでは逆極性の映像電圧が書き込まれる。
前述したように、交流化周期で液晶表示装置が振動する場合、交流化周波数が可聴帯域にあると異音として聞こえる場合がある。
前述した異音を低減するために、下記特許文献１に記載されているように、交流化駆動周期（所謂、極性反転周期）を、１フレーム毎に１回、あるいは、１フレーム内に数回に下げて、耳に聞こえにくい周波数で駆動する方法が知られている。
図７に示すように、１ラインコモン反転駆動法では、１ライン毎に極性反転を行うために１ライン毎に異なった極性の映像電圧が液晶に書き込まれる。この繰り返し周波数により、液晶表示装置が振動する。なお、図７では図示は省略するが、次のフレームでは逆極性の映像電圧が書き込まれる。
前述したように、交流化周期で液晶表示装置が振動する場合、交流化周波数が可聴帯域にあると異音として聞こえる場合がある。
前述した異音を低減するために、下記特許文献１に記載されているように、交流化駆動周期（所謂、極性反転周期）を、１フレーム毎に１回、あるいは、１フレーム内に数回に下げて、耳に聞こえにくい周波数で駆動する方法が知られている。
なお、本願発明に関連する先行技術文献としては以下のものがある。
特開２００６−２３３５２号公報
しかしながら、コモン反転法において、極性反転を、１フレーム毎に１回にするとフリッカが目立つようになり、表示品位が著しく低下する。また、１フレームを３数回に分割して、極性反転を、１フレーム内に数回になるようにしてもフリッカはそれほど軽減されず、また分割部分の上下で輝度差が発生する場合がある。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、液晶表示装置において、表示品質を損なわずに、異音レベルを低減することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、液晶表示装置において、表示品質を損なわずに、異音レベルを低減することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）複数の画素と、前記各画素に映像電圧を入力する複数の映像線と、前記各画素に走査電圧を入力する複数の走査線とを有する液晶表示パネルと、前記各映像線に前記映像電圧を供給する映像線駆動回路と、前記各走査線に前記走査電圧を供給する走査線駆動回路とを備え、前記各画素は、対向電極を有し、前記各画素の前記対向電極に正極性の対向電圧と、負極性の対向電圧を供給する対向電極駆動回路を備える液晶表示装置であって、前記対向電極駆動回路は、各画素の前記対向電極に供給する対向電圧の極性を１水平走査期間内に１回以上反転させ、前記走査線駆動回路は、前記映像線駆動回路が前記各映像線に供給する映像電圧の極性と反対の極性の対向電圧が各画素の前記対向電極に供給されている期間内に、前記各走査線に対して選択走査電圧を供給する。
（２）（１）において、前記映像線駆動回路は、前記各画素の前記対向電極に正極性の対向電圧が供給されている期間内に負極性の映像電圧を、あるいは、前記各画素の前記対向電極に負極性の対向電圧が供給されている期間内に正極性の映像電圧を、前記各映像線に対して供給する。
（３）（２）において、前記映像線駆動回路は、前記各映像線に対して前記正極性の映像電圧、あるいは負極性の映像電圧を供給していない期間に、各出力端子をハイインピーダンス状態とする。
（４）（１）において、前記対向電極駆動回路は、前記各画素の前記対向電極に供給する対向電圧の極性を、１水平走査期間内に１回反転させる。
（１）複数の画素と、前記各画素に映像電圧を入力する複数の映像線と、前記各画素に走査電圧を入力する複数の走査線とを有する液晶表示パネルと、前記各映像線に前記映像電圧を供給する映像線駆動回路と、前記各走査線に前記走査電圧を供給する走査線駆動回路とを備え、前記各画素は、対向電極を有し、前記各画素の前記対向電極に正極性の対向電圧と、負極性の対向電圧を供給する対向電極駆動回路を備える液晶表示装置であって、前記対向電極駆動回路は、各画素の前記対向電極に供給する対向電圧の極性を１水平走査期間内に１回以上反転させ、前記走査線駆動回路は、前記映像線駆動回路が前記各映像線に供給する映像電圧の極性と反対の極性の対向電圧が各画素の前記対向電極に供給されている期間内に、前記各走査線に対して選択走査電圧を供給する。
（２）（１）において、前記映像線駆動回路は、前記各画素の前記対向電極に正極性の対向電圧が供給されている期間内に負極性の映像電圧を、あるいは、前記各画素の前記対向電極に負極性の対向電圧が供給されている期間内に正極性の映像電圧を、前記各映像線に対して供給する。
（３）（２）において、前記映像線駆動回路は、前記各映像線に対して前記正極性の映像電圧、あるいは負極性の映像電圧を供給していない期間に、各出力端子をハイインピーダンス状態とする。
（４）（１）において、前記対向電極駆動回路は、前記各画素の前記対向電極に供給する対向電圧の極性を、１水平走査期間内に１回反転させる。
（５）（１）において、前記対向電極駆動回路は、前記各画素の前記対向電極に供給する対向電圧の極性を、１水平走査期間内に２回反転させる。
（６）（５）において、前記走査線駆動回路は、前記各画素の前記対向電極に正極性の対向電圧、あるいは、負極性の対向電圧が供給されている２つの期間内に、前記各走査線に対して前記選択走査電圧を供給する。
（７）（５）において、前記走査線駆動回路は、前記各画素の前記対向電極に正極性の対向電圧、あるいは、負極性の対向電圧が供給されている２つの期間のいずれか一方の期間内に、前記各走査線に対して前記選択走査電圧を供給する。
（８）（１）において、表示制御装置を備え、前記対向電極駆動回路は、前記表示制御装置の指示に基づき、前記各画素の前記対向電極に供給する対向電圧の極性を、１水平走査期間内に１回以上反転させ、前記走査線駆動回路は、前記表示制御装置の指示に基づき、前記映像線駆動回路が前記各映像線に供給する映像電圧の極性と反対の極性の対向電圧が各画素の前記対向電極に供給されている期間内に、前記各走査線に対して選択走査電圧を供給する。
（９）（８）において、前記映像線駆動回路は、前記表示制御装置の指示に基づき、前記各画素の前記対向電極に正極性の対向電圧が供給されている期間内に負極性の映像電圧を、あるいは、前記各画素の前記対向電極に負極性の対向電圧が供給されている期間内に正極性の映像電圧を、前記各映像線に対して供給する。
（６）（５）において、前記走査線駆動回路は、前記各画素の前記対向電極に正極性の対向電圧、あるいは、負極性の対向電圧が供給されている２つの期間内に、前記各走査線に対して前記選択走査電圧を供給する。
（７）（５）において、前記走査線駆動回路は、前記各画素の前記対向電極に正極性の対向電圧、あるいは、負極性の対向電圧が供給されている２つの期間のいずれか一方の期間内に、前記各走査線に対して前記選択走査電圧を供給する。
（８）（１）において、表示制御装置を備え、前記対向電極駆動回路は、前記表示制御装置の指示に基づき、前記各画素の前記対向電極に供給する対向電圧の極性を、１水平走査期間内に１回以上反転させ、前記走査線駆動回路は、前記表示制御装置の指示に基づき、前記映像線駆動回路が前記各映像線に供給する映像電圧の極性と反対の極性の対向電圧が各画素の前記対向電極に供給されている期間内に、前記各走査線に対して選択走査電圧を供給する。
（９）（８）において、前記映像線駆動回路は、前記表示制御装置の指示に基づき、前記各画素の前記対向電極に正極性の対向電圧が供給されている期間内に負極性の映像電圧を、あるいは、前記各画素の前記対向電極に負極性の対向電圧が供給されている期間内に正極性の映像電圧を、前記各映像線に対して供給する。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の液晶表示装置によれば、表示品質を損なわずに、異音レベルを低減することが可能となる。
本発明の液晶表示装置によれば、表示品質を損なわずに、異音レベルを低減することが可能となる。
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［本発明の前提となる液晶表示装置の構成］
図１は、本発明の前提となる液晶表示装置の概略構成を示すブロック図である。
本実施例の液晶表示装置は、液晶表示パネル１と、ドレインドライバ２と、ゲートドライバ３と、表示制御回路４と、電源回路５とで構成される。
ドレインドライバ２と、ゲートドライバ３は、液晶表示パネル１の周辺部に設置される。ゲートドライバ３は、液晶表示パネル１の一辺に配置されたゲートドライバＩＣから構成される。また、ドレインドライバ２は、液晶表示パネル１の他の辺に配置されたドレインドライバＩＣから構成される。
表示制御回路４は、パソコンやテレビ受信回路等の表示信号源（ホスト側）から入力する表示信号を、データの交流化等、液晶表示パネル１の表示に適したタイミング調整を行い、表示形式の表示データに変換して同期信号（クロック信号）と共にゲートドライバ３、ドレインドライバ２に入力する。
電源回路５は液晶表示装置に要する各種の電圧を生成する。また、５−１は対向電極（ＣＴ）に供給するＶＣＯＭの対向電圧を生成する対向電圧生成回路である。
各色（赤、緑、青）のサブピクセルは、薄膜トランジスタ（ＴＦＴ）と、画素電極（ＰＸ）と、対向電極（コモン電極ともいう）（ＣＴ）とを有する。薄膜トランジスタ（ＴＦＴ）のソース電極は画素電極（ＰＸ）に接続される。また、画素電極（ＰＸ）と対向電極（ＣＴ）との間には液晶層が設けられるので、画素電極（ＰＸ）と対向電極（ＣＴ）との間には等価的に液晶容量（ＬＣ）が形成される。なお、Ｃａｄｄは、対向電極（ＣＴ）と画素電極（ＰＸ）の間に設けられた保持容量である。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［本発明の前提となる液晶表示装置の構成］
図１は、本発明の前提となる液晶表示装置の概略構成を示すブロック図である。
本実施例の液晶表示装置は、液晶表示パネル１と、ドレインドライバ２と、ゲートドライバ３と、表示制御回路４と、電源回路５とで構成される。
ドレインドライバ２と、ゲートドライバ３は、液晶表示パネル１の周辺部に設置される。ゲートドライバ３は、液晶表示パネル１の一辺に配置されたゲートドライバＩＣから構成される。また、ドレインドライバ２は、液晶表示パネル１の他の辺に配置されたドレインドライバＩＣから構成される。
表示制御回路４は、パソコンやテレビ受信回路等の表示信号源（ホスト側）から入力する表示信号を、データの交流化等、液晶表示パネル１の表示に適したタイミング調整を行い、表示形式の表示データに変換して同期信号（クロック信号）と共にゲートドライバ３、ドレインドライバ２に入力する。
電源回路５は液晶表示装置に要する各種の電圧を生成する。また、５−１は対向電極（ＣＴ）に供給するＶＣＯＭの対向電圧を生成する対向電圧生成回路である。
各色（赤、緑、青）のサブピクセルは、薄膜トランジスタ（ＴＦＴ）と、画素電極（ＰＸ）と、対向電極（コモン電極ともいう）（ＣＴ）とを有する。薄膜トランジスタ（ＴＦＴ）のソース電極は画素電極（ＰＸ）に接続される。また、画素電極（ＰＸ）と対向電極（ＣＴ）との間には液晶層が設けられるので、画素電極（ＰＸ）と対向電極（ＣＴ）との間には等価的に液晶容量（ＬＣ）が形成される。なお、Ｃａｄｄは、対向電極（ＣＴ）と画素電極（ＰＸ）の間に設けられた保持容量である。
本実施例の液晶表示パネル１において、列方向に配置された各サブピクセルの薄膜トランジスタ（ＴＦＴ）のドレイン電極は、それぞれ映像線（ＤＬ）に接続され、各映像線（ＤＬ）は列方向に配置された各画素に、表示データに対応する映像電圧を供給するドレインドライバ２に接続される。
また、行方向に配置された各サブピクセルにおける薄膜トランジスタ（ＴＦＴ）のゲート電極は、それぞれ走査線（ＧＬ）に接続され、各走査線（ＧＬ）は、薄膜トランジスタ（ＴＦＴ）のゲート電極に選択走査電圧（正のバイアス電圧）、あるいは非選択走査電圧（負のバイアス電圧）を供給するゲートドライバ３に接続される。
ゲートドライバ３は、表示制御回路４の制御の基に走査線（ＧＬ）に順次選択走査電圧を供給し、また、ドレインドライバ２は、表示制御回路４の制御の基に映像線（ＤＬ）に映像電圧を供給して映像を表示する。
液晶表示パネル１に画像を表示する際、ゲートドライバ３は、走査線（ＧＬ）を上から下（あるいは、下から上）に向かって選択し、一方で、ある走査線（ＧＬ）の選択期間中に、ドレインドライバ２は、表示データに対応する映像電圧を、映像線（ＤＬ）に供給し、画素電極（ＰＸ）に印加する。
映像線（ＤＬ）に供給された電圧は、薄膜トランジスタ（ＴＦＴ）を経由して、画素電極（ＰＸ）に印加され、最終的に、保持容量（Ｃａｄｄ）と、液晶容量（ＬＣ）に電荷がチャージされ、液晶分子をコントロールすることにより画像が表示される。
また、行方向に配置された各サブピクセルにおける薄膜トランジスタ（ＴＦＴ）のゲート電極は、それぞれ走査線（ＧＬ）に接続され、各走査線（ＧＬ）は、薄膜トランジスタ（ＴＦＴ）のゲート電極に選択走査電圧（正のバイアス電圧）、あるいは非選択走査電圧（負のバイアス電圧）を供給するゲートドライバ３に接続される。
ゲートドライバ３は、表示制御回路４の制御の基に走査線（ＧＬ）に順次選択走査電圧を供給し、また、ドレインドライバ２は、表示制御回路４の制御の基に映像線（ＤＬ）に映像電圧を供給して映像を表示する。
液晶表示パネル１に画像を表示する際、ゲートドライバ３は、走査線（ＧＬ）を上から下（あるいは、下から上）に向かって選択し、一方で、ある走査線（ＧＬ）の選択期間中に、ドレインドライバ２は、表示データに対応する映像電圧を、映像線（ＤＬ）に供給し、画素電極（ＰＸ）に印加する。
映像線（ＤＬ）に供給された電圧は、薄膜トランジスタ（ＴＦＴ）を経由して、画素電極（ＰＸ）に印加され、最終的に、保持容量（Ｃａｄｄ）と、液晶容量（ＬＣ）に電荷がチャージされ、液晶分子をコントロールすることにより画像が表示される。
図２は、図１に示すドレインドライバ２の概略回路構成を示すブロック図である。
図２において、２１はラッチアドレスセレクタ、２２はラッチ回路、２３はＤ／Ａコンバータ回路、２４は出力アンプ回路である。
ラッチ回路２２は、ラッチアドレスセレクタ２１の制御の元に、表示制御回路４から出力される表示データラッチ用クロック（ＣＬ２）に同期して、外部から入力される表示データ（Ｒ［５：０］、Ｇ［５：０］、Ｂ［５：０］）を順次ラッチする。
ラッチ回路２２にラッチされた表示データは、表示制御回路４から出力される、出力タイミング制御用クロック信号（ＣＬ１）に基づきＤ／Ａコンバータ回路２３に出力される。
Ｄ／Ａコンバータ回路２３は、電源回路５から入力される、正極性のＶ１〜Ｖ５の階調基準電圧と、負極性のＶ６〜Ｖ１０の階調基準電圧に基づき、正極性および負極性の０〜６３階調の階調電圧を生成する階調電圧生成回路（２３−１）を有する。
Ｄ／Ａコンバータ回路２３は、階調電圧生成回路（２３−１）で生成された、正極性および負極性の０〜６３階調の階調電圧の中から、ラッチ回路２２から入力された表示データに対応した階調電圧を選択して、出力アンプ回路２４に入力する。
出力アンプ回路２４は、Ｄ／Ａコンバータ回路２３から入力された階調電圧を、アンプ回路で電流増幅し、対応する映像線（ＤＬ）に出力する。
図２において、２１はラッチアドレスセレクタ、２２はラッチ回路、２３はＤ／Ａコンバータ回路、２４は出力アンプ回路である。
ラッチ回路２２は、ラッチアドレスセレクタ２１の制御の元に、表示制御回路４から出力される表示データラッチ用クロック（ＣＬ２）に同期して、外部から入力される表示データ（Ｒ［５：０］、Ｇ［５：０］、Ｂ［５：０］）を順次ラッチする。
ラッチ回路２２にラッチされた表示データは、表示制御回路４から出力される、出力タイミング制御用クロック信号（ＣＬ１）に基づきＤ／Ａコンバータ回路２３に出力される。
Ｄ／Ａコンバータ回路２３は、電源回路５から入力される、正極性のＶ１〜Ｖ５の階調基準電圧と、負極性のＶ６〜Ｖ１０の階調基準電圧に基づき、正極性および負極性の０〜６３階調の階調電圧を生成する階調電圧生成回路（２３−１）を有する。
Ｄ／Ａコンバータ回路２３は、階調電圧生成回路（２３−１）で生成された、正極性および負極性の０〜６３階調の階調電圧の中から、ラッチ回路２２から入力された表示データに対応した階調電圧を選択して、出力アンプ回路２４に入力する。
出力アンプ回路２４は、Ｄ／Ａコンバータ回路２３から入力された階調電圧を、アンプ回路で電流増幅し、対応する映像線（ＤＬ）に出力する。
［実施例１］
図３は、本発明の実施例１の液晶表示装置の交流化駆動方法を説明するための図である。
本実施例では、１水平走査期間（１Ｈ）内に、対向電極（ＣＴ）に供給するＶＣＯＭの対向電圧の極性を１回反転させる実施例である。そのため、本実施例では、１水平走査期間（１Ｈ）内に、対向電極（ＣＴ）には、正極性のＶＣＯＭＨの電圧と、負極性のＶＣＯＭＬの電圧が印加される。
今、（ｎ−１）ラインの走査線（ＧＬ）が選択され、（ｎ−１）ライン上の画素には、映像線（ＤＬ）から負極性の映像電圧（階調電圧）を書き込むものとする。この場合、本実施例では、１水平走査期間（１Ｈ）内に対向電極（ＣＴ）には、正極性のＶＣＯＭＬの電圧と、負極性のＶＣＯＭＬの電圧が印加されるので、対向電極（ＣＴ）に正極性のＶＣＯＭＨの電圧が印加されている期間に、ゲートドライバ３から（ｎ−１）ラインの走査線（ＧＬ）に選択走査電圧を供給し、（Ｎ−ＶＤＬ）の負極性の映像電圧を、ドレインドライバ２から映像線（ＤＬ）に供給し、負極性の映像電圧（Ｎ−ＶＤＬ）を画素に書き込む。
対向電極（ＣＴ）に負極性のＶＣＯＭＬの電圧が印加されている期間は、ゲートドライバ３から（ｎ−１）ラインの走査線（ＧＬ）に非選択走査電圧を供給し、かつ、映像線（ＤＬ）に映像電圧を供給するドレインドライバ２の出力端子をハイインピーダンス（ＨＩ−Ｚ）とする。
図３は、本発明の実施例１の液晶表示装置の交流化駆動方法を説明するための図である。
本実施例では、１水平走査期間（１Ｈ）内に、対向電極（ＣＴ）に供給するＶＣＯＭの対向電圧の極性を１回反転させる実施例である。そのため、本実施例では、１水平走査期間（１Ｈ）内に、対向電極（ＣＴ）には、正極性のＶＣＯＭＨの電圧と、負極性のＶＣＯＭＬの電圧が印加される。
今、（ｎ−１）ラインの走査線（ＧＬ）が選択され、（ｎ−１）ライン上の画素には、映像線（ＤＬ）から負極性の映像電圧（階調電圧）を書き込むものとする。この場合、本実施例では、１水平走査期間（１Ｈ）内に対向電極（ＣＴ）には、正極性のＶＣＯＭＬの電圧と、負極性のＶＣＯＭＬの電圧が印加されるので、対向電極（ＣＴ）に正極性のＶＣＯＭＨの電圧が印加されている期間に、ゲートドライバ３から（ｎ−１）ラインの走査線（ＧＬ）に選択走査電圧を供給し、（Ｎ−ＶＤＬ）の負極性の映像電圧を、ドレインドライバ２から映像線（ＤＬ）に供給し、負極性の映像電圧（Ｎ−ＶＤＬ）を画素に書き込む。
対向電極（ＣＴ）に負極性のＶＣＯＭＬの電圧が印加されている期間は、ゲートドライバ３から（ｎ−１）ラインの走査線（ＧＬ）に非選択走査電圧を供給し、かつ、映像線（ＤＬ）に映像電圧を供給するドレインドライバ２の出力端子をハイインピーダンス（ＨＩ−Ｚ）とする。
次に、ｎラインの走査線（ＧＬ）が選択されると、ｎライン上の画素には、（ｎ−１）ライン上の画素とは逆極性になるように、映像線（ＤＬ）から正極性の階調電圧が液晶に書き込まれる。そのため、本実施例では、対向電極（ＣＴ）に負極性のＶＣＯＭＬの電圧が印加されている期間に、ゲートドライバ３からｎラインの走査線（ＧＬ）に選択走査電圧を供給し、（Ｐ−ＶＤＬ）の正極性の映像電圧をドレインドライバ２から映像線（ＤＬ）に供給し、正極性の映像電圧（Ｐ−ＶＤＬ）を画素に書き込む。
対向電極（ＣＴ）に正極性のＶＣＯＭＨの電圧が印加されている期間は、ゲートドライバ３からｎラインの走査線（ＧＬ）に非選択走査電圧を供給し、かつ、映像線（ＤＬ）に映像電圧を供給するドレインドライバ２の出力端子を、ハイインピーダンス（ＨＩ−Ｚ）とする。
なお、図１では、ドレインドライバ２から、正極性の映像電圧と、負極性の映像電圧とが出力される期間以外の期間は、ドレインドライバ２の出力端子をハイインピーダンス状態（ＨＩ−Ｚ）としたが、同一の映像電圧を出し続けてもよい。
対向電極（ＣＴ）に正極性のＶＣＯＭＨの電圧が印加されている期間は、ゲートドライバ３からｎラインの走査線（ＧＬ）に非選択走査電圧を供給し、かつ、映像線（ＤＬ）に映像電圧を供給するドレインドライバ２の出力端子を、ハイインピーダンス（ＨＩ−Ｚ）とする。
なお、図１では、ドレインドライバ２から、正極性の映像電圧と、負極性の映像電圧とが出力される期間以外の期間は、ドレインドライバ２の出力端子をハイインピーダンス状態（ＨＩ−Ｚ）としたが、同一の映像電圧を出し続けてもよい。
［実施例２］
図４は、本発明の実施例２の液晶表示装置の交流化駆動方法を説明するための図である。
本実施例は、１水平走査期間（１Ｈ）内に、対向電極（ＣＴ）に供給するＶＣＯＭの対向電圧の極性を２回反転させる実施例である。そのため、本実施例では、１水平走査期間（１Ｈ）内に、対向電極（ＣＴ）には、正極性のＶＣＯＭＨの電圧（または負極性のＶＣＯＭＬの電圧）が２回、負極性のＶＣＯＭＬの電圧（または正極性のＶＣＯＭＨの電圧）が１回印加されることになる。
今、（ｎ−１）ラインの走査線（ＧＬ）が選択され、（ｎ−１）ライン上の画素には、映像線（ＤＬ）から負極性の映像電圧（Ｎ−ＶＤＬ）を書き込むものとする。この場合、本実施例では、１水平走査期間（１Ｈ）内に対向電極（ＣＴ）には、正極性のＶＣＯＭＨの電圧が２回、負極性のＶＣＯＭＬの電圧が１回印加されるので、対向電極（ＣＴ）に正極性のＶＣＯＭＨの電圧が印加されている２つの期間に、ゲートドライバ３から（ｎ−１）ラインの走査線（ＧＬ）に選択走査電圧を供給し、（Ｎ−ＶＤＬ（１））と、（Ｎ−ＶＤＬ（２））の負極性の映像電圧をドレインドライバ２から映像線（ＤＬ）に供給し、負極性の映像電圧（Ｎ−ＶＤＬ（１）、Ｎ−ＶＤＬ（２））を画素に書き込む。
また、対向電極（ＣＴ）に負極性のＶＣＯＭＬの電圧が印加されている期間は、ゲートドライバ３から（ｎ−１）ラインの走査線（ＧＬ）に非選択走査電圧を供給し、かつ、映像線（ＤＬ）に映像電圧を供給するドレインドライバ２の出力端子を、ハイインピーダンス（ＨＩ−Ｚ）とする。
図４は、本発明の実施例２の液晶表示装置の交流化駆動方法を説明するための図である。
本実施例は、１水平走査期間（１Ｈ）内に、対向電極（ＣＴ）に供給するＶＣＯＭの対向電圧の極性を２回反転させる実施例である。そのため、本実施例では、１水平走査期間（１Ｈ）内に、対向電極（ＣＴ）には、正極性のＶＣＯＭＨの電圧（または負極性のＶＣＯＭＬの電圧）が２回、負極性のＶＣＯＭＬの電圧（または正極性のＶＣＯＭＨの電圧）が１回印加されることになる。
今、（ｎ−１）ラインの走査線（ＧＬ）が選択され、（ｎ−１）ライン上の画素には、映像線（ＤＬ）から負極性の映像電圧（Ｎ−ＶＤＬ）を書き込むものとする。この場合、本実施例では、１水平走査期間（１Ｈ）内に対向電極（ＣＴ）には、正極性のＶＣＯＭＨの電圧が２回、負極性のＶＣＯＭＬの電圧が１回印加されるので、対向電極（ＣＴ）に正極性のＶＣＯＭＨの電圧が印加されている２つの期間に、ゲートドライバ３から（ｎ−１）ラインの走査線（ＧＬ）に選択走査電圧を供給し、（Ｎ−ＶＤＬ（１））と、（Ｎ−ＶＤＬ（２））の負極性の映像電圧をドレインドライバ２から映像線（ＤＬ）に供給し、負極性の映像電圧（Ｎ−ＶＤＬ（１）、Ｎ−ＶＤＬ（２））を画素に書き込む。
また、対向電極（ＣＴ）に負極性のＶＣＯＭＬの電圧が印加されている期間は、ゲートドライバ３から（ｎ−１）ラインの走査線（ＧＬ）に非選択走査電圧を供給し、かつ、映像線（ＤＬ）に映像電圧を供給するドレインドライバ２の出力端子を、ハイインピーダンス（ＨＩ−Ｚ）とする。
次に、ｎラインの走査線（ＧＬ）が選択されると、ｎライン上の画素には、（ｎ−１）ライン上の画素とは逆極性になるように、映像線（ＤＬ）から正極性の階調電圧が液晶に書き込まれる。また、１水平走査期間（１Ｈ）内に対向電極（ＣＴ）には、正極性のＶＣＯＭＨの電圧が１回、負極性のＶＣＯＭＬの電圧が２回印加される。そのため、本実施例では、対向電極（ＣＴ）に負極性のＶＣＯＭＬの電圧が印加されている２つの期間に、ゲートドライバ３からｎラインの走査線（ＧＬ）に選択走査電圧を供給し、（Ｐ−ＶＤＬ（１））と、（Ｐ−ＶＤＬ（２））の正極性の映像電圧をドレインドライバ２から映像線（ＤＬ）に供給し、正極性の映像電圧（Ｐ−ＶＤＬ（１）、Ｐ−ＶＤＬ（２））を画素に書き込む。
また、対向電極（ＣＴ）に正極性のＶＣＯＭＨの電圧が印加されている期間は、ゲートドライバ３からｎラインの走査線（ＧＬ）に非選択走査電圧を供給し、かつ、映像線（ＤＬ）に映像電圧を供給するドレインドライバ２の出力端子を、ハイインピーダンス（ＨＩ−Ｚ）とする。
このように、本実施例では、１水平走査期間中に、２回同一の映像電圧を映像線（ＤＬ）に供給する。これは液晶への印加時間を十分確保するためのものであり、１回目の選択期間で液晶への書き込みが十分されていれば、２回目は発生させなくてもよい。
また、対向電極（ＣＴ）に正極性のＶＣＯＭＨの電圧が印加されている期間は、ゲートドライバ３からｎラインの走査線（ＧＬ）に非選択走査電圧を供給し、かつ、映像線（ＤＬ）に映像電圧を供給するドレインドライバ２の出力端子を、ハイインピーダンス（ＨＩ−Ｚ）とする。
このように、本実施例では、１水平走査期間中に、２回同一の映像電圧を映像線（ＤＬ）に供給する。これは液晶への印加時間を十分確保するためのものであり、１回目の選択期間で液晶への書き込みが十分されていれば、２回目は発生させなくてもよい。
［本発明の実施例の液晶表示装置の構成］
図５は、本発明の実施例の液晶表示装置の概略構成を示すブロック図である。
本実施例では、ドレインドライバ２が、出力アンプ回路２４内のそれぞれのアンプ回路２４−１の出力と、ハイインピーダンス状態（ＨＩ−Ｚ）を選択できるスイッチ回路（ＳＷ１）を有し、当該スイッチ回路（ＳＷ１）を、表示制御回路４から出力される制御信号（ＳＷ−Ｄ）で制御する。
ここで、制御信号（ＳＷ−Ｄ）がＨｉｇｈレベル（以下、Ｈレベル）のときに、スイッチ回路（ＳＷ１）は、出力アンプ回路２４内のアンプ回路２４−１の出力を、制御信号（ＳＷ−Ｄ）がＬｏｗｈレベル（以下、Ｌレベル）のときに、ハイインピーダンス状態（ＨＩ−Ｚ）を選択する。これにより、制御信号（ＳＷ−Ｄ）がＨレベルのときに、ドレインドライバ２は通常の映像電圧（正極性あるいは負極性の映像電圧）を出力し、制御信号（ＳＷ−Ｄ）がＬレベルのときに、ドレインドライバ２の全ての出力端子はハイインピーダンス状態（ＨＩ−Ｚ）となる。
同様に、ゲートドライバ３が、選択走査電圧（ＶＧＨ）と非選択走査電圧（ＶＧＬ）と選択できるスイッチ回路（ＳＷ２）を有し、当該スイッチ回路（ＳＷ２）を、表示制御回路４から出力される制御信号（ＳＷ−Ｇ）で制御する。
ここで、制御信号（ＳＷ−Ｇ）がＨレベルのときに、スイッチ回路（ＳＷ２）は、シフトレジスタ（ＳＲ）から出力される選択走査電圧（ＶＧＨ）を、制御信号（ＳＷ−Ｇ）がＬレベルのときに、非選択走査電圧（ＶＧＬ）を選択する。これにより、制御信号（ＳＷ−Ｇ）がＨレベルのときに、ゲートドライバ３は選択電圧（ＶＧＨ）を、制御信号（ＳＷ−Ｇ）がＬレベルのときに、非選択走査電圧（ＶＧＬ）を出力する。
図５は、本発明の実施例の液晶表示装置の概略構成を示すブロック図である。
本実施例では、ドレインドライバ２が、出力アンプ回路２４内のそれぞれのアンプ回路２４−１の出力と、ハイインピーダンス状態（ＨＩ−Ｚ）を選択できるスイッチ回路（ＳＷ１）を有し、当該スイッチ回路（ＳＷ１）を、表示制御回路４から出力される制御信号（ＳＷ−Ｄ）で制御する。
ここで、制御信号（ＳＷ−Ｄ）がＨｉｇｈレベル（以下、Ｈレベル）のときに、スイッチ回路（ＳＷ１）は、出力アンプ回路２４内のアンプ回路２４−１の出力を、制御信号（ＳＷ−Ｄ）がＬｏｗｈレベル（以下、Ｌレベル）のときに、ハイインピーダンス状態（ＨＩ−Ｚ）を選択する。これにより、制御信号（ＳＷ−Ｄ）がＨレベルのときに、ドレインドライバ２は通常の映像電圧（正極性あるいは負極性の映像電圧）を出力し、制御信号（ＳＷ−Ｄ）がＬレベルのときに、ドレインドライバ２の全ての出力端子はハイインピーダンス状態（ＨＩ−Ｚ）となる。
同様に、ゲートドライバ３が、選択走査電圧（ＶＧＨ）と非選択走査電圧（ＶＧＬ）と選択できるスイッチ回路（ＳＷ２）を有し、当該スイッチ回路（ＳＷ２）を、表示制御回路４から出力される制御信号（ＳＷ−Ｇ）で制御する。
ここで、制御信号（ＳＷ−Ｇ）がＨレベルのときに、スイッチ回路（ＳＷ２）は、シフトレジスタ（ＳＲ）から出力される選択走査電圧（ＶＧＨ）を、制御信号（ＳＷ−Ｇ）がＬレベルのときに、非選択走査電圧（ＶＧＬ）を選択する。これにより、制御信号（ＳＷ−Ｇ）がＨレベルのときに、ゲートドライバ３は選択電圧（ＶＧＨ）を、制御信号（ＳＷ−Ｇ）がＬレベルのときに、非選択走査電圧（ＶＧＬ）を出力する。
さらに、対向電圧生成回路５−１は、正極性のＶＣＯＭＨの電圧と、負極性のＶＣＯＭＬの電圧とを選択するスイッチ回路（ＭＰＸ）を有し、当該スイッチ回路（ＭＰＸ）を、表示制御回路４から出力される制御信号（ＳＷ−Ｃ）で制御する。
したがって、制御信号（ＳＷ−Ｄ）と、制御信号（ＳＷ−Ｇ）として、図３に示すような波形の信号を用いることにより、前述の実施例１で説明した交流化駆動方法を実現することができる。
また、制御信号（ＳＷ−Ｄ）と、制御信号（ＳＷ−Ｇ）として、図４に示すような波形の信号を用いることにより、前述の実施例２で説明した交流化駆動方法を実現することができる。
このように、本実施例では、コモン反転法の交流化駆動周波数を、異音が聞き取りにくい高周波数帯にシフトするようにしたので、表示品質を損なわずに、異音レベルを低減することが可能となる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
したがって、制御信号（ＳＷ−Ｄ）と、制御信号（ＳＷ−Ｇ）として、図３に示すような波形の信号を用いることにより、前述の実施例１で説明した交流化駆動方法を実現することができる。
また、制御信号（ＳＷ−Ｄ）と、制御信号（ＳＷ−Ｇ）として、図４に示すような波形の信号を用いることにより、前述の実施例２で説明した交流化駆動方法を実現することができる。
このように、本実施例では、コモン反転法の交流化駆動周波数を、異音が聞き取りにくい高周波数帯にシフトするようにしたので、表示品質を損なわずに、異音レベルを低減することが可能となる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
１ 液晶表示パネル
２ ドレインドライバ
３ ゲートドライバ
４ 表示制御回路
５ 電源回路
５−１ 対向電圧生成回路
２１ ラッチアドレスセレクタ
２２ ラッチ回路
２３ Ｄ／Ａコンバータ回路
２３−１ 階調電圧生成回路
２４ 出力アンプ回路
２４−１ アンプ回路
ＰＸ 画素電極
ＣＴ 対向電極（コモン電極）
ＬＣ 液晶容量
Ｃａｄｄ 保持容量
ＴＦＴ 薄膜トランジスタ
ＤＬ 映像線
ＧＬ 走査線
ＳＷ１，ＳＷ２，ＭＰＸ スイッチ回路
ＳＲ シフトレジスタ
２ ドレインドライバ
３ ゲートドライバ
４ 表示制御回路
５ 電源回路
５−１ 対向電圧生成回路
２１ ラッチアドレスセレクタ
２２ ラッチ回路
２３ Ｄ／Ａコンバータ回路
２３−１ 階調電圧生成回路
２４ 出力アンプ回路
２４−１ アンプ回路
ＰＸ 画素電極
ＣＴ 対向電極（コモン電極）
ＬＣ 液晶容量
Ｃａｄｄ 保持容量
ＴＦＴ 薄膜トランジスタ
ＤＬ 映像線
ＧＬ 走査線
ＳＷ１，ＳＷ２，ＭＰＸ スイッチ回路
ＳＲ シフトレジスタ
Claims (9)
- 複数の画素と、前記各画素に映像電圧を入力する複数の映像線と、前記各画素に走査電圧を入力する複数の走査線とを有する液晶表示パネルと、
前記各映像線に前記映像電圧を供給する映像線駆動回路と、
前記各走査線に前記走査電圧を供給する走査線駆動回路とを備え、
前記各画素は、対向電極を有し、
前記各画素の前記対向電極に正極性の対向電圧と、負極性の対向電圧を供給する対向電極駆動回路を備える液晶表示装置であって、
前記対向電極駆動回路は、各画素の前記対向電極に供給する対向電圧の極性を１水平走査期間内に１回以上反転させ、
前記走査線駆動回路は、前記映像線駆動回路が前記各映像線に供給する映像電圧の極性と反対の極性の対向電圧が各画素の前記対向電極に供給されている期間内に、前記各走査線に対して選択走査電圧を供給することを特徴とする液晶表示装置。 - 前記映像線駆動回路は、前記各画素の前記対向電極に正極性の対向電圧が供給されている期間内に負極性の映像電圧を、あるいは、前記各画素の前記対向電極に負極性の対向電圧が供給されている期間内に正極性の映像電圧を、前記各映像線に対して供給することを特徴とする請求項１に記載の液晶表示装置。
- 前記映像線駆動回路は、前記各映像線に対して前記正極性の映像電圧、あるいは負極性の映像電圧を供給していない期間に、各出力端子をハイインピーダンス状態とすることを特徴とする請求項２に記載の液晶表示装置。
- 前記対向電極駆動回路は、前記各画素の前記対向電極に供給する対向電圧の極性を、１水平走査期間内に１回反転させることを特徴とする請求項１に記載の液晶表示装置。
- 前記対向電極駆動回路は、前記各画素の前記対向電極に供給する対向電圧の極性を、１水平走査期間内に２回反転させることを特徴とする請求項１に記載の液晶表示装置。
- 前記走査線駆動回路は、前記各画素の前記対向電極に正極性の対向電圧、あるいは、負極性の対向電圧が供給されている２つの期間内に、前記各走査線に対して前記選択走査電圧を供給することを特徴とする請求項５に記載の液晶表示装置。
- 前記走査線駆動回路は、前記各画素の前記対向電極に正極性の対向電圧、あるいは、負極性の対向電圧が供給されている２つの期間のいずれか一方の期間内に、前記各走査線に対して前記選択走査電圧を供給することを特徴とする請求項５に記載の液晶表示装置。
- 表示制御装置を備え、
前記対向電極駆動回路は、前記表示制御装置の指示に基づき、前記各画素の前記対向電極に供給する対向電圧の極性を、１水平走査期間内に１回以上反転させ、
前記走査線駆動回路は、前記表示制御装置の指示に基づき、前記映像線駆動回路が前記各映像線に供給する映像電圧の極性と反対の極性の対向電圧が各画素の前記対向電極に供給されている期間内に、前記各走査線に対して選択走査電圧を供給することを特徴とする請求項１に記載の液晶表示装置。 - 前記映像線駆動回路は、前記表示制御装置の指示に基づき、前記各画素の前記対向電極に正極性の対向電圧が供給されている期間内に負極性の映像電圧を、あるいは、前記各画素の前記対向電極に負極性の対向電圧が供給されている期間内に正極性の映像電圧を、前記各映像線に対して供給することを特徴とする請求項８に記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008258052A JP2010085949A (ja) | 2008-10-03 | 2008-10-03 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008258052A JP2010085949A (ja) | 2008-10-03 | 2008-10-03 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010085949A true JP2010085949A (ja) | 2010-04-15 |
Family
ID=42249927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008258052A Pending JP2010085949A (ja) | 2008-10-03 | 2008-10-03 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010085949A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9496429B1 (en) | 2015-12-30 | 2016-11-15 | Solarcity Corporation | System and method for tin plating metal electrodes |
| US9502590B2 (en) | 2012-10-04 | 2016-11-22 | Solarcity Corporation | Photovoltaic devices with electroplated metal grids |
| US9773928B2 (en) | 2010-09-10 | 2017-09-26 | Tesla, Inc. | Solar cell with electroplated metal grid |
| US10084099B2 (en) | 2009-11-12 | 2018-09-25 | Tesla, Inc. | Aluminum grid as backside conductor on epitaxial silicon thin film solar cells |
| US10115838B2 (en) | 2016-04-19 | 2018-10-30 | Tesla, Inc. | Photovoltaic structures with interlocking busbars |
| US10115839B2 (en) | 2013-01-11 | 2018-10-30 | Tesla, Inc. | Module fabrication of solar cells with low resistivity electrodes |
| US10164127B2 (en) | 2013-01-11 | 2018-12-25 | Tesla, Inc. | Module fabrication of solar cells with low resistivity electrodes |
| US10181536B2 (en) | 2015-10-22 | 2019-01-15 | Tesla, Inc. | System and method for manufacturing photovoltaic structures with a metal seed layer |
| US10672919B2 (en) | 2017-09-19 | 2020-06-02 | Tesla, Inc. | Moisture-resistant solar cells for solar roof tiles |
-
2008
- 2008-10-03 JP JP2008258052A patent/JP2010085949A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10084099B2 (en) | 2009-11-12 | 2018-09-25 | Tesla, Inc. | Aluminum grid as backside conductor on epitaxial silicon thin film solar cells |
| US9773928B2 (en) | 2010-09-10 | 2017-09-26 | Tesla, Inc. | Solar cell with electroplated metal grid |
| US9502590B2 (en) | 2012-10-04 | 2016-11-22 | Solarcity Corporation | Photovoltaic devices with electroplated metal grids |
| US10115839B2 (en) | 2013-01-11 | 2018-10-30 | Tesla, Inc. | Module fabrication of solar cells with low resistivity electrodes |
| US10164127B2 (en) | 2013-01-11 | 2018-12-25 | Tesla, Inc. | Module fabrication of solar cells with low resistivity electrodes |
| US10181536B2 (en) | 2015-10-22 | 2019-01-15 | Tesla, Inc. | System and method for manufacturing photovoltaic structures with a metal seed layer |
| US9496429B1 (en) | 2015-12-30 | 2016-11-15 | Solarcity Corporation | System and method for tin plating metal electrodes |
| US10115838B2 (en) | 2016-04-19 | 2018-10-30 | Tesla, Inc. | Photovoltaic structures with interlocking busbars |
| US10672919B2 (en) | 2017-09-19 | 2020-06-02 | Tesla, Inc. | Moisture-resistant solar cells for solar roof tiles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9548031B2 (en) | Display device capable of driving at low speed | |
| US7215309B2 (en) | Liquid crystal display device and method for driving the same | |
| US8581823B2 (en) | Liquid crystal display device and driving method thereof | |
| US7808472B2 (en) | Liquid crystal display and driving method thereof | |
| KR101245944B1 (ko) | 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법 | |
| JP2010085949A (ja) | 液晶表示装置 | |
| JP2007524126A (ja) | 液晶表示パネル及びこれを有する表示装置 | |
| JP2007094404A (ja) | 液晶表示装置及びその駆動方法 | |
| KR20100102333A (ko) | 액정표시장치와 그 구동방법 | |
| JP2008146009A (ja) | 液晶表示装置及びその駆動方法 | |
| JP2008176286A (ja) | 液晶表示装置 | |
| JP2007183329A (ja) | 液晶表示装置 | |
| KR101585687B1 (ko) | 액정표시장치 | |
| KR20080054658A (ko) | 액정 표시장치의 구동장치와 그 구동방법 | |
| JP4140810B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US20080224978A1 (en) | Liquid crystal display and driving method thereof | |
| KR20150086772A (ko) | 표시 장치 및 그것의 구동 방법 | |
| JP4896961B2 (ja) | 液晶パネル駆動装置、液晶パネル駆動方法、液晶表示装置 | |
| KR101651290B1 (ko) | 액정표시장치와 그 데이터 극성 제어방법 | |
| KR20150076442A (ko) | 액정표시장치 | |
| KR101246571B1 (ko) | 2도트 인버젼 방식의 액정표시장치 | |
| KR20070121284A (ko) | 액정표시장치 및 그의 구동 방법 | |
| JP2007140191A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100864975B1 (ko) | 액정표시장치의 구동장치 및 구동방법 | |
| KR20040043214A (ko) | 액정표시장치의 구동장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Effective date: 20110218 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
| RD03 | Notification of appointment of power of attorney |
Effective date: 20110218 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |