JPH0887247A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH0887247A JPH0887247A JP22372794A JP22372794A JPH0887247A JP H0887247 A JPH0887247 A JP H0887247A JP 22372794 A JP22372794 A JP 22372794A JP 22372794 A JP22372794 A JP 22372794A JP H0887247 A JPH0887247 A JP H0887247A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- frequency
- frame frequency
- image signal
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【構成】 画像表示装置1は、単純マトリクス方式の液
晶パネルを備えた液晶表示部10と、電子機器3からの
第1のフレーム周波数の画像信号を第1のフレーム周波
数よりも高い第2のフレーム周波数の画像信号に変換す
る周波数変換回路2とを備えており、液晶表示部10に
おける駆動回路は、この変換された第2のフレーム周波
数の画像信号に基づいて液晶パネルを駆動するようにな
っている。 【効果】 電子機器3のハイスピード化を行うことな
く、画像表示装置側で高フレーム周波数の画像信号が得
られる。したがって、電子機器3のコストアップを招く
ことなく、ハイコントラストの画像表示が可能。特に間
引き方式で階調表示を行った場合にも、ハイコントラス
ト、ちらつきの少ない画像表示が可能。さらに、CRT
表示装置等と電子機器3を共用できる。
晶パネルを備えた液晶表示部10と、電子機器3からの
第1のフレーム周波数の画像信号を第1のフレーム周波
数よりも高い第2のフレーム周波数の画像信号に変換す
る周波数変換回路2とを備えており、液晶表示部10に
おける駆動回路は、この変換された第2のフレーム周波
数の画像信号に基づいて液晶パネルを駆動するようにな
っている。 【効果】 電子機器3のハイスピード化を行うことな
く、画像表示装置側で高フレーム周波数の画像信号が得
られる。したがって、電子機器3のコストアップを招く
ことなく、ハイコントラストの画像表示が可能。特に間
引き方式で階調表示を行った場合にも、ハイコントラス
ト、ちらつきの少ない画像表示が可能。さらに、CRT
表示装置等と電子機器3を共用できる。
Description
【0001】
【産業上の利用分野】本発明は、単純マトリクス方式の
液晶パネルを搭載した画像表示装置に関するものであ
る。
液晶パネルを搭載した画像表示装置に関するものであ
る。
【0002】
【従来の技術】例えば、240ラインの単純マトリクス
方式の液晶表示装置を電圧平均化法で線順次に駆動した
場合、各液晶素子には、1フレーム期間に1個の選択パ
ルスと、239個の非選択パルスとが印加されることと
なる。したがって、非選択パルスが印加される期間は、
選択パルスが印加される期間よりもはるかに長いものと
なる。
方式の液晶表示装置を電圧平均化法で線順次に駆動した
場合、各液晶素子には、1フレーム期間に1個の選択パ
ルスと、239個の非選択パルスとが印加されることと
なる。したがって、非選択パルスが印加される期間は、
選択パルスが印加される期間よりもはるかに長いものと
なる。
【0003】このため、液晶素子を構成する液晶分子が
選択パルスに応答するだけでなく、非選択パルスにも応
答する、いわゆるフレーム応答現象が現れる。応答速度
が比較的速い液晶材料を液晶素子に用いると、フレーム
応答現象が顕著に現れる。その結果、コントラストの低
下が生じ、また、カラー表示において色数を増やすため
に間引き方式階調コントロール回路を具備させて階調表
示を行った場合は、色数は増えるものの、コントラスト
の低下、画面のちらつきなどの不具合が生じることとな
る。
選択パルスに応答するだけでなく、非選択パルスにも応
答する、いわゆるフレーム応答現象が現れる。応答速度
が比較的速い液晶材料を液晶素子に用いると、フレーム
応答現象が顕著に現れる。その結果、コントラストの低
下が生じ、また、カラー表示において色数を増やすため
に間引き方式階調コントロール回路を具備させて階調表
示を行った場合は、色数は増えるものの、コントラスト
の低下、画面のちらつきなどの不具合が生じることとな
る。
【0004】フレーム周波数とコントラストとは、図7
(a)に示すように、フレーム周波数が高くなると、コ
ントラストが向上するという関係にある。これは、フレ
ーム周波数が高くなると、フレーム期間が短くなるの
で、フレーム応答現象が起こり難くなるためである。そ
こで、特開平6−67626号公報では、図6に示すよ
うに、ホスト側の電子機器41から単純マトリクス方式
の液晶表示装置42に送出する画像信号S10のフレーム
周波数を80Hz以上に設定している。これにより、ハ
イコントラストの画像表示を行うことができる。また、
間引き方式で階調表示を行った場合でも、フレーム周波
数を上げることで、図7(b)に示すように、画面のち
らつきの少ない、良好な画像表示が行える。
(a)に示すように、フレーム周波数が高くなると、コ
ントラストが向上するという関係にある。これは、フレ
ーム周波数が高くなると、フレーム期間が短くなるの
で、フレーム応答現象が起こり難くなるためである。そ
こで、特開平6−67626号公報では、図6に示すよ
うに、ホスト側の電子機器41から単純マトリクス方式
の液晶表示装置42に送出する画像信号S10のフレーム
周波数を80Hz以上に設定している。これにより、ハ
イコントラストの画像表示を行うことができる。また、
間引き方式で階調表示を行った場合でも、フレーム周波
数を上げることで、図7(b)に示すように、画面のち
らつきの少ない、良好な画像表示が行える。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、高フレーム周波数の画像信号S10を液晶
表示装置42に送出するために、ホスト側の電子機器4
1のハイスピード化が必要になり、ハイスピードのメモ
リやデバイスを必要とするため、大幅なコストアップを
招くという問題点を有している。
来の構成では、高フレーム周波数の画像信号S10を液晶
表示装置42に送出するために、ホスト側の電子機器4
1のハイスピード化が必要になり、ハイスピードのメモ
リやデバイスを必要とするため、大幅なコストアップを
招くという問題点を有している。
【0006】また、上記従来のように、ホスト側の電子
機器41をハイスピード化して対応するのでは、CRT
(ブラウン管)表示装置や、アクティブマトリクス方式
の表示装置等と共通のフレーム周波数で駆動できないの
で電子機器41を共用できないという問題点も有してい
る。
機器41をハイスピード化して対応するのでは、CRT
(ブラウン管)表示装置や、アクティブマトリクス方式
の表示装置等と共通のフレーム周波数で駆動できないの
で電子機器41を共用できないという問題点も有してい
る。
【0007】
【課題を解決するための手段】本発明の請求項1に記載
の画像表示装置は、上記の課題を解決するために、単純
マトリクス方式の液晶パネルと、ホスト側の電子機器等
から入力される第1のフレーム周波数の画像信号を、第
1のフレーム周波数よりも高い第2のフレーム周波数の
画像信号に変換する周波数変換回路と、上記周波数変換
回路にて変換された第2のフレーム周波数の画像信号に
基づいて液晶パネルを駆動する駆動回路とが備えられて
いることを特徴としている。
の画像表示装置は、上記の課題を解決するために、単純
マトリクス方式の液晶パネルと、ホスト側の電子機器等
から入力される第1のフレーム周波数の画像信号を、第
1のフレーム周波数よりも高い第2のフレーム周波数の
画像信号に変換する周波数変換回路と、上記周波数変換
回路にて変換された第2のフレーム周波数の画像信号に
基づいて液晶パネルを駆動する駆動回路とが備えられて
いることを特徴としている。
【0008】本発明の請求項2に記載の画像表示装置
は、上記の課題を解決するために、請求項1の画像表示
装置であって、上記の周波数変換回路は、画像のデータ
をストアするフレームメモリーと、第1のフレーム周波
数の画像信号をフレームメモリーにデータとして書き込
む書き込み手段と、フレームメモリーにストアされたデ
ータを書き込み手段の書き込み速度よりも速い速度で読
み出し、読み出したデータを第2のフレーム周波数の画
像信号として駆動回路に送る読み出し手段とを備えてい
ることを特徴としている。
は、上記の課題を解決するために、請求項1の画像表示
装置であって、上記の周波数変換回路は、画像のデータ
をストアするフレームメモリーと、第1のフレーム周波
数の画像信号をフレームメモリーにデータとして書き込
む書き込み手段と、フレームメモリーにストアされたデ
ータを書き込み手段の書き込み速度よりも速い速度で読
み出し、読み出したデータを第2のフレーム周波数の画
像信号として駆動回路に送る読み出し手段とを備えてい
ることを特徴としている。
【0009】
【作用】請求項1の構成によれば、周波数変換回路が、
例えばホスト側の電子機器から入力された第1のフレー
ム周波数の画像信号を、これよりも高い第2のフレーム
周波数の画像信号に変換し、駆動回路が、この変換され
た第2のフレーム周波数の画像信号に基づいて単純マト
リクス方式の液晶パネルを駆動する。したがって、ホス
ト側の電子機器のハイスピード化を行わなくても、画像
表示装置側で高フレーム周波数の画像信号が得られる。
例えばホスト側の電子機器から入力された第1のフレー
ム周波数の画像信号を、これよりも高い第2のフレーム
周波数の画像信号に変換し、駆動回路が、この変換され
た第2のフレーム周波数の画像信号に基づいて単純マト
リクス方式の液晶パネルを駆動する。したがって、ホス
ト側の電子機器のハイスピード化を行わなくても、画像
表示装置側で高フレーム周波数の画像信号が得られる。
【0010】これにより、ホスト側の電子機器のコスト
アップを招くことなく、ハイコントラストの画像表示を
行うことができる。特に間引き方式で階調表示を行った
場合にも、ハイコントラストで、かつ画面のちらつきの
少ない画像表示を行うことができる。また、上記従来の
ように、ホスト側の電子機器をハイスピード化して対応
するものではないので、CRT表示装置や、アクティブ
マトリクス方式の表示装置等と電子機器の共用化が図れ
る。
アップを招くことなく、ハイコントラストの画像表示を
行うことができる。特に間引き方式で階調表示を行った
場合にも、ハイコントラストで、かつ画面のちらつきの
少ない画像表示を行うことができる。また、上記従来の
ように、ホスト側の電子機器をハイスピード化して対応
するものではないので、CRT表示装置や、アクティブ
マトリクス方式の表示装置等と電子機器の共用化が図れ
る。
【0011】また、上記周波数変換回路を、例えば請求
項2に記載したように、フレームメモリーと、第1のフ
レーム周波数の画像信号をフレームメモリーにデータと
して書き込む書き込み手段と、フレームメモリーにスト
アされたデータを書き込み手段の書き込み速度よりも速
い速度で読み出し、読み出したデータを第2のフレーム
周波数の画像信号として駆動回路に送る読み出し手段と
から構成することで、上記周波数変換回路が容易に得ら
れることとなり、ひいては、上述した作用の得られる画
像表示装置を容易に実現できる。
項2に記載したように、フレームメモリーと、第1のフ
レーム周波数の画像信号をフレームメモリーにデータと
して書き込む書き込み手段と、フレームメモリーにスト
アされたデータを書き込み手段の書き込み速度よりも速
い速度で読み出し、読み出したデータを第2のフレーム
周波数の画像信号として駆動回路に送る読み出し手段と
から構成することで、上記周波数変換回路が容易に得ら
れることとなり、ひいては、上述した作用の得られる画
像表示装置を容易に実現できる。
【0012】
〔実施例1〕本発明の一実施例について図1ないし図4
に基づいて説明すれば、以下の通りである。
に基づいて説明すれば、以下の通りである。
【0013】本実施例に係る画像表示装置1は、図1に
示すように、液晶表示部10と周波数変換回路2とを備
えている。このうちの液晶表示部10は、図示しない
が、単純マトリクス方式の液晶パネルと、この液晶パネ
ルを電圧平均化法で線順次に駆動する駆動回路とからな
っている。また、周波数変換回路2は、電子機器3から
の第1のフレーム周波数の画像信号を第1のフレーム周
波数よりも高い第2のフレーム周波数の画像信号に変換
し、第2のフレーム周波数の画像信号を液晶表示部10
の駆動回路に出力するようになっている。
示すように、液晶表示部10と周波数変換回路2とを備
えている。このうちの液晶表示部10は、図示しない
が、単純マトリクス方式の液晶パネルと、この液晶パネ
ルを電圧平均化法で線順次に駆動する駆動回路とからな
っている。また、周波数変換回路2は、電子機器3から
の第1のフレーム周波数の画像信号を第1のフレーム周
波数よりも高い第2のフレーム周波数の画像信号に変換
し、第2のフレーム周波数の画像信号を液晶表示部10
の駆動回路に出力するようになっている。
【0014】上記の構成において、電子機器3からの第
1のフレーム周波数の画像信号は周波数変換回路2に入
力される。周波数変換回路2では、第1のフレーム周波
数の画像信号が、第1のフレーム周波数よりも高い第2
のフレーム周波数の画像信号に変換される。第2のフレ
ーム周波数の画像信号は、液晶表示部10の駆動回路に
入力される。駆動回路は、第2のフレーム周波数の画像
信号に基づいて、液晶パネルを駆動する。これにより、
液晶パネルに画像が表示される。
1のフレーム周波数の画像信号は周波数変換回路2に入
力される。周波数変換回路2では、第1のフレーム周波
数の画像信号が、第1のフレーム周波数よりも高い第2
のフレーム周波数の画像信号に変換される。第2のフレ
ーム周波数の画像信号は、液晶表示部10の駆動回路に
入力される。駆動回路は、第2のフレーム周波数の画像
信号に基づいて、液晶パネルを駆動する。これにより、
液晶パネルに画像が表示される。
【0015】ここで、上記第2のフレーム周波数は、前
述したフレーム応答現象が起こらない程度に高い周波数
(例えば、80Hz以上の周波数)に設定されている。
これにより、ハイコントラストの画像表示を行うことが
できる。また、電子機器3のハイスピード化を行ってい
ないので、ハイスピード化に伴う電子機器のコストアッ
プを招くこともない。
述したフレーム応答現象が起こらない程度に高い周波数
(例えば、80Hz以上の周波数)に設定されている。
これにより、ハイコントラストの画像表示を行うことが
できる。また、電子機器3のハイスピード化を行ってい
ないので、ハイスピード化に伴う電子機器のコストアッ
プを招くこともない。
【0016】また、電子機器3からの比較的低い第1の
フレーム周波数の画像信号で駆動しても、フレーム応答
現象が原理的に起こらないCRT表示装置や、アクティ
ブマトリクス方式の表示装置と、本実施例の画像表示装
置1とを、切り替えて使用することもできる。換言すれ
ば、本実施例の画像表示装置1によれば、電子機器3に
手を加えていないので、電子機器3と、従来のCRT表
示装置や、アクティブマトリクス方式の表示装置とを従
来通り接続し、画像表示を行うことが可能である。
フレーム周波数の画像信号で駆動しても、フレーム応答
現象が原理的に起こらないCRT表示装置や、アクティ
ブマトリクス方式の表示装置と、本実施例の画像表示装
置1とを、切り替えて使用することもできる。換言すれ
ば、本実施例の画像表示装置1によれば、電子機器3に
手を加えていないので、電子機器3と、従来のCRT表
示装置や、アクティブマトリクス方式の表示装置とを従
来通り接続し、画像表示を行うことが可能である。
【0017】次に、上記周波数変換回路2の具体的構成
を、3つの具体例を挙げて以下に説明する。
を、3つの具体例を挙げて以下に説明する。
【0018】(具体例1)本具体例の周波数変換回路2
aは、図1に示すように、1フレームの画像データを記
憶するフレームメモリーとしてのFIFO(First in f
irst out)メモリー4と、電子機器3からの表示データ
S2をFIFOメモリー4に書き込むために、電子機器
3からのタイミング信号S1に基づいて書き込み制御信
号S3をFIFOメモリー4に出力する書き込み手段と
しての書き込み制御回路5とを備えている。
aは、図1に示すように、1フレームの画像データを記
憶するフレームメモリーとしてのFIFO(First in f
irst out)メモリー4と、電子機器3からの表示データ
S2をFIFOメモリー4に書き込むために、電子機器
3からのタイミング信号S1に基づいて書き込み制御信
号S3をFIFOメモリー4に出力する書き込み手段と
しての書き込み制御回路5とを備えている。
【0019】ここで、電子機器3からのタイミング信号
S1、表示データS2は、上記の第1のフレーム周波数
の画像信号に対応する。タイミング信号S1は、図2
(a)、(b)に示すように、40〜70Hzの垂直同
期信号と、水平同期信号とからなっている。
S1、表示データS2は、上記の第1のフレーム周波数
の画像信号に対応する。タイミング信号S1は、図2
(a)、(b)に示すように、40〜70Hzの垂直同
期信号と、水平同期信号とからなっている。
【0020】上記の周波数変換回路2aは、さらに、基
準クロックS4を発生するクロック発生部6と、基準ク
ロックS4に基づいてタイミング信号S5を液晶表示部
10に出力する表示タイミング発生回路7と、FIFO
メモリー4から画像データを読み出すために、基準クロ
ックS4に基づいて読み出し制御信号S6をFIFOメ
モリー4に出力する読み出し制御回路8とを備えてい
る。
準クロックS4を発生するクロック発生部6と、基準ク
ロックS4に基づいてタイミング信号S5を液晶表示部
10に出力する表示タイミング発生回路7と、FIFO
メモリー4から画像データを読み出すために、基準クロ
ックS4に基づいて読み出し制御信号S6をFIFOメ
モリー4に出力する読み出し制御回路8とを備えてい
る。
【0021】ここで、表示タイミング発生回路7からの
タイミング信号S5、FIFOメモリー4から液晶表示
部10に送出される表示データS7は、上記の第2のフ
レーム周波数の画像信号に対応する。タイミング信号S
5は、図2(c)、(d)に示すように、100〜30
0Hzの垂直同期信号と、水平同期信号とからなってい
る。
タイミング信号S5、FIFOメモリー4から液晶表示
部10に送出される表示データS7は、上記の第2のフ
レーム周波数の画像信号に対応する。タイミング信号S
5は、図2(c)、(d)に示すように、100〜30
0Hzの垂直同期信号と、水平同期信号とからなってい
る。
【0022】上記の周波数変換回路2aの構成におい
て、電子機器3からの表示データS2は、書き込み制御
信号S3に基づいてFIFOメモリー4に書き込まれ
る。FIFOメモリー4に1フレームの画像データが書
き込まれると、FIFOメモリー4に書き込まれた画像
データが読み出し制御信号S6に基づいて読み出され、
表示データS7として液晶表示部10に送られる。
て、電子機器3からの表示データS2は、書き込み制御
信号S3に基づいてFIFOメモリー4に書き込まれ
る。FIFOメモリー4に1フレームの画像データが書
き込まれると、FIFOメモリー4に書き込まれた画像
データが読み出し制御信号S6に基づいて読み出され、
表示データS7として液晶表示部10に送られる。
【0023】FIFOメモリー4からの画像データの読
み出し速度は、FIFOメモリー4への画像データの書
き込み速度よりも高速度になるように、基準クロックS
4の周波数が設定されている。これにより、表示データ
S2のフレーム周波数よりも高いフレーム周波数を有す
る表示データS7が得られ、1フレームを書き込む時間
に数回読み出しを行うことができる。即ち、上記クロッ
ク発生部6、読み出し制御回路8、及び表示タイミング
発生回路7にて、本発明の読み出し手段が構成されてい
る。
み出し速度は、FIFOメモリー4への画像データの書
き込み速度よりも高速度になるように、基準クロックS
4の周波数が設定されている。これにより、表示データ
S2のフレーム周波数よりも高いフレーム周波数を有す
る表示データS7が得られ、1フレームを書き込む時間
に数回読み出しを行うことができる。即ち、上記クロッ
ク発生部6、読み出し制御回路8、及び表示タイミング
発生回路7にて、本発明の読み出し手段が構成されてい
る。
【0024】上記基準クロックS4は、タイミング信号
S1に必ずしも同期している必要はない。したがって、
タイミング信号S5も、タイミング信号S1に必ずしも
同期している必要はない(図2(a)、(c)を参
照)。
S1に必ずしも同期している必要はない。したがって、
タイミング信号S5も、タイミング信号S1に必ずしも
同期している必要はない(図2(a)、(c)を参
照)。
【0025】尚、表示データS2において、第nフレー
ムから第n+1フレームに切り替わる際、読み出しフレ
ームでは、1フレームの書き込みの間に読み出しのアド
レスが書き込みのアドレスを追い越してしまい、あるフ
レームでは第n画面のデータと第n−1画面のデータと
が混在する虞れがあるが、このような現象は何フレーム
かに1フレームの割合で起こるため、表示された画面上
では無視することができ、視覚上何ら問題とはならな
い。ここでの1フレームとは画面の1ライン目から最終
ラインまでを走査することを言い、1画面とは数フレー
ム間同じ表示データが走査されているフレーム単位の期
間を言う。
ムから第n+1フレームに切り替わる際、読み出しフレ
ームでは、1フレームの書き込みの間に読み出しのアド
レスが書き込みのアドレスを追い越してしまい、あるフ
レームでは第n画面のデータと第n−1画面のデータと
が混在する虞れがあるが、このような現象は何フレーム
かに1フレームの割合で起こるため、表示された画面上
では無視することができ、視覚上何ら問題とはならな
い。ここでの1フレームとは画面の1ライン目から最終
ラインまでを走査することを言い、1画面とは数フレー
ム間同じ表示データが走査されているフレーム単位の期
間を言う。
【0026】(具体例2)本具体例の周波数変換回路2
bは、図3に示すように、フレームメモリーとしての D
ual Port RAMからなるRAM13を備えると共に、上記
の具体例1の周波数変換回路2aと同様の書き込み制御
回路5、クロック発生部6、表示タイミング発生回路
7、読み出し制御回路8に加えて、書き込みアドレス発
生回路9、読み出しアドレス発生回路11、及びマルチ
プレクサ回路12を備えている。
bは、図3に示すように、フレームメモリーとしての D
ual Port RAMからなるRAM13を備えると共に、上記
の具体例1の周波数変換回路2aと同様の書き込み制御
回路5、クロック発生部6、表示タイミング発生回路
7、読み出し制御回路8に加えて、書き込みアドレス発
生回路9、読み出しアドレス発生回路11、及びマルチ
プレクサ回路12を備えている。
【0027】上記書き込みアドレス発生回路9は、電子
機器3からのタイミング信号S1に基づいて書き込み用
アドレス信号S8を出力し、RAM13における画像デ
ータを書き込むべきアドレス(書き込みアドレス)を指
定するものである。
機器3からのタイミング信号S1に基づいて書き込み用
アドレス信号S8を出力し、RAM13における画像デ
ータを書き込むべきアドレス(書き込みアドレス)を指
定するものである。
【0028】上記読み出しアドレス発生回路11は、ク
ロック発生部6の基準クロックS4に基づいて読み出し
用アドレス信号S9を出力し、RAM13における読み
出すべき画像データのアドレス(読み出しアドレス)を
指定するものである。
ロック発生部6の基準クロックS4に基づいて読み出し
用アドレス信号S9を出力し、RAM13における読み
出すべき画像データのアドレス(読み出しアドレス)を
指定するものである。
【0029】上記マルチプレクサ回路12は、書き込み
用アドレス信号S8と読み出し用アドレス信号S9の両
アドレス信号が入力されており、書き込み時にはRAM
13に書き込み用アドレス信号S8が入力されるよう
に、一方、読み出し時には読み出し用アドレス信号S9
が入力されるようにと、RAM13に入力されるアドレ
ス信号を切り替えるようになっている。
用アドレス信号S8と読み出し用アドレス信号S9の両
アドレス信号が入力されており、書き込み時にはRAM
13に書き込み用アドレス信号S8が入力されるよう
に、一方、読み出し時には読み出し用アドレス信号S9
が入力されるようにと、RAM13に入力されるアドレ
ス信号を切り替えるようになっている。
【0030】本周波数変換回路2bにおいて、読み出し
手段は、クロック発生部6、表示タイミング発生回路
7、読み出し制御回路8、及び読み出しアドレス発生回
路11から構成されている。一方、書き込み手段は、書
き込み制御回路5及び書き込みアドレス発生回路9から
構成されている。
手段は、クロック発生部6、表示タイミング発生回路
7、読み出し制御回路8、及び読み出しアドレス発生回
路11から構成されている。一方、書き込み手段は、書
き込み制御回路5及び書き込みアドレス発生回路9から
構成されている。
【0031】上記の周波数変換回路2bの構成におい
て、基本的な動作は具体例1の周波数変換回路2aと同
じであるが、この場合、電子機器3からの表示データS
2は、書き込み制御信号S3に基づいて、書き込みアド
レス発生回路9にて指定されたアドレスに書き込まれ
る。また、RAM13に1フレームの画像データが書き
込まれて、これが読み出される際は、RAM13におけ
る読み出しアドレス発生回路11にて指定されたアドレ
スに書き込まれた画像データが、読み出し制御信号S6
に基づいて読み出され、表示データS7として液晶表示
部10に送られる。
て、基本的な動作は具体例1の周波数変換回路2aと同
じであるが、この場合、電子機器3からの表示データS
2は、書き込み制御信号S3に基づいて、書き込みアド
レス発生回路9にて指定されたアドレスに書き込まれ
る。また、RAM13に1フレームの画像データが書き
込まれて、これが読み出される際は、RAM13におけ
る読み出しアドレス発生回路11にて指定されたアドレ
スに書き込まれた画像データが、読み出し制御信号S6
に基づいて読み出され、表示データS7として液晶表示
部10に送られる。
【0032】(具体例3)本具体例の周波数変換回路2
cは、図4に示すように、フレームメモリーとしての2
つのRAM14・15を備えており、これらRAM14
・15には、Statics RAM ( SRAM )或いはDynamics R
AM( DRAM )を使用できる。また、周波数変換回路2c
は、上記の具体例2の周波数変換回路2bと同様に、書
き込み制御回路5、クロック発生部6、表示タイミング
発生回路7、読み出し制御回路8、書き込みアドレス発
生回路9、読み出しアドレス発生回路11を備えてい
る。
cは、図4に示すように、フレームメモリーとしての2
つのRAM14・15を備えており、これらRAM14
・15には、Statics RAM ( SRAM )或いはDynamics R
AM( DRAM )を使用できる。また、周波数変換回路2c
は、上記の具体例2の周波数変換回路2bと同様に、書
き込み制御回路5、クロック発生部6、表示タイミング
発生回路7、読み出し制御回路8、書き込みアドレス発
生回路9、読み出しアドレス発生回路11を備えてい
る。
【0033】さらに、この周波数変換回路2cは、4つ
のマルチプレクサ回路16・17・18・19と、2つ
の双方向バッファ20・21を備えており、書き込みア
ドレスと読み出しアドレスの切り替え、及び書き込みデ
ータと読み出しデータの切り替えを行うようになってい
る。
のマルチプレクサ回路16・17・18・19と、2つ
の双方向バッファ20・21を備えており、書き込みア
ドレスと読み出しアドレスの切り替え、及び書き込みデ
ータと読み出しデータの切り替えを行うようになってい
る。
【0034】マルチプレクサ回路16・17には、書き
込みアドレス発生回路9からの書き込み用アドレス信号
S8と、読み出しアドレス発生回路11からの読み出し
用アドレス信号S9と、電子機器3からの表示データS
2とがそれぞれ入力されている。また、マルチプレクサ
回路16の出力はRAM15に入力され、マルチプレク
サ回路17の出力はRAM14に入力されている。
込みアドレス発生回路9からの書き込み用アドレス信号
S8と、読み出しアドレス発生回路11からの読み出し
用アドレス信号S9と、電子機器3からの表示データS
2とがそれぞれ入力されている。また、マルチプレクサ
回路16の出力はRAM15に入力され、マルチプレク
サ回路17の出力はRAM14に入力されている。
【0035】双方向バッファ20・21には、電子機器
3からの表示データS2と、書き込み制御回路5からの
書き込み制御信号S3が入力されている。また、双方向
バッファ20の出力は、RAM14と、マルチプレクサ
回路18・19とに入力され、双方向バッファ21の出
力は、RAM15と、マルチプレクサ回路18・19に
入力されている。
3からの表示データS2と、書き込み制御回路5からの
書き込み制御信号S3が入力されている。また、双方向
バッファ20の出力は、RAM14と、マルチプレクサ
回路18・19とに入力され、双方向バッファ21の出
力は、RAM15と、マルチプレクサ回路18・19に
入力されている。
【0036】マルチプレクサ回路18・19には、RA
M14・15からのそれぞれの読み出し信号が入力され
ると共に、書き込み制御回路5からの書き込み制御信号
S3が入力されており、表示データS7を出力するよう
になっている。
M14・15からのそれぞれの読み出し信号が入力され
ると共に、書き込み制御回路5からの書き込み制御信号
S3が入力されており、表示データS7を出力するよう
になっている。
【0037】上記の周波数変換回路2cの構成におい
て、基本的な動作は具体例1の周波数変換回路2aと同
じであるが、この場合は、2つのRAM14・15を、
書き込みの1フレーム毎に書き込み用と読み出し用とに
切り替えるようになっている。つまり、第nフレームで
はRAM14に書き込み、RAM15から読み出し、次
の第n+1フレームでは、RAM14から読み出し、R
AM15に書き込むというように交互に用いる。
て、基本的な動作は具体例1の周波数変換回路2aと同
じであるが、この場合は、2つのRAM14・15を、
書き込みの1フレーム毎に書き込み用と読み出し用とに
切り替えるようになっている。つまり、第nフレームで
はRAM14に書き込み、RAM15から読み出し、次
の第n+1フレームでは、RAM14から読み出し、R
AM15に書き込むというように交互に用いる。
【0038】〔実施例2〕本発明の他の実施例について
図5に基づいて説明すれば、以下の通りである。尚、説
明の便宜上、前記実施例にて示した部材と同一の機能を
有する部材には、同一の符号を付記し、その説明を省略
する。
図5に基づいて説明すれば、以下の通りである。尚、説
明の便宜上、前記実施例にて示した部材と同一の機能を
有する部材には、同一の符号を付記し、その説明を省略
する。
【0039】本実施例の画像表示装置30は、図5に示
すように、周波数変換回路2(2a,2b,2c)が、
間引き方式階調コントロール回路31を備えた画像表示
装置に備えられた構成である。従来から、間引き方式階
調コントロール回路31を設けた場合、カラー表示にお
ける色数増加が可能である反面、コントラストの低下や
画面のちらつき等の問題点が指摘されていた。しかしな
がら、このように周波数変換回路2を備えさせること
で、色数が多く、かつ、ハイコントラストでちらつきの
少ない画像表示が行える。
すように、周波数変換回路2(2a,2b,2c)が、
間引き方式階調コントロール回路31を備えた画像表示
装置に備えられた構成である。従来から、間引き方式階
調コントロール回路31を設けた場合、カラー表示にお
ける色数増加が可能である反面、コントラストの低下や
画面のちらつき等の問題点が指摘されていた。しかしな
がら、このように周波数変換回路2を備えさせること
で、色数が多く、かつ、ハイコントラストでちらつきの
少ない画像表示が行える。
【0040】上記の構成において、電子機器3からの第
1のフレーム周波数の画像信号(RGBの各デジタルデ
ータを含む)が周波数変換回路2に入力されると、ここ
で、第1のフレーム周波数の画像信号が、第1のフレー
ム周波数よりも高い第2のフレーム周波数の画像信号に
変換される。第2のフレーム周波数の画像信号(表示タ
イミング信号S5と表示データS7)は、間引き方式階
調コントロール回路31に入力される。そして、この間
引き方式階調コントロール回路31にて所定の間引き階
調処理が施された後、表示データS7’、タイミング信
号S5’として出力される。表示データS7’は、液晶
表示部10の駆動回路におけるデータドライバ10aに
入力され、一方、ラッチパルスとスタートパルスとから
なるタイミング信号S5’は、走査ドライバ10bとデ
ータドライバ10aとに入力される。これにより、液晶
パネル10cに画像が表示される。
1のフレーム周波数の画像信号(RGBの各デジタルデ
ータを含む)が周波数変換回路2に入力されると、ここ
で、第1のフレーム周波数の画像信号が、第1のフレー
ム周波数よりも高い第2のフレーム周波数の画像信号に
変換される。第2のフレーム周波数の画像信号(表示タ
イミング信号S5と表示データS7)は、間引き方式階
調コントロール回路31に入力される。そして、この間
引き方式階調コントロール回路31にて所定の間引き階
調処理が施された後、表示データS7’、タイミング信
号S5’として出力される。表示データS7’は、液晶
表示部10の駆動回路におけるデータドライバ10aに
入力され、一方、ラッチパルスとスタートパルスとから
なるタイミング信号S5’は、走査ドライバ10bとデ
ータドライバ10aとに入力される。これにより、液晶
パネル10cに画像が表示される。
【0041】
【発明の効果】本発明の請求項1記載の画像表示装置
は、以上のように、単純マトリクス方式の液晶パネル
と、ホスト側の電子機器等から入力される第1のフレー
ム周波数の画像信号を、第1のフレーム周波数よりも高
い第2のフレーム周波数の画像信号に変換する周波数変
換回路と、上記周波数変換回路にて変換された第2のフ
レーム周波数の画像信号に基づいて液晶パネルを駆動す
る駆動回路とが備えられている構成である。
は、以上のように、単純マトリクス方式の液晶パネル
と、ホスト側の電子機器等から入力される第1のフレー
ム周波数の画像信号を、第1のフレーム周波数よりも高
い第2のフレーム周波数の画像信号に変換する周波数変
換回路と、上記周波数変換回路にて変換された第2のフ
レーム周波数の画像信号に基づいて液晶パネルを駆動す
る駆動回路とが備えられている構成である。
【0042】これにより、ホスト側の電子機器のコスト
アップを招くことなく、ハイコントラストの画像表示を
行うことができ、特に間引き方式で階調表示を行った場
合にも、ハイコントラストで、かつ画面のちらつきの少
ない画像表示を行うことができるという効果を奏する。
また、上記従来のように、ホスト側の電子機器をハイス
ピード化して対応するものではないので、CRT表示装
置や、アクティブマトリクス方式の表示装置等と電子機
器の共用化が図れるという効果を併せて奏する。
アップを招くことなく、ハイコントラストの画像表示を
行うことができ、特に間引き方式で階調表示を行った場
合にも、ハイコントラストで、かつ画面のちらつきの少
ない画像表示を行うことができるという効果を奏する。
また、上記従来のように、ホスト側の電子機器をハイス
ピード化して対応するものではないので、CRT表示装
置や、アクティブマトリクス方式の表示装置等と電子機
器の共用化が図れるという効果を併せて奏する。
【0043】本発明の請求項2に記載の画像表示装置
は、以上のように、請求項1の画像表示装置であって、
上記の周波数変換回路は、画像のデータをストアするフ
レームメモリーと、第1のフレーム周波数の画像信号を
フレームメモリーにデータとして書き込む書き込み手段
と、フレームメモリーにストアされたデータを書き込み
手段の書き込み速度よりも速い速度で読み出し、読み出
したデータを第2のフレーム周波数の画像信号として駆
動回路に送る読み出し手段とを備えている構成である。
は、以上のように、請求項1の画像表示装置であって、
上記の周波数変換回路は、画像のデータをストアするフ
レームメモリーと、第1のフレーム周波数の画像信号を
フレームメモリーにデータとして書き込む書き込み手段
と、フレームメモリーにストアされたデータを書き込み
手段の書き込み速度よりも速い速度で読み出し、読み出
したデータを第2のフレーム周波数の画像信号として駆
動回路に送る読み出し手段とを備えている構成である。
【0044】これにより、上記周波数変換回路が容易に
得られることとなり、ひいては、上述した効果が得られ
る画像表示装置を容易に実現できるという効果を奏す
る。
得られることとなり、ひいては、上述した効果が得られ
る画像表示装置を容易に実現できるという効果を奏す
る。
【図1】本発明の一実施例を示すもので、具体例1の周
波数変換回路を備えた画像表示装置の全体構成を示すブ
ロック図である。
波数変換回路を備えた画像表示装置の全体構成を示すブ
ロック図である。
【図2】(a)(b)は、上記画像表示装置に電子機器か
ら入力されるタイミング信号の垂直同期信号と水平同期
信号とをそれぞれ示す説明図で、(c)(d)は、上記画
像表示装置に備えられた周波数変換回路にて変換された
後のタイミング信号の垂直同期信号と水平同期信号とを
それぞれ示す説明図である。
ら入力されるタイミング信号の垂直同期信号と水平同期
信号とをそれぞれ示す説明図で、(c)(d)は、上記画
像表示装置に備えられた周波数変換回路にて変換された
後のタイミング信号の垂直同期信号と水平同期信号とを
それぞれ示す説明図である。
【図3】具体例2の周波数変換回路を備えた画像表示装
置の全体構成を示すブロック図である。
置の全体構成を示すブロック図である。
【図4】具体例3の周波数変換回路を備えた画像表示装
置の全体構成を示すブロック図である。
置の全体構成を示すブロック図である。
【図5】本発明の他の実施例を示すもので、間引き方式
階調コントロール回路を備えた画像表示装置の全体構成
を示すブロック図である。
階調コントロール回路を備えた画像表示装置の全体構成
を示すブロック図である。
【図6】電子機器から液晶表示装置へ出力する画像デー
タのフレーム周波数を80Hz以上にしている従来例を
示す説明図である。
タのフレーム周波数を80Hz以上にしている従来例を
示す説明図である。
【図7】(a)は電子機器から液晶表示装置へ出力する
画像データのフレーム周波数と画面のコントラストとの
関係を示すグラフであり、(b)は電子機器から液晶表
示装置へ出力する画像データのフレーム周波数と画面の
ちらつきとの関係を示す表である。
画像データのフレーム周波数と画面のコントラストとの
関係を示すグラフであり、(b)は電子機器から液晶表
示装置へ出力する画像データのフレーム周波数と画面の
ちらつきとの関係を示す表である。
1 画像表示装置 2 周波数変換回路 2a 周波数変換回路 2b 周波数変換回路 2c 周波数変換回路 3 電子機器 4 FIFOメモリー(フレームメモリー) 5 書き込み制御回路(書き込み手段) 6 クロック発生部(読み出し手段) 7 表示タイミング発生回路(読み出し手段) 8 読み出し制御回路(読み出し手段) 9 書き込みアドレス発生回路(書き込み手段) 10 液晶表示部(単純マトリクス方式の液晶パネ
ル、駆動回路) 11 読み出しアドレス発生回路(読み出し手段) 13 RAM(フレームメモリー) 14 RAM(フレームメモリー) 15 RAM(フレームメモリー)
ル、駆動回路) 11 読み出しアドレス発生回路(読み出し手段) 13 RAM(フレームメモリー) 14 RAM(フレームメモリー) 15 RAM(フレームメモリー)
Claims (2)
- 【請求項1】単純マトリクス方式の液晶パネルと、 ホスト側の電子機器等から入力される第1のフレーム周
波数の画像信号を、第1のフレーム周波数よりも高い第
2のフレーム周波数の画像信号に変換する周波数変換回
路と、 上記周波数変換回路にて変換された第2のフレーム周波
数の画像信号に基づいて液晶パネルを駆動する駆動回路
とが備えられていることを特徴とする画像表示装置。 - 【請求項2】上記の周波数変換回路は、画像のデータを
ストアするフレームメモリーと、 第1のフレーム周波数の画像信号をフレームメモリーに
データとして書き込む書き込み手段と、 フレームメモリーにストアされたデータを書き込み手段
の書き込み速度よりも速い速度で読み出し、読み出した
データを第2のフレーム周波数の画像信号として駆動回
路に送る読み出し手段とを備えていることを特徴とする
上記請求項1記載の画像表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22372794A JPH0887247A (ja) | 1994-09-19 | 1994-09-19 | 画像表示装置 |
US08/515,974 US6014126A (en) | 1994-09-19 | 1995-08-16 | Electronic equipment and liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22372794A JPH0887247A (ja) | 1994-09-19 | 1994-09-19 | 画像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0887247A true JPH0887247A (ja) | 1996-04-02 |
Family
ID=16802744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22372794A Pending JPH0887247A (ja) | 1994-09-19 | 1994-09-19 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0887247A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001041110A1 (en) * | 1999-11-30 | 2001-06-07 | Orion Electric Co., Ltd. | Driving method of a plasma display panel |
US6353435B2 (en) | 1997-04-15 | 2002-03-05 | Hitachi, Ltd | Liquid crystal display control apparatus and liquid crystal display apparatus |
-
1994
- 1994-09-19 JP JP22372794A patent/JPH0887247A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6353435B2 (en) | 1997-04-15 | 2002-03-05 | Hitachi, Ltd | Liquid crystal display control apparatus and liquid crystal display apparatus |
US6862021B2 (en) | 1997-04-15 | 2005-03-01 | Hitachi, Ltd. | Liquid crystal display control apparatus and liquid crystal display apparatus |
WO2001041110A1 (en) * | 1999-11-30 | 2001-06-07 | Orion Electric Co., Ltd. | Driving method of a plasma display panel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4145375B2 (ja) | 液晶表示装置のデータ駆動装置及び駆動方法 | |
JPH07175454A (ja) | 表示制御装置および表示制御方法 | |
US6014126A (en) | Electronic equipment and liquid crystal display | |
US6340959B1 (en) | Display control circuit | |
JP2000181414A (ja) | 表示駆動装置 | |
JPH07121143A (ja) | 液晶表示装置及び液晶駆動方法 | |
JPH05297827A (ja) | 液晶表示装置 | |
JPH11282437A (ja) | 液晶表示パネルのインタフェース装置 | |
JPH08248925A (ja) | 電子機器 | |
JPH05181431A (ja) | 液晶表示データ制御装置 | |
JPH10240195A (ja) | 液晶表示装置 | |
JPH0887247A (ja) | 画像表示装置 | |
JP3237126B2 (ja) | 液晶パネル駆動装置 | |
JPH07175452A (ja) | 液晶表示装置 | |
WO2000045364A1 (fr) | Procede d'attaque de cristaux liquides et circuit d'attaque de cristaux liquides | |
JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
JPH08304774A (ja) | 画像表示装置 | |
JP2924842B2 (ja) | 液晶表示装置 | |
JPH08146926A (ja) | 液晶表示パネルの駆動装置 | |
JPH07261714A (ja) | アクティブマトリクス表示素子及びディスプレイシステム | |
JPH0583658A (ja) | 液晶表示装置 | |
JP2001154639A (ja) | 液晶表示装置及びその駆動方法 | |
JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
JPH0773096A (ja) | 画像処理装置 | |
JPH0728434A (ja) | 画像表示装置 |