JPH08248925A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPH08248925A JPH08248925A JP5152995A JP5152995A JPH08248925A JP H08248925 A JPH08248925 A JP H08248925A JP 5152995 A JP5152995 A JP 5152995A JP 5152995 A JP5152995 A JP 5152995A JP H08248925 A JPH08248925 A JP H08248925A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- frame
- display
- frame frequency
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【構成】 第１のフレーム周波数の表示データＳ２を出
力する表示用コントローラー１と、表示データ２を第１
のフレーム周波数よりも高く、かつ、第１のフレーム周
波数の非整数倍の第２フレーム周波数の表示データＳ７
に変換して出力する周波数変換回路２とが備えられてい
る電子機器。 【効果】 高周波で駆動される表示装置１０ｂにおいて
最適な表示特性が得られるフレーム周波数にほぼ一致す
るように第２のフレーム周波数を設定することが可能に
なる。これにより、画面にゴーストやちらつきなどのな
い高品位画像の表示が可能になる。
力する表示用コントローラー１と、表示データ２を第１
のフレーム周波数よりも高く、かつ、第１のフレーム周
波数の非整数倍の第２フレーム周波数の表示データＳ７
に変換して出力する周波数変換回路２とが備えられてい
る電子機器。 【効果】 高周波で駆動される表示装置１０ｂにおいて
最適な表示特性が得られるフレーム周波数にほぼ一致す
るように第２のフレーム周波数を設定することが可能に
なる。これにより、画面にゴーストやちらつきなどのな
い高品位画像の表示が可能になる。
Description
【０００１】
【産業上の利用分野】本発明は、異なるフレーム周波数
の表示データが出力可能な電子機器に関するものであ
る。
の表示データが出力可能な電子機器に関するものであ
る。
【０００２】
【従来の技術】表示装置を搭載した電子機器は、図５に
示すように、ＣＰＵ（中央演算処理ユニット）５１と、
ＣＰＵ５１から延びたバス５２に接続されたＲＡＭ（ラ
ンダムアクセスメモリー）５３、Ｉ／Ｏ（入出力インタ
ーフェース）５４、表示用のコントローラー５５とを備
えている。表示用のコントローラー５５には、ＶＲＡＭ
（ビデオＲＡＭ）５６と表示装置６０とが接続されてお
り、ＶＲＡＭ５６に格納された表示データを表示装置に
送ることにより表示を行っている。
示すように、ＣＰＵ（中央演算処理ユニット）５１と、
ＣＰＵ５１から延びたバス５２に接続されたＲＡＭ（ラ
ンダムアクセスメモリー）５３、Ｉ／Ｏ（入出力インタ
ーフェース）５４、表示用のコントローラー５５とを備
えている。表示用のコントローラー５５には、ＶＲＡＭ
（ビデオＲＡＭ）５６と表示装置６０とが接続されてお
り、ＶＲＡＭ５６に格納された表示データを表示装置に
送ることにより表示を行っている。
【０００３】表示装置６０として、例えば、２４０ライ
ンの単純マトリクス方式の液晶表示装置を用い、これを
電圧平均化法で線順次に駆動した場合、各液晶素子に
は、１フレーム期間に１個の選択パルスと、２３９個の
非選択パルスとが印加されることになる。したがって、
非選択パルスが印加される期間は、選択パルスが印加さ
れる期間よりもはるかに長いものになる。
ンの単純マトリクス方式の液晶表示装置を用い、これを
電圧平均化法で線順次に駆動した場合、各液晶素子に
は、１フレーム期間に１個の選択パルスと、２３９個の
非選択パルスとが印加されることになる。したがって、
非選択パルスが印加される期間は、選択パルスが印加さ
れる期間よりもはるかに長いものになる。
【０００４】このため、液晶素子を構成する液晶分子が
選択パルスに応答するだけでなく非選択パルスにも応答
する、いわゆるフレーム応答現象が現れる。応答速度が
比較的速い液晶材料を液晶素子に用いると、フレーム応
答現象が顕著に現れる。その結果、コントラストの低下
が生じ、また、カラー表示において色数を増やすために
間引き方式階調コントロール回路を具備させて階調表示
を行った場合は、色数は増えるものの、コントラストの
低下、画面のちらつきなどの不具合が生じることにな
る。
選択パルスに応答するだけでなく非選択パルスにも応答
する、いわゆるフレーム応答現象が現れる。応答速度が
比較的速い液晶材料を液晶素子に用いると、フレーム応
答現象が顕著に現れる。その結果、コントラストの低下
が生じ、また、カラー表示において色数を増やすために
間引き方式階調コントロール回路を具備させて階調表示
を行った場合は、色数は増えるものの、コントラストの
低下、画面のちらつきなどの不具合が生じることにな
る。
【０００５】フレーム周波数とコントラストとは、図６
に示すように、フレーム周波数が高くなると、コントラ
ストが向上するという関係にある。これは、フレーム周
波数が高くなると、フレーム期間が短くなるので、フレ
ーム応答現象が起こり難くなるためである。また、間引
き方式で階調表示を行った場合でも、フレーム周波数を
上げることで、表１に示すように、画面のちらつきの少
ない、良好な画像表示を行うことができる（記号×△○
の順にちらつきが少なくなる）。
に示すように、フレーム周波数が高くなると、コントラ
ストが向上するという関係にある。これは、フレーム周
波数が高くなると、フレーム期間が短くなるので、フレ
ーム応答現象が起こり難くなるためである。また、間引
き方式で階調表示を行った場合でも、フレーム周波数を
上げることで、表１に示すように、画面のちらつきの少
ない、良好な画像表示を行うことができる（記号×△○
の順にちらつきが少なくなる）。
【０００６】
【表１】
【０００７】ところで、上記の電子機器に低周波で駆動
される表示装置と高周波で駆動される表示装置とを接続
し、それらの表示装置に同時に画像を表示したい場合、
低周波で駆動される表示装置のタイミングに合わせて高
周波で駆動される表示装置に画像を表示すると、上述の
通りフレーム応答現象により表示品位が著しく低下す
る。
される表示装置と高周波で駆動される表示装置とを接続
し、それらの表示装置に同時に画像を表示したい場合、
低周波で駆動される表示装置のタイミングに合わせて高
周波で駆動される表示装置に画像を表示すると、上述の
通りフレーム応答現象により表示品位が著しく低下す
る。
【０００８】これを回避するため、従来、図７に示すよ
うに、ＶＲＡＭ５６とは別にフレームメモリー５７を設
けており、ＶＲＡＭ５６にアクセスするクロックに同期
し、かつ、その周波数の整数倍の周波数の第２のクロッ
クをクロック分周器５８で発生させ、第２のクロックで
フレームメモリー５７にアクセスしている。これによ
り、元のフレーム周波数の整数倍の第２のフレーム周波
数の表示信号が得られる（例えば、元のフレーム周波数
が６０Ｈｚであるとすると、第２のフレーム周波数は１
２０Ｈｚ、１８０Ｈｚ、２４０Ｈｚ、３００Ｈｚ…にな
る）。
うに、ＶＲＡＭ５６とは別にフレームメモリー５７を設
けており、ＶＲＡＭ５６にアクセスするクロックに同期
し、かつ、その周波数の整数倍の周波数の第２のクロッ
クをクロック分周器５８で発生させ、第２のクロックで
フレームメモリー５７にアクセスしている。これによ
り、元のフレーム周波数の整数倍の第２のフレーム周波
数の表示信号が得られる（例えば、元のフレーム周波数
が６０Ｈｚであるとすると、第２のフレーム周波数は１
２０Ｈｚ、１８０Ｈｚ、２４０Ｈｚ、３００Ｈｚ…にな
る）。
【０００９】その結果、低周波で駆動される表示装置に
は元のフレーム周波数で画像を表示し、高周波で駆動さ
れる表示装置にはその整数倍の第２のフレーム周波数で
画像を表示できるので、高周波で駆動される表示装置に
おけるフレーム応答現象を回避できる。
は元のフレーム周波数で画像を表示し、高周波で駆動さ
れる表示装置にはその整数倍の第２のフレーム周波数で
画像を表示できるので、高周波で駆動される表示装置に
おけるフレーム応答現象を回避できる。
【００１０】
【発明が解決しようとする課題】ところが、上記従来の
構成では、第２のフレーム周波数と、高周波で駆動され
る表示装置において最適な表示特性が得られるフレーム
周波数とは通常一致しない。その結果、画面にゴースト
やちらつきなどが現れるという問題点を有している。
構成では、第２のフレーム周波数と、高周波で駆動され
る表示装置において最適な表示特性が得られるフレーム
周波数とは通常一致しない。その結果、画面にゴースト
やちらつきなどが現れるという問題点を有している。
【００１１】
【課題を解決するための手段】請求項１の発明に係る電
子機器は、上記の課題を解決するために、第１のフレー
ム周波数の表示データを出力するインターフェース部
と、第１のフレーム周波数の表示データを第１のフレー
ム周波数よりも高く、かつ、第１のフレーム周波数の非
整数倍の第２フレーム周波数の表示データに変換して出
力する周波数変換回路とが備えられていることを特徴と
している。
子機器は、上記の課題を解決するために、第１のフレー
ム周波数の表示データを出力するインターフェース部
と、第１のフレーム周波数の表示データを第１のフレー
ム周波数よりも高く、かつ、第１のフレーム周波数の非
整数倍の第２フレーム周波数の表示データに変換して出
力する周波数変換回路とが備えられていることを特徴と
している。
【００１２】請求項２の発明に係る電子機器は、上記の
課題を解決するために、請求項１記載の電子機器であっ
て、インターフェース部からの第１のフレーム周波数の
表示データと、周波数変換回路からの第２のフレーム周
波数の表示データとを両方とも出力させるか、いずれか
一方を出力させるかを選択する手段が備えられているこ
とを特徴としている。
課題を解決するために、請求項１記載の電子機器であっ
て、インターフェース部からの第１のフレーム周波数の
表示データと、周波数変換回路からの第２のフレーム周
波数の表示データとを両方とも出力させるか、いずれか
一方を出力させるかを選択する手段が備えられているこ
とを特徴としている。
【００１３】請求項３の発明に係る電子機器は、上記の
課題を解決するために、請求項１または２記載の電子機
器であって、第２のフレーム周波数の表示データを表示
する単純マトリクス方式の液晶表示装置が備えられてい
ることを特徴としている。
課題を解決するために、請求項１または２記載の電子機
器であって、第２のフレーム周波数の表示データを表示
する単純マトリクス方式の液晶表示装置が備えられてい
ることを特徴としている。
【００１４】請求項４の発明に係る電子機器は、上記の
課題を解決するために、請求項３記載の電子機器であっ
て、第１のフレーム周波数の表示データを表示するアク
ティブマトリクス方式の液晶表示装置またはＣＲＴ表示
装置が備えられていることを特徴としている。
課題を解決するために、請求項３記載の電子機器であっ
て、第１のフレーム周波数の表示データを表示するアク
ティブマトリクス方式の液晶表示装置またはＣＲＴ表示
装置が備えられていることを特徴としている。
【００１５】
【作用】請求項１の構成によれば、第１のフレーム周波
数の表示データを第１のフレーム周波数よりも高く、か
つ、第１のフレーム周波数の非整数倍の第２フレーム周
波数の表示データに変換して出力する周波数変換回路を
備えたので、高周波で駆動される表示装置において最適
な表示特性が得られるフレーム周波数にほぼ一致するよ
うに第２のフレーム周波数を設定することが可能にな
る。これにより、画面にゴーストやちらつきなどのない
高品位画像の表示が可能になる。
数の表示データを第１のフレーム周波数よりも高く、か
つ、第１のフレーム周波数の非整数倍の第２フレーム周
波数の表示データに変換して出力する周波数変換回路を
備えたので、高周波で駆動される表示装置において最適
な表示特性が得られるフレーム周波数にほぼ一致するよ
うに第２のフレーム周波数を設定することが可能にな
る。これにより、画面にゴーストやちらつきなどのない
高品位画像の表示が可能になる。
【００１６】請求項２の構成によれば、請求項１の作用
に加え、インターフェース部からの第１のフレーム周波
数の表示データと、周波数変換回路からの第２のフレー
ム周波数の表示データとを両方とも表示するか、いずれ
か一方を表示するかを選択することが可能になる。
に加え、インターフェース部からの第１のフレーム周波
数の表示データと、周波数変換回路からの第２のフレー
ム周波数の表示データとを両方とも表示するか、いずれ
か一方を表示するかを選択することが可能になる。
【００１７】請求項３の構成によれば、請求項１または
２の作用に加え、単純マトリクス方式の液晶表示装置に
フレーム応答現象のない高品位の画像を表示できる。
２の作用に加え、単純マトリクス方式の液晶表示装置に
フレーム応答現象のない高品位の画像を表示できる。
【００１８】請求項４の構成によれば、請求項３の作用
に加え、単純マトリクス方式の液晶表示装置と、アクテ
ィブマトリクス方式の液晶表示装置またはＣＲＴ表示装
置とに高品位の画像を表示できる。
に加え、単純マトリクス方式の液晶表示装置と、アクテ
ィブマトリクス方式の液晶表示装置またはＣＲＴ表示装
置とに高品位の画像を表示できる。
【００１９】
【実施例】本発明の一実施例について図１ないし図４に
基づいて説明すれば、以下の通りである。
基づいて説明すれば、以下の通りである。
【００２０】本実施例の電子機器は、図１に示すよう
に、本体からの表示データを表示するためのコントロー
ラー１（インターフェース部）と、周波数変換回路２
と、低周波で駆動される表示装置１０ａと、高周波で駆
動される表示装置１０ｂとを備えている（本体は図示さ
れていない）。
に、本体からの表示データを表示するためのコントロー
ラー１（インターフェース部）と、周波数変換回路２
と、低周波で駆動される表示装置１０ａと、高周波で駆
動される表示装置１０ｂとを備えている（本体は図示さ
れていない）。
【００２１】表示用のコントローラー１は、タイミング
信号Ｓ１および、タイミング信号Ｓ１に同期した第１の
フレーム周波数の表示データＳ２を周波数変換回路２
と、表示装置１０ａとに出力する。
信号Ｓ１および、タイミング信号Ｓ１に同期した第１の
フレーム周波数の表示データＳ２を周波数変換回路２
と、表示装置１０ａとに出力する。
【００２２】周波数変換回路２は、第１のフレーム周波
数の表示データＳ２を第１のフレーム周波数よりも高
く、かつ、第１のフレーム周波数の非整数倍の第２フレ
ーム周波数の表示データＳ７に変換する。そして、タイ
ミング信号Ｓ１に非同期のタイミング信号Ｓ５および、
タイミング信号Ｓ５に同期した第２のフレーム周波数の
表示データＳ７を表示装置１０ｂに出力する。
数の表示データＳ２を第１のフレーム周波数よりも高
く、かつ、第１のフレーム周波数の非整数倍の第２フレ
ーム周波数の表示データＳ７に変換する。そして、タイ
ミング信号Ｓ１に非同期のタイミング信号Ｓ５および、
タイミング信号Ｓ５に同期した第２のフレーム周波数の
表示データＳ７を表示装置１０ｂに出力する。
【００２３】表示装置１０ａは、例えばアクティブマト
リクス方式の液晶表示装置あるいはＣＲＴ表示装置から
なっており、表示装置１０ｂは、例えば単純マトリクス
方式の液晶表示装置からなっている。
リクス方式の液晶表示装置あるいはＣＲＴ表示装置から
なっており、表示装置１０ｂは、例えば単純マトリクス
方式の液晶表示装置からなっている。
【００２４】第１のフレーム周波数は、表示装置１０ａ
において最適な表示特性が得られる周波数に設定されて
おり、第２のフレーム周波数は、表示装置１０ｂにおい
て最適な表示特性が得られる周波数にほぼ一致するよう
に設定されている。
において最適な表示特性が得られる周波数に設定されて
おり、第２のフレーム周波数は、表示装置１０ｂにおい
て最適な表示特性が得られる周波数にほぼ一致するよう
に設定されている。
【００２５】上記の構成において、表示装置１０ａは、
コントローラー１からのタイミング信号Ｓ１および表示
データＳ２に基づいて画像を表示し、表示装置１０ｂ
は、周波数変換回路２からのタイミング信号Ｓ５および
表示データＳ７に基づいて画像を表示する。
コントローラー１からのタイミング信号Ｓ１および表示
データＳ２に基づいて画像を表示し、表示装置１０ｂ
は、周波数変換回路２からのタイミング信号Ｓ５および
表示データＳ７に基づいて画像を表示する。
【００２６】第１のフレーム周波数は、表示装置１０ａ
において最適な表示特性が得られる周波数に設定されて
いるので、表示装置１０ａには高品位の画像が表示され
る。
において最適な表示特性が得られる周波数に設定されて
いるので、表示装置１０ａには高品位の画像が表示され
る。
【００２７】第２のフレーム周波数は、周波数変換回路
２にて、第１のフレーム周波数の非整数倍の周波数に変
換される。これにより、第２のフレーム周波数が第１の
フレーム周波数の整数倍の周波数にしか変換されない従
来の電子機器と比較して、本発明に係る電子機器では、
第２のフレーム周波数を、表示装置１０ｂにおいて最適
な表示特性が得られる周波数にほぼ一致するように設定
し得る。その結果、表示装置１０ｂにも画面にゴースト
やちらつきなどのない高品位画像の表示が可能になる。
２にて、第１のフレーム周波数の非整数倍の周波数に変
換される。これにより、第２のフレーム周波数が第１の
フレーム周波数の整数倍の周波数にしか変換されない従
来の電子機器と比較して、本発明に係る電子機器では、
第２のフレーム周波数を、表示装置１０ｂにおいて最適
な表示特性が得られる周波数にほぼ一致するように設定
し得る。その結果、表示装置１０ｂにも画面にゴースト
やちらつきなどのない高品位画像の表示が可能になる。
【００２８】さらに、従来の電子機器の表示用コントロ
ーラー１に周波数変換回路２を追加するだけで、表示装
置１０ａと、表示装置１０ａの第１のフレーム周波数よ
りも高い第２のフレーム周波数で駆動される表示装置１
０ｂとに高品位の画像が表示できる電子機器が得られ
る。
ーラー１に周波数変換回路２を追加するだけで、表示装
置１０ａと、表示装置１０ａの第１のフレーム周波数よ
りも高い第２のフレーム周波数で駆動される表示装置１
０ｂとに高品位の画像が表示できる電子機器が得られ
る。
【００２９】また、コントローラー１からの表示データ
Ｓ２と、周波数変換回路２からの表示データＳ７とを両
方とも出力させるか、いずれか一方を出力させるかを選
択する手段を上記の電子機器に追加することにより、場
合に応じて、２つの表示装置１０ａ、１０ｂに同時に画
像を表示したり、いずれか一方に表示したりすることが
可能になり、電子機器の使い勝手が向上する。
Ｓ２と、周波数変換回路２からの表示データＳ７とを両
方とも出力させるか、いずれか一方を出力させるかを選
択する手段を上記の電子機器に追加することにより、場
合に応じて、２つの表示装置１０ａ、１０ｂに同時に画
像を表示したり、いずれか一方に表示したりすることが
可能になり、電子機器の使い勝手が向上する。
【００３０】上記の周波数変換回路２の具体的構成につ
いて説明すれば、以下の通りである。
いて説明すれば、以下の通りである。
【００３１】周波数変換回路２は、例えば、１フレーム
の表示データＳ２を記憶するフレームメモリーとしての
ＦＩＦＯ（First In First Out）メモリー４と、コント
ローラー１からの表示データＳ２をＦＩＦＯメモリー４
に書き込むために、コントローラー１からのタイミング
信号Ｓ１に基づいて書き込み制御信号Ｓ３をＦＩＦＯメ
モリー４に出力する書き込み制御回路５とを備えてい
る。
の表示データＳ２を記憶するフレームメモリーとしての
ＦＩＦＯ（First In First Out）メモリー４と、コント
ローラー１からの表示データＳ２をＦＩＦＯメモリー４
に書き込むために、コントローラー１からのタイミング
信号Ｓ１に基づいて書き込み制御信号Ｓ３をＦＩＦＯメ
モリー４に出力する書き込み制御回路５とを備えてい
る。
【００３２】周波数変換回路２は、さらに、基準クロッ
クＳ４を発生するクロック発生部６と、基準クロックＳ
４に基づいてタイミング信号Ｓ５を表示装置１０ｂに出
力する表示タイミング発生回路７と、ＦＩＦＯメモリー
４からデータを読み出すために、基準クロックＳ４に基
づいて読み出し制御信号Ｓ６をＦＩＦＯメモリー４に出
力する読み出し制御回路８とを備えている。
クＳ４を発生するクロック発生部６と、基準クロックＳ
４に基づいてタイミング信号Ｓ５を表示装置１０ｂに出
力する表示タイミング発生回路７と、ＦＩＦＯメモリー
４からデータを読み出すために、基準クロックＳ４に基
づいて読み出し制御信号Ｓ６をＦＩＦＯメモリー４に出
力する読み出し制御回路８とを備えている。
【００３３】上記の構成において、コントローラー１か
らの表示データＳ２が、書き込み制御信号Ｓ３に基づい
てＦＩＦＯメモリー４に画像データとして書き込まれ
る。ＦＩＦＯメモリー４に１フレームの画像データが格
納されると、画像データが読み出し制御信号Ｓ６に基づ
いてＦＩＦＯメモリー４から読み出され、表示データＳ
７として表示装置１０ｂに送られる。
らの表示データＳ２が、書き込み制御信号Ｓ３に基づい
てＦＩＦＯメモリー４に画像データとして書き込まれ
る。ＦＩＦＯメモリー４に１フレームの画像データが格
納されると、画像データが読み出し制御信号Ｓ６に基づ
いてＦＩＦＯメモリー４から読み出され、表示データＳ
７として表示装置１０ｂに送られる。
【００３４】ＦＩＦＯメモリー４からの画像データの読
み出し速度は、ＦＩＦＯメモリー４への画像データの書
き込み速度よりも高速度になるように、基準クロックＳ
４の周波数が設定されている。これにより、表示データ
Ｓ２の第１フレーム周波数よりも高い第２フレーム周波
数の表示データＳ７が得られ、ＦＩＦＯメモリー４に１
フレームの画像データを書き込む間に数回読み出しを行
うことができる。
み出し速度は、ＦＩＦＯメモリー４への画像データの書
き込み速度よりも高速度になるように、基準クロックＳ
４の周波数が設定されている。これにより、表示データ
Ｓ２の第１フレーム周波数よりも高い第２フレーム周波
数の表示データＳ７が得られ、ＦＩＦＯメモリー４に１
フレームの画像データを書き込む間に数回読み出しを行
うことができる。
【００３５】上記基準クロックＳ４は、タイミング信号
Ｓ１に非同期である。したがって、図２（ａ）〜（ｄ）
に示すように、タイミング信号Ｓ５も、タイミング信号
Ｓ１に非同期である。基準クロックＳ４を、タイミング
信号Ｓ１に対して非同期にできるため、従来必要であっ
た同期クロックを発生するためのＰＬＬ（ Phase Locke
d Loop）回路等が不要になり、回路構成が簡素化する。
Ｓ１に非同期である。したがって、図２（ａ）〜（ｄ）
に示すように、タイミング信号Ｓ５も、タイミング信号
Ｓ１に非同期である。基準クロックＳ４を、タイミング
信号Ｓ１に対して非同期にできるため、従来必要であっ
た同期クロックを発生するためのＰＬＬ（ Phase Locke
d Loop）回路等が不要になり、回路構成が簡素化する。
【００３６】尚、表示データＳ２において、第ｎフレー
ムから第ｎ＋１フレームに切り替わる際、読み出しフレ
ームでは、１フレームの書き込みの間に読み出しのアド
レスが書き込みのアドレスを追い越してしまい、あるフ
レームでは第ｎ画面のデータと第ｎ−１画面のデータと
が混在する虞れがあるが、このような現象は何フレーム
かに１フレームの割合で起こるため、表示された画面上
では無視することができ、視覚上何ら問題とはならな
い。ここでの１フレームとは画面の１ライン目から最終
ラインまでを走査することを言い、１画面とは数フレー
ム間同じ表示データが走査されているフレーム単位の期
間を言う。
ムから第ｎ＋１フレームに切り替わる際、読み出しフレ
ームでは、１フレームの書き込みの間に読み出しのアド
レスが書き込みのアドレスを追い越してしまい、あるフ
レームでは第ｎ画面のデータと第ｎ−１画面のデータと
が混在する虞れがあるが、このような現象は何フレーム
かに１フレームの割合で起こるため、表示された画面上
では無視することができ、視覚上何ら問題とはならな
い。ここでの１フレームとは画面の１ライン目から最終
ラインまでを走査することを言い、１画面とは数フレー
ム間同じ表示データが走査されているフレーム単位の期
間を言う。
【００３７】周波数変換回路２の他の具体例を図３に示
す。
す。
【００３８】この周波数変換回路２は、フレームメモリ
ーとしてのデュアルポートＲＡＭ１３を備えると共に、
上記の周波数変換回路２と同様の書き込み制御回路５、
クロック発生部６、表示タイミング発生回路７、読み出
し制御回路８に加えて、書き込みアドレス発生回路９、
読み出しアドレス発生回路１１、及びマルチプレクサ回
路１２を備えている。
ーとしてのデュアルポートＲＡＭ１３を備えると共に、
上記の周波数変換回路２と同様の書き込み制御回路５、
クロック発生部６、表示タイミング発生回路７、読み出
し制御回路８に加えて、書き込みアドレス発生回路９、
読み出しアドレス発生回路１１、及びマルチプレクサ回
路１２を備えている。
【００３９】上記書き込みアドレス発生回路９は、コン
トローラー１からのタイミング信号Ｓ１に基づいて書き
込み用アドレス信号Ｓ８を出力し、ＲＡＭ１３における
画像データを書き込むべきアドレス（書き込みアドレ
ス）を指定するものである。
トローラー１からのタイミング信号Ｓ１に基づいて書き
込み用アドレス信号Ｓ８を出力し、ＲＡＭ１３における
画像データを書き込むべきアドレス（書き込みアドレ
ス）を指定するものである。
【００４０】上記読み出しアドレス発生回路１１は、ク
ロック発生部６の基準クロックＳ４に基づいて読み出し
用アドレス信号Ｓ９を出力し、ＲＡＭ１３における読み
出すべき画像データのアドレス（読み出しアドレス）を
指定するものである。
ロック発生部６の基準クロックＳ４に基づいて読み出し
用アドレス信号Ｓ９を出力し、ＲＡＭ１３における読み
出すべき画像データのアドレス（読み出しアドレス）を
指定するものである。
【００４１】上記マルチプレクサ回路１２は、書き込み
用アドレス信号Ｓ８と読み出し用アドレス信号Ｓ９の両
アドレス信号が入力されており、書き込み時にはＲＡＭ
１３に書き込み用アドレス信号Ｓ８が入力されるよう
に、一方、読み出し時には読み出し用アドレス信号Ｓ９
が入力されるようにと、ＲＡＭ１３に入力されるアドレ
ス信号を切り替えるようになっている。
用アドレス信号Ｓ８と読み出し用アドレス信号Ｓ９の両
アドレス信号が入力されており、書き込み時にはＲＡＭ
１３に書き込み用アドレス信号Ｓ８が入力されるよう
に、一方、読み出し時には読み出し用アドレス信号Ｓ９
が入力されるようにと、ＲＡＭ１３に入力されるアドレ
ス信号を切り替えるようになっている。
【００４２】上記の周波数変換回路２の構成において、
基本的な動作は前記周波数変換回路２と同じであるが、
この場合、コントローラー１からの表示データＳ２は、
書き込み制御信号Ｓ３に基づいて、書き込みアドレス発
生回路９にて指定されたアドレスに書き込まれる。ま
た、ＲＡＭ１３に１フレームの画像データが書き込まれ
て、これが読み出される際は、ＲＡＭ１３における読み
出しアドレス発生回路１１にて指定されたアドレスに書
き込まれた画像データが、読み出し制御信号Ｓ６に基づ
いて読み出され、表示データＳ７として表示装置１０ｂ
に送られる。
基本的な動作は前記周波数変換回路２と同じであるが、
この場合、コントローラー１からの表示データＳ２は、
書き込み制御信号Ｓ３に基づいて、書き込みアドレス発
生回路９にて指定されたアドレスに書き込まれる。ま
た、ＲＡＭ１３に１フレームの画像データが書き込まれ
て、これが読み出される際は、ＲＡＭ１３における読み
出しアドレス発生回路１１にて指定されたアドレスに書
き込まれた画像データが、読み出し制御信号Ｓ６に基づ
いて読み出され、表示データＳ７として表示装置１０ｂ
に送られる。
【００４３】周波数変換回路２のその他の具体例を図４
に示す。
に示す。
【００４４】この周波数変換回路２は、フレームメモリ
ーとしての２つのＲＡＭ１４・１５を備えており、これ
らＲＡＭ１４・１５には、ＳＲＡＭ（スタティックＲＡ
Ｍ）或いはＤＲＡＭ（ダイナミックＲＡＭ）を使用でき
る。また、周波数変換回路２は、前記の周波数変換回路
２と同様に、書き込み制御回路５、クロック発生部６、
表示タイミング発生回路７、読み出し制御回路８、書き
込みアドレス発生回路９、読み出しアドレス発生回路１
１を備えている。
ーとしての２つのＲＡＭ１４・１５を備えており、これ
らＲＡＭ１４・１５には、ＳＲＡＭ（スタティックＲＡ
Ｍ）或いはＤＲＡＭ（ダイナミックＲＡＭ）を使用でき
る。また、周波数変換回路２は、前記の周波数変換回路
２と同様に、書き込み制御回路５、クロック発生部６、
表示タイミング発生回路７、読み出し制御回路８、書き
込みアドレス発生回路９、読み出しアドレス発生回路１
１を備えている。
【００４５】さらに、この周波数変換回路２は、４つの
マルチプレクサ回路１６・１７・１８・１９と、２つの
双方向バッファ２０・２１を備えており、書き込みアド
レスと読み出しアドレスの切り替え、及び書き込みデー
タと読み出しデータの切り替えを行うようになってい
る。
マルチプレクサ回路１６・１７・１８・１９と、２つの
双方向バッファ２０・２１を備えており、書き込みアド
レスと読み出しアドレスの切り替え、及び書き込みデー
タと読み出しデータの切り替えを行うようになってい
る。
【００４６】マルチプレクサ回路１６・１７には、書き
込みアドレス発生回路９からの書き込み用アドレス信号
Ｓ８と、読み出しアドレス発生回路１１からの読み出し
用アドレス信号Ｓ９と、コントローラー１からの表示デ
ータＳ２とがそれぞれ入力されている。また、マルチプ
レクサ回路１６の出力はＲＡＭ１５に入力され、マルチ
プレクサ回路１７の出力はＲＡＭ１４に入力されてい
る。
込みアドレス発生回路９からの書き込み用アドレス信号
Ｓ８と、読み出しアドレス発生回路１１からの読み出し
用アドレス信号Ｓ９と、コントローラー１からの表示デ
ータＳ２とがそれぞれ入力されている。また、マルチプ
レクサ回路１６の出力はＲＡＭ１５に入力され、マルチ
プレクサ回路１７の出力はＲＡＭ１４に入力されてい
る。
【００４７】双方向バッファ２０・２１には、コントロ
ーラー１からの表示データＳ２と、書き込み制御回路５
からの書き込み制御信号Ｓ３が入力されている。また、
双方向バッファ２０の出力は、ＲＡＭ１４と、マルチプ
レクサ回路１８・１９とに入力され、双方向バッファ２
１の出力は、ＲＡＭ１５と、マルチプレクサ回路１８・
１９に入力されている。
ーラー１からの表示データＳ２と、書き込み制御回路５
からの書き込み制御信号Ｓ３が入力されている。また、
双方向バッファ２０の出力は、ＲＡＭ１４と、マルチプ
レクサ回路１８・１９とに入力され、双方向バッファ２
１の出力は、ＲＡＭ１５と、マルチプレクサ回路１８・
１９に入力されている。
【００４８】マルチプレクサ回路１８・１９には、ＲＡ
Ｍ１４・１５からのそれぞれの読み出し信号が入力され
ると共に、書き込み制御回路５からの書き込み制御信号
Ｓ３が入力されており、表示データＳ７を出力するよう
になっている。
Ｍ１４・１５からのそれぞれの読み出し信号が入力され
ると共に、書き込み制御回路５からの書き込み制御信号
Ｓ３が入力されており、表示データＳ７を出力するよう
になっている。
【００４９】上記の構成において、基本的な動作は前記
周波数変換回路２と同じであるが、この場合は、２つの
ＲＡＭ１４・１５を、書き込みの１フレーム毎に書き込
み用と読み出し用とに切り替えるようになっている。つ
まり、第ｎフレームではＲＡＭ１４に書き込み、ＲＡＭ
１５から読み出し、次の第ｎ＋１フレームでは、ＲＡＭ
１４から読み出し、ＲＡＭ１５に書き込むというように
交互に用いる。
周波数変換回路２と同じであるが、この場合は、２つの
ＲＡＭ１４・１５を、書き込みの１フレーム毎に書き込
み用と読み出し用とに切り替えるようになっている。つ
まり、第ｎフレームではＲＡＭ１４に書き込み、ＲＡＭ
１５から読み出し、次の第ｎ＋１フレームでは、ＲＡＭ
１４から読み出し、ＲＡＭ１５に書き込むというように
交互に用いる。
【００５０】以上の周波数変換回路２の具体例に示した
ように、フレームメモリーとして、ＦＩＦＯメモリー４
あるいはデュアルポートＲＡＭ１３を用いることによ
り、第２のフレーム周波数が高くても対応することがで
きる。また、安価なＳＲＡＭまたはＤＲＡＭを採用する
場合には、２つのフレームメモリー用のＲＡＭ１４・１
５を設け、これらをフレーム毎に交互に用いることによ
り、第２のフレーム周波数が高くても対応することがで
きる。
ように、フレームメモリーとして、ＦＩＦＯメモリー４
あるいはデュアルポートＲＡＭ１３を用いることによ
り、第２のフレーム周波数が高くても対応することがで
きる。また、安価なＳＲＡＭまたはＤＲＡＭを採用する
場合には、２つのフレームメモリー用のＲＡＭ１４・１
５を設け、これらをフレーム毎に交互に用いることによ
り、第２のフレーム周波数が高くても対応することがで
きる。
【００５１】
【発明の効果】請求項１の発明に係る電子機器は、以上
のように、第１のフレーム周波数の表示データを出力す
るインターフェース部と、第１のフレーム周波数の表示
データを第１のフレーム周波数よりも高く、かつ、第１
のフレーム周波数の非整数倍の第２フレーム周波数の表
示データに変換して出力する周波数変換回路とが備えら
れている構成である。
のように、第１のフレーム周波数の表示データを出力す
るインターフェース部と、第１のフレーム周波数の表示
データを第１のフレーム周波数よりも高く、かつ、第１
のフレーム周波数の非整数倍の第２フレーム周波数の表
示データに変換して出力する周波数変換回路とが備えら
れている構成である。
【００５２】これによれば、高周波で駆動される表示装
置において最適な表示特性が得られるフレーム周波数に
ほぼ一致するように第２のフレーム周波数を設定するこ
とが可能になる。これにより、画面にゴーストやちらつ
きなどのない高品位画像の表示が可能になるという効果
を奏する。
置において最適な表示特性が得られるフレーム周波数に
ほぼ一致するように第２のフレーム周波数を設定するこ
とが可能になる。これにより、画面にゴーストやちらつ
きなどのない高品位画像の表示が可能になるという効果
を奏する。
【００５３】請求項２の発明に係る電子機器は、以上の
ように、請求項１記載の電子機器であって、インターフ
ェース部からの第１のフレーム周波数の表示データと、
周波数変換回路からの第２のフレーム周波数の表示デー
タとを両方とも出力させるか、いずれか一方を出力させ
るかを選択する手段が備えられている構成である。
ように、請求項１記載の電子機器であって、インターフ
ェース部からの第１のフレーム周波数の表示データと、
周波数変換回路からの第２のフレーム周波数の表示デー
タとを両方とも出力させるか、いずれか一方を出力させ
るかを選択する手段が備えられている構成である。
【００５４】これによれば、請求項１の効果に加え、イ
ンターフェース部からの第１のフレーム周波数の表示デ
ータと、周波数変換回路からの第２のフレーム周波数の
表示データとを両方とも表示するか、いずれか一方を表
示するかを選択することが可能になるという効果を奏す
る。
ンターフェース部からの第１のフレーム周波数の表示デ
ータと、周波数変換回路からの第２のフレーム周波数の
表示データとを両方とも表示するか、いずれか一方を表
示するかを選択することが可能になるという効果を奏す
る。
【００５５】請求項３の発明に係る電子機器は、以上の
ように、請求項１または２記載の電子機器であって、第
２のフレーム周波数の表示データを表示する単純マトリ
クス方式の液晶表示装置が備えられている構成である。
ように、請求項１または２記載の電子機器であって、第
２のフレーム周波数の表示データを表示する単純マトリ
クス方式の液晶表示装置が備えられている構成である。
【００５６】これによれば、請求項１または２の効果に
加え、単純マトリクス方式の液晶表示装置にフレーム応
答現象のない高品位の画像を表示できるという効果を奏
する。
加え、単純マトリクス方式の液晶表示装置にフレーム応
答現象のない高品位の画像を表示できるという効果を奏
する。
【００５７】請求項４の発明に係る電子機器は、以上の
ように、請求項３記載の電子機器であって、第１のフレ
ーム周波数の表示データを表示するアクティブマトリク
ス方式の液晶表示装置またはＣＲＴ表示装置が備えられ
ている構成である。
ように、請求項３記載の電子機器であって、第１のフレ
ーム周波数の表示データを表示するアクティブマトリク
ス方式の液晶表示装置またはＣＲＴ表示装置が備えられ
ている構成である。
【００５８】これによれば、請求項３の効果に加え、単
純マトリクス方式の液晶表示装置と、アクティブマトリ
クス方式の液晶表示装置またはＣＲＴ表示装置とに高品
位の画像を表示できるという効果を奏する。
純マトリクス方式の液晶表示装置と、アクティブマトリ
クス方式の液晶表示装置またはＣＲＴ表示装置とに高品
位の画像を表示できるという効果を奏する。
【図１】本発明に係る電子機器の全体構成および周波数
変換回路の具体例を示すブロック図である。
変換回路の具体例を示すブロック図である。
【図２】図１の電子機器におけるタイミング信号を示す
波形図である。
波形図である。
【図３】図１の電子機器における周波数変換回路の他の
具体例を示すブロック図である。
具体例を示すブロック図である。
【図４】図１の電子機器における周波数変換回路のその
他の具体例を示すブロック図である。
他の具体例を示すブロック図である。
【図５】表示装置を搭載した従来の電子機器の構成を示
すブロック図である。
すブロック図である。
【図６】電子機器から液晶表示装置へ出力する画像デー
タのフレーム周波数と画面のコントラストとの関係を示
すグラフである。
タのフレーム周波数と画面のコントラストとの関係を示
すグラフである。
【図７】図５の電子機器にフレームメモリーを追加した
電子機器の構成を示すブロック図である。
電子機器の構成を示すブロック図である。
１ 表示用コントローラー（インターフェース部） ２ 周波数変換回路 ４ ＦＩＦＯメモリー（フレームメモリー） ６ クロック発生部 １０ａ 表示装置 １０ｂ 表示装置 １３ デュアルポートＲＡＭ（フレームメモリー） １４ ＲＡＭ（フレームメモリー） １５ ＲＡＭ（フレームメモリー）
Claims (4)
- 【請求項１】第１のフレーム周波数の表示データを出力
するインターフェース部と、 第１のフレーム周波数の表示データを第１のフレーム周
波数よりも高く、かつ、第１のフレーム周波数の非整数
倍の第２フレーム周波数の表示データに変換して出力す
る周波数変換回路とが備えられていることを特徴とする
電子機器。 - 【請求項２】インターフェース部からの第１のフレーム
周波数の表示データと、周波数変換回路からの第２のフ
レーム周波数の表示データとを両方とも出力させるか、
いずれか一方を出力させるかを選択する手段が備えられ
ていることを特徴とする請求項１記載の電子機器。 - 【請求項３】第２のフレーム周波数の表示データを表示
する単純マトリクス方式の液晶表示装置が備えられてい
ることを特徴とする請求項１または２記載の電子機器。 - 【請求項４】第１のフレーム周波数の表示データを表示
するアクティブマトリクス方式の液晶表示装置またはＣ
ＲＴ表示装置が備えられていることを特徴とする請求項
３記載の電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5152995A JPH08248925A (ja) | 1995-03-10 | 1995-03-10 | 電子機器 |
| US08/515,974 US6014126A (en) | 1994-09-19 | 1995-08-16 | Electronic equipment and liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5152995A JPH08248925A (ja) | 1995-03-10 | 1995-03-10 | 電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08248925A true JPH08248925A (ja) | 1996-09-27 |
Family
ID=12889555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5152995A Pending JPH08248925A (ja) | 1994-09-19 | 1995-03-10 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08248925A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11288256A (ja) * | 1998-02-18 | 1999-10-19 | Samsung Electronics Co Ltd | 表示装置用画像信号処理装置及びこれを用いた表示装置 |
| WO2001041110A1 (en) * | 1999-11-30 | 2001-06-07 | Orion Electric Co., Ltd. | Driving method of a plasma display panel |
| JP2001249644A (ja) * | 2000-03-03 | 2001-09-14 | Kyocera Corp | 液晶表示装置 |
| JP2003302947A (ja) * | 2002-04-10 | 2003-10-24 | Seiko Epson Corp | 電気光学装置及びその駆動方法 |
| KR100639007B1 (ko) * | 2005-05-26 | 2006-10-25 | 삼성에스디아이 주식회사 | 발광표시장치 및 발광 표시장치 구동방법 |
| KR101286541B1 (ko) * | 2008-05-19 | 2013-07-23 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR20140039542A (ko) * | 2012-09-24 | 2014-04-02 | 삼성전자주식회사 | 디스플레이 드라이버 집적회로, 그것을 포함하는 디스플레이 시스템 및 그것의 디스플레이 데이터 처리 방법 |
| WO2021143676A1 (zh) * | 2020-01-14 | 2021-07-22 | Oppo广东移动通信有限公司 | 显示屏变频方法、ddic芯片、显示屏模组及终端 |
-
1995
- 1995-03-10 JP JP5152995A patent/JPH08248925A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11288256A (ja) * | 1998-02-18 | 1999-10-19 | Samsung Electronics Co Ltd | 表示装置用画像信号処理装置及びこれを用いた表示装置 |
| WO2001041110A1 (en) * | 1999-11-30 | 2001-06-07 | Orion Electric Co., Ltd. | Driving method of a plasma display panel |
| JP2001249644A (ja) * | 2000-03-03 | 2001-09-14 | Kyocera Corp | 液晶表示装置 |
| JP2003302947A (ja) * | 2002-04-10 | 2003-10-24 | Seiko Epson Corp | 電気光学装置及びその駆動方法 |
| KR100639007B1 (ko) * | 2005-05-26 | 2006-10-25 | 삼성에스디아이 주식회사 | 발광표시장치 및 발광 표시장치 구동방법 |
| KR101286541B1 (ko) * | 2008-05-19 | 2013-07-23 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR20140039542A (ko) * | 2012-09-24 | 2014-04-02 | 삼성전자주식회사 | 디스플레이 드라이버 집적회로, 그것을 포함하는 디스플레이 시스템 및 그것의 디스플레이 데이터 처리 방법 |
| JP2014067415A (ja) * | 2012-09-24 | 2014-04-17 | Samsung Electronics Co Ltd | ディスプレードライバ集積回路及びディスプレーデータ処理方法 |
| WO2021143676A1 (zh) * | 2020-01-14 | 2021-07-22 | Oppo广东移动通信有限公司 | 显示屏变频方法、ddic芯片、显示屏模组及终端 |
| US11893929B2 (en) | 2020-01-14 | 2024-02-06 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Display screen rate conversion method and terminal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6014126A (en) | Electronic equipment and liquid crystal display | |
| JP2656737B2 (ja) | ビデオ情報を処理するためのデータ処理装置 | |
| US6310651B1 (en) | Data processing method and device for use in display apparatus | |
| US6646629B2 (en) | Liquid crystal display control device, liquid crystal display device using the same, and information processor | |
| US6542150B1 (en) | Method and apparatus for asynchronous display of graphic images | |
| JPH08202318A (ja) | 記憶性を有する表示装置の表示制御方法及びその表示システム | |
| JPH05204373A (ja) | 高精細マルチメディア・ディスプレイ | |
| US4961071A (en) | Apparatus for receipt and display of raster scan imagery signals in relocatable windows on a video monitor | |
| JPS63282790A (ja) | 表示制御装置 | |
| US5880741A (en) | Method and apparatus for transferring video data using mask data | |
| JPH08248925A (ja) | 電子機器 | |
| JP2577926B2 (ja) | 画像データの書き込み及び読み出し方法 | |
| JPH06214549A (ja) | 二重緩衝方式出力表示システムにおける表示装置及び表示方法 | |
| EP0951694B1 (en) | Method and apparatus for using interpolation line buffers as pixel look up tables | |
| JPH07121143A (ja) | 液晶表示装置及び液晶駆動方法 | |
| US5818466A (en) | Apparatus for providing multi-layer sprite graphic for an on-screen-graphic of television | |
| US6710810B1 (en) | Video signal processing apparatus with resolution enhancing feature | |
| JP3593715B2 (ja) | 映像表示装置 | |
| JPH0887247A (ja) | 画像表示装置 | |
| JPH114406A (ja) | 画像処理装置、画像メモリの読み出し方法及びコンピュータ読み取り可能な記録媒体 | |
| JPH0990920A (ja) | 映像信号変換装置 | |
| JPS61213897A (ja) | 画像表示装置 | |
| JPH1195728A (ja) | 液晶表示制御装置 | |
| JP2606474B2 (ja) | パネルディスプレイ制御装置 | |
| JPH0469908B2 (ja) |