JPH11288256A - 表示装置用画像信号処理装置及びこれを用いた表示装置 - Google Patents

表示装置用画像信号処理装置及びこれを用いた表示装置

Info

Publication number
JPH11288256A
JPH11288256A JP11039816A JP3981699A JPH11288256A JP H11288256 A JPH11288256 A JP H11288256A JP 11039816 A JP11039816 A JP 11039816A JP 3981699 A JP3981699 A JP 3981699A JP H11288256 A JPH11288256 A JP H11288256A
Authority
JP
Japan
Prior art keywords
display device
signal
image data
control signal
storage element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11039816A
Other languages
English (en)
Inventor
Taisei Kin
太 星 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH11288256A publication Critical patent/JPH11288256A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 駆動集積回路の誤動作を防止する表示装置を
提供する。 【解決手段】 表示装置は、外部からの画像データを保
存する記憶素子と、外部からの表示制御信号と同期する
第１クロック信号を生成する信号生成機と、外部からの
表示制御信号と同期して記憶素子に画像データを保存す
るための書込み制御信号を生成する書込み制御機と、表
示制御信号とは別個の第２クロック信号を生成する発振
機と、第２クロック信号と同期して記憶素子に保存され
ている画像データを読取るための読取り制御信号を生成
する読取り制御機と、記憶素子から出力される画像デー
タの入力を受けて画像を表示する表示部を含み、記憶素
子に保存されているデータは表示部で定められた出力形
態を有するように出力される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は表示装置用画像信号
処理装置に関するもので、特に記憶素子を用いて外部か
ら入力される画像信号を保存し、保存された画像信号を
読んで表示装置に表示する装置及び方法に関する。
【０００２】
【従来の技術】最近、陰極線管（ＣＲＴ：cathode ray
tube）の代わりに平板表示装置の利用が増えているが、
その中でも特に薄膜トランジスタ（ＴＦＴ：thin film
transistor）を用いた能動行列型(active matrix type)
液晶表示装置（ＬＣＤ：liquidcrystal display）が広
く利用されている。
【０００３】表示装置に入力された画像データを記憶素
子に保存してから再び表示装置に出力する時には外部か
ら入力される水平または垂直同期信号に位相が同期した
クロック信号に合わせて書込みと読取りを行うのが一般
的である。これに係わる従来の技術としてはアメリカ特
許第５，４０６，３０８号が挙げられる。この特許公報
には、外部画像信号供給源から提供された水平同期信号
ＨＳＹＮＣの入力を受けて生成したクロック信号ＴＣＫ
と同期してフレームメモリに書込み、同一のクロック信
号ＴＣＫと同期してフレームメモリから読取って液晶表
示装置に出力する構造が示されている。
【０００４】ところで、表示装置に画像信号を供給する
画像信号源のシステム速度、特に表示装置がＰＣのモニ
タに使われる場合、画像信号源であるＰＣのシステム速
度は非常に多様であり、これによって水平同期信号また
は垂直同期信号など表示制御信号が変わるだけでなく記
憶素子の動作速度も変わる。これに反して表示装置を駆
動する駆動集積回路（ｄｒｉｖｉｎｇ ＩＣ：driving
integrated circuit）の駆動速度は制限されている。従
来の技術のように書込み及び読取りともに同一のクロッ
ク信号に同期させて行う場合、駆動集積回路に出力され
る速度は駆動集積回路の駆動速度に係わらず記憶素子の
動作速度によって左右されるため、駆動集積回路の非正
常な動作を誘発する恐れがある。
【０００５】例えば、画像信号の供給源の速度が速くて
画像信号の周波数帯域が表示装置の最大動作速度より早
いことがあり、この場合に従来の技術と同様に書込み及
び読取りともに同一のクロック信号をもって制御する
と、読取り速度が駆動集積回路の駆動速度より速くて駆
動集積回路が速度を合わせることができないので非正常
な動作になり易く、駆動時間が短くなるので良好な画像
を具現することができない。
【０００６】また、かかる従来の装置では読取り及び書
込み時刻を正確に合わせて書込み速度と読取り速度が食
い違わないようにしなければならない。しかし、前述し
たように記憶素子の動作速度は多様であるが表示装置の
駆動集積回路の動作速度は制限されているので、画像信
号の垂直リフレッシュ速度が変わる場合、正常な表示が
難しい。
【０００７】また、外部からの画像信号の入力がない間
は、記憶素子の読取り及び書込みともに停止して表示装
置に画像データが入力されないので、異常画面が表示さ
れて表示装置の信頼性が落ちる。
【０００８】前記問題点は特に、画素の充電速度が遅
く、駆動集積回路の駆動能力が制限されている液晶表示
装置では一層顕著に表われる。
【０００９】
【発明が解決しようとする課題】本発明が解決しようと
する技術的課題は駆動集積回路の誤動作を防止すること
である。本発明のまた他の技術的課題は外部画像信号供
給源の垂直周波数が変わる場合でも安定した表示動作を
遂行する表示装置を具現することである。本発明のまた
他の課題は外部からの画像信号が入力されなくても異常
画面が現れない表示装置を具現することである。本発明
のまた他の課題は簡単に表示装置を制御することであ
る。
【００１０】
【課題を解決するための手段】本発明では前記課題を達
成するために、記憶素子に画像データを書込むための書
込み制御部は外部信号源に同期された制御信号に合わせ
て書込み、記憶素子に保存されている画像データを読取
って表示装置に表示しようとする時には外部信号源と別
個のクロック信号に合わせて制御する。それによって外
部信号源の書込み速度に係わらず安定した画像信号を表
示装置に供給するようになる。
【００１１】また記憶素子の読取りを制御する信号に基
づいて表示装置の各種制御信号を同期分周して使うの
で、表示装置の駆動速度が記憶素子の読取り速度といつ
も一致して安定した画像を表示することができる。
【００１２】また、記憶素子における画像データの書込
みあるいは読取りあるいは書込みと読取り過程で表示装
置に合う出力形態を備えるようになるので表示装置の信
号処理は単純になる。
【００１３】
【発明の実施の形態】以下、本発明の好適な実施例を添
付図面を参照して説明する。図１は表示装置用画像信号
処理装置のブロック図である。図１から解るように、Ｐ
Ｃのグラフィックカードなど外部から入力されるデジタ
ル画像データ信号を一時的に保存するための記憶素子１
０の書込み及び読取り制御端子が、記憶素子１０の書込
み及び記憶素子１０からの読取りを各々制御する書込み
制御機２０及び読取り制御機３０の出力端に連結されて
いる。書込み制御機２０は、水平同期信号ＨＳなど外部
から入力される外部表示制御信号から書込みクロック信
号ＷＣＬＫを生成して外部表示制御信号とともに出力す
るＰＬＬ（phase locked loop）回路４０の出力端に連
結されており、読取り制御機３０は、外部表示制御信号
とは別途のクロック信号ＣＬＫＯＳＣを生成して出力す
る発振機５０の出力端に連結されている。表示装置６０
の制御機は、記憶素子１０及び読取り制御機３０の出力
端に連結されて、読取り制御機３０からの信号によって
記憶素子１０から画像データを読取って表示する。ここ
で表示装置６０の制御機は読取り制御機３０から信号を
受けてこれに同期させたり分周させて表示装置６０を制
御する。
【００１４】また、記憶素子１０は多様なメモリ素子が
使えるが、特にフレームメモリを使うのが好ましい。
【００１５】それでは、かかる構造の表示装置用画像信
号処理装置の動作に対して図１ないし図４を参考にして
詳しく説明する。
【００１６】図２は外部からシステムに入力される信号
の波形図で、垂直同期信号ＶＳ、水平同期信号ＨＳ及び
有効画像データを表わしている。ここで有効画像データ
とは外部から実際に入ってくるデータ全体ではなくて記
憶素子に保存されている画像データだけを意味する。
【００１７】図３は記憶素子１０への書込み動作に係わ
る信号の波形図で、水平同期信号ＨＳ、書込みクロック
信号ＷＣＬＫ、有効画像データ及び書込み可能信号ＷＥ
を表わしている。
【００１８】図２及び図３に図示したような水平同期信
号ＨＳが入力されると、ＰＬＬ回路４０は書込みクロッ
ク信号ＷＣＬＫを生成してこれを水平同期信号ＨＳとと
もに書込み制御機２０に出力する。この時、書込みクロ
ック信号ＷＣＬＫは水平同期信号ＨＳから位相を同期さ
せて分周したもので、常に水平同期信号ＨＳと同一な位
相を有する。
【００１９】一方、垂直同期信号ＶＳはＰＬＬ回路４０
を経ずに直接書込み制御機２０に伝達される。
【００２０】ここでは水平同期信号ＨＳをＰＬＬ回路４
０に入力して書込みクロック信号ＷＣＬＫを作り出すも
のとしたが、反対に垂直同期信号ＶＳをＰＬＬ回路４０
に入力して書込みクロック信号ＷＣＬＫを作ることもで
き、この場合に水平同期信号ＨＳはＰＬＬ回路４０を経
ずに直接書込み制御機２０に入力される。
【００２１】書込み制御機２０は水平および垂直同期信
号ＨＳ、ＶＳと書込みクロック信号ＷＣＬＫを用いて書
込み制御信号を生成し、書込みクロック信号ＷＣＬＫと
ともに記憶素子１０に出力して外部から記憶素子１０に
入力される画像データ信号の書込みを制御する。
【００２２】ここで画像データ信号は赤・緑・青に分離
された色信号であり、この信号がデジタル信号である場
合には直接記憶素子１０に入力されるが、テレビ信号な
どアナログ信号である場合にはデジタル信号に変換され
て記憶素子１０に入力される。
【００２３】図２を見ると、水平同期信号ＨＳが低い水
準に下がり、書込みクロック信号ＷＣＬＫの数個のパル
スが通りすぎた後、書込み制御信号の中の一つである書
込み可能信号ＷＥが低い水準に下がる。書込み可能信号
ＷＥが低い水準を維持する間に、書込みクロック信号Ｗ
ＣＬＫの水準が上がるたびに画像データを記憶素子１０
に保存する。この時、記憶素子がいろいろなブロックに
区分されており、このブロックに画像データを分けて保
存しようとする場合、書込み可能信号ＷＥを数個使えば
所望する画像データを適切なブロックに保存することが
できる。これについては第２実施例で詳しく説明する。
【００２４】次に記憶素子１０からの読取りに係わる信
号の波形図である図４を参照して読取り動作について説
明する。まず、水晶振動子などの発振機５０が一定の周
期を持っており、水平同期信号ＨＳや垂直同期信号ＶＳ
と関係なく自走するクロック信号ＣＬＫＯＳＣを生成し
て読取り制御機３０に出力する。
【００２５】読取り制御機３０はクロック信号ＣＬＫＯ
ＳＣをそのまま使ったり、クロック信号ＣＬＫＯＳＣを
分周したりして（図４では２分周した波形が図示されて
いる）読取りクロック信号ＲＣＬＫを生成する。また読
取り制御機３０は、読取りクロック信号ＲＣＬＫを垂直
解像度に対応する数に設計によって定められる余分な数
を合せた分だけの数に分周して、読取り水平同期信号
（ＲＨＳ：read horizontal synchronization）を生成
する。読取り制御機３０はまた、読取り水平同期信号Ｒ
ＨＳを水平解像度に対応する数に設計によって定められ
る余分の数を合せた分だけの数に分周して読取り垂直同
期信号（ＶＨＳ：read vertical synchronization）を
生成する。それだけでなく、読取り制御機３０は垂直同
期信号ＶＨＳのパルスが生成された後、一定数の読取り
クロック信号ＲＣＬＫパルスが通りすぎてから活性化さ
れる読取り可能信号（ＲＥ：read enable）を生成す
る。読取り制御機３０は、読取り可能信号ＲＥを含む読
取り制御信号を読取りクロック信号ＲＣＬＫとともに記
憶素子１０に出力し、読取り水平同期信号ＲＨＳと読取
り垂直同期信号ＲＶＳを読取りクロック信号ＲＣＬＫと
ともに表示装置６０の制御機に出力して記憶素子１０か
らの読取りを制御する。この時、読取り水平同期信号Ｒ
ＨＳ、読取り垂直同期信号ＲＶＳ、読取りクロック信号
ＲＣＬＫなど表示装置６０に入力される信号は表示装置
６０に合うように作られた信号である。
【００２６】読取り水平同期信号ＲＨＳが低い水準に下
がり、それから数個の読取りクロック信号ＲＣＬＫパル
スが通りすぎた後、読取り可能信号ＲＥが低い水準で活
性化されると、記憶素子１０からの読取りが開始され
る。読取り可能信号ＲＥが低い水準を維持する間、読取
りクロック信号ＲＣＬＫの立ち上がりに同期して記憶素
子１０に保存された画像データが順次出力されて表示装
置６０に入力される。
【００２７】ここで、入力と出力のフォーマットが同じ
方式である場合は、水平周期の順序どおり図４の信号の
ように画像データを出力する。しかし、表示装置が特別
なフォーマットを有する場合には、それに従う適切な読
取り制御信号及び／または書込み制御信号を生成して画
像データの書込み順序または読取り順序を変えたり、同
時に画像データをいくつかの出力群に分けて出力して読
取ることで表示装置のフォーマットに合わせる。この
時、記憶素子としてフレームメモリを用いるとかかる作
業を容易に遂行することができる。
【００２８】このように、本発明の第１実施例では、外
部信号源によって決定される記憶素子のリフレッシュ周
期に係わらず、表示装置に合わせて最適化された形態で
記憶素子に保存された画像データを読取るばかりか、読
取りに係わる信号を表示装置の制御機に入力して表示装
置を制御するため、表示装置は外部信号源に係わらず常
に最適な一定の周波数で駆動され、外部信号源に異常が
あっても独自で記憶素子に保存された画像データを読取
るので、安定的な表示が可能である。
【００２９】次に液晶表示装置に本発明を適用した第２
実施例について図５ないし図９を参照して説明する。
【００３０】本発明の第２実施例では液晶表示装置のフ
ォーマットに合う記憶素子を採択し、外部から入ってく
る色信号を予め液晶表示装置に合うようにフォーマット
して記憶素子に保存して出力する画像信号処理装置を提
示する。
【００３１】図５に図示したように、本実施例で使われ
る液晶表示装置６０は、パネル７０と多数のゲート及び
ソースドライバＧＤ１，……，ＧＤｍ；ＵＳＤ１，…
…，ＵＳＤｎ；ＬＳＤ１，……，ＬＳＤｎ及びＬＣＤ制
御機８０よりなる。パネル７０は上部及び下部パネル７
１，７２に分けられ、二つのパネル７１，７２は各々垂
直信号線と水平走査線を有する。多数のゲートドライバ
ＧＤ１，……,ＧＤｍの中の一部は上部パネル７１の水
平走査線に連結され、残りは下部パネル７２の水平走査
線に連結されており、多数の上部及び下部ソースドライ
バＵＳＤ１，……，ＵＳＤｎ；ＬＳＤ１，……，ＬＳＤ
ｎはパネル７０の上部及び下部に各々位置して各々上部
パネル７１及び下部パネル７２の垂直信号線に連結され
ている。したがって、本実施例の液晶表示装置は、上部
パネル７１及び下部パネル７２を別個に同時に駆動する
二重スキャニング方式を採択している。また上部及び下
部ソースドライバＵＳＤ１，……，ＵＳＤｎ；ＬＳＤ
１，……，ＬＳＤｎの中の各々奇数番目ドライバＵＳＤ
１，ＵＳＤ３，……；ＬＳＤ１，ＬＳＤ３，……と偶数
番目ドライバＵＳＤ２，ＵＳＤ４、……；ＬＳＤ２、Ｌ
ＳＤ４，……とは互いに異なる信号線で記憶素子１０に
連結されていて２分周に駆動される液晶表示装置であ
る。
【００３２】本実施例ではＰＣなど外部信号源から入っ
てくる赤Ｒ、緑Ｇ、青Ｂの色信号がアナログ信号である
ので、これをデジタル信号に変えるためにアナログ／デ
ジタル変換機（ＡＤＣ：analogue／digital converte
r）９０を記憶素子１０の前端に追加する。ここでＰＬ
Ｌ回路４０は書込みクロック信号ＷＣＬＫまたはこれを
分周して作ったクロック信号を使ってサンプリング周期
信号（ＦＳ：sampling frequency）を生成してアナログ
／デジタル変換機９０に出力すると、変換機９０はこの
サンプリング周期信号ＦＳによって外部からの色信号を
サンプリングして記憶素子１０に伝達する。
【００３３】書込み制御機２０は、第１実施例と同様な
方式、すなわちＰＬＬ回路４０から水平同期信号ＨＳ及
び書込みクロック信号ＷＣＬＫの入力を受けて、書込み
可能信号ＷＥ等の書込み制御信号を書込みクロック信号
とともに記憶素子１０に出力し、記憶素子１０に書込み
を制御する。ただ保存しようとするフォーマットにした
がって画像データ信号を保存するために多数の書込み制
御信号を出力する。本実施例では記憶素子としてフレー
ムメモリを使って液晶表示装置のフォーマットに合うよ
うにデータを保存して出力する。
【００３４】記憶素子１０はフレームメモリであり、図
５に図示したように赤・緑・青の色信号を別々に保存す
る三つのブロック１１，１２，１３に分けられており、
図６に図示したように各ブロック１１、１２、１３はま
た四つの小ブロックＲＢＬ１、……，ＲＢＬ４，ＧＢＬ
１，……，ＧＢＬ４，ＢＢＬ１，……，ＢＢＬ４に分け
られており、各小ブロックには上部奇数番目ソースドラ
イバＵＳＤ１，ＵＳＤ３，……に保存されるデータ信
号、上部偶数番目ソースドライバＵＳＤ２，ＵＳＤ４，
……に保存されるデータ信号、下部奇数番目ソースドラ
イバＬＳＤ１，ＬＳＤ３，……に保存されるデータ信
号、上部偶数番目ソースドライバＬＳＤ２，ＬＳＤ４，
……に保存されるデータ信号が保存される。
【００３５】たとえば、ＳＶＧＡの解像度を有する液晶
表示装置では、赤・緑・青の各色信号を伝達する垂直信
号線の数が各々８００であるので、上部及び下部パネル
７１、７２各々の垂直信号線の数は２，４００であり、
パネル７０全体の垂直信号線の数は４，８００になる。
ソースドライバ一つの出力端の数を１００として、上部
パネル７１から下部パネル７２に至るまでの垂直信号線
に一連の番号をふると、図６に図示したようなブロック
別保存方法を考慮することができる。すなわち、赤色信
号を保存する四つの小ブロックＲＢＬ１，……，ＲＢＬ
４の中の一番目の小ブロックＲＢＬ１には上部ソースド
ライバＵＳＤ１……，ＵＳＤｎの中の奇数番目ソースド
ライバＵＳＤ１，ＵＳＤ３，……を通じて印可される信
号、すなわち、最初の画素から１００番目の画素、２０
１番目の画素から３００番目の画素などのような赤色信
号を伝達する垂直信号線を通して印可されるデータ信号
が保存される。二番目の小ブロックＲＢＬ２には上部ソ
ースドライバＵＳＤ１，……，ＵＳＤｎの中で偶数番目
ソースドライバＵＳＤ２，ＵＳＤ４，……を通して印可
される信号、すなわち、１０１番目の画素から２００番
目の画素、３０１番目の画素から４００番目画素などの
ような赤色信号を伝達する垂直信号線を通して印可され
るデータ信号が保存される。三番目の小ブロックＲＢＬ
３には下部ソースドライバＬＳＤ１，……，ＬＳＤｎの
中の奇数番目ソースドライバＬＳＤ１，ＬＳＤ３，……
を通して印加される赤色信号が保存され、四番目の小ブ
ロックＲＢＬ４には下部ソースドライバＬＳＤ１，…
…，ＬＳＤｎの中の偶数番目ソースドライバＬＳＤ２，
ＬＳＤ４，……を通して印可される信号が保存される。
【００３６】残りの緑色信号と青色信号を保存する小ブ
ロックＧＢＬ１，……，ＧＢＬ４，ＢＢＬ１，……，Ｂ
ＢＬ４にも同一方式で信号が保存される。
【００３７】ここでは記憶素子１０がいくつかのブロッ
クに分けられているものとして説明したが、一つのブロ
ックが一つの記憶素子に該当することも有り得る。
【００３８】記憶素子１０に書込む過程は第１実施例と
類似している。すなわち、図７に図示したように、水平
同期信号ＨＳが低い水準に下がり、書込みクロック信号
ＷＣＬＫパルスが数個通りすぎた後、書込み可能信号Ｗ
Ｅが低い水準に下がり、書込み可能信号ＷＥが低い水準
を維持する間に書込みクロック信号ＷＣＬＫに合わせて
記憶素子１０に画像データ信号が書込まれる。
【００３９】次に、読取り制御動作も第１実施例と類似
している。すなわち、自励発振する水晶振動子などの発
振機５０は、外部から入力される水平及び垂直同期信号
ＨＳ、ＶＳとは別個のクロック信号ＣＬＫＯＳＣを生成
して読取り制御機３０に出力する。図８に図示したよう
に、読取り制御機３０はこのクロック信号ＣＬＫＯＳＣ
を用いてこれに同期する読取りクロック信号ＲＣＬＫ、
読取り水平同期信号ＲＨＳ、読取り垂直同期信号ＲＶＳ
及び読取り制御信号などを生成する。読取り制御機３０
はこのように作った読取り制御信号を読取りクロック信
号ＲＣＬＫと共に記憶素子１０に出力して記憶素子１０
からの読取りを制御し、読取り水平同期信号ＲＨＳ及び
読取り垂直同期信号ＲＶＳを読取りクロック信号ＲＣＬ
Ｋとともに液晶表示装置６０のＬＣＤ制御機８０に出力
する。
【００４０】これを図９の波形図を参照してより具体的
に説明する。図９でみると、読取り制御信号の中の一つ
である読取り可能信号ＲＥは、読取り水平同期信号ＲＨ
Ｓが低い水準に下がり、一定個数の読取りクロック信号
ＲＣＬＫパルスが通りすぎた後に活性化されて低い水準
に下がり、この信号ＲＥは同時に１２個の小ブロックに
入力されて同時に各々の小ブロックに保存されている色
信号データを読取って順番に出力する。
【００４１】すなわち、図６で記憶素子１０の各々の小
ブロック内に位置するデータは直列に出力されるが、１
２個の小ブロックに保存されたデータは互いに並列に出
力される。この時、各記憶素子ブロック１１、１２、１
３の一番目の小ブロックＲＢＬ１、ＧＢＬ１、ＢＢＬ１
に保存されている画像データＲ１、Ｇ１、Ｂ１は、上部
ソースドライバＵＳＤ１，……，ＵＳＤｎの中の奇数番
目のソースドライバＵＳＤ１，ＵＳＤ３，……にともに
出力され、二番目の小ブロックＲＢＬ２、ＧＢＬ２、Ｂ
ＢＬ２に保存されている画像データＲ２、Ｇ２、Ｂ２は
上部ソースドライバＵＳＤ１，……，ＵＳＤｎの中の偶
数番目のソースドライバＵＳＤ２，ＵＳＤ４，……にと
もに出力され、三番目の小ブロックＲＢＬ３、ＧＢＬ
３、ＢＢＬ３に保存されている画像データＲ３、Ｇ３、
Ｂ３は下部ソースドライバＬＳＤ１，……，ＬＳＤｎの
中の奇数番目のソースドライバＬＳＤ１，ＬＳＤ３，…
…にともに出力され、四番目の小ブロックＲＢＬ４、Ｇ
ＢＬ４、ＢＢＬ４に保存されている画像データＲ４、Ｇ
４、Ｂ４は下部ソースドライバＬＳＤ１，……，ＬＳＤ
ｎの中の偶数番目のソースドライバＬＳＤ２，ＬＳＤ
４，……）にともに出力されるので、出力される色信号
群は大きくわけて４つになる。
【００４２】ＬＣＤ制御機８０は、入力される信号ＲＣ
ＬＫ、ＲＨＳ、ＲＶＳに合わせてゲートドライバＧＤ
１，……，ＧＤｎ及びソースドライバＵＳＤ１，……，
ＵＳＤｎ；ＬＳＤ１，……，ＬＳＤｎを制御して画像デ
ータを表示する。
【００４３】このように本実施例では、二重スキャニン
グ方式を採択し、２分周でソースドライバを駆動する液
晶表示装置のフォーマットに合うようにデータを使う方
式を取っているので、メモリの構造と読取り方式もこれ
に合わせて行われる。すなわち、本実施例では、４個の
小ブロックから各々形成されている三つのブロックを有
する記憶素子、または四つのブロックに分けられている
三つの記憶素子、または１２個の記憶素子などを使って
データを保存してこれに合う書込み制御信号及び読取り
制御信号を作って使用する。
【００４４】しかし、本実施例とは違い、書込む時には
何らのフォーマットもなく入力される順番通りに色信号
データを保存し、読取る時にだけ適正な読取り制御信号
を作って出力することによっても、本実施例と同一な出
力色信号を得られるのはもちろん、書込みと読取りをと
もに適正なフォーマットで遂行することによって同一な
出力が得られるのは当業者にとっては自明なことであ
る。
【００４５】
【発明の効果】本発明は液晶表示装置が安定的に駆動で
き、入力信号源に異常があっても独自の記憶素子の画像
データが反復して読取れるので、駆動集積回路の誤動作
が防止でき、簡単な表示装置の設計が可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施例による表示装置用画像信号
処理装置のブロック図
【図２】本発明の第１実施例による画像信号処理装置に
入力される表示制御信号及び画像信号の波形図
【図３】本発明の第１実施例で書込みに係わる制御信号
及び画像信号の波形図
【図４】本発明の第１実施例で読取りに係わる制御信号
及びが増進号の波形図
【図５】本発明の第２実施例による液晶表示装置用画像
信号処理装置のブロック図
【図６】本発明の第２実施例で記憶素子の画像データ保
存方法を説明するためのブロック図
【図７】本発明の第２実施例に使われる各種信号の波形
図
【図８】本発明の第２実施例に使われる各種信号の波形
図
【図９】本発明の第２実施例に使われる各種信号の波形
図
【符号の説明】
１０ 記憶素子 ２０ 書込み制御機 ３０ 読取り制御機 ４０ ＰＬＬ回路 ５０ 発振機 ６０ 表示装置 ７０、７１、７２ パネル ８０ ＬＣＤ制御機 ９０ アナログ／デジタル変換機

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】外部からの画像データを保存する記憶素子
    と、 外部からの表示制御信号と同期する第１クロック信号を
    生成する信号生成機と、 外部からの表示制御信号と同期して前記記憶素子に前記
    画像データを保存するための書込み制御信号を生成する
    書込み制御機と、 前記表示制御信号とは別個の第２クロック信号を生成す
    る発振機と、 前記記憶素子に保存されている画像データを前記第２ク
    ロック信号と同期して読取るための読取り制御信号を生
    成する読取り制御機と、 前記記憶素子から出力される画像データの入力を受けて
    画像を表示する表示部とを含み、 前記記憶素子に保存されているデータは前記表示部で定
    められた出力形態を有するように出力される表示装置。
  2. 【請求項２】前記表示部は液晶表示装置である請求項１
    に記載の表示装置。
  3. 【請求項３】前記液晶表示装置は２分周方式で駆動され
    る請求項２に記載の表示装置。
  4. 【請求項４】前記液晶表示装置は二重スキャニング方式
    を用いる請求項２に記載の表示装置。
  5. 【請求項５】前記記憶素子はフレームメモリである請求
    項３または請求項４に記載の表示装置。
  6. 【請求項６】前記記憶素子に保存されているデータは、
    前記書込み制御部及び読取り制御部の中の一つまたは全
    てから出力される読取り制御信号及び書込み制御信号を
    用いて前記表示部で定められた出力形態を有するように
    出力される、請求項３または請求項４に記載の表示装
    置。
  7. 【請求項７】前記表示部は、前記画像データの入力を受
    ける画像データ処理回路と、前記読取り制御信号の入力
    を受ける表示装置制御回路とを含む請求項２に記載の表
    示装置。
  8. 【請求項８】前記外部からの画像データがアナログ信号
    である場合に前記アナログ画像データをデジタル画像デ
    ータに変換する手段をさらに含む請求項１に記載の表示
    装置。
  9. 【請求項９】外部からの画像データを保存する記憶素子
    と、 外部からの表示制御信号と同期する第１クロック信号を
    生成する信号生成機と、 外部からの表示制御信号と同期して前記記憶素子に前記
    画像データを保存するための書込み制御信号を生成する
    書込み制御機と、 前記表示制御信号とは別個の第２クロック信号を生成す
    る発振機と、 前記記憶素子に保存されている画像データを前記第２ク
    ロック信号と同期して読取るための読取り制御信号を生
    成する読取り制御機と、 前記記憶素子から出力される前記画像データの入力を受
    けて画像を表示し、前記読取り制御信号によって駆動す
    る表示部と、を含む表示装置。
  10. 【請求項１０】前記表示部は液晶表示装置である請求項
    ９に記載の表示装置。
  11. 【請求項１１】前記液晶表示装置は２分周方式で駆動さ
    れる請求項１０に記載の表示装置。
  12. 【請求項１２】前記液晶表示装置は二重スキャニング方
    式を用いる請求項１０に記載の表示装置。
  13. 【請求項１３】前記記憶素子はフレームメモリである請
    求項１１または請求項１２に記載の表示装置。
  14. 【請求項１４】前記記憶素子に保存されているデータは
    前記表示部で定められた出力形態を有するように出力さ
    れ、前記書込み制御部及び読取り制御部の中の一つまた
    は全てから出力される前記読取り制御信号及び書込み制
    御信号を用いて前記表示部で定められた前記出力形態を
    構成する請求項１１または請求項１２に記載の表示装
    置。
  15. 【請求項１５】前記表示部は前記画像データの入力を受
    ける画像データ処理回路と前記読取り制御信号の入力を
    受ける表示装置制御回路を含む請求項１０に記載の表示
    装置。
  16. 【請求項１６】前記外部からの画像データがアナログ信
    号である場合に前記アナログ画像データをデジタル画像
    データに変換する手段をさらに含む請求項９に記載の表
    示装置。
JP11039816A 1998-02-18 1999-02-18 表示装置用画像信号処理装置及びこれを用いた表示装置 Pending JPH11288256A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980004961A KR19990070226A (ko) 1998-02-18 1998-02-18 표시 장치용 화상 신호 처리 장치 및 이를 이용한 표시 장치
KR1998P4961 1998-02-18

Publications (1)

Publication Number Publication Date
JPH11288256A true JPH11288256A (ja) 1999-10-19

Family

ID=19533278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11039816A Pending JPH11288256A (ja) 1998-02-18 1999-02-18 表示装置用画像信号処理装置及びこれを用いた表示装置

Country Status (4)

Country Link
US (1) US6822647B1 (ja)
JP (1) JPH11288256A (ja)
KR (1) KR19990070226A (ja)
CN (1) CN1119785C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007156425A (ja) * 2005-12-08 2007-06-21 Quanta Display Inc 二地点間伝送技術を用いた表示装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020006019A (ko) * 1998-12-14 2002-01-18 도날드 피. 게일 휴대용 마이크로디스플레이 시스템
JP3674488B2 (ja) * 2000-09-29 2005-07-20 セイコーエプソン株式会社 表示コントロール方法、表示コントローラ、表示ユニット及び電子機器
US7002565B2 (en) * 2002-08-28 2006-02-21 Hewlett-Packard Development Company, L.P. Signaling display device to automatically characterize video signal
KR100573119B1 (ko) * 2003-10-30 2006-04-24 삼성에스디아이 주식회사 패널구동장치
TWM261751U (en) * 2004-07-09 2005-04-11 Uniwill Comp Corp Switching display processing architecture for information device
US7932891B2 (en) * 2005-09-13 2011-04-26 Chunghwa Picture Tubes, Ltd. Driving method and system thereof for LCD multiple scan
TWI335756B (en) * 2006-04-11 2011-01-01 Novatek Microelectronics Corp Method and apparatus for controlling an image capturing device
CN109801660A (zh) * 2018-12-24 2019-05-24 惠科股份有限公司 显示面板的读写操作控制方法、存储器及显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122387A (ja) * 1985-08-07 1987-06-03 Seiko Epson Corp インタ−フエイス装置
JPH04138494A (ja) * 1990-09-29 1992-05-12 Sharp Corp 映像表示装置
JPH05197356A (ja) * 1992-01-20 1993-08-06 Casio Comput Co Ltd 画像表示装置
JPH07261703A (ja) * 1994-03-17 1995-10-13 Oki Electric Ind Co Ltd 液晶表示制御装置
JPH07271331A (ja) * 1994-03-31 1995-10-20 Hitachi Ltd 液晶表示装置
JPH08248925A (ja) * 1995-03-10 1996-09-27 Sharp Corp 電子機器
JPH08334743A (ja) * 1995-06-07 1996-12-17 Hitachi Ltd 液晶表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2634866B2 (ja) * 1988-07-19 1997-07-30 株式会社日立製作所 液晶表示装置
JPH0743581B2 (ja) * 1990-10-31 1995-05-15 ヤマハ株式会社 ディスプレイ制御装置
JP2531426B2 (ja) * 1993-02-01 1996-09-04 日本電気株式会社 マルチスキャン型液晶ディスプレイ装置
JPH07129139A (ja) * 1993-11-05 1995-05-19 Fujitsu Ltd 表示装置
JPH0830236A (ja) 1994-07-15 1996-02-02 Sanyo Electric Co Ltd 液晶表示装置
US5606348A (en) * 1995-01-13 1997-02-25 The United States Of America As Represented By The Secretary Of The Army Programmable display interface device and method
JP3253481B2 (ja) * 1995-03-28 2002-02-04 シャープ株式会社 メモリインターフェイス回路
US5900857A (en) * 1995-05-17 1999-05-04 Asahi Glass Company Ltd. Method of driving a liquid crystal display device and a driving circuit for the liquid crystal display device
JP3307807B2 (ja) * 1995-09-29 2002-07-24 三洋電機株式会社 映像信号処理装置
JP3713084B2 (ja) * 1995-11-30 2005-11-02 株式会社日立製作所 液晶表示制御装置
TW334554B (en) * 1995-12-30 1998-06-21 Samsung Electronics Co Ltd Display, a driving circuit and a driving method thereof
KR100186556B1 (ko) * 1996-05-15 1999-05-01 구자홍 액정표시장치
JPH10133172A (ja) * 1996-10-30 1998-05-22 Sharp Corp 単純マトリクス型表示装置の駆動回路
US6177922B1 (en) * 1997-04-15 2001-01-23 Genesis Microship, Inc. Multi-scan video timing generator for format conversion

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122387A (ja) * 1985-08-07 1987-06-03 Seiko Epson Corp インタ−フエイス装置
JPH04138494A (ja) * 1990-09-29 1992-05-12 Sharp Corp 映像表示装置
JPH05197356A (ja) * 1992-01-20 1993-08-06 Casio Comput Co Ltd 画像表示装置
JPH07261703A (ja) * 1994-03-17 1995-10-13 Oki Electric Ind Co Ltd 液晶表示制御装置
JPH07271331A (ja) * 1994-03-31 1995-10-20 Hitachi Ltd 液晶表示装置
JPH08248925A (ja) * 1995-03-10 1996-09-27 Sharp Corp 電子機器
JPH08334743A (ja) * 1995-06-07 1996-12-17 Hitachi Ltd 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007156425A (ja) * 2005-12-08 2007-06-21 Quanta Display Inc 二地点間伝送技術を用いた表示装置

Also Published As

Publication number Publication date
KR19990070226A (ko) 1999-09-15
CN1239277A (zh) 1999-12-22
CN1119785C (zh) 2003-08-27
US6822647B1 (en) 2004-11-23

Similar Documents

Publication Publication Date Title
US5874928A (en) Method and apparatus for driving a plurality of displays simultaneously
US4758831A (en) Matrix-addressed display device
US6646629B2 (en) Liquid crystal display control device, liquid crystal display device using the same, and information processor
US4740786A (en) Apparatus for driving liquid crystal display
US6195079B1 (en) On-screen user interface for a video adapter circuit
JP4827105B2 (ja) 映像信号の変換方法
US6340959B1 (en) Display control circuit
JPH10254418A (ja) 液晶表示装置のデータ駆動装置及び駆動方法
JPH11288256A (ja) 表示装置用画像信号処理装置及びこれを用いた表示装置
KR19980081010A (ko) 평면표시장치 및 표시방법
US6271821B1 (en) Interface for liquid crystal display
JPH10240195A (ja) 液晶表示装置
JPH0854601A (ja) アクティブマトリクス型液晶表示装置
KR19990078397A (ko) 평면표시장치
JPH10327374A (ja) 平面表示装置および表示方法
KR100516065B1 (ko) 저해상도 화상 데이터를 확대 표시하는 고해상도 액정 표시 장치 및 그 방법
US7006713B1 (en) Image-processing apparatus and image-displaying apparatus
JP2606474B2 (ja) パネルディスプレイ制御装置
JP2001092423A (ja) 表示駆動制御装置
JPH11327499A (ja) 画像表示装置およびその駆動方法
KR0138935B1 (ko) 씨알티및 엘씨디를동시에제어하기위한 이중패널이중드라이브그래픽제어장치
JPH0728434A (ja) 画像表示装置
JP4015799B2 (ja) 表示制御装置及び表示制御方法
JP3020513B2 (ja) 液晶表示装置および画像表示方式
KR100537884B1 (ko) 듀얼 스캔용 그래픽 카드

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050920

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050930

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100519

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100526

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20101001