JP3020513B2 - 液晶表示装置および画像表示方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、１画面を分割して表示駆動する液晶パネル
等の表示パネルを用いた表示装置に係り、特にセンタリ
ング表示に好適な表示装置および画像表示方式に関す
る。

〔従来の技術〕

従来、特開昭62−145291号公報に開示されているよう
に、液晶表示装置において、コントラストを向上させる
ために液晶パネルを走査方向に２分割し、上半分の画面
と下半分の画面とを同時に駆動する技術がある。

この従来技術を第２図〜第４図を用い説明する。第２
図は従来技術の液晶表示装置のブロック図である。同図
中、１は液晶コントローラ、２は液晶モジュール、３は
画像データを記憶する画像記憶手段、４は画像データの
更新を行うCPUである。液晶コントローラ１内の101はタ
イミング生成手段、102は上画面の表示アドレスを順次
出力する上画面アドレス生成手段、103は下画面の表示
アドレスを順次出力する下画面アドレス生成手段、104
は上画面アドレスと下画面アドレスを切換えるアドレス
切換え手段、301は表示アドレス、302は表示アドレス30
1で示された画像記憶手段３内に記憶する画像データ、1
05,106,107は液晶モジュール２を駆動する各種タイミン
グ信号であり、105は表示データを取込むデータシフト
クロック、106は１水平期間の区切りを示す水平クロッ
ク、107は先頭ラインのデータ転送を示すライン先頭ク
ロック、109は上画面の画像表示データを液晶モジュー
ル２へデータシフトクロック105に同期して出力する上
画面データ出力手段、110は上画面液晶表示データ、111
は下画面の画像表示データを液晶モジュール２へテーダ
シフトクロック105に同期して出力する下画面データ出
力手段、112は下画面液晶表示データである。

液晶モジュール２内の201は上画面を駆動する上画面
Ｘ駆動手段であり、XU1〜XU640は上画面液晶パネルデー
タである。また、202は下画面を駆動する下画面Ｘ駆動
手段であり、XD1〜XD640下画面液晶パネルデータであ
る。上画面Ｘ駆動手段201、下画面Ｘ駆動手段202はデー
タシフトクロックに従い、上画面液晶表示データ110、
下画面液晶表示データ112を１ライン（640ドット）分取
り込み、この取り込んだデータを水平クロック106で上
画面液晶パネルデータXU1〜XU640、下画面液晶パネルデ
ータとして液晶パネル205に出力する。203は上画面Ｙ駆
動手段、204は下画面Ｙ駆動手段、Y1〜Y240,Y241〜Y480
はライン選択信号である。上画面Ｙ駆動手段203、下画
面Ｙ駆動手段204はライン先頭クロック107を水平クロッ
ク106でラッチし、ライン選択信号の上画面選択ラインY
1と下画面先頭ラインY241を選択し、以後水平クロック1
06に従い上画面は順次Y2,Y3,…Y240、下画面は順次Y24
2,Y243,…Y480とシフトしながら選択し走査を行う。液
晶パネル205では、上画面Ｙ駆動手段203で選択されたラ
イン選択信号上で上画面Ｘ駆動手段201から出力される
上画面液晶パネルデータの存在する交点が点燈し、同時
に下画面Ｙ駆動手段204で選択されたライン選択信号上
で下画面Ｘ駆動手段202から出力される下画面液晶パネ
ルデータの存在する交点が点燈し表示動作を行う。

CPU4は画像記憶手段３に記憶された画像データの更新
を、CPUアドレス401で指示されるデータに対してCPUデ
ータ402で行う。

第３図は上画面アドレス生成手段102、下画面アドレ
ス生成手段103及びアドレス切換手段104さらに上画面デ
ータ出力手段109、下画面データ出力手段111の動作タイ
ミング図である。同図中、８ビットD7〜D0の各ビットデ
ータはD7,D6,…D1,D0の順で可視情報として液晶パネル2
05上に表示されるものとする。

第４図は上画面Ｘ駆動手段201、上画面Ｋ駆動手段203
及び、下画面Ｘ駆動手段202、下画面Ｙ駆動手段204の動
作タイミング図である。

第２図において、画像記憶手段３は上画面アドレス生
成手段102及び下画面アドレス生成手段103から出力され
る表示アドレス３の示すアドレス上に格納されている８
ビットの表示情報を画像表示データとして出力する。こ
の間の動作は第３図に示すように、上画面アドレス生成
手段102から出力された上画面アドレス102Aと下画面ア
ドレス生成手段103から出力された下画面アドレス103A
をタイミング生成手段101から出力するアドレス切換信
号104Sをもって、アドレス切換手段104により表示アド
レス301を上画面，下画面と交互に切りかえて出力し、
画像表示データ302において、上画面の最初の８ビット
データUD70〜UD00を得、次に下画面の最初の８ビットデ
ータDD70〜DD00を得る。以下同様に上画面，下画面と交
互に８ビットの表示情報を該画像表示データ302に出力
する。この８ビットの画像表示データは、上画面データ
出力手段109及び下画面データ出力手段111により、第３
図に示すように、上画面，下画面を同期し、上位４ビッ
ト，下位４ビットを交互にデータシフトクロック105に
同期して上画面液晶表示データ110及び下画面液晶表示
データ112となる。

この上下各液晶表示データ110,112は第２図で示した
ようにデータシフトクロック105,水平クロック106と共
に上画面Ｘ駆動手段201及び下画面Ｘ駆動手段202に与え
られる。第４図に示すように、上画面液晶データ110及
び下画面液晶表示データ112はデータシフトクロックに
同期し、水平クロックの11の立下りから立上がりまでの
一周期の間の４ビットずつ160個の１ライン分（４×160
＝640ドット）のデータが上画面データ出力手段109及び
下画面データ出力手段111から出力される。上画面Ｘ駆
動手段201及び下画面Ｘ駆動手段202は水平クロック106
の立下りからデータシフトクロック105の立下りエッジ
で順次液晶表示データ110,112を取り込み、１ライン分
（160個）取り込んだところで次の水平クロック106の立
下がりで上画面液晶パネルデータXU1〜XU640,下画面液
晶パネルデータXD1〜XD640として上画面Ｘ駆動手段201
及び下画面Ｘ駆動手段202から出力される。上画面にお
いて、上画面液晶表示データXU1〜XU640はその時のライ
ン選択信号Y1〜Y240のうち“ハイ”状態のラインの表示
データとなり、同様に下画面において、下画面液晶表示
データXD1〜XD640はその時のライン選択信号Y241〜Y480
のうち“ハイ”状態のラインの表示データとなる。第２
図に示したようにライン選択信号Y1〜Y240は上画面Ｙ駆
動手段203の出力であり、ライン選択信号Y241〜Y480は
下画面Ｙ駆動手段204の出力である。ライン選択信号は
第４図に示すようにライン先頭クロック107の“ハイ”
を水平クロック106に立下りエッジでラッチし上画面及
び下画面の各先頭ラインであるライン選択信号Y1,Y241
が“ハイ”状態となり、次々に到来する水平クロック10
6の立下りエッジでその“ハイ”状態を順次シフトし、
各画面の最終ラインであるライン選択信号Y240,Y480ま
で走査する。以上説明したように、液晶モジュール２に
送られる上画面液晶表示データ110は上画面Ｘ駆動手段2
01,上画面Ｙ駆動手段203によって液晶パネル205の上画
面に１ラインずつ表示され、同時に下画面液晶表示デー
タ112は下画面Ｘ駆動手段202,下画面Ｙ駆動手段204によ
って液晶パネル205の下画面に１ラインずつ表示され、
上下あわせて１画面表示を行う。

上記従来技術と走査方向の異なる第２の従来技術とし
ては、特開昭62−100795号公報に開示されたものが挙げ
られる。この従来技術について、第５図，第６図を用い
て、上記第１の従来技術と対比しながら説明する。

第５図はこの従来技術の液晶表示装置のブロック図で
あり、第１の従来技術と異なる部分は上画面アドレス生
成部102′及び上画面Ｙ駆動手段203′のみである。第６
図は上画面Ｘ駆動手段201,下画面Ｘ駆動手段202及び上
画面Ｘ駆動手段203′，下画面Ｙ駆動手段204の動作タイ
ミング図であり、第１の従来技術第４図と類似してお
り、該図面と異なる部分は上画面Ｙ駆動手段203′から
出力するライン選択信号Y1〜Y240の走査順が逆である点
のみである。すなわち、この従来技術は、上画面のライ
ン選択信号Y1〜Y240をY240から順次Y1まで“ハイ”状態
をシフトし、下画面のライン選択信号Y241〜Y480は従来
通りY241から順次Y480まで“ハイ”状態をシフトするこ
とにより液晶パネルの中心から順次最上部，最下部に向
かって走査し、第５図に示した上画面アドレス生成部10
2′は該走査に一致するようアドレスを生成し表示を行
うものである。

〔発明が解決しようとする課題〕

上記従来技術に示した液晶表示装置は640×480ドット
の解像度を有するが、この装置において640×400ドット
の画像を表示する場合を以下に述べる。

この画像はＹ方向が400ドットであり、液晶パネル480
ドットと比較し80ドット少なくその不足分はボーダ領域
として１色で表示する。表示バランスを鑑みると400ド
ットの画像はＹ方向画面中央に表示し上下40ドットずつ
ボーダ領域を設けるのが望ましい。このようなセンタリ
ング表示を実現するために上記従来技術のうち第１の従
来技術では第７図に示すように１ライン目から200ライ
ン目までのアドレスを生成する上画面アドレス生成部と
201ライン目から400ライン目までのアドレスを生成する
下画面アドレス生成部のアドレス生成開始時期をずらす
ことで対応可能である。しかしながら、640×480ドット
の画像を表示する場合と比較しアドレス生成のタイミン
グずれが生じる。ところで、第２図で示した画像記憶手
段３の画像データをCPU4が更新する場合、表示のための
読み出しを行わない期間（ボーダ転送期間を含む）のみ
更新可能である。この従来技術では第７図で示すように
上画面，下画面いずれかがボーダ転送期間であっても一
方は画像転送期間であり、ボーダ転送期間か否か、ある
いは上画面領域画像データの更新が下画面領域画像デー
タの更新かを判定せねばならず画像データの更新効率が
悪い。

また、第２の従来技術では１ライン目から200ライン
目までのアドレスを生成する上画面アドレス生成部が第
８図に示すように下画面アドレス生成部と同時に200ラ
イン目,199ライン目，…,1ライン目とアドレスを生成す
ればよく、ボーダ転送期間も一致しCPUの画像データ更
新効率もよい。しかしながら、この従来技術では前記し
たように上画面Ｙ駆動手段を液晶パネル中央から最上部
へと、第１の従来技術と比較し逆に走査する必要がある
にもかかわらず、この機能を有する液晶モジュールは一
般に市販されておらず、また通常Ｙ駆動手段は複数のLS
Iから構成されていることを考えると、LSIを搭載する基
板も大幅な変更が必要となる。

本発明の目的は、Ｙ方向の解像度が液晶パネルの解像
度より少ない画像を該液晶パネルの略中央に表示する際
にセンタリング表示を容易にかつ安価に実現し、さらに
上／下画面のアドレス生成開始時期を一致させることに
よりCPUの画像データ更新効率もよい液晶表示装置およ
び画像表示方式を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明による液晶表示装
置は、Ｘ駆動電極が上下に２分割された液晶パネルと、
該上下の各Ｘ駆動電極に表示データを与える上下２つの
Ｘ駆動手段と、前記液晶パネルの上画面および下画面の
各々における表示データの表示ラインを順次指示するラ
イン選択信号を出力する上下２つのＹ駆動手段とを備
え、該上下２つのＹ駆動手段はライン先頭クロックに従
って前記ライン選択信号を生成する液晶表示装置におい
て、前記上下２つのＹ駆動手段に対して、それぞれ位相
の異なる２つのライン先頭クロックを与えるようにした
ものである。

また、本発明による表示装置は、他の見地によれば、
画面が上下に２分割され上下別個に駆動される表示パネ
ルを含む表示手段と、画像データを記憶する画像記憶手
段と、該画像記憶手段から画像データを読出して前記２
分割された表示パネル部分に別個に画像データを与える
表示制御手段とを備えた表示装置において、前記２分割
された各表示パネル部分に与える画像データを読みだす
べき前記画像記憶手段のアドレスを別個に生成する第１
および第２のアドレス生成手段と、前記２分割された各
表示パネル部分のライン走査のタイミングを定めるライ
ン先頭クロックを別個に生成する第１および第２のライ
ン先頭クロック生成手段とを設けたものである。この表
示装置において、前記第２のライン先頭クロック生成手
段は、例えば、前記第１のライン先頭クロックを予め定
めたライン数分位相を遅延させて出力する機能を有する
ものである。

本発明による画像表示方法は、上記表示装置におい
て、前記表示パネルの全ライン数より小さいライン数の
画像を画面のほぼ中央に表示させる画像表示方式であっ
て、上画面については、上記第１のライン先頭クロック
から空白領域に対応する複数ライン分の時間遅延して当
該表示データの表示アドレスを出力開始し、下画面につ
いては、当該表示データの表示アドレスの出力開始時期
を前記上画面の表示アドレスの出力開始時期に同期させ
るとともに、該下画面の表示アドレスの出力開始時期に
同期して前記第２のライン先頭クロックを出力するよう
にしたものである。

〔作用〕

前述のように、２分割した上下の画面を同時に駆動す
る液晶パネル等の表示パネルにおいて、表示可能な全ラ
イン数より小さいライン数の画像を画面のほぼ中央に表
示させる場合、すなわちセンタリング表示させる場合、
上画面の走査開始ラインは空白領域の先頭ラインである
に対し、下画面の走査開始ラインは表示領域の先頭ライ
ンである。したがって、従来のように同一のライン先頭
クロックを基準として順方向のライン走査を開始すれ
ば、上画面と下画面の表示データのアドレス生成開始時
期は、ずらさざるを得ない。一方、CPUによる画像記憶
手段の画像更新効率を考慮すれば、両アドレス生成開始
時期は一致することが好ましい。また、既存の装置の大
幅変更を必要としないという観点からは、第８図で説明
したような表示ラインの逆方向走査は好ましくない。

そこで、本発明では、表示パネルのセンタリング表示
の際には、同一のライン先頭クロックを上画面および下
画面に共通に使用するのではなく、上画面および下画面
に各々別個にライン先頭クロックを生成して両画面制御
に供することができるようにした。

すなわち、上画面については、ライン先頭クロックに
同期して上画面の空白領域の表示期間経過後に上画面の
表示データのアドレス生成を開始する一方、下画面につ
いては、そのライン先頭クロックを、上画面のライン先
頭クロックとは別個に、上画面の表示データのアドレス
生成開始に同期して生成することができる。その結果、
センタリング表示時にも、上画面のライン走査を逆順に
することなく、下画面の表示データのアドレス生成開始
時期を上画面の表示データのアドレス生成開始時期にほ
ぼ一致させることが可能となる。

〔実施例〕

以下、本発明の一実施例について詳細に説明する。

第１図は本発明による液晶表示装置の一実施例のブロ
ック図である。同図中、５は液晶コントローラ、６は液
晶モジュール、３は画像データを記憶する画像記憶手
段、４は画像データの更新を行うCPUである。液晶コン
トローラ５内の501はタイミング生成手段、502は上画面
の表示アドレスを順次出力する上画面アドレス生成手
段、503は下画面の表示アドレスを順次出力する下画面
アドレス生成手段、504は上画面アドレスと下画面アド
レスとを交互に切換えるアドレス切換手段、301は表示
アドレス、302は表示アドレス301で示された画像記憶手
段３内に記憶する画像情報を読出した画像データ、505,
506,507,521は液晶モジュール６を駆動する各種タイミ
ング信号であり、505は表示データを取込むデータシフ
トクロック、506は１水平期間の区切りを示す水平クロ
ック、507は上画面の先頭ラインのデータ転送を示す第
１ライン先頭クロック、521は下画面の先頭ラインのデ
ータ転送を示す第２ライン先頭クロック、509は上画面
の画像表示データを液晶モジュール６へデータシフトク
ロック505に同期して出力する上画面データ出力手段、5
10上画面液晶表示データ、511は下画面の画像表示デー
タを液晶モジュール６へデータシフトクロック505に同
期して出力する下画面データ出力手段、512は下画面液
晶表示データ、520は第１ライン先頭クロック507を遅延
させて第２ライン先頭クロック521を生成する第２ライ
ン先頭クロック生成手段である。

液晶モジュール６内の601は上画面を駆動する上画面
Ｘ駆動手段であり、XU1〜XU640は上画面液晶パネルデー
タである。602は下画面を駆動する下画面Ｘ駆動手段で
あり、XD1〜XD640は下画面液晶パネルデータである。60
3は上画面Ｙ駆動手段、604は下画面Ｙ駆動手段、Y1〜Y2
40,Y240〜Y480はライン選択信号である。上画面Ｙ駆動
手段603は第１ライン先頭クロック507を水平クロック50
6でラッチし、ライン選択信号の上画面先頭ラインY1を
選択する。また、下画面Ｙ駆動手段604は第２ライン先
頭クロック521を水平クロック506でラッチし、ライン選
択信号の下画面先頭ラインY241を選択する。以後、上画
面Ｙ駆動手段603と下画面Ｙ駆動手段604は水平クロック
506の立下りエッジに従い、上画面は順次Y2,Y3,…Y24
0、下画面は順次Y242,Y243,…Y480とシフトしながら選
択し走査を行う。液晶パネル605では、上画面Ｙ駆動手
段603で選択されたライン選択信号上で上画面Ｘ駆動手
段601から出力される上画面液晶パネルデータXU1〜XU64
0のうちデータの存在する交点が点燈し、同時に下画面
Ｙ駆動手段604で選択されたライン選択信号上で下画面
Ｘ駆動手段602から出力される下画面液晶パネルデータX
D1〜XD640のうちデータの存在する交点が点燈し表示動
作を行う。

CPU4は画像記憶手段３に記憶された画像データの更新
を、CPUアドレス401で指示されるデータに対しCPUデー
タ402を用い行う。

第１図において、前記従来技術で示した第２図装置と
大幅に異なる部分は、上画面アドレス生成手段502及び
下画面アドレス生成手段503において、表示する画像の
解像度が液晶パネル205の解像度よりも少ない場合でも
アドレス生成開始位置が同時である点と、第２ライン先
頭クロック521が下画面の先頭ラインから正常に画像が
表示されるよう第２ライン先頭クロック生成手段521に
て生成される点と、液晶コントローラ５と液晶モジュー
ル６との間に第２ライン先頭クロック521の信号線が新
たに追加された点と、上画面Ｙ駆動手段603と下画面Ｙ
駆動手段604に入力されるライン先頭クロックがそれぞ
れ第１ライン先頭クロック507、第２ライン先頭クロッ
ク521に分割された点、以上４点のみで、これら以外の
部分は前記従来技術で示した第２図装置と略同一の動作
を行う。

第９図，第10図は上画面Ｙ駆動手段603に入力する第
１ライン先頭クロック507と、上画面アドレス生成部502
が生成する上画面アドレス502Aと、下画面Ｙ駆動手段60
4に入力する第２ライン先頭クロック521と、下画面アド
レス生成部503が生成する下画面アドレス503Aの動作タ
イミング図であり、それぞれ第９図は液晶パネル605の
Ｙ方向の解像度480ドットと同じ解像度を持つ画像を表
示する場合を示し、第10図は液晶パネル605のＹ方向の
解像度480ドットよりも少ない400ドットの解像度を持つ
画像を液晶パネル605上の中央に表示すなわちセンタリ
ング表示する場合を示している。

第９図においては、表示したい画像は液晶パネルのＹ
方向解像度すなわちライン数が一致しているため、上画
面アドレス生成部502は１ライン〜240のラインの各アド
レスを生成し、下画面アドレス生成部503は241ライン〜
480ラインのアドレスを生成する。アドレス生成開始時
期は上画面と下画面で一致しており、第２ライン先頭ク
ロック521は、241ライン目のデータを下画面の先頭ライ
ンに表示するよう、下画面アドレス503Aが241ラインの
アドレスである時期に同期するよう第２ライン先頭クロ
ック生成手段520にて生成され、結果として第１ライン
先頭クロック507と第２ライン先頭クロック521は同期し
て出力される。この動作は、上画面Ｙ駆動手段603と下
画面Ｙ駆動手段604に入力するライン先頭クロックが第
１ライン先頭クロック507と第２ライン先頭クロック521
に分離されたことを除き前記従来技術で説明した動作タ
イミングと同一であり、液晶パネル605上に何の問題も
なく画像表示が行われる。

また、第10図においては、液晶パネル605の解像度480
ドットよりも少ない400ドットの解像度を持つ画像をセ
ンタリング表示するため、液晶パネル605上で上方に40
ライン分のボーダ領域、下方に40ライン分のボータ領域
が必要となり、このことは上画面では先頭ラインから順
にボーダを40ライン分転送し、下画面では終了ラインか
ら40ライン前のラインからボーダを40ライン分転送する
必要があることを示している。よって上画面では第10図
に示すように画面先頭ラインからボーダが表示されるよ
う上画面アドレス502Aでのボーダ１ライン目の転送時期
と第１ライン先頭クロック507の出力時期とが同期し、
その後40ライン分のボーダを転送した後、画像の１〜20
0ラインの各アドレスを生成しつつ転送する。下画面で
は画面先頭ラインから画像が表示されるよう下画面アド
レス503Aで画像201ライン目の転送時期と第２ライン先
頭クロック521の出力時期とが同期し、その後400ライン
目までの200ライン分の各アドレスを生成しつつ転送し
た後、ボーダ41〜80ラインの40ライン分のボーダを転送
する。さらに、上画面と下画面の画像アドレス生成開始
タイミングは一致し、第２ライン先頭クロック521は第
２ライン先頭クロック生成手段520にて第１ライン先頭
クロック507に対し下画面のボーダ転送期間分すなわち4
0ライン遅延させることによりセンタリング表示が可能
となり、さらに画像信号記憶手段３からの表示用読出し
を必要としないボーダ転送期間が上画面下画面で一致し
ているため該期間を総てCPU4の画像記憶手段３への画像
情報更新動作に割り当てることも可能となる。

本実施例では便宜上第２ライン先頭クロック521は第
１ライン先頭クロック507を遅延させ第２ライン先頭ク
ロック生成手段520にて生成するとして説明したが、第
９図，第10図から明らかなように第２ライン先頭クロッ
ク521は下画面の先頭ラインに表示したいラインの画像
データ転送期間に出力すればよく、例えば第２ライン先
頭クロック生成手段520をタイミング生成手段501内に含
め、当該期間に出力するようにしてもよい。また、第10
図で示したボーダ転送期間中は、上画面アドレス生成手
段502、下画面アドレス生成手段503にて画像記憶手段３
の特定のアドレスを示さずとも上画面データ出力手段50
9、下画面データ出力手段511にて画像データ302によら
ずボーダ情報を上画面液晶表示データ510、下画面液晶
表示データ512を用い液晶モジュール６に転送する構成
であってもよい。さらに、本実施例では一度に液晶パネ
ル605に表示する画像データ転送期間すなわち１フレー
ム周期内に特に垂直帰線期間を付加していないが、第９
図においては１つの画像転送期間と次の画像転送期間の
間（時間Ａ）に任意のライン数分の垂直帰線期間を挿入
してもよく、第10図においては上画面では画像転送期間
と次に来るボーダ転送期間の間（時間A1）に、下画面で
はボーダ転送期間と次に来る画像転送期間の間（時間A
2）に任意のライン数分の垂直帰線期間を挿入してもよ
い。すなわち、垂直帰線期間は第１ライン先頭クロック
507、第２ライン先頭クロック521の各クロックが出力す
る直前に挿入すればよいこととなる。

また、本実施例では液晶パネル605の解像度が640×48
0ドットの場合について述べたが任意のＭ×Ｎドット
（M,Nは整数）の解像度であっても本発明を実施するに
あたり何ら問題のないことは明白であり、さらにセンタ
リング表示を行う画像の解像度がＹ方向400ドットの場
合について述べたが任意のＬドット（Ｌは整数かつＮ＞
Ｌ）であってもよく、この場合ボーダ転送期間を上画面
下画面あわせてＮ−Ｌライン設け、第２ライン先頭クロ
ックは下画面の画像転送期間の開始に同期するよう第２
ライン先頭クロック生成手段にて生成すればセンタリン
グ表示等本発明の目的を達成できる。

第11図は本実施例の上画面アドレス生成手段502、下
画面アドレス生成手段503でのボーダ転送期間を算出
し、かつ、第２ライン先頭クロック生成手段520の遅延
ライン数を算出する一具体例のブロック図である。同図
中、531は液晶パネル605のＹ方向解像度を設定するパネ
ル解像度記憶手段、532は実際に表示する画像解像度を
設定する画像解像度記憶手段、533はパネル解像度記憶
手段531に記憶された液晶パネルの解像度値を“2"で除
算する除算手段、543は画像解像度記憶手段532に記憶さ
れた表示画像の解像度値を“2"で除算する除算手段、53
5は除算手段533で除算された値から除算手段534で除算
された値を減算する減算手段である。本実施例では、液
晶パネル605の解像度は640×480ドットのためパネル解
像度記憶手段513には値「480」を設定する。この設定に
際しては、画像記憶手段３に記憶された画像情報の更新
を行うCPU4が設定してもよいし、あらかじめ固定値を設
定してもよい。

まず最初に液晶パネル605のＹ方向と同じ解像度を持
つ画像、すなわち480ドットの画像を表示する場合、画
像解像度記憶手段532には値「480」を設定する。当然の
ことながらパネル解像度記憶手段531への設定と同様に
設定方法はCPU4を用いてもよいし、スイッチによって設
定してもよい。除算手段533及び除算手段534へは値「48
0」が入力され、出力値「240」を得、減算手段535では
除算手段533の出力値「240」から除算手段534の出力値
「240」減算し、ボーダ・シフトデータ535Dに結果値
「０」を出力する。上画面アドレス生成手段502、下画
面アドレス生成手段503へはボーダ・シフトデータ535D
から値「０」すなわちボーダ領域０ラインであることが
告知され、第２ライン先頭クロック生成手段520へは同
じくボーダ・シフトデータ535Dから値「０」（すなわち
第１ライン先頭クロック507から、シフト量０ラインで
第２ライン先頭クロック521を生成すればよいこと）が
告知される。以上の動作により本実施例で述べた第９図
の動作と同様に上画面アドレス生成手段502と下画面ア
ドレス生成手段503のアドレス生成開始時期がボーダ転
送期間なく同期し各240ライン分アドレス生成が可能と
なるとともに、第１ライン先頭クロック507と第２ライ
ン先頭クロックの出力時期が同期する。

次に、表示画像のＹ方向の解像度が400ドットと、液
晶パネル605のＹ方向解像度480ドットよりも少ない場
合、画面解像度記憶手段532には値「400」を設定する。
パネル解像度記憶手段531へは前記と同様に値「480」が
設定されている。除算手段533は値「240」を出力し、除
算手段534は画像解像度記憶手段532から値「400」が入
力されているため値「200」を出力する。減算手段535は
「240」から値「200」を減算しボーダ・シフトデータ53
5Dに値「40」を出力する。上画面アドレス生成手段50
2、下画面アドレス生成手段503へはボーダ・シフトデー
タ535Dから値「０」（すなわちボーダ領域が各画面40ラ
イン分あること）が告知され、第２ライン先頭クロック
生成手段520へは同じくボーダ・シフトデータ535Dから
値「40」（すなわち第１ライン先頭クロック507からシ
フト量40ラインで第２ライン先頭クロック521を生成す
ればよいこと）が告知される。以上の動作により、本実
施例で述べた第10図の動作と同様に上画面アドレス生成
手段502と下画面アドレス生成手段503はそれぞれ40ライ
ン分のボーダ転送期間を設けたのち画像のアドレス生成
開始時期を同期させ各200ライン分のアドレス生成が可
能となると共に第２ライン分先頭クロック521は第１ラ
イン先頭クロック507の出力から40ライン分遅延させて
出力できる。

本具体例でのパネル解像度記憶手段531と画像解像度
記憶手段532は液晶コントローラ５でタイミング及びア
ドレスを生成するために基本的に存在する手段をそのま
ま用いてもよい。また、除算手段533,534及び減算手段
の535の位置も結果としてボーダ領域及びシフト量が算
出できる位置にあれば良い。

液晶パネル605上の画像情報が画像記憶手段３のアド
レスに対し連続的に記憶されている場合等、上画面と下
画面とのアドレスは一定の差で生成された場合、本発明
では上画面アドレス生成手段502と下画面アドレス生成
手段503のアドレス生成開始時期が同期しているため第1
2図に示すように下画面アドレス生成手段503は上画面ア
ドレス生成手段502の生成する上画面アドレス502Aに上
下画面のアドレス差を記憶するアドレス差記憶手段541
の値を加算手段5031にて加算する構成とすることもで
き、下画面アドレス生成手段503を簡略化できる。アド
レス差記憶手段541は、液晶コントローラ５でタイミン
グを生成するために基本的に存在する手段または類似す
る手段の組合せ演算で構成してもよい。

〔発明の効果〕

本発明は、以上説明したように構成されているので以
下に記載されるような効果を奏する。

上画面のアドレスと下画面のアドレスの生成が表示画
像の解像度によらず通常同期しており、容易にセンタリ
ング表示できるとともに、アドレス生成のためのタイミ
ング生成系が簡略化できる。またアドレス生成それ自体
も加算手段等で簡略化でき、センタリング表示時に画像
情報を読出さない期間も上下画面で一致しているため、
CPUの画像情報も効率良く更新できる。さらに液晶モジ
ュールの変更はLSIの変更なしに配線１本を付加するだ
けなので安価にかつ容易に実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例の液晶表示装置のブロック
図、第２図は従来技術の液晶表示装置のブロック図、第
３図は第２図の液晶コントローラ１の動作タイミング
図、第４図は第２図の液晶モジュール２の動作タイミン
グ図、第５図は他の従来技術の液晶表示装置のブロック
図、第６図は第５図の液晶モジュール２の動作タイミン
グ図、第７図は第２図の液晶コントローラ１の動作タイ
ミング図、第８図は第５図の液晶コントローラ１の動作
タイミング図、第９図，第10図は第１図の液晶コントロ
ーラの動作タイミング図、第11図，第12図は第１図の液
晶コントローラの一具体例のブロック図である。 ５……液晶コントローラ、６……液晶モジュール、502
……上画面アドレス生成手段、 502A……上画面アドレス、 503……下画面アドレス生成手段、 503A……下画面アドレス、 507……第１ライン先頭クロック、 520……第２ライン先頭クロック生成手段、 521……第２ライン先頭クロック、 603……上画面Ｙ駆動手段、 604……下画面Ｙ駆動手段、 605……液晶パネル。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−92930（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/36,3/20 G02F 1/133

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】Ｘ駆動電極か上下に２分割されたＭ×Ｎド
   ット（M,Nは夫々整数）の解像度を有するマトリックス
   パネルと、 該上下の各Ｘ駆動電極に上下で一つの画像を構成する表
   示データを与える上下２つのＸ駆動手段と、 前記マトリックスパネルの上画面及び下画面に表示され
   る表示データはＹ方向にＬドット（Ｌ＜Ｎ、Ｌは整数）
   の解像度であり、該表示データは表示ラインを順次指示
   するライン選択信号を出力する上下２つのＹ駆動手段と
   を備え、 該上下２つのＹ駆動手段はフレームクロックに従って前
   記ライン選択信号を、生成し、前記上下２つのＹ駆動手
   段に対して、それぞれ位相の異なる２つのフレームクロ
   ックを与え、前記マトリックスパネルの画面の中央部に
   前記表示データを表示させることを特徴とするマトリッ
   クス表示装置。
2. 【請求項２】画面が上下に２分割され上下別個に駆動さ
   れるＭ×Ｎドット（M,Nは夫々整数）の解像度を有する
   マトリックスパネルを含む表示手段と、 Ｙ方向にＬドット（Ｌ＜Ｎ、Ｌは整数）の解像度を有
   し、前記分割された上下で一つの画像を構成する画像デ
   ータを記憶する画像記憶手段と、 該画像記憶手段から画像データを読み出して前記２分割
   されたマトリックスパネル部分に別個に画像データを与
   え、前記マトリックスパネルの画面の中央部に前記表示
   データを表示させる表示制御手段とを備え、 前記表示制御手段は、前記２分割された各マトリックス
   パネル部分に与える画像データを読みだすべき前記画像
   記憶手段のアドレスを別個に生成する第１および第２の
   アドレス生成手段と、前記２分割された各表示パネル部
   分のライン走査のタイミングを定めるフレームクロック
   を別個に生成する第１および第２のフレームクロック生
   成手段とを有することを特徴とする表示装置。
3. 【請求項３】前記第２のフレームクロック生成手段は、
   前記第１のフレームクロックを予め定めたライン数分位
   相を遅延させて出力する機能を有することを特徴とする
   請求項第２記載の表示装置。
4. 【請求項４】請求項２または３の何れか記載の表示装置
   において、全ライン数より小さいライン数の画像を画面
   のほぼ中央に表示させる画像表示方法にあって、 一つの画像を構成する上下に分割された画面を有する表
   示パネルの上画面については、第１のフレームクロック
   から空白領域に対応する複数ライン分の時間遅延して当
   該表示データの表示アドレスを出力開始し、 下画面については、当該表示データの表示アドレスの出
   力開始時期を前記上画面の表示アドレスの出力開始時期
   に同期させるとともに、該下画面の表示アドレスの出力
   開始時期に同期して第２のフレームクロックを出力する
   ことを特徴とする画像表示方法。