JP3307807B2 - 映像信号処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力映像信号を同
期信号に基づく書き込みクロックに従ってメモリに書き
込み、上記同期信号とは異なる同期信号に基づく読み出
しクロックに従ってメモリから映像信号を読み出すこと
によって、入力映像信号とは同期信号が異なる表示映像
信号を得る映像信号処理装置、特に書き込み、読み出し
クロックの相違に基づく不具合の解消に関する。

【０００２】

【従来の技術】パーソナルコンピュータの普及などによ
って、通常のＮＴＳＣ（走査線５２５本、３０フレーム
／秒、６０フィールド／秒、インターレース）方式のみ
ならず、ＶＧＡ規格（走査線４８０本／秒、約６０フレ
ーム／秒、ノンインターレース）などの他の各種の方式
の映像信号が利用されるようになってきている。そし
て、入力されてくる映像信号と表示に利用する映像信号
の方式とが異なる場合には、入力映像信号を表示映像信
号の方式に変更しなければならない。

【０００３】例えば、図１０に示すように、フィールド
メモリＭを設け、入力映像信号をここに書き込む。ここ
で、このメモリＭへの入力映像信号は、入力映像クロッ
クジェネレータ１からの各種信号によって制御される。
すなわち、入力映像クロックジェネレータ１は、入力映
像信号の水平同期信号（入力Ｈ）及び垂直同期信号（入
力Ｖ）からこれに同期した書き込みクロックＷＣＬＫ、
書き込みアドレスのリセット信号ＷＲＳＴ、書き込み許
可信号ＷＥをフィールドメモリに供給する。フィールド
メモリＭは、その内部の書き込みカウンタを上記した各
種クロックに従いアドレスを順次カウントアップする。
これによって、入力映像信号がフィールドメモリＭにフ
ィールド毎に書き込まれる。

【０００４】一方、このフィールドメモリＭから表示映
像信号が読み出されるが、これは表示映像クロックジェ
ネレータ２からの各種信号に従って行われる。すなわ
ち、表示映像クロックジェネレータ２は、表示映像の水
平同期信号（表示Ｈ）及び垂直同期信号（表示Ｖ）から
読み出しクロックＲＣＬＫ、読み出しアドレスのリセッ
ト信号ＲＲＳＴ、読み出し許可信号ＲＥを出力する。こ
れによって、フィールドメモリＭの読み出しカウンタが
フィールド毎にアドレスを順次カウントアップし、表示
映像信号がフィールドメモリＭから読み出される。

【０００５】そして、この装置では、表示Ｈ，表示Ｖを
所望のものにすることができ、入力映像信号を同期の異
なる表示映像信号を得ることができる。なお、メモリと
しては、フィールドメモリではなく、フレームメモリが
用いられる場合もある。

【０００６】ここで、入力信号のフレーム周波数が表示
受像機のフレーム周波数より高い（書き込みクロックＷ
ＣＬＫの方が読み出しクロックＲＣＬＫより速い）と、
メモリの書き込みアドレスが読み出しアドレスを追い越
す状況が発生する。１つのメモリ（例えば、フレームメ
モリ）からの読み出しでこの追い越しが起こると、追い
越し後のデータは時間的に後のフレームの映像信号にな
る。このため、これをそのまま表示すると、表示映像の
１つの画面の中で入力映像のフレームが切り換わり画質
が著しく損なわれるという問題があった。

【０００７】また、読み出しアドレスが書き込みアドレ
スを追い越す場合には、画面の途中からの追い越し後の
データが時間的に前のフレームの映像信号になってしま
い、同様に画質が損なわれる。

【０００８】そこで、書き込みアドレスと、読み出しア
ドレスを常時監視し、追い越しが生じる場合には、その
フレームの書き込みを禁止することが提案されている。

【０００９】この方法によれば、書き込みアドレスが読
み出しアドレスを追い越しそうになったら、次のフレー
ムの書き込みを行わない。そこで、１つのフレームの映
像信号をメモリに書き込まずに捨てることで、追い越し
を防止できる。これによって、１フレームの映像信号が
飛ばされて表示が行われるが、１画面の中で画質が損な
われることを防止できる。

【００１０】一方、読み出しアドレスが書き込みアドレ
スを追い越しそうになった場合にも次のフレームの書き
込みを行わず、そのフレームの映像信号を捨てる。そし
て、同一のフレームについて表示を繰り返し、捨てた後
のフレームの映像信号から書き込み可能とし、そのフレ
ームから読み出しを行う。これによって、捨てたフレー
ムについては表示されず、かつ同一フレームについての
表示が繰り返されるが、１画面の中で画質が損なわれる
ことを防止できる。

【００１１】

【発明が解決しようとする課題】しかし、このような書
き込みの停止処理は、書き込みアドレスと読み出しアド
レスを常時監視し、両者が一致するフレームが開始する
までに追い越しが起こるかを予測しなければならない。
入力映像信号フレーム周波数が広い範囲で変動すると、
この比較および予測処理のために、回路規模が大きくな
ってしまうという問題点があった。

【００１２】本発明は、上記問題点を解決することを課
題としてなされたものであり、比較的簡単な回路で、読
み出し又は書き込みアドレスの追い越し防止を行える映
像信号処理装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】本発明では、入力映像信
号を書き込みクロックに従ってメモリに書き込み、読み
出しクロックに従ってメモリから映像信号を読み出すこ
とによって、入力映像信号とは同期信号が異なる表示映
像信号を得る映像信号処理装置であって、表示映像信号
の垂直同期信号と入力映像信号の垂直同期信号のずれ量
を検出するずれ量検出手段と、検出したずれ量の経時変
化量を検出するずれ量変化検出手段と、検出したずれ量
と、ずれ量の経時変化量の比較を行う比較手段と、該比
較手段の比較結果に基づいて、メモリに対するアクセス
を制御する制御手段と、を有する。

【００１４】メモリへの書き込みクロックと読み出しク
ロックが異なれば、書き込み又は読み出しのいずれか
（クロックの早い方）が他方のアドレスを追い越す。本
発明では、入力映像信号と表示映像信号における垂直同
期信号のずれ及びその変化の状態からアドレスの追い越
しのために、メモリへのアクセスを変更しなければなら
ないことを検出する。そして、入力映像信号と表示映像
信号における垂直同期信号のずれの検出は、書き込み読
み出しの両アドレスを監視するのではないため、水平同
期信号の数をカウンタでカウントすることなどによって
容易に達成することができる。従って、表示映像信号の
フレーム周波数に対する入力映像信号のフレーム周波数
の大小に拘わらず、アクセスアドレスの追い越しを容易
に検出することができる。そこで、フレーム周波数が広
範囲に変動する装置に好適にも適用できる。

【００１５】そして、本発明では、上記メモリは、２つ
のメモリで構成され、さらに、書き込みと読み出しと
が、同一のメモリに対し行われているか否かを判断する
判定手段を有し、上記アクセス手段は、比較手段と判定
手段の双方の結果に応じて、読み出しもしくは書き込み
を行ったメモリに対して読み出しもしくは書き込みを連
続して行うことを特徴とする。

【００１６】このように、読み出しメモリを切り換える
と、読み出しクロックの方が早い場合には、読み出しア
ドレスが追い越すときに、読み出しメモリをもう一度同
一のものとし同一の映像を表示する。そして、この表示
をしている際に、次の映像の書き込みが終了する。この
ようにして、１画面の映像データが挿入できる。一方、
書き込みクロックの方が早い場合には、もう一度同一の
メモリから映像データを読み出すことによって、１画面
の映像を飛ばして表示が行える。そして、この間に飛ば
した映像データについて、新しい映像データが上書きさ
れるため、書き込み側は２つのメモリに対し、交互に書
き込みを繰り返すだけで、１画面分の映像データの削除
が行える。なお、一方のアドレスが他方のアドレスを追
い越すときに、書き込みメモリを切り換えても同様の効
果が得られる。

【００１７】また、上記２つのメモリは、それぞれが映
像信号の１フィールド分ずつ順次記憶するフィールドメ
モリであり、さらに、同一メモリに対する読み出しもし
くは書き込みにより、表示映像信号における偶奇フィー
ルドの入れ替わりを補正するために、一方のフィールド
の映像信号をシフトする重心補正回路を有することを特
徴とする。

【００１８】２つのメモリをフィールドメモリで構成す
ると、１フィールド分の映像の挿入、又は削除によっ
て、表示映像における偶奇が反転する。そして、この反
転によって、走査線の順番が入れ替わってしまう。重心
補正によって、一方のフィールドの位置を補正すること
によって、１フィールド分の映像データの挿入又は削除
に伴う不具合を解消できる。

【００１９】また、上記ずれ量検出手段は、表示映像信
号又は、入力映像信号の隣接する２つの垂直同期信号に
ついて、前回と今回の上記ずれ量を検出し、上記ずれ量
検出手段は、前回のずれ量と今回のずれ量の差からずれ
量の経時変化量を検出し、上記比較手段は、今回のずれ
量と、今回算出したずれ量の経時変化量を比較し、次回
までのずれ量の変化に伴い、入力映像信号の垂直同期と
表示映像信号の垂直同期信号との前後関係が逆転するか
否かをを判定することを特徴とする。

【００２０】このように、カウンタなどによるずれの検
出と、簡単な演算によるずれの経時変化の検出によっ
て、書き込み読み出しアドレスの追い越しを容易に検出
することができる。

【００２１】

【００２２】

【００２３】

【発明の実施の形態】以下、本発明に好適な実施の形態
について、図面に基づいて説明する。

【００２４】「全体構成」 まず、本実施例の映像信号処理装置の全体構成について
図１を用いて説明する。入力映像信号は、フィールドメ
モリＭ１及びフィールドメモリＭ２に交互に記憶され
る。表示映像信号は、これらフィールドメモリＭ１及び
フィールドメモリＭ２から、基本的には、交互に読み出
される。そして、このフィールドメモリＭ１，Ｍ２への
アクセス（書き込み、読み出し）は、タイミング制御ブ
ロック１０が制御する。

【００２５】入力映像信号の水平同期信号（入力Ｈ）及
び垂直同期信号（入力Ｖ）は、タイミング制御ブロック
１０の入力映像クロックジェネレータ１２に入力され、
ここに取り込まれる。入力映像クロックジェネレータ１
２は、入力Ｈ及び入力Ｖに基づき、フィールドメモリＭ
１，Ｍ２の書き込み制御信号である書き込みクロック
（ＷＣＬＫ）、書き込みアドレスリセット信号（ＷＲＳ
Ｔ）、書き込みイネーブル信号（ＷＥ１，ＷＥ２）を出
力する。

【００２６】ここで、ＷＲＳＴは、入力Ｖに同期してい
る。ＷＣＬＫは、入力Ｈに同期しており、デジタルデー
タである入力映像信号のビットレートに対応している。
なお、これらクロックの同期は、例えばＰＬＬ（フェー
ズ・ロックド・ループ）回路によりＷＣＬＫを入力Ｈに
ロックさせることにより確保される。また、ＷＥ１及び
ＷＥ２は、入力映像信号の有効表示期間に対応してお
り、このＷＥ１及びＷＥ２によりフィールドメモリＭ
１，Ｍ２へ入力映像信号がフィールド毎に交互に書き込
まれる。例えば、入力映像信号の奇数フィールドがフィ
ールドメモリＭ１、偶数フィールドがフィールドメモリ
Ｍ２に書き込まれる。各フィールドの開始（入力Ｖ）に
よって、ＷＲＳＴが発生し、フィールドメモリＭ１，Ｍ
２内の書き込みアドレスカウンタがリセットされ、その
後ＷＥ１又はＷＥ２が「Ｈ（許可）」の時にＷＣＬＫを
カウントすることによって、書き込みアドレスをインク
リメントしていく。ＷＥ１，ＷＥ２は垂直帰線期間、水
平帰線期間を除いた有効な映像が存在する期間に発生す
るが、通常の表示装置では、画面の周囲（上下左右）
は、表示されないため、この表示されない部分を除いて
おいてもよい。例えば、１フィールド２６２又は２６３
の中の２４０本位の期間のみＷＥ１又はＷＥ２を発生さ
せれば、それだけメモリ容量を小さくできる。

【００２７】一方、表示映像用のクロックジェネレータ
１４は、表示映像の水平同期信号（表示Ｈ）、垂直同期
信号（表示Ｖ）を発生させると共に、フィールドメモリ
Ｍ１，Ｍ２の読み出し制御信号である、読み出しクロッ
ク（ＲＣＬＫ）、読み出しアドレスリセット信号（ＲＲ
ＳＴ）、読み出しイネーブル信号（ＲＥ１，ＲＥ２）を
出力する。

【００２８】ここで、ＲＲＳＴは表示Ｖに同期してお
り、ＲＥ１，ＲＥ２は、表示映像信号における有効表示
期間に対応しているとともに、このＲＥ１，ＲＥ２によ
って、読み出しメモリがフィールドメモリＭ１，Ｍ２の
いずれかに切り換えられる。また、ＲＣＬＫは、クロッ
クジェネレータ１４において発生し、このＲＣＬＫから
表示Ｈが作成される。表示Ｖは、この表示Ｈに同期させ
る。

【００２９】各フィールドの開始（表示Ｖ）によって、
ＲＲＳＴが発生し、フィールドメモリＭ１，Ｍ２内の読
み出しアドレスカウンタがリセットされ、その後ＲＥが
「Ｈ（許可）」の時にＲＣＬＫをカウントすることによ
って、読み出しアドレスをインクリメントしていく。

【００３０】ここで、外部から表示Ｈ，表示Ｖを入力
し、これに同期してＲＣＬＫを発生させてもよい。これ
によって、表示装置における同期信号が決定されている
場合にも適用できる。

【００３１】また、タイミング制御ブロック１０は、ア
ドレス監視回路１６を有しており、このアドレス監視回
路１６が、入力Ｖ，表示Ｈ，表示Ｖから、書き込みアド
レス又は読み出しアドレスの追い越しを検出する。そし
て、この検出に基づいて、読み出しフィールドメモリＭ
１，Ｍ２の切換のための信号ＭＯＮを発生し、これをク
ロックジェネレータ１４に供給する。そして、クロック
ジェネレータ１４は、通常フィールドメモリＭ１，Ｍ２
を交互に読み出しメモリとするが、ＭＯＮに応じて、Ｒ
Ｅ１，ＲＥ２を切り換えて、いずれのフィールドメモリ
Ｍ１，Ｍ２から読み出しを行うかを切り換える。

【００３２】「メモリＭ１，Ｍ２の読み出し切り換え」
次に、本実施形態によるフィールドメモリＭ１，Ｍ２か
らの読み出しの切換について、図２及び図３に基づいて
説明する。

【００３３】入力映像信号は、入力ＶにロックしたＷＥ
（ＷＥ１，又はＷＥ２）の立ち下がりで切り換えられ、
入力映像信号におけるフィールド番号ｆｎ−３〜ｆｎ＋
１の映像データがフィールドメモリＭ１，Ｍ２に交互に
書き込まれる。一方、読み出しフィールドメモリＭ１，
Ｍ２も表示Ｖに応じて順次切り換えられ、そこに記憶さ
れている映像信号が読み出されていく。

【００３４】しかし、この図２の例では、書き込みクロ
ック（ＷＣＬＫ）に比べ読み出しクロック（ＲＣＬＫ）
が遅い。従って、読み出し側において、メモリＭ１から
ｆｎ−３を読み出した後、次にメモリＭ２からｆｎ−２
を読み出していると、その最中にメモリＭ２へのｆｎの
書き込みアドレスが、読み出しアドレスを追い越す。そ
して、これをそのままにすると、表示映像信号のこのフ
ィールドは、前半がｆｎ−２、後半がｆｎの映像になっ
てしまう。

【００３５】そこで、本実施形態では、アドレス監視回
路１６がこの同一メモリにおける書き込みアドレスによ
る読み出しアドレスの追い越しを検出し、追い越しが発
生することが検出された場合には、ＭＯＮを出力する。
そして、クロックジェネレータ１４がこのＭＯＮの状態
に応じて読み出しメモリを変更する。すなわち、図にお
いて、斜線で示した時の読み出しメモリをＭ２からＭ１
に変更し、ｆｎ−１の映像を出力する。このようにし
て、メモリＭ１を２度続けて読み出すことにより、ｆｎ
−２の映像データを省略し、その後はメモリＭ２，Ｍ１
の交互の読み出しを次の追い越し発生まで継続する。そ
して、次の追い越し時に、同様にして同一メモリＭ１又
はＭ２を２回読み出し、１フィールド分のデータを省略
する。

【００３６】このような処理によって、メモリからのデ
ータ読み出し中に、書き込みアドレスが読み出しアドレ
スを追い越してしまうことを防止できる。

【００３７】また、図３には、読み出しクロック（ＲＣ
ＬＫ）が書き込みクロック（ＷＣＬＫ）より早い場合を
示している。この例の場合、メモリＭ１からのｆｎ−１
のデータ読み出しの次にもう一度メモリＭ１からｆｎ−
１の読み出しを行う。これによって、メモリＭ２のｆｎ
の読み出しの最中に読み出しアドレスが書き込みアドレ
スを追い越し、ｆｎ−２の読み出しになってしまうこと
を防止することができる。

【００３８】特に、本実施形態によれば、１つのフィー
ルド（この場合は、ｆｎ−１）の読み出しが２回になる
だけであって、その他は変わらず、画像欠落による画質
の悪化を防止できる。

【００３９】「アドレス追い越しの監視」次に、アドレ
ス監視回路１６における書き込み読み出しアドレスの追
い越し検出について、図４、５に基づいて説明する。

【００４０】図４に入力映像信号と表示映像信号の垂直
同期信号（入力Ｖ及び表示Ｖ）の関係の一例について示
す。この例では、読み出しクロックＲＣＬＫの方が書き
込みクロックＷＣＬＫより遅い。そして、入力映像信号
における１垂直走査期間（１フィールド）をＬとする。
また、前回の入力Ｖと表示ＶのずれをＡ、今回の入力Ｖ
と表示ＶのずれをＢとする。

【００４１】このような条件で、アドレス監視回路１６
は、図５に示すような処理を行う。まず、表示Ｖの発生
（立ち下がり）により、その時のＡ，Ｂを取り込み（Ｓ
１１）、Ａ−Ｂが負かを判定する（Ｓ１２）。すなわ
ち、入力Ｖに対する表示Ｖの遅れが拡大する傾向にある
かを判定する。

【００４２】この判定でＹの場合、読み出しクロックの
方が書き込みクロックより遅く、次の表示Ｖのタイミン
グでは、ずれは｜Ａ−Ｂ｜だけさらに拡大する。そこ
で、次にタイミングで増大するずれ量｜Ａ−Ｂ｜が、今
回のＢ検出の段階で次の入力Ｖとの間に残留している間
隔｜Ｌ−Ｂ｜と比較する（Ｓ１３）。

【００４３】一方、Ｓ１３において、Ｙであれば、次の
表示Ｖの発生までに入力Ｖと表示Ｖの関係が入れ替わ
る。このため、同一メモリに両者がアクセスした場合に
は、書き込みアドレスが読み出しアドレスを追い越す。
そこで、書き込みメモリ（Ｗメモリ）と、読み出しメモ
リ（Ｒメモリ）とが一致しているかを判定する（Ｓ１
４）。これは、上述の図２の例において、斜線で示した
部分の最初で、書き込みがメモリＭ１、読み出しがメモ
リＭ２であることに該当する。この場合、読み出しメモ
リＭ２の読み出し中に書き込みメモリがＭ２になり、ア
ドレスの追い越しが発生する。つまり、一致していなけ
れば、次の表示Ｖまでに追い越しが発生するため、ＭＯ
Ｎに１を加算し、その時の値が「０」であれば「１」
に、「１」であれば「０」にセットする（Ｓ１５）。

【００４４】一方、Ｓ１２において、Ａ−Ｂが負でなか
った場合には、読み出しクロックが書き込みクロックよ
り早く、次の表示Ｖのタイミングでは、ずれはＡ−Ｂだ
けさらに小さくなる。そこで、Ａ−ＢがＢより小さいか
を判定する（Ｓ１６）。そして、Ｓ１６においてＹであ
れば、次のフィールドの読み出し中に、入力Ｖと表示Ｖ
の関係が入れ替わる。このため、書き込みメモリ（Ｗメ
モリ）と、読み出しメモリ（Ｒメモリ）とが一致してい
るかを判定する（Ｓ１７）。そして、一致していれば、
次の表示Ｖまでに読み出しアドレスが書き込みアドレス
を追い越す。このため、Ｓ１５に移りＭＯＮの値を変更
する。これは、上述の図３の例において斜線で示した部
分の最初の書き込みがメモリＭ２、読み出しがメモリＭ
２であることに該当する。この場合、書き込みメモリＭ
２の書き込み中に、読み出しアドレスが書き込みアドレ
スを追い越す。

【００４５】一方、Ｓ１４においてＹ、Ｓ１７において
Ｎであれば、問題となる同一メモリにおけるアドレスの
追い越しは、生じない。そこで、ＭＯＮを変更する必要
はない。

【００４６】Ｓ１５においてＭＯＮに「１」をセットし
た場合及びＳ１４においてＹ、Ｓ１７においてＮであっ
た場合には、３フィールドを経過するまで待ち（Ｓ１
８）、Ｓ１１に戻る。そして、次のＡ，Ｂを取り込み、
次のフィールドについての処理を行う。なお、Ｓ１３及
びＳ１６において、Ｎの場合も次の表示Ｖのタイミング
までに書き込みアドレスが読み出しアドレスが追い越す
ことはないため、次の表示Ｖのタイミングで、新しい
Ａ，Ｂを取り込んで処理を繰り返す。

【００４７】ここで、アドレスの追い越しを検出した場
合に、Ｓ１８で３フィールド待つのは、追い越しが起こ
った直後における演算は、正しい値が出ず、また３フィ
ールド以内で追い越しが起こるような同期のタイミング
がかけ離れた映像信号同士の変換は実際的でないからで
ある。

【００４８】「アドレス監視回路の構成」図６に、アド
レス監視回路１６の具体的構成例を示す。入力Ｖによっ
てリセットされるカウンタ２２には表示Ｈがクロックと
して入力される。従って、このカウンタ２２は、表示映
像信号における水平走査線数をカウントする。

【００４９】このカウンタ２２の出力は、レジスタ２４
のデータ入力端に接続されている。さらに、このレジス
タ２４の出力は、レジスタ２６のデータ入力端に接続さ
れており、これらレジスタ２４，２６には表示Ｖがクロ
ックとして入力され、これによって、表示Ｖの立ち下が
りのタイミングで、その時のデータ入力端の値を取り込
む。従って、レジスタ２４には、入力Ｖの立ち下がりか
ら表示Ｖの立ち下がりまでの水平走査線数Ｂが得られ、
レジスタ２６には１つ前の表示Ｖの立ち下がりの際にレ
ジスタ２４に取り込まれた値、すなわちＡが得られる。

【００５０】一方、カウンタ２２の出力は、レジスタ２
８にも供給され、このレジスタ２８は、入力Ｖの立ち下
がりによって、カウンタ２２の出力を取り込む。従っ
て、このレジスタ２２には、１垂直走査期間の水平走査
線数Ｌが取り込まれる（図５のＳ１１）。

【００５１】レジスタ２４，２６の出力であるＡとＢ
は、減算器３０に入力され、この出力にＡ−Ｂが得られ
る。また、レジスタ２４の出力と、レジスタ２８の出力
は、減算器３２に入力され、その出力にＬ−Ｂが得られ
る。

【００５２】ＢとＡ−Ｂは、比較器３４に入力され、こ
こでＡ−Ｂ≦Ｂが判定される（図５のＳ１６）。また、
Ａ−ＢとＬ−Ｂは比較器３６に入力され、ここで｜Ａ−
Ｂ｜＞｜Ｌ−Ｂ｜が判定される（図５のＳ１３）。そし
て、両比較器３４，３６の判定結果が「１」（Ｙ）であ
るときは各々、フィールド判定部３８，４０の判定出力
が、セレクタ４２に供給され、比較結果が「０」（Ｎ）
であるときはそのままセレクタ４２に供給される。セレ
クタ４２は、Ａ−Ｂ≧０であれば、フィールド判定部３
８の出力を、そしてＡ−Ｂ＜０であればフィールド判定
部４０の出力を選択する（図５のＳ１２）。なお、フィ
ールド判定部３８，４０は、図７に示す信号ＲＥＭとＷ
Ｅの一致を判定することにより、図５のＳ１７及びＳ１
４の判定をそれぞれ行うものである。

【００５３】セレクタ４２の出力はセレクタ４４への信
号Ｓが「Ｌ」であるとき、セレクタを４４を介しＭＯＮ
として出力されるが、このセレクタ４４の出力は、カウ
ンタ４６の出力によって制御される。カウンタ４６は、
表示Ｖをカウントするが、そのリセットには、セレクタ
４２の出力が入力されている。そして、このカウンタ４
６は、カウント値が３で「Ｈ」を出力する。そして、こ
の出力は、インバータ４８で反転されて、セレクタ４４
の制御端に信号Ｓとして入力されると共に、自己のイネ
ーブル信号入力端ＥＮに入力されている。

【００５４】従って、カウンタ４６はセレクタ４２の出
力が立ち上がることによってリセットされ、端子ＥＮへ
の出力Ｓが「Ｈ」になるため、表示Ｖをカウントし始め
る。また、その時、セレクタ４４の制御端に「Ｈ」を供
給することで、セレクタ４４は「Ｌ」の入力を選択して
出力し、セレクタ４２の出力が禁止される。また、カウ
ント値が３になると、セレクタ４４の制御端に「Ｌ」が
供給され、セレクタ４４はセレクタ４２の出力をそのま
ま出力する状態になる。また、このときＥＮが「Ｌ」に
なり、カウントが禁止される。

【００５５】このようにして、セレクタ４２の出力が立
ち上がった場合には、その立ち上がりが出力された後、
それから３フィールドは、「Ｈ」が出力されない（図５
のＳ１８）。

【００５６】そして、セレクタ４４の出力は、反転出力
がデータ入力端に接続されたフリップフロップ５０にク
ロックとして入力されている。従って、このフリップフ
ロップ５０は、セレクタ４４の出力にＨが出力される度
に「１」「０」を繰り返す。従って、このフリップフロ
ップ５０の出力は、図５のＳ１５のように、アドレス追
い越しの度に、「１」「０」を繰り返す。

【００５７】「タイミング制御ブロックの構成」図７
に、タイミング制御ブロック１０の構成を示す。表示映
像クロックジェネレータ１４のクロック発生部６０は、
内部の発振器（水晶発振器自体は、集積回路に外付けさ
れる）６０ａを有しており、この発振器６０ａのクロッ
クから表示Ｈ，表示Ｖ，読み出しアドレスリセット信号
ＲＲＳＴ、読み出しクロックＲＣＬＫを作成出力する。
また、クロック発生部６０は、表示Ｖの立ち下がりに応
じて「０」「１」を交互に繰り返す信号ＲＥ（フィール
ドの偶奇を表す信号）を発生する。

【００５８】そして、ＲＥとＭＯＮは、エクスクルーシ
ブオアゲート６２に入力され、ＭＯＮが「１」の時に
は、ＲＥが反転され、ＭＯＮが「０」の時には、ＲＥが
そのまま出力される。エクスクルーシブオアゲート６２
の出力は、インバータ６４で反転され、アンドゲート６
６に入力されるとともに、アンドゲート６８にそのまま
入力される。そして、アンドゲート６６，６８には、有
効映像期間に「Ｈ」が供給される。

【００５９】このため、ＭＯＮが「０」であれば、反転
されないＲＥがＲＥ１として、アンドゲート６８から出
力され、反転されたＲＥがＲＥ２としてアンドゲート６
６から出力される。従って、ＲＥの「Ｈ」「Ｌ」によっ
て、メモリＭ１，Ｍ２から交互に映像信号が読み出され
る。また、ＭＯＮが「１」であれば、反転されたＲＥが
ＲＥ１として、アンドゲート６８から出力され、反転さ
れないＲＥがＲＥ２としてアンドゲート６６から出力さ
れる。従って、ＲＥの「Ｈ」「Ｌ」によって、メモリＭ
２，Ｍ１から交互に映像信号が読み出される。なお、Ｒ
Ｅ１，ＲＥ２の「Ｈ」は、アンドゲート６６，６８によ
り有効映像期間のみに制限される。

【００６０】また、入力映像クロックジェネレータ１２
は、クロック発生部５２を有しており、このクロック発
生部５２が入力Ｈ，入力Ｖに基づいてＷＣＬＫ，ＷＲＳ
Ｔ，ＷＥを発生する。そして、ＷＥは、アンドゲート５
４にそのまま入力されると共に、アンドゲート５６にイ
ンバータ５８を介し供給される。アンドゲート５４，５
６には有効映像期間の信号も供給されているため、フィ
ールドメモリＭ１，Ｍ２の書き込み許可信号ＷＥ１，Ｗ
Ｅ２がアンドゲート５４，５６の出力に得られる。な
お、ＷＥは、アドレス監視回路１６にも供給されてい
る。

【００６１】「重心補正回路の構成」上述のように、Ｍ
ＯＮによって、読み出しメモリを切り換える。従って、
１フィールドの挿入や削除が行われ、表示映像における
偶数フィールドと奇数フィールドが入れ替わってしま
う。例えば、奇数フィールドの走査線データがｍ，ｍ＋
２，ｍ＋４，ｍ＋６，・・・であり、偶数フィールドの
走査線データがｍ＋１，ｍ＋３，ｍ＋５，ｍ＋７・・・
であったとする。通常の場合には、表示映像において、
ｍ，ｍ＋１，ｍ＋２，ｍ＋３，ｍ＋４，・・・の順にな
る。しかし、フィールドの挿入又は削除があると、表示
装置においては、フィールドの入れ替わりにより、ｍ＋
１，ｍ，ｍ＋３，ｍ＋２，ｍ＋５，・・・というように
表示される。

【００６２】これをさけるためには、偶数フィールドに
表示される奇数フィールド用のデータをフィールドの１
走査線分上にシフトさせればよい。

【００６３】そこで、本実施形態では、クロック発生部
６０には、重心補正回路７０が設けられている。この重
心補正回路７０は、ＭＯＮの「０」「１」の切り換えに
よる画面中の映像の重心の変動を補正するものであり、
有効映像期間信号をＭＯＮによって変更する。この重心
補正回路７０の構成例について、図８に基づいて、説明
する。

【００６４】まず、５２５カウンタ７２は、表示フレー
ムＶでリセットされ、表示Ｈをカウントする。従って、
１フレーム分（５２５）のカウントを行う。フィールド
毎の表示Ｖをリセットに使用しても、奇数又は偶数フィ
ールドの表示Ｖを認識してリセットしてもよい。

【００６５】この５２５カウンタ７２の出力は、比較器
７４及び７６に入力される。比較器７４には、垂直方向
表示位置調整部７８からの有効映像期間についての信号
が供給されている。また、比較器７６には、垂直方向表
示位置調整部７８からの出力が、２６２加算器８０及び
１加算器８２を介し、供給されている。なお、１加算器
８２は、ＭＯＮが「１」の時「０」を加算し、ＭＯＮが
「０」の時「１」を加算するものである。

【００６６】そして、垂直方向表示位置調整部７８の出
力は、例えば、１５〜２４８であり、この場合は１フィ
ールドの上下１５本の水平ラインが除かれる。そこで、
比較器７４は、５２５カウンタ７２の出力が、１５〜２
４８のラインの時に「Ｈ」を出力する。

【００６７】一方、ＭＯＮが「１」であり、１加算器８
２が０加算の時、比較器７６には、２７７〜５１０が供
給され、５２５カウンタ７２のカウント値が２２７〜５
１０の時、Ｈが出力される。また、ＭＯＮが「０」の時
には、５２５カウンタ７２のカウント値が２７８〜５１
１の時「Ｈ」が出力される。なお、オアゲート８４は、
比較器７４，７６のいずれかが「Ｈ」の時に「Ｈ」を出
力することで、これらの和をとり、有効映像期間を決定
するものである。

【００６８】これによって、図９（Ａ），（Ｃ）に示す
ように、ＭＯＮが「１」の時は（図９（Ｃ））、ＭＯＮ
が「０」の時（図９（Ａ））に比べ、表示映像が全体的
にフィールドの１／２水平走査線分だけ上にシフトす
る。しかし、図９（Ｂ）に示すような走査線データの逆
転はなくなり、これによって重心が補正された表示が実
施される。

【００６９】「その他の構成」上述の例では、フィール
ドメモリを２つ設ける例について記載した。しかし、こ
れに代えフレームメモリを２つ設けることもできる。フ
レームメモリを設けた場合には、読み出しメモリの切り
換えは、フレーム毎の挿入又は削除になる。従って、読
み出しメモリの切り換えによって、表示映像の移動は起
こらず、重心補正は不要である。

【００７０】ところで、以上説明した例においては、ア
ドレスの追い越しが発生することが予測された場合、読
み出しを行ったメモリに対して再度読み出しを行うよう
にしたが、その代わりに、書き込みを行ったメモリに対
して再度書き込みを行うようにしてもよい。この場合
は、上述の例で表示Ｖを基準として信号ＭＯＮを生成し
た代わりに、入力Ｖを基準にして信号ＭＯＮを生成し、
生成した信号ＭＯＮで書き込み側のライトイネーブル信
号ＷＥ１，ＷＥ２を反転させるようにすればよく、回路
構成はほぼ同一の構成で達成できる。

【００７１】さらに、このようにして入力Ｖを基準にし
て信号ＭＯＮを生成し、アドレスの追い越しが発生する
ことが予測された場合のみ、書き込みを１フィールド分
だけ禁止するようにしてもよい。

【００７２】尚、本発明は、唯一のフレームメモリを用
いて、アドレスの追い越しが発生することが予測された
場合、書き込みを禁止するシステムにも適用でき、この
場合は、図５Ｓ１４，Ｓ１７でのフィールド判定を省略
すればよい。

【図面の簡単な説明】

【図１】 実施形態の全体構成を示すブロック図であ
る。

【図２】 メモリの切り換えを示す説明図である。

【図３】 読み出しメモリの切り換えを示す説明図であ
る。

【図４】 入力映像信号と表示映像信号のずれの説明図
である。

【図５】 読み出しメモリの切り換え動作を示すフロー
チャートである。

【図６】 アドレス監視回路の構成を示すブロック図で
ある。

【図７】 タイミング制御ブロックの構成を示すブロッ
ク図である。

【図８】 重心補正回路の構成を示すブロック図であ
る。

【図９】 重心補正の動作の説明図である。

【図１０】 従来例の構成を示すブロック図である。

【符号の説明】

１０ タイミング制御ブロック、１２ 入力映像クロッ
クジェネレータ、１４クロックジェネレータ、Ｍ１，Ｍ
２ フィールドメモリ。

フロントページの続き (72)発明者 澤田 繁 神奈川県横浜市神奈川区守屋町３丁目12 番地 日本ビクター株式会社内 (72)発明者 堀田 照男 神奈川県横浜市神奈川区守屋町３丁目12 番地 日本ビクター株式会社内 (56)参考文献 特開 平６−284311（ＪＰ，Ａ) 特開 平５−35257（ＪＰ，Ａ) 特開 平５−191782（ＪＰ，Ａ) 特開 昭63−7593（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 5/00 - 5/42 H04N 5/04 - 5/12 H04N 5/91 - 5/93 H04N 5/94 - 5/95

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 入力映像信号を書き込みクロックに従っ
   て２つのメモリのいずれかに書き込み、読み出しクロッ
   クに従って上記２つのメモリのいずれかから映像信号を
   読み出すことによって、入力映像信号とは同期信号が異
   なる表示映像信号を得る映像信号処理装置であって、 表示映像信号の垂直同期信号と入力映像信号の垂直同期
   信号のずれ量を検出するずれ量検出手段と、 検出したずれ量の経時変化量を検出するずれ量変化検出
   手段と、 検出したずれ量と、ずれ量の経時変化量の比較を行う比
   較手段と、 書き込みと読み出しとが、同一のメモリに対し行われて
   いるか否かを判断する判定手段と、 上記比較手段と上記判定手段の双方の結果に応じて、読
   み出しもしくは書き込みを行ったメモリに対して読み出
   しもしくは書き込みを連続して行うかを決定して２つの
   メモリに対するアクセスを制御する制御手段と、 を有することを特徴とする映像信号処理装置。
2. 【請求項２】 請求項１に記載の装置において、 上記２つのメモリは、それぞれが映像信号の１フィール
   ド分ずつ順次記憶するフィールドメモリであり、 さらに、同一メモリに対する読み出しもしくは書き込み
   により、表示映像信号における偶奇フィールドの入れ替
   わりを補正するために、一方のフィールドの映像信号を
   シフトする重心補正回路を有することを特徴とする映像
   信号処理装置。
3. 【請求項３】 請求項２に記載の装置において、 上記ずれ量検出手段は、 表示映像信号又は入力映像信号の隣接する２つの垂直同
   期信号について、前回と今回の上記ずれ量を検出し、 上記ずれ量検出手段は、 前回のずれ量と今回のずれ量の差からずれ量の経時変化
   量を検出し、 上記比較手段は、 今回のずれ量と、今回算出したずれ量の経時変化量を比
   較し、次回までのずれ量の変化に伴い、入力映像信号の
   垂直同期と表示映像信号の垂直同期信号との前後関係が
   逆転するか否かを判定することを特徴とする映像信号処
   理装置。