JP7449062B2 - 電子機器およびその制御方法 - Google Patents

電子機器およびその制御方法 Download PDF

Info

Publication number
JP7449062B2
JP7449062B2 JP2019184078A JP2019184078A JP7449062B2 JP 7449062 B2 JP7449062 B2 JP 7449062B2 JP 2019184078 A JP2019184078 A JP 2019184078A JP 2019184078 A JP2019184078 A JP 2019184078A JP 7449062 B2 JP7449062 B2 JP 7449062B2
Authority
JP
Japan
Prior art keywords
display
synchronization signal
image data
period
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019184078A
Other languages
English (en)
Other versions
JP2021061511A (ja
Inventor
英俊 小沼
康一 郡司
靖 伊藤
学 梅山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2019184078A priority Critical patent/JP7449062B2/ja
Priority to US17/061,812 priority patent/US11496652B2/en
Publication of JP2021061511A publication Critical patent/JP2021061511A/ja
Application granted granted Critical
Publication of JP7449062B2 publication Critical patent/JP7449062B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/06Generation of synchronising signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • H04N23/62Control of parameters via user interfaces
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • H04N23/63Control of cameras or camera modules by using electronic viewfinders
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • H04N23/67Focus control based on electronic image sensor signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Studio Devices (AREA)
  • Focusing (AREA)
  • Indication In Cameras, And Counting Of Exposures (AREA)
  • Automatic Focus Adjustment (AREA)
  • Information Transfer Systems (AREA)

Description

本発明は表示部を備える電子機器及びその制御方法に関する。
デジタル一眼カメラとして、一眼レフカメラとミラーレスカメラがある。一眼レフカメラと比較してミレーレスカメラは、小型・軽量である。ミラーレスカメラでは、接眼ファインダーが、光学式ファインダー(Optical View Finder:OVF)から、電子式ファインダー(Electronic View Finder:EVF)に置き換えられている。ミラーレスカメラでは、撮影時において被写体確認の為にEVFを継続的に動作させる必要がある。このことが、OVFを用いる一眼レフカメラに比べてミラーレスカメラの消費電力を増加させる一因となり、一眼レフカメラに比べてミラーレスカメラの撮影可能枚数を少なくしている。
この課題に関して、シャッターボタンの操作状態に応じて、EVFに転送する画像データの転送レートを切り替えることにより、EVFに画像が表示されている状態での消費電力を低減させる方法が提案されている(特許文献1参照)。また、所定時間無操作状態が続いた場合に、画像処理用のクロック周波数を下げる(フレームレートを下げる)とともに表示輝度を下げることにより、消費電力を抑える技術も提案されている(特許文献2参照)。
特開2007-19583号公報 特開2007-96456号公報
しかしながら、特許文献1では、EVFの表示フレームレートを転送レートに拘わらず一定にするため、低転送レート時には表示画像の解像度を低くする必要があり、被写体および操作用付加情報の視認性が低下する。また、特許文献2では、表示画像の解像度を一定に保つために表示フレームレートを切り替えるが、フレームレートの切り替え時にEVFの表示途切れが発生してしまう。このような表示途切れを防ぐためには、表示処理用途の複数のクロック発振器を用いて動作周波数を変更しなければならない。すなわち、EVFの視認性を維持しながらEVFの消費電力を低減しようとすると、表示処理用途の構成が複雑化してしまう。
本発明は、表示の視認性への影響を抑えながら、表示レートを変更する技術を提供する。
本発明の一態様による電子機器は、以下の構成を備える。すなわち、
画像データを表示する表示手段を備える電子機器であって、
前記表示手段の表示レートに応じた同期信号を生成する同期制御手段と、
第1の動作用のクロックで動作し、前記表示手段に表示させる一画面の画像データを前記同期信号に同期して画像処理する画像処理手段と、を備え、
前記同期制御手段は、前記第1の動作用のクロック変更することなく、前記同期信号の周期を、前記表示手段の第1の表示レートに対応する第1の周期と、前記第1の表示レートよりも高い第2の表示レートに対応する第2の周期とを含む複数の周期のいずれかに変更する。
本発明によれば、表示の視認性への影響を抑えながら、表示レートを変更することができる。
第1実施形態に係る表示システムの構成例を示すブロック図。 第1実施形態における同期信号とデータ伝送のタイミングチャート。 第2実施形態に係る表示システムの構成例を示すブロック図。 第2実施形態における同期信号切り替えのタイミングチャート。 第2実施形態における同期信号切り替えのフローチャート。 第2実施形態における同期信号とデータ伝送のタイミングチャート。 第2実施形態における並列処理数削減における同期信号とデータ伝送のタイミングチャート。 第3実施形態に係る表示システム構成例を示すブロック図。
以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
<第1実施形態>
図1は、第1実施形態に係る表示システムの構成例を示すブロック図である。表示システムは、例えば、画像データを表示する表示部を備える電子機器の一部として用いることができる。そのような電子機器としては、デジタルカメラ、スマートフォン、タブレットなどがあげられる。表示システムに入力された画像は、一旦、画像メモリ103に蓄積される。CPU101は、不図示のメモリに格納されたプログラムを実行することにより各種の処理を実現する。例えば、CPU101は、表示部107の表示レートに応じて、同期制御部102に同期信号の切り替え指示を出す。同期制御部102は、CPU101の指示に従うことにより、表示部107の表示レートに応じた同期信号を表示画像処理部104に供給する。表示部107は、所定のフレームレートで1フレームずつ画像を表示するノンインターレース方式と、1フレームの画像を複数のフィールドに分けて所定のフィールドレートで1フィールドずつ画像を表示するインターレース方式で動作することができる。本明細書において、表示レートとは、フレームレートおよびフィールドレートを包含した用語である。
表示画像処理部104は、表示画像処理部104が動作するためのクロック(動作用のクロック)を発生するクロック発生部1041を有している。このクロックは、同期制御部102が出力する同期信号の変化の影響を受けない。そのため、このクロックは、同期信号が変化しても、変化しない。表示画像処理部104は、クロック発生部1041が生成したクロックを使用して画像データに所定の画像処理を行う。また、表示画像処理部104は、同期制御部102で生成された同期信号に基づいて画像メモリ103から表示画像データを読み出し、画像処理をした後に送信部105に表示画像データを送る。こうして、表示画像処理部104は、同期信号とは別の、動作用のクロックで動作し、同期信号に同期したフレームレートで画像データを画像処理する。送信部105は、表示画像データを受信部106に送信する。受信部106は、送信部105から受信した表示画像データを表示部107に送り、表示部107は、受け取った表示画像データを、上記同期信号に同期した表示レートで表示する。
フレームデータとフィールドデータの伝送について説明する。フィールドデータを使った代表的な伝送方式にインターレース方式がある。インターレース方式におけるフィールドデータは、フレームデータの奇数ラインのみのデータ(奇数フィールド)と偶数ラインのみのデータ(偶数フィールド)で構成されている。フィールドデータを伝送する場合、奇数フィールドの画像と偶数フィールドの画像が交互に表示部107に提供される。インターレース方式では、時間方向でフィールドデータを積分すると、偶数ラインと奇数ラインが積分され、あたかも1つのフレームデータが伝送されたように表示させることができる。一方、1フィールドデータ当たりの伝送量は、1フレームデータの伝送量の半分になる。逆に1フレームデータの伝送量で、2フィールドデータの伝送をすることができる。具体的には、60フレームデータの伝送量と、120フィールドデータの転送量は同一になる。
上記に代表的なフィールドデータの伝送方式であるインターレース方式の例を挙げたが、奇数フィールド・偶数フィールド以外にも、様々なフィールドデータの生成方式が存在している。本実施形態では、フィールドデータがフレームデータの半分のデータ量であれば良く、フィールドデータの生成方法については限定されない。
次に、同期制御部102が発生する同期信号と各部の動作について説明する。図2は、同期制御部102で生成され、表示画像処理部104に供給される同期信号と、表示画像処理部104から送信部105と受信部106を経て表示部107に至るまでのデータ伝送のタイミングを示すタイミングチャートである。
図2(a)は、一秒間に30フレームの表示データを伝送する時のタイミングチャートである。同期信号は、1秒間に30回の区切りがあり、1つの区切りの前半で1フレームの表示データが伝送される。1つの区切りの後半は余剰期間となる。すなわち、同期信号により規定される1フレームの処理期間(1周期)において、表示画像処理部104、送信部105、受信部106には、それぞれが動作する期間を除く余剰期間が存在している。図2(b)は、一秒間に60フレームの表示データを伝送する時のタイミングチャートである。同期信号は、1秒間に60回の区切りがあり、1つの区切り全体の時間を使用して1フレームの表示データが伝送される。図2(c)は、一秒間に120フィールドの表示データを伝送する時のタイミングチャートである。なお、今後の図の説明において、フィールドデータをフレームデータと区別する為、フィールドデータの表記の最後にダッシュをつけることとする。同期信号は、1秒間に120回の区切りがあり、1つの区切りに1フィールドの表示データを伝送する。前述のように120フィールドデータの伝送量は、60フレームデータの伝送量と同一になる。
図2(a)、(b)、(c)のいずれも、表示画像処理部104、送信部105、受信部106におけるデータの処理速度は同じである。したがって、表示画像処理部104、送信部105、受信部106は、同期信号に関わらず、同一クロック周波数で処理を行うことが可能である。図2(a)、(b)、(c)のように同期信号を遷移させてもクロック周波数を変える必要がないので、画像途切れが発生しない。すなわち、動作用のクロックは変更しないで、同期信号の周期を、表示部107の表示レートに応じて変更することで、表示部107の表示レートを変更する際の画像跡切れが防止される。また、表示画像処理部104、送信部105、受信部106は、データを処理していない時は、消費電力の抑制の為、動作を制限する。すなわち、同期信号による1フレームの処理期間(1周期)のうち画像処理に要する期間を除く余剰期間においては、各部の動作が制限される。本実施形態では、例えば、図2(a)において、表示画像処理部104、送信部105、受信部106、が上述した余剰期間において動作を制限する(例えば、停止する)。これにより、クロック周波数を変えることなく、図2(a)における消費電力は、図2(b)と図2(c)のそれぞれにおける消費電力のおよそ半分になる。
また、図2(c)では、同期制御部102が生成する同期信号は、図2(b)の同期信号が対応するフレームレートの倍の周波数のフィールドレートに対応している。表示画像処理部104では、図2(c)のフィールドレートにおける1つのフィールドの処理期間内(1周期内)に処理される画像データ量が、図2(b)のフレームレートにおける1つのフレームの処理期間内(1周期内)に処理される画像データ量の半分になっている。結果、消費電力が抑えられ、図2(c)における消費電力は、図2(b)における消費電力からそれほど変わらない。図2(c)は、表示画像処理部104が、同期信号の1周期内に表示部107に提供する画像データのデータ量を、表示部の表示レートに応じて変更する構成の一例である。
なお、表示画像処理部104、送信部105、受信部106の並列処理数を減らすことにより、処理時間は長くなるが、クロック周波数を変えることなく、消費電力を抑えることができる。例えば、表示画像処理部104は、同期信号の周期と画像処理に要する時間との関係に基づいて、画像データを処理する並列処理数を変更するようにしてもよい。例えば、図2(a)において、表示画像処理部104は、1フレームの期間の前半で全ての画像データを処理しているが、1フレームの期間の前半と後半で画像データを処理する。この場合、単位時間あたりに処理される画像データの量が半分になる(並列処理数が半分になる)。
以上のように、第1実施形態によれば、表示部107における視認性を低下させず、また、表示処理用途の複数のクロック発生器を用いることもなく、表示システムの消費電力を削減することが可能となる。
<第2実施形態>
図3は、第2実施形態に係る表示システムの構成例を示すブロック図である。第2実施形態では、撮像部を有する電子機器の表示システムについて説明する。
図3は、第2実施形態による表示システムの構成例を示すブロック図である。第1実施形態と同様の構成には、同一の参照番号が付してある。操作部301は、ユーザからの指示を受け付け、その指示内容をCPU101に伝える。CPU101は、操作部301から受け付けたユーザ指示に従い、同期制御部102に同期信号の切り替え指示を出す。また、CPU101は、操作部301から受け付けたユーザ指示に従い、撮像部310内のフォーカス制御部311にフォーカス制御の指示を出す。同期制御部102は、表示画像処理部104、センサ処理部314、現像処理部316に同期信号を供給する。同期制御部102から供給されるこれらの同期信号は、同じ周期を有するが、供給先の各部における処理のタイミングに応じて位相がずれている。
撮像部310は、同期制御部102から供給される同期信号の変化の影響を受けない、動作用のクロックで動作し、被写体を撮像して得られた画像を表示画像処理部104が処理する画像データとして画像メモリ103に格納する。撮像部310は、フォーカス制御部311、レンズ部312、センサ部313、センサ処理部314、画像メモリ315、現像処理部316を備える。フォーカス制御部311は、CPU101の指示に従い、レンズ部312を駆動してフォーカスを制御する。センサ部313は、撮像素子を有し、センサ処理部314の制御下で、レンズ部312を通して画像を取り込む。
センサ処理部314は、クロック発生部3141を有している。センサ処理部314は、クロック発生部3141で生成されたクロックで動作し、同期制御部102から供給される同期信号に従って、センサ部313から画像データを読み出す。センサ処理部314は、センサ部313から読み出した画像データに対して撮像素子固有の画素欠陥等の補正をした後、補正後のデータを画像メモリ315に格納する。こうして、センサ処理部314は、同期制御部102からの同期信号に従ったフレームレートで、センサ部313から得られる画像データを画像メモリ315に書き込む。
現像処理部316は、クロック発生部3161を有している。現像処理部316は、クロック発生部3161で生成されたクロックで動作し、同期制御部102から供給される同期信号に従って、画像メモリ315に格納されている画像データを読み出し、現像処理を行う。現像処理部316は、画像メモリ103に現像後の画像データを格納するとともに、フォーカス制御の為のデータをフォーカス制御部311に渡す。こうして、現像処理部316は、同期制御部102からの同期信号に従ったフレームレートで、画像メモリ315から読み出した画像データに現像処理を施し、現像後の画像データを画像メモリ103に格納する。表示画像処理部104、送信部105、受信部106、表示部107は、第1実施形態で説明したとおりである。
図4は、同期制御部102による同期信号の切り替えのタイミングを示すタイミングチャートである。同期制御部102は、CPU101との協働により、ユーザの指示に従って同期信号の周期を制御する。通常動作時(期間401)では、センサ部313から表示部107に至るシステム全体が30フレーム/秒で動作している。操作部301において、フォーカスを合わせる指示(例えば、シャッタースイッチの半押し操作)をユーザから受けると、CPU101がこれを同期制御部102に通知する。指示を受けた同期制御部102は、センサ部313による画像の取得から、現像処理部316による画像メモリ103への画像データの書き込みまでの処理が、60フレーム/秒または120フレーム/秒で実行されるように同期信号を切り替える(期間402)。
期間402において、センサ部313による画像の取得から現像処理部316による画像メモリ103への画像データの書き込みが60フレーム/秒で動作する場合は、表示画像処理部104から表示部107も60フレーム/秒に切り替わる。一方、期間402において、センサ部313による画像の取得から現像処理部316による画像メモリ103への画像データの書き込みが120フレーム/秒で動作する場合は、表示画像処理部104から表示部107までの動作は、120フィールド/秒に切り替わる。なお、撮影終了後は、全体の処理が通常動作時(30フレーム/秒)に戻る(期間403)。
以上のように、第2実施形態では、ユーザの指示に従って同期信号の周期が制御される。例えば、ユーザの指示は、撮像部310にけるフォーカス制御に関する指示に従って同期信号が制御される。この場合、同期制御部102は、フォーカス制御を行っている間の周期(フレームレート)が、フォーカス制御を行っていない間の周期(フレームレート)よりも大きくなるように同期信号を制御する。
図5は、同期制御部102による同期信号の切り替え処理を示すフローチャートである。S501で制御を開始する。S502で、同期制御部102は、撮像部310から表示部107までを30フレーム/秒で動作させるための同期信号を出力する(30P制御)。S503にて、CPU101から制御終了が指示されたかを判定する。制御終了が指示された場合(S503でYES)、処理はS504に進み、同期制御が終了する。制御終了が指示されていなければ、処理はS505に進む。
操作部301にてユーザからフォーカスの指示(例えば、シャッターボタン半押し)を受けると、CPU101はフォーカス開始を同期制御部102に出力する。S505において、同期制御部102は、CPU101からフォーカス開始を受信したか否かを判定する。フォーカス開始が受信されていないと判定された場合(S505でNO)、処理はS502に戻る。フォーカス開始を受信したと判定された場合(S505でYES)、処理はS506へ進む。S506にて、同期制御部102は、フォーカス制御が連続フォーカス制御かどうかを判定する。連続フォーカス制御か否かはCPU101から通知される。連続フォーカス制御と判定された場合(S506でYES)、処理はS507に進み、連続フォーカス制御ではないと判定された場合(S506でNO)処理はS509に進む。
S507において、同期制御部102は、撮像部310(センサ部313~現像処理部316)が120フレーム/秒で動作するように同期信号を制御する(120P制御)。また、同期制御部102は、画像メモリ103からのデータ読み出しから表示部107までが、120フィールド/秒で動作するように同期信号を制御する(120I制御)。これにより、フォーカス処理を高速化するともに、ユーザに対して素早い被写体への視認性をあげることができる。なお、画像メモリ103では、撮像部310(現像処理部316)により120フレーム/秒で画像データが書き込まれ、表示画像処理部104により120フィールド/秒で画像データが読み出される。
一方、S506で連続フォーカス制御でないと判定された場合(S506でNO)、S509にて、同期制御部102は、センサ部313から表示部107に至るシステム全体が60フレーム/秒で動作するように同期信号を制御する(60P制御)。これにより、30フレーム/秒時(30P制御)と比較して、フォーカス処理を高速化するとともに、ユーザに対して素早い被写体への視認性をあげることができる。S508とS510では、同期制御部102は撮影終了か否か判定する。撮影終了でない場合(撮影中の場合)は、それぞれ、S507、S509の処理を繰り返す。撮影が終了すると(S508でYESまたはS510でYES)、処理はS502に戻り、30P制御が行われる。
なお、図5では、同期信号切り替えをフォーカス制御に当て嵌めて説明したが、露出制御やその他の制御、またその複合条件を同期信号切り替え条件に使用しても良い。
次に、同期制御部102が発生する同期信号と各部の処理について説明する。図6は、同期制御部102で生成され、センサ処理部314、現像処理部316、表示画像処理部104に供給される同期信号と、センサ部313から表示部107に至るまでの全体のデータ伝送のタイミングを示すタイミングチャートである。なお、図6では、センサ処理部314、現像処理部316、表示画像処理部104に供給される同期信号をそれぞれセンサ同期信号、現像同期信号、画像処理同期信号と表記している。
図6(a)は、30フレーム/秒で表示処理する時のタイミングチャートである。センサ部313からの画像データの読み出しから、センサ処理部314、画像メモリ315、現像処理部316を経て、画像メモリ103へ画像データが書き込まれるまでの処理は、60フレーム/秒処理や120フレーム/秒処理を行えるように、高速で動作する。画像メモリ103から画像データが読み出されてから、表示画像処理部104、送信部105、受信部106を経て表示部107で表示されるまでの処理では、1つの区切り(30フレーム/秒の同期信号の間)の前半で1フレームの処理が行われる。
図6(b)は、60フレーム/秒で表示処理する時のタイミングチャートである。図6(a)との違いは、それぞれの同期信号の周期が半分になっていることである。また、第1実施形態で説明したように、表示画像処理部104から表示部107へ至るまでの1フレームの処理では、1つの区切り(60フレーム/秒の同期信号の間)の全体の時間が使用されている。
図6(c)は、撮像部310が120フレーム/秒で動作し、表示画像処理部104から表示部107までの表示処理が120フィールド/秒で動作する場合のタイミングを示すタイミングチャートである。センサ部313からの画像データの読み出しから、センサ処理部314、画像メモリ315、現像処理部316を経て画像メモリ103に画像データが書き込まれるまでは120フレーム/秒で動作する。結果、画像メモリ103には、120フレーム/秒で画像データが書き込まれる。また、画像メモリ103からの画像データの読み出しから、表示画像処理部104、送信部105、受信部106を経て、表示部107で表示されるまでの表示処理は、120フィールド/秒で動作する。なお、この場合、表示画像処理部104は、画像メモリ103に格納された画像データの連続するフレームから奇数フィールドのデータと偶数フィールドのデータを交互に読み出す。
センサ処理部314、画像メモリ315、現像処理部316、画像メモリ103、表示画像処理部104、送信部105、受信部106は、画像データを処理または伝送していない時は、消費電力の抑制の為、動作を制限している(例えば停止している)。また、これら処理部による画像データの処理または画像データの伝送は、同期信号の変化に関わらず同一のクロック周波数で動作することができる。そのため、クロック発生部3141、クロック発生部3161、クロック発生部1041は、図6の(a)、(b)、(c)と動作を遷移させても、クロック周波数を変える必要がなく、画像途切れが発生しない。また、撮像部310の少なくとも一部において、同期信号による1フレームの期間における画像データを処理しない期間中(余剰期間)の動作が抑制されることで、消費電力が抑えられる。例えば、図6(a)、6(b)、6(c)の順に消費電力が抑えられる。なお、図3では、センサ処理部314、現像処理部316、表示画像処理部104が用いるクロックが個別に生成されているが、これら処理部のうちの少なくとも2つが共通のクロックを用いて動作するようにしてもよい。
図7は、図6(a)と比べて並列処理数を削減した時の同期信号とデータ伝送のタイミングを示すタイミングチャートである。図6では、撮像部310の各部(センサ部313から現像処理部316)が120フレーム/秒で行えるように高速で動作し、処理時間以外の余剰期間では動作を制限することにより(例えば、動作を停止することにより)消費電力を抑制する構成を説明した。図7では、並列処理数(単位時間におけるデータの処理量)を削減することで消費電力を抑制する例を示す。
図7(a)では、センサ部313から画像データを読み出す際の伝送ライン数を削減し、削減された伝送ラインの動作を止めることによって、消費電力を抑制する方法を示している。ただし、並列処理数が削減されているため、センサ部313からの読み出し時間は図6(a)に比べて伸びている。画像メモリ315からの画像データ読み出し、現像処理部316の現像処理、画像メモリ103への画像データの書き出しも、上記方法と同様に、並列処理数を削減することにより、消費電力を抑えることができる。但し、図7(a)では、現像処理部316における並列処理数は通常の並列処理数となっている。現像処理部316は画像メモリ315と画像メモリ103で区切られているため、このように、並列処理数が削減された処理部と削減されていない処理部を混在させることができる。このような、撮像部310の少なくとも一部において、同期信号による1フレームの期間における並列処理数を変更する動作により、処理が途切れることなく消費電力を抑制することができる。
図7(b)は、画像メモリ103からの画像読み出しから表示部107に至る処理の並列処理数を下げた場合のタイミングチャートである。この場合も、同様の画像途切れのなく消費電力を削減できる。
以上のように、第2実施形態では、撮像部310を有する電子機器において、表示部107における表示の視認性を維持しつつ、表示制御に関わる処理の消費電力を削減することができる。
<第3実施形態>
第2実施形態では、画像メモリ103に画像データを供給する構成として撮像部310を有する電子機器を説明した。第3実施形態では、記録されている画像データを表示部107に再生表示する再生制御を行う再生部を有する電子機器について説明する。図8は、第3実施形態に係る表示システムの構成例を示すブロック図である。第3実施形態では、再生部802を有する電子機器のある表示システムを説明する。
ユーザより指示を受けた操作部301は、CPU101に操作内容を伝える。CPU101は、ユーザ指示に従い、同期制御部102に同期信号の切り替え指示を出す。同期制御部102は、各部に同期信号を供給する。なお、同期制御部102から再生部802に供給される同期信号と、同期制御部102から表示画像処理部104に供給される同期信号は、同じ周期を有し、互いに位相がずれているものとする。再生部802は、クロック発生部8021を有しており、クロック発生部8021で生成された、同期信号の変化の影響を受けない、動作用のクロックで動作する。再生部802は、同期制御部102で生成された同期信号に従い、記録データメモリ801から再生対象の画像データを読み出し、フレームごとの画像データを生成し、画像メモリ103に格納する。表示画像処理部104から表示部107の動作は、第1実施形態または第2実施形態で説明したとおりである。
動画データには、30フレーム/秒、60フレーム/秒、60フィールド/秒など様々な表示レートが存在する。記録データメモリ801に格納されている動画データのフレームレートに対応した同期信号で再生部802および表示画像処理部104~表示部107が動作することで、異なるフレームレートの画像データを適切に表示部107に表示することができる。また、フレームレートの異なる動画が混在している場合でも、フレームレート遷移時に映像を途切らせることなく消費電力を抑えることができる。また、動画データと静止画データが混在していても、例えば静止画データは30フレーム/秒で表示するように制御すればよい。
なお、上記各実施形態において、各処理部に供給される同期信号の位相がずれているものとしたが、これに限られるものではない。各処理部に同一の同期信号(周期と位相が同じ同期信号)を供給し、各処理部が必要に応じて同期信号から遅延して処理を開始するようにしてもよい。また、上記各実施形態は任意に組み合わせることができる。例えば、第2実施形態と第3実施形態を組み合わせることにより撮像部310と再生部802を有する電子機器が提供され得る。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。
101:CPU、102:同期制御部、103:画像メモリ、104:表示画像処理部、1041:クロック発生部、105:送信部、106:受信部、107:表示部、

Claims (19)

  1. 画像データを表示する表示手段を備える電子機器であって、
    前記表示手段の表示レートに応じた同期信号を生成する同期制御手段と、
    第1の動作用のクロックで動作し、前記表示手段に表示させる一画面の画像データを前記同期信号に同期して画像処理する画像処理手段と、を備え、
    前記同期制御手段は、前記第1の動作用のクロック変更することなく、前記同期信号の周期を、前記表示手段の第1の表示レートに対応する第1の周期と、前記第1の表示レートよりも高い第2の表示レートに対応する第2の周期とを含む複数の周期のいずれかに変更することを特徴とする電子機器。
  2. 前記第1の表示レートによる表示と前記第2の表示レートによる表示はノンインターレース方式による表示であることを特徴とする請求項1に記載の電子機器。
  3. 前記画像処理手段は、前記第1の動作用のクロックで動作することにより前記第2の表示レートに対応した処理速度で前記一画面の画像データを処理し、前記同期信号の周期が前記第1の周期である場合には、少なくとも前記第1の周期と前記第2の周期の差に相当する期間において、動作を制限することを特徴とする請求項1または2に記載の電子機器。
  4. 前記同期制御手段は、前記表示手段の前記第の表示レートの倍の第の表示レートに対応する同期信号を生成でき、
    前記画像処理手段において、前記第の表示レートにおける1周期内に処理される画像データ量が、前記第の表示レートにおける1周期内に処理される画像データ量の半分になることを特徴とする請求項1乃至3のいずれか1項に記載の電子機器。
  5. 前記画像処理手段は、前記第2の表示レートに対応する同期信号で画像データを処理する場合に、第1のフィールドの画像と第2のフィールドの画像を交互に前記表示手段に提供することを特徴とする請求項4に記載の電子機器。
  6. 前記画像処理手段は、前記同期信号の周期と前記画像処理に要する時間との関係に基づいて、画像データの処理する並列処理数を変更することを特徴とする請求項1に記載の電子機器。
  7. 第2の動作用のクロックで動作し、被写体を撮像することにより、前記画像処理手段に画像データを提供する撮像部をさらに備え、
    前記撮像部は、前記同期制御手段が生成する前記同期信号フレームレートで、撮像により得られる1フレームの画像データを提供することを特徴とする請求項1乃至6のいずれか1項に記載の電子機器。
  8. 前記撮像部は、前記第2の動作用のクロックで動作することにより、前記表示手段に対して選択され得る最も高い表示レートで前記1フレームの画像データを提供する処理速度で撮像および現像を行う、ことを特徴とする請求項7に記載の電子機器。
  9. 前記撮像部は、
    撮像を行うセンサ部と、
    前記同期信号と同じ周期を有し、前記同期信号と位相がずれた第1の他の同期信号に基づいて、前記センサ部から出力される画像データを処理するセンサ処理手段と、
    前記同期信号と同じ周期を有し、前記同期信号および前記第1の他の同期信号と位相がずれた第2の他の同期信号に基づいて、前記センサ処理手段が処理した画像データを現像処理する現像処理手段と、を備えることを特徴とする請求項7または8に記載の電子機器。
  10. 前記同期制御手段は、ユーザの指示に従って前記同期信号の周期を制御することを特徴とする請求項1乃至9のいずれか1項に記載の電子機器。
  11. 前記同期制御手段は、前記撮像部におけるフォーカス制御に関するユーザの指示に従って前記同期信号の周期を制御することを特徴とする請求項7乃至9のいずれか1項に記載の電子機器。
  12. 前記同期制御手段は、前記フォーカス制御を行っている間の前記表示手段の表示レート前記第2の表示レートになり、前記フォーカス制御を行っていない間の前記表示手段の表示レートが前記第1の表示レートになるように前記同期信号を制御することを特徴とする請求項11に記載の電子機器。
  13. 前記ユーザの指示が、消費電力の抑制に関する指示を含むことを特徴とする請求項10乃至12のいずれか1項に記載の電子機器。
  14. 前記撮像部の少なくとも一部において、前記同期信号による1フレームの期間における画像データを処理しない期間中は、動作が抑制されることを特徴とする請求項乃至のいずれか1項に記載の電子機器。
  15. 前記撮像部の少なくとも一部において、前記同期信号による1フレームの期間における並列処理数を変更することを特徴とする請求項乃至のいずれか1項に記載の電子機器。
  16. 第3の動作用のクロックで動作し、メモリから再生対象の画像データを読み出して前記画像処理手段に提供する再生手段をさらに備え、
    前記再生手段は、前記同期制御手段が生成する、前記同期信号と同じ周期を有する他の同期信号に従ったフレームレートで再生対象の画像データを提供することを特徴とする請求項1乃至15のいずれか1項に記載の電子機器。
  17. 前記同期制御手段は、前記再生手段が前記メモリから読み出した再生対象の画像データを再生するためのフレームレートに基づいて、前記同期信号の周期を制御することを特徴とする請求項16に記載の電子機器。
  18. 画像データを表示する表示手段を備える電子機器の制御方法であって、
    前記表示手段の表示レートに応じた同期信号を生成する同期制御工程と、
    動作用のクロックで動作し、前記表示手段に表示させる一画面の画像データを前記同期信号に同期して画像処理する画像処理工程と、を備え、
    前記同期制御工程では、前記動作用のクロック変更することなく、前記同期信号の周期を、前記表示手段の第1の表示レートに対応する第1の周期と、前記第1の表示レートよりも高い第2の表示レートに対応する第2の周期とを含む複数の周期のいずれかに変更することを特徴とする電子機器の制御方法。
  19. 請求項1乃至17のいずれか1項に記載された電子機器の各手段としてコンピュータを機能させるためのプログラム。
JP2019184078A 2019-10-04 2019-10-04 電子機器およびその制御方法 Active JP7449062B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019184078A JP7449062B2 (ja) 2019-10-04 2019-10-04 電子機器およびその制御方法
US17/061,812 US11496652B2 (en) 2019-10-04 2020-10-02 Electronic apparatus, method for controlling same, and computer readable medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019184078A JP7449062B2 (ja) 2019-10-04 2019-10-04 電子機器およびその制御方法

Publications (2)

Publication Number Publication Date
JP2021061511A JP2021061511A (ja) 2021-04-15
JP7449062B2 true JP7449062B2 (ja) 2024-03-13

Family

ID=75275273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019184078A Active JP7449062B2 (ja) 2019-10-04 2019-10-04 電子機器およびその制御方法

Country Status (2)

Country Link
US (1) US11496652B2 (ja)
JP (1) JP7449062B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070002168A1 (en) 2005-06-29 2007-01-04 Maximino Vasquez Techniques to switch between video display modes
JP2007019583A (ja) 2005-07-05 2007-01-25 Sony Corp 撮像装置
JP2009124435A (ja) 2007-11-14 2009-06-04 Sony Corp 画像処理装置、及び、画像処理装置の制御方法
JP2011022593A (ja) 2010-08-30 2011-02-03 Toshiba Corp 電子機器、及び表示制御方法
JP2011191775A (ja) 2006-12-15 2011-09-29 Nvidia Corp 節電のためにディスプレイのリフレッシュレートを調整するシステム、方法、及びコンピュータプログラム製品
JP2016165038A (ja) 2015-03-06 2016-09-08 セイコーエプソン株式会社 撮影装置
JP2017045326A (ja) 2015-08-27 2017-03-02 キヤノン株式会社 表示装置及びその制御方法、プログラム、並びに記憶媒体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4661187B2 (ja) 2004-11-25 2011-03-30 ソニー株式会社 同期信号発生装置及び撮像装置
JP4534253B2 (ja) 2005-09-27 2010-09-01 富士フイルム株式会社 撮像装置
TWI394437B (zh) * 2006-09-28 2013-04-21 Casio Computer Co Ltd 攝影裝置、記錄電腦程式之記錄媒體及攝影控制方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070002168A1 (en) 2005-06-29 2007-01-04 Maximino Vasquez Techniques to switch between video display modes
JP2007019583A (ja) 2005-07-05 2007-01-25 Sony Corp 撮像装置
JP2011191775A (ja) 2006-12-15 2011-09-29 Nvidia Corp 節電のためにディスプレイのリフレッシュレートを調整するシステム、方法、及びコンピュータプログラム製品
JP2009124435A (ja) 2007-11-14 2009-06-04 Sony Corp 画像処理装置、及び、画像処理装置の制御方法
JP2011022593A (ja) 2010-08-30 2011-02-03 Toshiba Corp 電子機器、及び表示制御方法
JP2016165038A (ja) 2015-03-06 2016-09-08 セイコーエプソン株式会社 撮影装置
JP2017045326A (ja) 2015-08-27 2017-03-02 キヤノン株式会社 表示装置及びその制御方法、プログラム、並びに記憶媒体

Also Published As

Publication number Publication date
US11496652B2 (en) 2022-11-08
US20210105383A1 (en) 2021-04-08
JP2021061511A (ja) 2021-04-15

Similar Documents

Publication Publication Date Title
US8368777B2 (en) Imaging apparatus for performing signal processes adapted to operational modes
JP2007295096A (ja) 同期信号生成装置、デジタルカメラ、及び同期信号生成方法
JP2008167349A (ja) 画像表示制御装置
US8274574B2 (en) Imaging apparatus for outputting an image signal according to a set shooting mode
JP2008263262A (ja) 撮像装置
JP7449062B2 (ja) 電子機器およびその制御方法
US10212316B2 (en) Video processing apparatus
JP2007135102A (ja) 撮像装置
US11356603B2 (en) Image capturing apparatus and control method therefor
JP4561452B2 (ja) 撮像装置、映像出力方法および映像再生プログラム
JP7332376B2 (ja) 撮像装置およびその制御方法ならびにプログラム
JP2006303630A (ja) フレームレート変換装置、追越補償方法及び表示装置
JP7175697B2 (ja) 撮像装置及びその制御方法、プログラム、記憶媒体
JP2004221955A (ja) 高速撮像信号記録装置
JP2017200058A (ja) 半導体装置、映像表示システムおよび映像信号出力方法
JP2005338498A (ja) 表示メモリ装置
JP6489802B2 (ja) 撮像装置およびその制御方法、プログラム、並びに記憶媒体
JP2001211347A (ja) タイミング発生器
WO2022137324A1 (ja) 映像信号を合成する装置、方法及びプログラム
JP6659195B2 (ja) 撮像装置およびその制御方法、プログラム
JP2009210928A (ja) 画像表示装置
JP2006310906A (ja) 映像信号処理装置
JP2023160138A (ja) 撮像装置及びその制御方法、プログラム、記憶媒体
JP2020184697A (ja) 撮像装置およびその制御方法
JP2005346491A (ja) 画像処理装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240301

R151 Written notification of patent or utility model registration

Ref document number: 7449062

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151