JP2005346491A - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- JP2005346491A JP2005346491A JP2004166238A JP2004166238A JP2005346491A JP 2005346491 A JP2005346491 A JP 2005346491A JP 2004166238 A JP2004166238 A JP 2004166238A JP 2004166238 A JP2004166238 A JP 2004166238A JP 2005346491 A JP2005346491 A JP 2005346491A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- processing
- processing means
- supplied
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Image Input (AREA)
- Image Processing (AREA)
Abstract
【課題】 内部の回路の処理負担を少なくして、簡単に高度な画像処理が出来るようにする。
【解決手段】 入力した画像データからブランキング期間を縮小する入力処理手段13と、入力処理手段13によりブランキング期間が縮小された画像データに対して順に処理を施す複数の画像データ処理手段14〜17と、複数の画像データ処理手段14〜17で処理された画像データに対して、入力処理手段13で縮小されたブランキング期間を復元する出力処理手段18と、入力処理手段13に入力した画像データに同期した同期信号を、各画像データ処理手段14〜17及び出力処理手段18に画像データが供給されるタイミングに対応して順に遅延させ、その遅延された同期信号を、各画像データ処理手段14〜17及び出力処理手段18に供給する遅延手段21〜25を備えた。
【選択図】 図1
【解決手段】 入力した画像データからブランキング期間を縮小する入力処理手段13と、入力処理手段13によりブランキング期間が縮小された画像データに対して順に処理を施す複数の画像データ処理手段14〜17と、複数の画像データ処理手段14〜17で処理された画像データに対して、入力処理手段13で縮小されたブランキング期間を復元する出力処理手段18と、入力処理手段13に入力した画像データに同期した同期信号を、各画像データ処理手段14〜17及び出力処理手段18に画像データが供給されるタイミングに対応して順に遅延させ、その遅延された同期信号を、各画像データ処理手段14〜17及び出力処理手段18に供給する遅延手段21〜25を備えた。
【選択図】 図1
Description
本発明は、例えば各種ビデオ機器内で画像データに対して処理を施す画像処理装置に関する。
従来、テレビジョン受像機やビデオ記録・再生装置などの各種ビデオ機器内には、画像のノイズ除去や高画質化処理などの、画像データに対して様々な処理を施す画像処理装置としての集積回路が各種使用されている。
この集積回路化された画像処理装置で処理を行う際には、リアルタイムで画像処理する回路の場合には、1つの集積回路(画像処理装置)内での処理による1ラインの遅延が、入力画像データの1ラインに付加されたブランキング期間内に収まるようにしてあるのが一般的である。
この点について説明すると、デジタル画像データの場合には、例えば図5に示すように、第1フィールド及び第2フィールドのそれぞれの有効画素領域に対して、斜線を付与して示すように、比較的大きなブランキング期間が付与されている。具体的には、各フィールドの1ラインの有効画素数が720ピクセルであるとすると、ブランキング期間を含めた1ラインの画素数は、858ピクセルに設定してある。
このように構成されるデジタル画像データを処理する、従来の集積回路化された画像処理装置の例を図6に示す。この例では、入力端子1に画像データSaが供給され、入力端子2にその画像データSaに同期した同期信号が供給されるとする。この画像処理装置は、第1の処理回路3,第2の処理回路4,第3の処理回路5,第4の処理回路6の4つの画像処理手段を備えて、画像データSaを順に処理する構成としてある。第4の処理回路6で処理された画像データは、出力端子7から出力させて、後段に接続された別の画像処理系(図示せず)に供給する。
第1の処理回路3に供給される画像データSaは、この第1の処理回路3での処理によりタイミングが遅延された画像データSbとなり、その画像データSbが第2の処理回路4に供給される。第2の処理回路4での処理によりタイミングが遅延された画像データScは、第3の処理回路5に供給される。第3の処理回路5での処理によりタイミングが遅延された画像データSdは、第4の処理回路6に供給される。第4の処理回路6で処理された画像データSeは、出力端子7から出力される。
これらの回路3〜6での処理に必要な同期信号は、タイミング制御回路8から供給される。即ち、入力端子2に供給される同期信号から、各回路3〜6での処理タイミングに同期したタイミングの同期信号Va,Vb,Vc,Vdを作成して、各回路3〜6に個別に供給する。また、出力端子7から出力される画像データSeに同期した同期信号Veを作成して、出力端子9から出力させる。
この図6に示した構成での処理タイミングの例を示したのが、図7である。図7(a)に示すように、第1の処理回路3に画像データSaが供給されるとすると、その同期信号Vaの水平同期パルスは、図7(b)に示すタイミングとなる。第1の処理回路3では、この画像データSaを処理して、遅延D1が発生するとする。第2の処理回路4では、図7(c)に示すように、画像データSbが供給されて、その同期信号Vbの水平同期パルスは、図7(d)に示すタイミングとなる。第2の処理回路4では、この画像データSbを処理して、遅延D2が発生するとする。
以下同様に、第3,第4の処理回路5,6では、図7(e)及び(g)に示すように、画像データSc及びSdが供給されて、その同期信号Vc及びVdの水平同期パルスは、図7(f)及び(h)に示すタイミングとなり、遅延D3及びD4が発生するとする。
最終的に出力端子7から出力される画像データSeは、図7(i)に示すタイミングのデータとなり、その同期信号Veの水平同期パルスは、図7(j)に示すタイミングとなる。ここで、ここまでの遅延D1〜D4の累計が、非処理領域となり、この非処理領域の期間が、画像データのブランキング期間内に収まるようにする必要がある。
この状態を1フィールド期間全体で見ると、図8に示すようになる。入力端子1に供給される画像データSaが、図8(a)に示す状態であるとすると、この回路での処理の途中では、図8(b)に示すように、有効画素領域がある程度シフトした状態になり、出力端子7から出力される画像データSeは、有効画素領域が大きくシフトした状態になる。
特許文献1には、この種の画像処理装置についての構成についての開示がある。
特開平10−254577号公報
ところが、このようにシフト量が同期信号の間隔内に収まるように処理するためには、画像処理装置内の動作を高速なクロックで動作させなければならず、高速なクロックが必要になる問題があった。高速なクロックを使用すると、装置(回路)の消費電力がそれだけ大きくなってしまう。また、画像処理装置内の各回路では、有効画素領域以外の比較的データ量の大きいブランキング期間のデータについても扱う必要があり、データ処理をする上での負担が大きい問題があり、1画面を処理するのに要する時間が長く必要になる問題があった。
本発明の目的は、この種の画像処理を行う際に、内部の回路の処理負担を少なくして、簡単に高度な画像処理が出来るようにすることにある。
本発明は、ブランキング期間が縮小された画像データに対して順に処理を施す複数の画像データ処理手段を備えて、各画像データ処理手段に画像データが供給されるタイミングに対応して順に同期信号を遅延させて供給するようにしたものである。
このようにしたことで、各画像データ処理手段では、ブランキング期間が縮小された画像データを扱えば良いとともに、同期信号が各処理手段毎にシフトさせたタイミングで供給されるので、処理期間の制約がなくなる。
本発明によると、各画像データ処理手段では、ブランキング期間が縮小された画像データを扱えば良く、各画像データ処理手段での処理負担が少なくなるとともに、同期信号が各処理手段毎にシフトさせたタイミングで供給されるので、処理期間の制約がなくなり、高速クロックを必要とせず、消費電力が削減できる。また、処理負担が少なくなる点と処理期間の制約がなくなる点から、従来よりも高機能の画像処理が簡単に実現できるようになる。
この場合、ブランキング期間が縮小された画像データに付加されたブランキング期間は、複数の画像データ処理手段の中の処理時間が最大の処理手段の処理時間に対応した期間としたことで、各画像データ処理手段が扱うブランキング期間を、最低限にすることができる。
以下、本発明の一実施の形態を、図1〜図4を参照して説明する。
本例においては、テレビジョン受像機やビデオ記録・再生装置などの各種ビデオ機器内で、画像のノイズ除去や高画質化処理などの、画像データに対して様々な処理を施す画像処理装置(回路)に適用したものであり、本例の画像処理装置は、1つ又は複数の集積回路で構成されている。
本例においては、テレビジョン受像機やビデオ記録・再生装置などの各種ビデオ機器内で、画像のノイズ除去や高画質化処理などの、画像データに対して様々な処理を施す画像処理装置(回路)に適用したものであり、本例の画像処理装置は、1つ又は複数の集積回路で構成されている。
図1は、本例の画像処理装置の全体構成を示した図である。入力端子11に得られる画像信号(デジタル画像データS0)は、入力処理手段である入力処理部13に供給する。また、この入力端子11に得られるデジタル画像データS0に同期した同期信号V0を、同期信号入力端子12から入力処理部13に供給する。
入力処理部13は、デジタル画像データS0が有するブランキング期間を縮小する処理を行う。具体的には、例えば既に説明した図5に示した画像データ(1ラインの有効画素数720ピクセル、ブランキング期間を含めた1ラインの画素数858ピクセル)が入力したとすると、図2に示すように、1ラインのブランキング期間を有効画素の前に8ピクセル、有効画素の後に12ピクセルの合計20ピクセルに縮小する。有効画素領域については、720ピクセルのままである。図5の左端に示した同期信号V0は、その同期信号の垂直同期パルスの位置を示したものである。なお、本例の画像処理装置の入力処理部13の後段に接続される後述する各回路14〜18の各回路での最大の処理時間が、この縮小されたブランキング期間である20ピクセル分のデータが伝送される時間よりも短くなるようにしてある。
図1の説明に戻ると、入力処理部13でブランキング期間が縮小された画像データS1は、第1処理部14に供給し、第1処理部14で処理された画像データS2を、第2処理部15に供給する。以下順に、第2処理部15で処理された画像データS3を第3処理部16に供給し、第3処理部16で処理された画像データS4を第4処理部17に供給し、それぞれの処理部に組まれた回路で画像データ処理を行う。
そして、第4処理部17で処理された画像データを、出力処理部18に供給して、入力処理部13で1ラインのブランキング期間が縮小されたデータを、元のブランキング期間の画像データに戻して、出力端子31から出力させ、図示しない後段の画像処理系に供給する。即ち、例えば入力処理部13で、図5に示した状態でブランキング期間が付加されたデータを、図2に示したようにブランキング期間を縮小したとすると、出力処理部18では、再び図5に示した状態のデータに戻す処理が行われる。また、出力処理部18から出力端子31に出力させた画像データの同期信号を、出力端子32から出力させる。
そして、第1処理部14〜第4処理部17と出力処理部18に供給する同期信号については、入力処理部13に供給された画像データの同期信号を、順に遅延させる遅延手段を備えて、その遅延手段で遅延された同期信号を個別に供給する構成としてある。即ち、図1に示すように、入力端子12から入力処理部13に供給される同期信号を、遅延回路21で遅延させた同期信号V1として、その同期信号V1を第1処理部14に供給するとともに、次段の遅延回路22で遅延させた同期信号V2とする。同期信号V2は、第2処理部15に供給するとともに、次段の遅延回路23で遅延させた同期信号V3とする。同期信号V3は、第3処理部16に供給するとともに、次段の遅延回路24で遅延させた同期信号V4とする。同期信号V4は、第4処理部17に供給するとともに、次段の遅延回路25で遅延させた同期信号V5とする。同期信号V5は、出力処理部18に供給する。
遅延回路21の遅延量は、入力処理部13での画像データ処理に要する時間に相当し、遅延回路22の遅延量は、第1処理部14での画像データ処理に要する時間に相当し、遅延回路23の遅延量は、第2処理部15での画像データ処理に要する時間に相当し、遅延回路24の遅延量は、第3処理部16での画像データ処理に要する時間に相当し、遅延回路25の遅延量は、第4処理部17での画像データ処理に要する時間に相当する。なお、1個の遅延回路での最大の遅延量は、最大でも20ピクセル分のデータが伝送される時間(即ち1ラインのブランキング期間)と同じか、それよりも短くなるようにしてある。
ここで、第1処理部14〜第4処理部17の具体的な構成例を、図3を参照して説明する。図3の例では、第1処理部14をマルチプレクサとし、第2処理部15をフレーム差分検出回路とし、第3処理部16をリミッタとし、第4処理部17をノイズ除去回路とした例である。
この図3の構成について説明すると、マルチプレクサ14では、端子13Yに得られる画像データの輝度データと、端子13Cに得られる画像データのクロマデータとを合成して、1本のライン上から出力させる。端子13Y及び13Cは、図1に示した入力処理部13から出力される画像データが供給される端子である。マルチプレクサ14で合成処理を行う際には、後段の回路での処理負担を低減するために、データの間引き処理を行う。
マルチプレクサ14で合成された画像データは、フレーム差分検出回路15とノイズ除去回路17に供給する。フレーム差分検出回路15では、図示しないフレームメモリに記憶された直前のフレームの画像データと入力画像データとを、各画素位置単位で比較して、差分を検出する処理を行う。検出された差分のデータは、フレーム差分検出回路15内でアダマール変換して、例えば水平方向に連続した8画素の値(或いは水平方向に連続した4画素×垂直方向に2画素の8画素の値)の変化に含まれる周波数成分を8個の帯域に分けて、その分けられたデータをリミッタ16に供給する。
リミッタ16では、アダマール変換された8個のデータに対して、ノイズ成分でないような大きな変化を取り除く処理を行う。ノイズ成分でない成分が除去されたデータには、逆アダマール変換をかけて、ノイズ成分だけを抽出する。
そして、リミッタ16で抽出されたノイズ成分のデータを、ノイズ除去回路17に供給して、マルチプレクサ14から供給される画像データから、リミッタ16から供給されたデータを減算して、ノイズ除去処理を行う。ノイズ除去された画像データは、図1に示した出力処理部18に供給する。また、ノイズ除去された画像データを、フレーム差分検出回路15に接続されたメモリに供給して保持させ、次のフレームのノイズ検出に使用させる。
そして、同期信号を遅延させる遅延回路ブロックとしては、垂直同期信号を遅延処理する遅延ブロック20Vと、水平同期信号を遅延処理する遅延ブロック20Hとが用意され、それぞれ端子12V及び12Hから同期信号が供給されて、各回路に供給するのに必要な遅延処理を行う。本例の場合には、各回路14〜17に処理タイミングを規定する信号として、各ラインごとの水平同期信号だけを供給する。
図4は、図1に示した本例の回路の処理状態の処理タイミングの例を示した図である。図4では、各回路でのラインごとの処理タイミングを、その回路に供給される同期信号を基準に示してある。図4(a)に示すように、第1の処理回路14に画像データS1が供給され、図4(b)に示すタイミングで水平同期信号V1が供給されるとする。ここで、第1の処理回路14での画像データの処理で、遅延D1が発生するとする。同様に、図4(c)に示すように、第2の処理回路15に画像データS2が供給され、図4(d)に示すタイミングで水平同期信号V2が供給され、遅延D2が発生し、図4(e)に示すように、第3の処理回路16に画像データS3が供給され、図4(f)に示すタイミングで水平同期信号V3が供給され、遅延D3が発生し、図4(g)に示すように、第4の処理回路17に画像データS4が供給され、図4(h)に示すタイミングで水平同期信号V4が供給され、遅延D4が発生したとする。
このとき、本例の画像処理装置内で扱う画像データの各ラインに付加されるブランキング期間については、遅延量D1〜D4の中の最大の遅延量D3に相当する期間(或いはその遅延量D3に若干の余裕を持たせる期間)に設定し、例えば図4(i)に示すように遅延量D3をブランキング期間とした画像データとし、その画像データに対応した図4(j)に示す水平同期信号を得る処理を、入力処理ブロック13で行えば良い。
以上説明したように処理されることで、画像処理装置内の各画像データ処理部14〜17では、ブランキング期間が縮小された画像データを扱えば良く、各画像データ処理部14〜17で扱うデータ量が少なくなるので、それだけ各回路での処理負担が少なくなるとともに、同期信号が各処理部毎にシフトさせたタイミングで供給されるので、処理期間の制約がなくなり、高速クロックを必要とせず、それだけ、画像処理装置の消費電力が削減できる。また、処理負担が少なくなる点と処理期間の制約がなくなる点から、従来よりも高機能の画像処理が簡単に実現できるようになる。
なお、上述した図3に示した具体的な画像データ処理部の構成例については、一例を示したものであり、その他の画像データ処理手段であってもよい。また、画像データ処理手段を接続する数についても、上述した実施の形態では、4つの画像データ処理手段を接続した例としたが、その他の複数個の画像データ処理手段を接続した構成でもよい。
また、上述した実施の形態で示したブランキング期間のピクセル数についても一例を示したものであり、上述した値に限定されるものではない。
11…画像データ入力端子、12…同期信号入力端子、13…入力処理部、14…第1処理部(マルチプレクサ)、15…第2処理部(フレーム差分検出回路)、16…第3処理部(リミッタ)、17…第4処理部(ノイズ除去回路)、18…出力処理部、20H,20V…遅延ブロック、21,22,23,24,25…遅延回路、31…画像データ出力端子、32…同期信号出力端子
Claims (2)
- 入力した画像データからブランキング期間を縮小する入力処理手段と、
前記入力処理手段によりブランキング期間が縮小された画像データに対して順に処理を施す複数の画像データ処理手段と、
前記複数の画像データ処理手段で処理された画像データに対して、前記入力処理手段で縮小されたブランキング期間を復元する出力処理手段と、
前記入力処理手段に入力した画像データに同期した同期信号を、前記各画像データ処理手段及び前記出力処理手段に画像データが供給されるタイミングに対応して順に遅延させて、その遅延された同期信号を、前記各画像データ処理手段及び前記出力処理手段に供給する遅延手段とを備えた
画像処理装置。 - 請求項1記載の画像処理装置において、
前記入力処理手段が出力する画像データに付加されたブランキング期間は、前記複数の画像データ処理手段の中の処理時間が最大の処理手段の処理時間に対応した期間とした
画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004166238A JP2005346491A (ja) | 2004-06-03 | 2004-06-03 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004166238A JP2005346491A (ja) | 2004-06-03 | 2004-06-03 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005346491A true JP2005346491A (ja) | 2005-12-15 |
Family
ID=35498798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004166238A Pending JP2005346491A (ja) | 2004-06-03 | 2004-06-03 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005346491A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009151142A (ja) * | 2007-12-21 | 2009-07-09 | Seiko Epson Corp | 画像処理装置および画像処理方法 |
-
2004
- 2004-06-03 JP JP2004166238A patent/JP2005346491A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009151142A (ja) * | 2007-12-21 | 2009-07-09 | Seiko Epson Corp | 画像処理装置および画像処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100765880B1 (ko) | 고프레임 레이트 고선명 이미징 시스템 및 방법 | |
US9286650B2 (en) | Video processing apparatus, display apparatus, and video processing method | |
JP5317825B2 (ja) | 画像処理装置及び画像処理方法 | |
JP2010283671A (ja) | 撮像装置 | |
JP2004040260A (ja) | 画素ブロックデータ生成装置および画素ブロックデータ生成方法 | |
JP2007104623A (ja) | 映像信号伝送システム、撮像装置、信号処理装置および映像信号伝送方法 | |
KR20040016414A (ko) | 화상 처리 장치 및 화상 처리 방법, 기록 매체, 및 프로그램 | |
JP2015220498A (ja) | 表示処理装置および撮像装置 | |
JP3513165B2 (ja) | 画像処理装置 | |
JP6325886B2 (ja) | 表示処理装置および撮像装置 | |
JP2014096655A (ja) | 情報処理装置、撮像装置および情報処理方法 | |
JP2004040317A (ja) | タイミング信号発生装置、システム及び撮像装置 | |
JP2008236725A (ja) | 映像出力装置、映像出力方法及び映像出力プログラム、映像処理システム、並びに映像処理装置、映像処理方法及び映像処理プログラム | |
JP2004260265A (ja) | 画素の折り返し機能を有する画素抽出回路、および撮像装置 | |
JP2005346491A (ja) | 画像処理装置 | |
JP2001177737A (ja) | 画像データ同時化装置および方法 | |
JP5225068B2 (ja) | 画像処理装置及び画像処理方法 | |
JP2008054221A (ja) | 画像信号出力装置及びその制御方法 | |
JP4788158B2 (ja) | 表示パネル駆動装置、及び表示パネル駆動方法、デジタルカメラ | |
JP2008244800A (ja) | 撮像装置及び撮像方法 | |
JP2005184411A (ja) | 固体撮像装置 | |
JPH0564082A (ja) | 固体撮像装置 | |
JP2006253828A (ja) | デジタルカメラ | |
JP3397165B2 (ja) | 画像合成装置 | |
JP4432570B2 (ja) | 水平レジスタ転送パルス生成回路及びこの回路を有する撮像装置 |