JP2005275242A

JP2005275242A - 映像キャプチャ回路及び映像キャプチャ方法

Info

Publication number: JP2005275242A
Application number: JP2004091523A
Authority: JP
Inventors: Kazuto Tezuka; 和人手塚
Original assignee: Alpine Electronics Inc
Current assignee: Alpine Electronics Inc
Priority date: 2004-03-26
Filing date: 2004-03-26
Publication date: 2005-10-06

Abstract

【目的】書込みクロックと読出しクロックの周波数の違いに基づく書込み側と読出し側のVSYNC／HSYNCのずれに起因する映像の不連続、ちらつき等を防止する「映像キャプチャ回路及び映像キャプチャ方法」を提供する。
【構成】映像キャプチャ回路において、読出しクロックＣＬ２に同期した読出し用垂直同期信号VSYNC_Rを発生し、位相同期制御部14において書込みクロックＣＬ１に同期した書込み用垂直同期信号VSYNC_Wと読出し用垂直同期信号VSYNC_Rの位相差を監視し、該位相差に基づいて読出し用垂直同期信号VSYNC_Rの周期を制御する。
【選択図】図１

Description

本発明は画像処理装置における映像キャプチャ回路及び映像キャプチャ方法に係わり、特に書込みクロックを用いて第１、第２のメモリ部分に交互に映像データを書込み、画像データの書き込みが行なわれていない第１、第２のメモリ部分より交互に読出しクロックを用いて画像データを読出す画像処理装置における映像キャプチャ回路及びその映像キャプチャ方法に関する。

カーナビゲーション装置などでは、内部で生成した地図などの内部発生画像と外部より取り込んだＴＶ画像、ＤＶＤ画像、カメラ画像などの外部取り込み画像を1つの画面内に表示することがある。かかる場合、従来外部同期方法を使用してきたが、最近では外部からのディジタル映像を直接メモリに取り込み、あるいはアナログ映像の場合にはディジタル化して一旦メモリに取り込み、しかる後ディジタル映像をメモリから読み出して内部発生画像と合成し、アナログ変換又はディジタルのままモニターに出力するキャプチャ方式が主流になりつつある。

図6は従来のキャプチャ方式による映像処理装置の構成図であり、画像発生部1は地図などのナビゲーション画像（内部発生画像）を発生し、書込み部2は内部発生画像をVRAM３の第１のメモリ部分３ａに書込み、読出し部４は該内部発生画像を読み出して合成部５に入力する。一方、書込み部６はTV画像、DVD画像,カメラ画像を外部取り込み画像IMとして取り込んでVRAM３の第２のメモリ部分３ｂに書込み、読出し部７は該外部取り込み画像を読み出して合成部５に入力する。合成部５は読み出された内部発生画像と外部取り込み画像を合成してモニター８に入力して表示する。第２のメモリ部分３ｂ、書込み部６、読出し部７は映像キャプチャ回路を形成する。

以上のように、キャプチャ方式では外部画像をメモリ取り込み用クロックで一旦メモリに取り込み、取り込んだ画像データをディスプレイ表示用クロックで読み出して内部発生画像データと合成し、合成画像を該表示用クロックでモニターに出力する。
メモリ取り込み用クロックとしては、外部映像ソースに依存して決められるクロックを用い、また外部から入力される映像データは取りこぼしが発生しないように入力されたままに順次メモリに取り込む必要がある。
また、ディスプレイ表示用クロックとしてはモニターに依存したクロックを用いる。この結果、システム要件から一般にメモリ取り込み用クロック(書込み用クロック)とディスプレイ表示用クロック(読出しクロック)は同一にできない。また、外部入力ソースから入力される（映像信号に重畳された形で入力された場合は内部で分離して使用する）垂直同期信号及び水平同期信号と読出しクロックを分周して作成する垂直同期信号及び水平同期信号では周波数や周期が異なる。特にTV信号を再生した場合などでは周期が変動する場合もある。

図７は従来の映像キャプチャ回路の詳細な構成図である。
書込み部６の書込みアドレス発生部６ａは、書込み用クロックＣＬ１に同期させた外部入力の垂直同期信号（以後VSYNCという）、水平同期信号（以後HSYNCという）よりメモリ３ｂの書込みアドレスADWを生成し、外部画像（取り込み映像データ）をメモリ３ｂに取り込む。ＴＶ信号などの場合、VSYNC／HSYNCは電波の強弱等の影響により周期がほとんどの場合変動する。
表示側において、SYNC生成部７ａは設定値に基づいて、表示用のVSYNC／HSYNCを表示用クロック (読出しクロック)ＣＬ２から作成して出力する。また、読出しアドレス生成部７ｂはこれら表示用のVSYNC／HSYNCを用いて読出しアドレスＡＤＲを生成し、表示映像データをメモリ３ｂから読出す。
一般的には、メモリ３ｂへの書込みやメモリ３ｂからの読み出しは通常、垂直同期信号VSYNC単位(フィールド単位)で行われ、書込み終了と読出し終了はフィールド単位に割込み等でソフトに通知される。

ところで、キャプチャ方式の場合、書込み途中の映像を表示しないようにする必要がある。というのは、書込み中の映像を表示すると、画面の途中からメモリに残った古い(前に書込んだ)映像を表示したり、次の映像を表示するからである。従来はこの問題を以下のようにして解決している。図8（A）に示すように、メモリバンクを２面以上持たせることにより(２面としてＡ面、Ｂ面)、書込みのメモリアドレスADWと読出しアドレスＡＤＲが同一アドレスにならないようにする。すなわち、メモリへの画像の書込みはＡ面、Ｂ面で交互に行ない((1)→(2)→(1)→．．．．．)、メモリからの画像の読出しは画像の書込みが行われていない方の面から行なう。尚、図８（B）はメモリバンクを３面持たせた場合である。

しかし、かかる方法でも、書込み側と読出し側が非同期のため、書込み側と読出し側のクロックや同期信号SYNCの微妙な周波数の違いにより次第にアドレスが近づいて行く。
アドレスが近づき、追越が発生すると、書き込み側が早い場合には図９に示すように、又、書き込み側が遅い場合には図１０に示すように、それぞれ映像の表示途中で別の映像を表示してしまう。このためメモリ使用量は増えるがメモリバンクを３面以上使用し、追い越しが発生しないようにするか、メモリバンクを２面使用する場合にはアドレスの近づきを検出し読み出すメモリを変える必要がある。
いずれにしても書き込み側が読み出し側より早い場合は映像データが余るためメモリ面の読み飛ばしを行う必要があるため表示しないフィールドがでることになり、書き込み側が読み出し側より遅い場合は映像データが足りなくなるため同一メモリ面を２回読み出す必要があるため２回表示されるフィールドがでることになり、表示映像が不連続となる。
キャプチャ方式の画像処理装置において動画像の画質を改善する従来技術(たとえば特許文献1参照)がある。この従来技術は、1画面の画像をメモリに書込み、該画像をメモリから読出す画像処理装置において、書込みクロックと同期する第1クロックと、同期しない第2クロックを発生し、書込み側の垂直同期信号周波数に基づいて、適宜、第１、第2のクロックを選択して、該選択したクロックに基づいて画像をメモリから読み出して動画像の画質を改善するものである。
特開２０００−２８４７４４号公報

従来技術は、書込みクロックと読出しクロックの周波数の違いに基づく書込み側と読出し側のＶＳＹＮＣ／ＨＳＹＮＣの位相差に起因する映像の不連続、ちらつき等を、同期信号周波数を制御して防止するものではない。
以上から本発明の目的は、書込みクロックと読出しクロックの周波数の違いに基づく書込み側と読出し側のＶＳＹＮＣ／ＨＳＹＮＣのずれに起因する映像の不連続、ちらつき等を防止することである。
本発明の別の目的は、書込み側のクロック周波数が何らかの原因で大幅に乱れてもモニターに表示されている画像に影響を与えないようにすることである。

上記課題は本発明によれば、書込みクロックを用いて第１、第２のメモリ部分に交互に映像データを書込み、画像データの書き込みが行なわれていない第1、第２のメモリ部分より交互に読出しクロックを用いて画像データを読出す画像処理装置における映像キャプチャ回路により達成される。
本発明の第1の映像キャプチャ回路は、読出しクロックに同期した読出し用垂直同期信号を発生する垂直同期信号発生部、書込みクロックに同期した書込み用垂直同期信号と前記読出し用垂直同期信号の位相差を監視し、該位相差に基づいて該読み出し用垂直同期信号の周期を制御する位相差制御部を備えている。位相差制御部は、位相差が第1の設定値以上になった時、該位相差が減少するように読み出し用垂直同期信号の周期を制御し、位相差が所定範囲内に減少した時、垂直同期信号の周期を元の値に戻す。また、位相差制御部は、位相差が第1の設定値以上になった時、該位相差が少しづつ減少して前記所定範囲内に収まるように前記読み出し用垂直同期信号の周期を制御する。

本発明の第２の映像キャプチャ回路は、読出しクロックに同期した読出し用垂直同期信号を発生する垂直同期信号発生部、書込み終了を示す信号を発生する書込み終了信号発生部、読出し終了を示す信号を発生する読出し終了信号発生部、書込み終了信号と読出し終了信号の位相差を監視し、該位相差に基づいて前記読み出し用垂直同期信号の周期を制御する位相差制御部を備えている。
上記課題は本発明によれば、書込みクロックを用いて第１、第２のメモリ部分に交互に映像データを書込み、画像データの書き込みが行なわれていない第1、第2のメモリ部分より交互に読出しクロックを用いて画像データを読出す画像処理装置の映像キャプチャ方法により達成される。本発明の映像キャプチャ方法では、書込みタイミングと読み出しタイミングの位相差を検出し、該位相差が第1の設定値以上になった時、該位相差が少しづつ減少して第2の設定値以下となるように読み出し側の垂直同期信号の周期を制御する。

本発明によれば、書込みタイミングと読み出しタイミングの位相差を検出し、該位相差が第1の設定値以上になった時、該位相差が少しづつ減少して第2の設定値以下となるように読み出し側の垂直同期信号の周期を制御するにしているため、書込みクロックと読出しクロックの周波数の違いに基づく書込み側と読出し側のＶＳＹＮＣ／ＨＳＹＮＣのずれに起因する画像の読み飛ばしや画像の二度読みをなくせ、映像の不連続、ちらつき等を防止することができる。
また、本発明によれば、位相差が第1の設定値以上になった時、該位相差が少しづつ減少するように垂直同期信号の周期を制御し、位相差が所定範囲内に減少した時、垂直同期信号の周期を元の値に戻すようにしたから、書込み側のクロック周波数が何らかの原因で大幅に乱れてもモニターに表示されている画像に影響を与えないようにすることができる。

図１は本発明の画像処理装置における映像キャプチャ部の構成図である。
映像キャプチャ部は、書込みクロックＣＬ１を用いてメモリ１２の第１、第２のメモリ部分１２ａ，１２ｂに交互に映像データを書込み、画像データが書込まれていない第1、第2のメモリ部分１２ａ，１２ｂより交互に読出しクロックCL2を用いて画像データを読出す構成を備えている。かかる構成に加えて、映像キャプチャ部は、読出しクロックＣＬ２に同期した読出し用の垂直／水平同期信号VSYNC_R／HSYNC_Rを発生するSYNC生成部１３ａとVSYNC位相差制御部１４を備えている。
VSYNC位相差制御部１４は、書込み用の垂直同期信号VSYNC_Wと読出し用の垂直同期信号VSYNC_Rの位相差を監視し、該位相差に基づいてVSYNC_Rの周期を制御する同期周期制御信号PCSを出力し、前記位相差が設定範囲内に収まるようにする。すなわち、VSYNC位相差制御部１４は、位相差が第1の設定値以上になった時、該位相差が少しづつ減少するようにVSYNC_Rの周期を制御し、位相差が所定範囲内に減少した時、垂直同期信号VSYNC_Rの周期を元に戻す。
以上により、書込みクロックＣＬ１と読出しクロックＣＬ２の周波数の違いに基づく書込み側と読出し側のVSYNC/HSYNCのずれに起因する画像の読み飛ばしや画像の二度読みをなくせ、映像の不連続、ちらつき等を防止することができる。
また、位相差が第1の設定値以上になった時、該位相差が少しづつ減少するように垂直同期信号VSYNC_Rの周期を制御し、位相差が所定範囲内に減少した時、垂直同期信号VSYNC_Rの周期を元の値に戻すようにしたから、書込み側のクロック周波数CL1が何らかの原因で大幅に乱れてもモニターに表示されている画像に影響を与えないようにできる。

図１の映像キャプチャ回路において、書込み部１１の書込みアドレス発生部１１ａは、取り込み用クロック(書込みクロック)ＣＬ１に同期する書込み側の垂直同期信号VSYNC_Wと水平同期信号HSYNC_Wを用いてメモリ１２の書込みアドレスADWを生成し、外部画像（取り込み映像データ）を該メモリに取り込む。なお、書込み部１１はVSYNC_W／HSYNC_Wが外部より入力しない場合には、書込みクロックＣＬ１を分周して作成する。
メモリ１２は図８（Ａ）で説明したようにメモリバンクを２面(メモリ部分１２ａ，１２ｂ)持たせることにより、書込みのメモリアドレスADWと読出しアドレスＡＤＲが同一アドレスにならないようにする。すなわち、メモリ１２への画像の書込みは第１、第２メモリ部分１２ａ，１２ｂで交互に行ない、メモリからの画像の読出しは画像の書込みが行われていない方のメモリ部分から行なう。

読出し部１３において、SYNC生成部１３ａは設定値に基づいて、表示用の垂直同期信号VSYNC_R、水平同期信号HSYNC_Rを表示用クロック (読出しクロック)ＣＬ２を用いて作成して出力する。また、読出しアドレス生成部１３ｂはこれら表示用のVSYNC_R／HSYNC_Rを用いて読出しアドレスＡＤＲを生成し、表示映像データをメモリ１２から読出す。
VSYNC位相差制御部１４は、書込み用垂直同期信号VSYNC_Wと読出し用垂直同期信号VSYNC_Rの位相差を監視し、該位相差に基づいてVSYNC_Rの周期を制御する同期周期制御信号ＰＣＳを出力し、前記位相差が設定範囲内に収まるようにする。すなわち、VSYNC位相差制御部１４は、位相差が第1の設定値以上になった時、該位相差が少しづつ減少するようにVSYNC_Rの周期を制御し、該位相差が所定範囲内に減少した時、垂直同期信号の周期を元に戻す。

図2はVSYNC位相差制御部１４の構成図であり、位相差検出用カウンタ／タイマ１４ａは、書込み用垂直同期信号VSYNC_Wと読出し用垂直同期信号VSYNC_Rの位相差を検出し、該位相差に応じた期間、水平同期信号HSYNC_Rをカウントし、カウント値を位相差として出力する。位相差判定部１４ｂは、位相差が予めレジスタ１４ｃに設定されている同期周期制御を開始するための設定値Ｓ１以上になったか監視し、(1) VSYNC_Rの位相がVSYNC_Wより設定値Ｓ１以上進めば、読出し用垂直同期信号VSYNC_Rの周期を長くするよう指示ＣＭ１を出し、(2) VSYNC_Rの位相がVSYNC_Wより設定値Ｓ１以上遅れれば、読出し用垂直同期信号VSYNC_Rの周期を短くするよう指示ＣＭ２を出し、(3) VSYNC_Rの位相がVSYNC_Wより設定値Ｓ１以上進みも遅れもしてなければ、周期を維持するよう指示ＣＭ３を出力する。

周期設定部１４ｄは、周期を維持するよう指示ＣＭ３を受信すれば、周期設定値Ｎを同期周期制御信号ＰＣＳとしてＳＹＮＣ生成部１３ａに入力する。これにより、SYNC生成部１３ａは所定の周期を有するVSYNC_R／HSYNC_Rを出力する。また、周期設定部１４ｄは、VSYNC_Rの周期を長くするよう指示ＣＭ１を受信すれば、周期設定値Ｎp（＞Ｎ）を同期周期制御信号PCSとしてSYNC生成部１３ａに入力する。これにより、SYNC生成部１３ａはVSYNC_R／ＨSYNC_Rの周期を長くする。また、周期設定部１４ｄは、VSYNC_Rの周期を短くするよう指示ＣＭ２を受信すれば、周期設定値Ｎm（＜Ｎ）を同期周期制御信号ＰＣＳとしてSYNC生成部１３ａに入力する。これにより、SYNC生成部１３ａはVSYNC_R／ＨSYNC_Rの周期を短くする。

位相差が設定値Ｓ１以上進み、あるいは遅れて、上記同期周期制御が行われるとVSYNC_Rの周期が長く、あるいは短くなって、位相差が減少する。位相差判定部１４ｂは位相差が設定値Ｓ２（＜Ｓ１）以下になったかを監視し、Ｓ２以下になれば、周期設定部１４ｄに周期を元に戻すよう指示する。すなわち、周期を維持する指示ＣＭ３を出力する。これにより、周期設定部１４ｄは周期設定値Ｎを同期周期制御信号ＰＣＳとしてＳＹＮＣ生成部１３ａに入力し、ＳＹＮＣ生成部１３ａは当初の周期を有するVSYNC_R／ＨSYNC_Rを出力する。以後、上記制御が繰返される。
要約すれば、VSYNC位相差制御部１４は、位相差が第1の設定値Ｓ１以上になった時、該位相差が少しづつ減少するようにVSYNC_Rの周期を制御し、位相差が所定範囲−Ｓ２〜＋Ｓ２内に減少した時、垂直同期信号の周期を元に戻す。Ｓ１＞Ｓ２にしているため、同期周期制御開始と終了の位相差に差(ヒステリヒス)を持たせている。

図３はＳＹＮＣ生成部１３ａの構成図であり、周期設定値（Ｎ，Ｎｐ，Ｎｍ）を記憶するVSYNC周期設定レジスタ２１、周期設定値を取り込んで保存するVSYNC周期設定値取り込みレジスタ２２、該周期設定値がセットされ、その値に応じた周期のVSYNC_R／HSYNC_Rを読出しクロックCL2を分周して出力する分周タイミング生成部２３を有している。VSYNC周期設定値取り込みレジスタ２２には、垂直ブランク期間において読出しクロックＣＬ２に同期して周期設定値（Ｎ，Ｎｐ，Ｎｍ）を取り込む。このため、1フィールドの映像表示終了後、次のVSYNC_Rまでに周期調整が行なわれ、該読出し側VSYNC_Rの発生タイミングが変化して映像ブランク期間が短くあるいは長くなり、映像への影響は無く調整を行なうことができる。

図４は読出し側の同期周期制御のタイムチャートである。
読出し側では通常２６２水平ライン周期でVSYNC_Rを発生しているが、書込み側のVSYNC_Wは２６３水平ライン周期で入力しているものとする。また、位相ずれは、４ライン分まで許容でき、５ライン以上になると読出し側の同期周期制御を開始し、1ラインづつ位相差を減少し、3ラインより小さくなった時に同期周期制御を終了し、VSYNC_Rの周期を元に戻すものとする。なお、図中、Ｂ０，Ｂ１は第1、第2メモリ部分１２ａ，１２ｂに対応している。
最初、VSYNC_RとVSYNC_Wの発生時刻は一致しているが、１フィールド周期毎にVSYNC_Rの位相が1水平ラインづつ短くなり、位相差が５ラインになると、VSYNC位相差制御部１４はVSYNC_Rが２６４ライン毎に発生するように同期周期制御を行なう。この結果、以後、位相差は1ラインづつ減少する。そして、位相差が２ラインになったとき、同期周期制御を終了し、VSYNC_Rの周期を元に戻す。以後、上記制御を繰返す。
尚、以上では説明の都合上Ｓ１＝５、Ｓ２＝３とし、1ラインづつ減少制御する場合について説明したが、これらの値は実際に即して決定される。例えば、Ｓ１＝２０、Ｓ２＝３とし、２ラインづつ減少制御するように決定することもできる。

第1実施例では、書込み側と読み出し側のVSYNC_WとVSYNC_Rの位相差を検出して読出し側のVSYNC_Rの周期を制御する場合であるが、図４に示すように書込み終了を示す信号ＷＥＤと読出し終了を示す信号ＲＥＤの位相差を検出しVSYNC_Rの周期を制御するように構成することができる。
図５はかかる第２実施例の構成図であり、図１の第１実施例と同一部分には同一符号を付している。異なる点は、書きこみアドレス生成部１１ａから発生する書込み終了信号ＷＥＤと読出しアドレス生成部１３ｂから発生する読出し終了信号ＲＥＤの位相差を、SYNC位相差制御部１４に入力している点、SYNC位相差制御部１４が書込み終了信号WEDと読出し終了信号REDの位相差に基づいてVSYNC_Rの周期を制御する点である。SYNC位相差制御部１４は図２と同一構成を有している。

以上本発明には3つのポイントがある。
(1) メモリ取り込みクロック(書込みクロック)と表示クロック(読出しクロック)の同期を取る必要が無く、キャプチャ入力側のVSYNCと表示出力側のVSYNCを比較して合わせ込みを行なうだけで良い。この結果、アナログ回路や高速なクロックを必要とせず非常に簡単な回路で、かつ安価に、しかも高精度で、picture in picture映像表示（キャプチャ映像と内部発生描画映像の合わせ込み表示）をおこなうことができる。
(2) 単純に取り込み側のVSYNCと表示出力側のVSYNCを一致させるのではなく、ある決まった範囲で近づけていくという処理を行なう。完全に一致させる制御を行なうと取り込み側のVSYNCが弱電界などの影響により乱れた場合、それに影響され出力側のVSYNCも乱れ、描画した映像も乱れてしまう。これに対し、本発明では決まった周期でVSYNCを出力し完全に取り込み側には追従しないため描画した映像は乱れることがない。
(3) 同一フィールドを２回表示したり、フィールドを飛ばして表示することがなく、映像は不連続にならない。

本発明の画像処理装置における映像キャプチャ部の構成図である。 VSYNC位相差制御部の構成図である。ＳＹＮＣ生成部の構成図である。読出し側の同期周期制御のタイムチャートである。第2実施例の構成図である。従来のキャプチャ方式による映像処理装置の構成図である。従来の映像キャプチャ回路の詳細な構成図である。メモリバンクを２面持たせた場合の説明図（その１）である。メモリバンクを２面持たせた場合の説明図（その２）である。メモリバンクを２面持たせた場合の説明図（その３）である。

符号の説明

１１書込み部
１１ａ書込みアドレス発生部
１２メモリ
１２ａ，１２ｂ第１、第２のメモリ部分
１３読出し部
１３ａ SYNC生成部
１３ｂ読出しアドレス生成部
１４ VSYNC位相差制御部
ＣＬ１取り込み用クロック(書込みクロック)
ＣＬ２表示用クロック (読出しクロック)
VSYNC_W 書込み側の垂直同期信号
VSYNC_R 読出し側の垂直同期信号

Claims

書込みクロックを用いて第１、第２のメモリ部分に交互に映像データを書込み、画像データの書き込みが行なわれていない第1、第2のメモリ部分より交互に読出しクロックを用いて画像データを読出す画像処理装置における映像キャプチャ回路において、
読出しクロックに同期した読出し用垂直同期信号を発生する垂直同期信号発生部、
書込みクロックに同期した書込み用垂直同期信号と前記読出し用垂直同期信号の位相差を監視し、該位相差に基づいて該読出し用垂直同期信号の周期を制御する位相差制御部、
を備えたことを特徴とする映像キャプチャ回路。
前記位相差制御部は、前記位相差が第1の設定値以上になった時、該位相差が減少するように読出し用垂直同期信号の周期を制御し、位相差が所定範囲内に減少した時、垂直同期信号の周期を元に戻す、
ことを特徴とする請求項１記載の映像キャプチャ回路。
前記位相差制御部は、位相差が第1の設定値以上になった時、該位相差が少しづつ減少して前記所定範囲内に収まるように前記読出し用垂直同期信号の周期を制御する、
ことを特徴とする請求項２記載の映像キャプチャ回路。
書込みクロックを用いて第１、第２のメモリ部分に交互に映像データを書込み、画像データの書き込みが行なわれていない第1、第2のメモリ部分より交互に読出しクロックを用いて画像データを読出す画像処理装置における映像キャプチャ回路において、
読出しクロックに同期した読出し用垂直同期信号を発生する垂直同期信号発生部、
書込み終了を示す信号を発生する書込み終了信号発生部、
読出し終了を示す信号を発生する読出し終了信号発生部、
書込み終了信号と読出し終了信号の位相差を監視し、該位相差に基づいて前記読出し用垂直同期信号の周期を制御する位相差制御部、
を備えたこと特徴とする映像キャプチャ回路。
書込みクロックを用いて第１、第２のメモリ部分に交互に映像データを書込み、画像データの書き込みが行なわれていない第1、第2のメモリ部分より交互に読出しクロックを用いて画像データを読出す画像処理装置の映像キャプチャ方法において、
書込みタイミングと読み出しタイミングの位相差を検出し、
該位相差が第1の設定値以上になった時、該位相差が少しづつ減少して第2の設定値以下となるように読出し側の垂直同期信号の周期を制御する、
ことを特徴とする画像処理装置の映像キャプチャ方法。