JP4729124B2

JP4729124B2 - 表示パネル駆動装置および表示パネル駆動方法

Info

Publication number: JP4729124B2
Application number: JP2010157777A
Authority: JP
Inventors: 康則小川
Original assignee: NEC Display Solutions Ltd
Current assignee: Sharp NEC Display Solutions Ltd
Priority date: 2010-07-12
Filing date: 2010-07-12
Publication date: 2011-07-20
Anticipated expiration: 2025-07-06
Also published as: JP2010277102A

Description

本発明は、液晶ディスプレイやプラズマディスプレイに代表される表示装置を構成する表示パネルの駆動装置および駆動方法に関する。

外部から供給された映像信号に基づく画像が液晶表示パネル上に表示される液晶表示装置が知られている（特許文献１参照）。この種の液晶表示装置では、外部からの映像信号は、ディジタル信号に変換された後、一旦、メモリに格納される。そして、メモリから所定のタイミング信号でデータが読み出されて液晶表示パネルの駆動回路に供給される。液晶表示パネルの駆動に必要なタイミング信号は、内部で生成された水平基準信号（画面を構成する走査線または水平ラインの表示周期の基準となる信号）および垂直基準信号（画面の表示周期である垂直周期の基準となる信号）に基づいて生成される。

特開２００４−１５１２２２号公報

しかし、上述した従来の表示装置においては、垂直基準信号の周波数が変化した場合に、液晶表示パネルを駆動するための駆動タイミング信号に非連続な部分が生じ、その結果、一垂直周期期間中における水平ライン（走査線）の数が変化して、安定した画像表示を行うことができなくなる、という問題を生じる。

垂直基準信号の周波数が変化するケースとしては、以下のようなことが考えられる。

外部からの映像信号（特に、ビデオ信号などの動画像）をメモリ（例えばフィールドメモリ）に格納し、該メモリから所定のタイミング信号でデータを読み出す場合、メモリへのデータの書き込みは、外部からの垂直同期信号に基づいて行われるのに対して、メモリからのデータの読み出しは、外部から供給される垂直同期信号とは非同期である内部クロックに基づいて生成した垂直基準信号に基づいて行われるため、読み出しタイミングが書き込みタイミングを追い越してしまう、あるいは追い越されてしまうことがあり、このときに書き込みフレームと読み出しフレームに時間差がある場合（つまり動画の場合）、表示画像が横方向にずれるという問題が生じる。このため、メモリへのデータの書き込みタイミングとメモリからのデータの読み出しタイミングとを調整して横方向へのずれの発生を抑制する必要がある。この調整方法の１つとして、データ読み出しタイミング信号や液晶パネルの駆動タイミング信号の基準となる垂直基準信号を外部の映像信号に同期した信号、すなわち外部から供給される垂直同期信号に切り替える方法がある。この場合、内部で生成した垂直基準信号から外部の垂直同期信号に切り替えた際に、垂直基準信号の周波数が変化してしまう。

また、上記の調整方法において、外部の垂直同期信号を垂直基準信号として使用している状態で、外部装置であるＶＴＲ（ビデオテープレコーダ）において早送り再生/巻き戻し再生などの機能が実行された場合には、ＶＴＲからの同期信号（垂直同期信号）の周波数が変化し、その結果、垂直基準信号の周波数が変化することになる。

本発明の目的は、上記問題を解決し、垂直基準信号の周波数が変化しても一垂直周期期間における走査線の数を一定に維持することができる、表示パネルの駆動装置を提供することにある。

上記の目的を達成するため、本発明は、複数の走査線によって画面が構成される表示パネルの駆動装置であって、前記画面を構成する走査線の表示周期の基準となる水平基準信号と前記画面の表示周期である垂直周期の基準となる垂直基準信号とに基づいて前記表示パネルを駆動するための駆動タイミング信号を生成する駆動タイミング信号生成回路と、クロック信号を生成するクロックジェネレータと、前記クロックジェネレータからのクロック信号を分周して、該分周したクロック信号を前記水平基準信号として出力する第１の分周器と、前記第１の分周器の出力を分周する第２の分周器と、外部からの垂直同期信号と前記第２の分周器の出力をそれぞれ入力とし、該入力の一方が選択されて前記垂直基準信号として出力されるスイッチ回路と、前記スイッチ回路の出力段に設けられ、前記スイッチ回路から出力される前記垂直基準信号の周波数を検出する周波数検出回路と、前記周波数検出回路にて前記垂直基準信号の周波数変化が検出されると、該変化した垂直基準信号の周波数に基づいて、一垂直周期期間における走査線の数を所定の数に維持可能な前記水平基準信号の周波数を算出し、前記水平基準信号が該算出した周波数となるように、前記クロックジェネレータの発振周波数または前記第１の分周器の分周比を変更する制御部とを有する。

本発明によれば、垂直基準信号の周波数が変化しても、一垂直周期期間における走査線の数が常に所定の数に維持されるので、安定した液晶パネル駆動を提供することができる。

本発明の一実施形態である液晶駆動回路を構成する水平／垂直基準信号生成回路の構成を示すブロック図である。図１に示す水平／垂直基準信号生成回路を備える液晶駆動回路全体の構成を示すブロック図である。図１に示す水平／垂直基準信号生成回路において行われる水平周波数制御処理の一手順を示すフローチャートである。図１に示す水平／垂直基準信号生成回路において行われる水平周波数制御処理を説明するための図である。垂直基準信号ＲＶＤの周波数が一定である通常状態における液晶駆動タイミング信号を示すタイムチャートである。水平周波数制御処理が行われない場合の、垂直基準信号ＲＶＤの周波数が変化した場合における液晶駆動タイミング信号をタイムチャートである。水平周波数制御処理が行われる場合の、垂直基準信号ＲＶＤの周波数が変化した場合における液晶駆動タイミング信号を示すタイムチャートである。

次に、本発明の実施形態について図面を参照して説明する。

図１は、本発明の一実施形態である液晶駆動回路の特徴部である水平／垂直基準信号生成回路の構成を示すブロック図である。図２は、図１に示す水平／垂直基準信号生成回路を備える液晶駆動回路全体の構成を示すブロック図である。

まず、図２を参照して、本実施形態の液晶駆動回路の構成を説明する。本実施形態の液晶駆動回路は、図２に示すように、映像信号処理回路２０１、スケーリング（解像度変換）／ＦＲＣ（フレームレートコンバーター）回路２０２、同期分離／ＰＬＬ回路２０５、水平／垂直基準信号生成回路２０６および液晶パネル駆動回路２０７を有する。

映像信号処理回路２０１は、外部機器（テレビジョン受像機、ビデオ機器やコンピュータ装置など）から映像信号（アナログＲＧＢ信号）が供給される入力端子２００に接続されており、この入力端子２００を介して供給される映像信号をディジタル信号に変換するためのＡ／Ｄコンバータを備えている。映像信号処理回路２０１にてＡ／Ｄ変換された映像データは、スケーリング／ＦＲＣ回路２０２に供給されている。映像信号処理回路２０１の動作は、同期分離／ＰＬＬ回路２０５から供給されるシステムクロックに同期している。

スケーリング／ＦＲＣ回路２０２は、映像信号処理回路２０１からの映像データを格納するためのフィールドメモリを備え、このフィールドメモリにおけるデータの書き込みおよび読み出しを制御することにより、液晶パネル２０８を駆動するのに適した周波数や解像度（画素データ数）を有する映像データを得る。

同期分離／ＰＬＬ回路２０５は、外部から同期信号（H/Vsync）が供給される入力端子２０４に接続されており、この入力端子２０４を介して供給される同期信号（H/Vsync）に基づいて、後段の回路の駆動に適した同期信号および後段の回路で必要となるシステムクロックを生成する。

水平／垂直基準信号生成回路２０６は、スケーリング／ＦＲＣ回路２０２や液晶パネル駆動回路２０７の動作の基準となる水平基準信号および垂直基準信号を生成する。

液晶パネル駆動回路２０７は、水平／垂直基準信号生成回路２０６からの水平基準信号および垂直基準信号を含むタイミング信号に基づいて液晶パネル２０８の駆動に必要な駆動タイミング信号を生成したり、スケーリング／ＦＲＣ回路２０２からの映像データ（ディジタル信号）を液晶パネル２０８の表示に適したアナログ映像信号に変換したりする。

本実施形態の液晶駆動回路では、入力端子２００を介して供給された映像信号は、映像信号処理回路２０１にてディジタル信号に変換され、スケーリング／ＦＲＣ回路２０２にて液晶パネル２０８を駆動するのに適した周波数や解像度（画素データ数）を有する映像データに変換された後、液晶パネル駆動回路２０７に供給される。液晶パネル駆動回路２０７では、スケーリング／ＦＲＣ回路２０２からの映像データが液晶パネル２０８の表示に適したアナログ映像信号に変換されるとともに、水平／垂直基準信号生成回路２０６から供給されるタイミング（水平基準信号および垂直基準信号）に基づいて駆動タイミング信号が生成される。この液晶パネル駆動回路２０７で生成された駆動タイミング信号に基づいて液晶パネル２０８が駆動され、液晶パネル２０８にてアナログ映像信号に基づく画像が表示される。この一連の動作の実行過程において、液晶パネル２０８の駆動タイミング信号の垂直周波数が変化すると、水平／垂直基準信号生成回路２０６が、その変化した垂直周波数に応じて水平周波数を調整することで、一垂直周期期間における水平同期の数（いわゆるライン数や走査線数に相当するもの）が一定となるようになっている。これにより、液晶パネル２０８の駆動タイミング信号の垂直周波数が変化した際に駆動タイミング信号に非連続な部分が生じることが抑制されて、液晶パネル２０８の安定な駆動が実現される。

以下、図１を参照して、本実施形態の液晶駆動回路の特徴である水平／垂直基準信号生成回路２０６の構成を具体的に説明する。

図１を参照すると、水平／垂直基準信号生成回路２０６は、クロックジェネレータ１０１、水平基準発生回路１０２、垂直基準発生回路１０３、スイッチ回路１０４、ＣＰＵ１０５、周波数検出回路１０６、液晶駆動タイミング信号生成回路／フィールドメモリ制御回路１０７およびメモリ１０８からなる。

クロックジェネレータ１０１は、信号処理クロックＲＣＫを生成するものであって、その発振周波数は可変である。クロックジェネレータ１０１から出力された信号処理クロックＲＣＫは、水平基準発生回路１０２および液晶駆動タイミング信号生成回路／フィールドメモリ制御回路１０７にそれぞれ供給されている。

水平基準発生回路１０２は、クロックジェネレータ１０１からの信号処理クロックＲＣＫを１／Ｍ分周する１／Ｍ分周器よりなり、該１／Ｍ分周器の出力が水平基準信号ＲＨＤとして出力される。１／Ｍ分周器の分周比（Ｍ値）は可変である。水平基準発生回路１０２から出力された水平基準信号ＲＨＤは、垂直基準発生回路１０３および液晶駆動タイミング信号生成回路／フィールドメモリ制御回路１０７に供給されている。

垂直基準発生回路１０３は、水平基準発生回路１０２からの水平基準信号ＲＨＤを１／Ｎ分周する１／Ｎ分周器よりなり、該１／Ｎ分周器の出力が垂直基準信号ＶＤＲとして出力される。１／Ｎ分周器の分周比（Ｎ値）は固定である。

スイッチ回路１０４は、一方の入力に、垂直基準発生回路１０３から出力された垂直基準信号ＶＤＲが供給され、他方の入力に、図２に示した同期分離／ＰＬＬ回路２０５から供給される同期信号（Ｈ／Ｖsync）のうち垂直同期信号Ｖsyncが外部垂直同期信号ＶＤＩとして供給されており、ＣＰＵ１０５からの制御信号に基づいてこれら入力の一方が選択されて出力される。スイッチ回路１０４の出力は、垂直基準信号ＲＶＤとして液晶駆動タイミング信号生成回路／フィールドメモリ制御回路１０７に供給されている。

周波数検出回路１０６は、同期分離／ＰＬＬ回路２０５からの外部垂直同期信号ＶＤＩの周波数を検出する。液晶駆動タイミング信号生成回路／フィールドメモリ制御回路１０７は、信号処理クロックＲＣＫ、水平基準信号ＲＨＤおよび垂直基準信号ＲＶＤに基づいて、図２に示したスケーリング／ＦＲＣ回路２０２のフィールドメモリにおけるデータの書き込みおよび読み出しを行うためのタイミング信号を生成するとともに図２に示した液晶パネル２０８の駆動に必要となるタイミング信号を生成する。

ＣＰＵ１０５は、クロックジェネレータ１０１、水平基準発生回路１０２、垂直基準発生回路１０３、スイッチ回路１０４および液晶駆動タイミング信号生成回路／フィールドメモリ制御回路１０７の各部における動作を制御（同期制御を含む）する。また、ＣＰＵ１０５は、スイッチ回路１０４における入力切替制御を行うとともに、該入力切替制御にともなって生じる垂直基準信号ＲＶＤの周波数の変化に応じて水平基準信号ＲＨＤの周波数を変化させる処理（水平周波数制御処理）を行う。

メモリ１０８は、水平基準発生回路１０２の１／Ｍ分周器の分周比の設定値Ｍ（可変）、垂直基準発生回路１０３の１／Ｎ分周器の分周比の設定値Ｎ（固定）、クロックジェネレータ１０１の発振周波数（信号処理クロックＲＣＫの周波数）など、水平周波数制御処理に必要な情報が格納される。本実施形態では、メモリ１０８には、１／Ｍ分周器および１／Ｎ分周器の各分周比の設定値Ｍ、Ｎおよび信号処理クロックＲＣＫの周波数がデフォルト値として予め格納されている。

上述のように構成された水平／垂直基準信号生成回路２０６では、前述の横方向へのずれの発生を抑制するために、ＣＰＵ１０５が、スイッチ回路１０４における入力の切替制御を行う。具体的には、ＣＰＵ１０５は、スイッチ回路１０４の入力として垂直基準信号ＶＤＲを選択した第１の状態と、スイッチ回路１０４の入力として外部垂直同期信号ＶＤＩを選択した第２の状態とを切り替える。

上記のスイッチ回路１０４の入力の切替制御が行われた場合、垂直基準信号ＲＶＤの周波数の変化し、その結果、水平基準信号ＲＨＤと垂直基準信号ＲＶＤが非同期となって、一垂直周期期間中の水平基準信号数、すなわちライン数（＝「水平基準信号ＲＨＤ」÷「垂直基準信号ＲＶＤ」）が変化することになる。そこで、本実施形態では、ＣＰＵ１０５が、スイッチ回路１０４の入力の切替制御を行う際に、その入力の切替制御に伴って生じる垂直基準信号ＲＶＤの周波数の変化に合わせて水平基準信号ＲＨＤの周波数を変化させるための水平周波数制御処理を行う。

図３に、水平周波数制御処理の一手順を示す。まず、メモリ１０８に格納されている各分周器の分周比の設定値Ｍ、Ｎおよび信号処理クロックＲＣＫの周波数に基づいて、現在のライン数Ｌを算出し、その結果をメモリ１０８に格納する（ステップ３００）。次に、メモリ１０８に格納されている、１／Ｎ分周器の分周比の設定値Ｎ、信号処理クロックの周波数およびライン数Ｌと、周波数検出回路１０６にて検出された外部垂直同期信号ＶＤＩの周波数とに基づいて、１／Ｍ分周器の分周比Ｍ１を算出する（ステップ３０１）。そして、スイッチ回路１０４の入力切替（ここでは、外部垂直同期信号ＶＤＩへの切り替え）を行ったか否かを判断し（ステップ３０２）、この判断で「Ｙｅｓ」となった場合に、１／Ｍ分周器の分周比の設定値をステップ３０１で算出した分周比の設定値Ｍ１になるように変更する（ステップ３０３）。

なお、スイッチ回路１０４の入力を１／Ｎ分周器の出力に切り替える場合は、メモリ１０８に格納されている設定値Ｍ（デフォルト）を使用すればよい。

また、図３に示した処理では、一定のライン数を得るために１／Ｍ分周器の分周比の設定値を変更するようになっているが、これに代えて、信号処理クロックＲＣＫを変更することでも一定のライン数を得ることができる。この場合は、ステップ３０１で、メモリ１０８に格納されている、１／Ｎ分周器の分周比の設定値Ｎ、１／Ｍ分周器の分周比Ｍ１およびライン数Ｌと、周波数検出回路１０６にて検出された外部垂直同期信号ＶＤＩの周波数とに基づいて、信号処理クロックの周波数を算出する。そして、ステップ３０３で、信号処理クロックの周波数をその算出した値になるように変更する。

以下、本実施形態の液晶駆動回路の動作を具体的な数値例を挙げて説明する。

図４に、第１から第４の４つの状態における、信号処理クロックＲＣＫ、各分周器の設定値（Ｍ、Ｎ）、水平基準信号ＲＨＤ、垂直基準信号ＶＤＲ、ＲＶＤ、外部垂直同期信号ＶＤＩ、ライン数（ＲＨＤ／ＲＶＤ）の具体的な数値例を挙げる。

第１の状態は、スイッチ回路１０４の入力切替前の状態を示す。スイッチ回路１０４にて垂直基準発生回路１０３の出力（ＶＤＲ）が選択されている。信号処理クロックＲＣＫは７５．８ＭＨｚに、水平基準発生回路１０２の１／Ｍ分周器の分周比の設定値Ｍは１１７０に、水平基準信号ＲＨＤは６４．８ｋＨｚに、垂直基準発生回路１０３の１／Ｎ分周器の分周比の設定値Ｎは１０８０に、垂直基準発生回路１０３の出力ＶＤＲは６０Ｈｚに、外部垂直同期信号ＶＤＩは６２．７Ｈｚにそれぞれ設定されている。この第１の状態では、スイッチ回路１０４にて垂直基準発生回路１０３の出力が選択されているので、水平基準信号ＲＶＤは６０Ｈｚとなり、ライン数（＝ＲＨＤ／ＲＶＤ）は１０８０となる。

第２の状態は、第１の状態において、水平周波数制御処理を行わずにスイッチ回路１０３の入力を外部垂直同期信号ＶＤＩに切り替えた状態である。この第２の状態では、スイッチ回路１０４にて垂直基準発生回路１０３の出力である水平基準信号ＲＶＤは、外部垂直同期信号ＶＤＩの６２．７Ｈｚとなる。この結果、ライン数は１０３３になる。

第３の状態は、第１の状態において、スイッチ回路１０３の入力を外部垂直同期信号ＶＤＩに切り替えるとともに水平周波数制御処理を行った状態を示す。この第３の状態では、ＣＰＵ１０５が、周波数検出回路１０６で検出した外部垂直同期信号ＶＤＩの周波数に基づいて水平基準発生回路１０２の分周比の設定値Ｍを１１１９に設定する。この結果、水平基準信号ＲＨＤの周波数は６７．７ｋＨｚとなり、一垂直周期期間中の水平基準信号数ライン数（＝ＲＨＤ／ＲＶＤ）は１０８０ラインとなる。このように、垂直基準信号ＲＶＤの周波数が６０Ｈｚから６２．７Ｈｚに切り替わるのに連動して、水平基準信号用の分周比の設定値Ｍを１１７０から１１１９に切り替えることにより、一垂直周期期間中の水平基準信号ライン数を一定数とすることができる。

第４の状態は、第１の状態において、スイッチ回路１０３の入力を外部垂直同期信号ＶＤＩに切り替えるとともに水平周波数制御処理を行った他の状態を示す。この第４の状態では、ＣＰＵ１０５が、周波数検出回路１０６で検出した外部垂直同期信号ＶＤＩの周波数に基づいて信号処理クロックＲＣＫを７９．２ＭＨｚに設定する。この場合も、上記第３の状態と同様、水平基準信号ＲＨＤの周波数は６７．７ｋＨｚとなり、一垂直周期期間中の水平基準信号数ライン数（＝ＲＨＤ／ＲＶＤ）は１０８０ラインとなる。このように、垂直基準信号ＲＶＤの周波数が６０Ｈｚから６２．７Ｈｚに切り替わるのに連動して、信号処理クロックＲＣＫを７５．８ＭＨｚから７９．２ＭＨｚに切り替えることにより、一垂直周期期間中の水平基準信号ライン数を一定数とすることができる。

上述の第１から第４の状態から分かるように、本実施形態の液晶駆動回路においては、水平周波数制御処理により、垂直基準信号ＲＶＤの周波数が変化しても、一垂直周期期間中の水平基準信号ライン数を一定に維持することができ、液晶駆動タイミング信号における非連続部分の発生を回避することができる。

図５Ａに、垂直基準信号ＲＶＤの周波数が一定である通常状態における液晶駆動タイミング信号を示す。また、図５Ｂに、水平周波数制御処理が行われない場合の、垂直基準信号ＲＶＤの周波数が変化した場合における液晶駆動タイミング信号を、図５Ｃに、水平周波数制御処理が行われる場合の、垂直基準信号ＲＶＤの周波数が変化した場合における液晶駆動タイミング信号をそれぞれ示す。図５Ａ〜図５Ｃにおいて、クロック信号ＣＬＫＹは、水平基準信号ＲＨＤの周期で反転を繰り返す信号であって、垂直方向におけるシフトクロックに相当するものである。図５Ａに示すように、通常状態では、クロック信号ＣＬＫＹの波形に非連続な部分が生じないような設定とされている。

水平周波数制御処理が行われない場合は、垂直基準信号ＲＶＤの周波数が変化すると、クロック信号ＣＬＫＹの波形に非連続な部分が生じる。例えば、図５Ｂに示すように、垂直基準信号ＲＶＤが通常状態に比べて１ＲＨＤ周期分だけ欠如した場合には、クロック信号ＣＬＫＹの波形に非連続な部分（図５Ｂ中の丸で囲まれた部分）が生じる。液晶パネル駆動信号に非連続な部分が生じると、一垂直期間におけるライン数が変化して安定な画像表示を行うことができなくなる。本実施形態では、図５Ｃに示すように、垂直基準信号ＲＶＤの周波数が変化しても、水平周波数制御処理によりクロック信号ＣＬＫＹの波形に非連続な部分が生じることがなく、一垂直周期期間におけるライン数を一定とすることができる。

以上説明したように、本実施形態の液晶駆動回路によれば、垂直基準信号の周波数変化に連動させてクロックジェネレータ１０１の発振周波数や水平基準発生回路１０２の分周比設定を調整することにより、液晶パネルの駆動タイミング信号に非連続な部分が生じることなく、一垂直周期期間におけるライン数を一定とすることができるため、液晶パネルの安定な駆動を実現することができる。

上述した実施形態の液晶駆動回路は、本発明の一例であり、その構成および動作は適宜変更することができる。例えば、図１に示した回路では、スイッチ回路１０４の入力切替により垂直基準信号ＲＶＤの周波数が変化するようになっているが、垂直基準信号ＲＶＤの周波数の変化は、これに限定されるものではない。例えば、外部装置であるＶＴＲにおいて早送り再生/巻き戻し再生などの機能が実行された場合には、ＶＴＲからの同期信号（外部垂直同期信号ＶＤＩ）の周波数が変化して、垂直基準信号ＲＶＤの周波数が変化する。以下に、外部垂直同期信号ＶＤＩの周波数が変化した場合の動作について説明する。

ＣＰＵ１０５は、スイッチ回路１０４にて外部垂直同期信号ＶＤＩを選択させている状態において、周波数検出回路１０６にて検出された外部垂直同期信号ＶＤＩの周波数が変化すると、その変化に連動して、一垂直期間におけるライン数を一定となるようにクロックジェネレータ１０１の発振周波数または水平基準発生回路１０２の分周比設定を調整する。具体的には、ＣＰＵ１０５は、外部垂直同期信号ＶＤＩの周波数が第１の周波数から第２の周波数に変化すると、第２の周波数に基づいて、一定のライン数を得られるようなクロックジェネレータ１０１の発振周波数または水平基準発生回路１０２の分周比の設定値を算出し、その算出結果に基づいてクロックジェネレータ１０１の発振周波数または水平基準発生回路１０２の分周比を変更する。これにより、外部垂直同期信号ＶＤＩの周波数が変化しても、液晶パネルの駆動タイミング信号に非連続な部分が生じることなく、一垂直周期期間におけるライン数を一定とすることができる。

また、図１に示した構成において、周波数検出回路１０６は、スイッチ回路１０４の出力ラインに設けてもよい。

以上は、液晶表示装置についての説明であるが、本発明は、液晶表示装置に限られるものではなく、垂直基準信号および水平基準信号に基づいて表示パネルの駆動タイミング信号が生成される表示装置であれば、どのような表示装置にも適用することができる。例えば、本発明は、プラズマディスプレイなどの他のディスプレイにも適用することができる。

１０１クロックジェネレータ
１０２水平基準発生回路
１０３垂直基準発生回路
１０４スイッチ回路
１０５ＣＰＵ
１０６周波数検出回路
１０７液晶駆動タイミング信号生成回路／フィールドメモリ制御回路

Claims

複数の走査線によって画面が構成される表示パネルの駆動装置であって、
前記画面を構成する走査線の表示周期の基準となる水平基準信号と前記画面の表示周期である垂直周期の基準となる垂直基準信号とに基づいて前記表示パネルを駆動するための駆動タイミング信号を生成する駆動タイミング信号生成回路と、
クロック信号を生成するクロックジェネレータと、
前記クロックジェネレータからのクロック信号を分周して、該分周したクロック信号を前記水平基準信号として出力する第１の分周器と、
前記第１の分周器の出力を分周する第２の分周器と、
外部からの垂直同期信号と前記第２の分周器の出力をそれぞれ入力とし、該入力の一方が選択されて前記垂直基準信号として出力されるスイッチ回路と、
前記スイッチ回路の出力段に設けられ、前記スイッチ回路から出力される前記垂直基準信号の周波数を検出する周波数検出回路と、
前記周波数検出回路にて前記垂直基準信号の周波数変化が検出されると、該変化した垂直基準信号の周波数に基づいて、一垂直周期期間における走査線の数を所定の数に維持可能な前記水平基準信号の周波数を算出し、前記水平基準信号が該算出した周波数となるように、前記クロックジェネレータの発振周波数または前記第１の分周器の分周比を変更する制御部とを有する表示パネル駆動装置。
複数の走査線によって画面が構成される表示パネルの駆動方法であって、
前記画面を構成する走査線の表示周期の基準となる水平基準信号と前記画面の表示周期である垂直周期の基準となる垂直基準信号とに基づいて前記表示パネルを駆動するための駆動タイミング信号を生成するステップと、
クロックジェネレータにより生成したクロック信号を第１の分周器で分周して前記水平基準信号として出力するステップと、
前記第１の分周器の出力を第２の分周器で分周するステップと、
外部からの垂直同期信号と前記第２の分周器の出力とを選択的に切り替えて前記垂直基準信号として出力するステップと、
前記垂直基準信号の周波数が変化したことを検知すると、該変化した垂直基準信号の周波数に基づいて、一垂直周期期間における走査線の数を所定の数に維持可能な前記水平基準信号の周波数を算出し、前記水平基準信号が該算出した周波数となるように、前記クロックジェネレータの発振周波数または前記第１の分周器の分周比を変更するステップとを含む表示パネル駆動方法。