CN112954432B - 视频数据处理方法、装置、系统及可读存储介质 - Google Patents

视频数据处理方法、装置、系统及可读存储介质 Download PDF

Info

Publication number
CN112954432B
CN112954432B CN202110116850.8A CN202110116850A CN112954432B CN 112954432 B CN112954432 B CN 112954432B CN 202110116850 A CN202110116850 A CN 202110116850A CN 112954432 B CN112954432 B CN 112954432B
Authority
CN
China
Prior art keywords
video data
output
video
input
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110116850.8A
Other languages
English (en)
Other versions
CN112954432A (zh
Inventor
刘江
刘伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongjing Microelectronics Technology Co ltd
Original Assignee
Hongjing Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongjing Microelectronics Technology Co ltd filed Critical Hongjing Microelectronics Technology Co ltd
Priority to CN202110116850.8A priority Critical patent/CN112954432B/zh
Publication of CN112954432A publication Critical patent/CN112954432A/zh
Application granted granted Critical
Publication of CN112954432B publication Critical patent/CN112954432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4307—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

本申请公开了一种视频数据处理方法、装置、系统及可读存储介质，该方法包括：接收视频数据流，并将视频数据流缓存于缓存单元，视频数据流包括输入视频时钟信号、输入视频数据和输入视频时序信号；根据锁相环的预设分频比，对输入视频时钟信号的频率进行调整，确定输出视频时钟信号；根据输出视频时钟信号和输入视频时序信号，确定输出视频时序信号；根据输出视频时序信号，从输入视频数据中获取目标视频数据；将目标视频数据拆分成M路视频数据，并对M路视频数据进行同步输出。采用这种方式部署时，无需额外部署视频同步信号线，从而降低了实施部署的复杂性和硬件成本。

Description

视频数据处理方法、装置、系统及可读存储介质
技术领域
本申请属于视频处理技术领域，具体涉及一种视频数据处理方法、装置、系统及可读存储介质。
背景技术
现有技术中，在进行多屏拼接时，为保证最终输出到不同显示屏的视频画面同步，需要在视频通道外增加一根视频同步信号线，通过控制器控制视频同步信号线中的视频同步信号，来保证不同显示屏之间的视频同步，这种实现方式需要额外部署视频同步信号线，并需要将每根视频同步信号线与各控制器连接，导致实施部署复杂，硬件成本增加。
发明内容
本申请实施例的目的是提供一种视频数据处理方法、装置、系统及可读存储介质，能够解决现有技术中需要额外部署视频同步信号线和控制器，导致实施部署复杂，硬件成本增加的问题。
为了解决上述技术问题，本申请是这样实现的：
第一方面，本申请实施例提供了一种视频数据处理方法，该视频数据处理方法，应用于视频数据处理装置，所述视频数据处理装置包括锁相环和缓存单元，该方法包括：
接收视频数据流，并将所述视频数据流缓存于所述缓存单元，所述视频数据流包括输入视频时钟信号、输入视频数据和输入视频时序信号；
根据所述锁相环的预设分频比，对所述输入视频时钟信号的频率进行调整，确定输出视频时钟信号，其中，所述预设分频比是基于所述输入视频数据的分辨率和待输出视频数据的分辨率确定得到的；
根据所述输出视频时钟信号和所述输入视频时序信号，确定输出视频时序信号；
根据所述输出视频时序信号，从所述输入视频数据中获取目标视频数据；
将所述目标视频数据拆分成M路视频数据，并对所述M路视频数据进行同步输出，M为大于1的整数。
第二方面，本申请实施例提供了一种视频数据处理装置，所述视频数据处理装置包括锁相环和缓存单元，所述视频数据处理装置还包括：
接收和缓存模块，用于接收视频数据流，并将所述视频数据流缓存于所述缓存单元，所述视频数据流包括输入视频时钟信号、输入视频数据和输入视频时序信号；
第一确定模块，用于根据所述锁相环的预设分频比，对所述输入视频时钟信号的频率进行调整，确定输出视频时钟信号，其中，所述预设分频比是基于所述输入视频数据的分辨率和待输出视频数据的分辨率确定得到的；
第二确定模块，用于根据所述输出视频时钟信号和所述输入视频时序信号，确定输出视频时序信号；
获取模块，用于根据所述输出视频时序信号，从所述输入视频数据中获取目标视频数据；
拆分和输出模块，用于将所述目标视频数据拆分成M路视频数据，并对所述M路视频数据进行同步输出，M为大于1的整数。
第三方面，本申请实施例提供了一种视频数据处理系统，包括至少一个如第二方面所述的视频数据处理装置。
第四方面，本申请实施例提供了一种可读存储介质，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如第一方面所述的方法的步骤。
在本申请实施例中，通过接收视频数据流，并将所述视频数据流缓存于所述缓存单元，所述视频数据流包括输入视频时钟信号、输入视频数据和输入视频时序信号；根据所述锁相环的预设分频比，对所述输入视频时钟信号的频率进行调整，确定输出视频时钟信号，其中，所述预设分频比是基于所述输入视频数据的分辨率和待输出视频数据的分辨率确定得到的；根据所述输出视频时钟信号和所述输入视频时序信号，确定输出视频时序信号；根据所述输出视频时序信号，从所述输入视频数据中获取目标视频数据；将所述目标视频数据拆分成M路视频数据，并对所述M路视频数据进行同步输出，M为大于1的整数。这样，可以通过锁相环的预设分频比对M路视频数据进行同步输出，从而保证M路视频数据能够在不同显示屏上进行同步播放，避免视频画面撕裂的现象出现。因此，采用这种方式部署时，无需额外部署视频同步信号线，从而降低了实施部署的复杂性和硬件成本。
附图说明
图1为本申请实施例提供的视频数据处理方法的流程图；
图2为本申请实施例提供的视频数据处理装置的视频数据的输入输出示意图之一；
图3为本申请实施例提供的多显示屏的拼接效果示意图；
图4为本申请实施例提供的视频数据处理装置的视频数据的输入输出示意图之二；
图5为本申请实施例提供的视频数据的存入和读取的时序图；
图6为本申请实施例提供的视频数据处理装置的结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的视频数据处理方法进行详细地说明。
参见图1，图1为本申请实施例提供的视频数据处理方法的流程图。如图1所示，该视频数据处理方法，应用于视频数据处理装置，视频数据处理装置包括锁相环和缓存单元，方法包括：
步骤101、接收视频数据流，并将视频数据流缓存于缓存单元，视频数据流包括输入视频时钟信号、输入视频数据和输入视频时序信号。
具体地，本方法应用于视频数据处理装置，该视频数据处理装置用于对接收到的视频数据流进行拆分，得到多路视频数据，并控制该多路视频数据同步输出至不同的显示屏，从而实现多屏拼接显示。其中，该视频数据处理装置可以将输入的视频数据流拆分成任意路数的视频数据输出，如2路、3路、4路等等，在实际实施部署时，可以根据待拼接的显示屏的数量具体设置，本申请不做具体限制。例如，假设某一视频数据处理装置需要将输入的视频数据流输出至4个显示屏进行拼接显示，那么，该视频数据处理装置需要根据4个显示屏的拼接位置对输入的视频数据流中的每帧视频画面进行拆分和缩放处理，得到4路输出，4路输出分别用O1、O2、O3和O4表示，其中，O1表示视频帧画面的左上部分，O2表示视频帧画面的右上部分，O3表示视频帧画面的左下部分，O4表示视频帧画面的右下部分，视频数据处理装置的视频数据的输入输出示意图如图2所示。该视频数据处理装置的4路输出端分别与4个显示屏连接，这样，该4路输出的视频画面分别输出至对应的显示屏，对4路视频数据进行显示，多显示屏的拼接效果示意图如图3所示。
在一实施例中，该视频数据处理装置可以与任意视频输出设备连接，用于接收视频输出设备输出的视频数据流。其中，视频输出设备包括但不限于手机、平板电脑(TabletPersonal Computer)、膝上型电脑(Laptop Computer)、个人数字助理(personal digitalassistant，简称PDA)、移动上网装置(Mobile Internet Device，MID)或播放盒等。其中，视频数据处理装置与视频输出设备可以通过无线方式连接，如蓝牙、Wi-Fi等，也可以通过有线方式连接，如HDMI连接线等，本申请不做具体限制。该视频数据处理装置包括锁相环(Phase Locked Loop，简称PLL)和缓存单元，其中，锁相环和缓存单元的数量可以为一个，也可以为多个，本申请不做具体限定。在锁相环为多个时，可以分别设置多个不同的预设分频比。在视频数据处理装置接收到视频数据流后，可以通过缓存单元对接收到的视频数据流进行缓存，通过锁相环接收视频数据流中的输入视频时钟信号，进而输出相应的输出视频时钟信号。
步骤102、根据锁相环的预设分频比，对输入视频时钟信号的频率进行调整，确定输出视频时钟信号，其中，预设分频比是基于输入视频数据的分辨率和待输出视频数据的分辨率确定得到的。
具体地，锁相环是一种利用相位同步产生的电压，去调谐压控振荡器以产生目标频率的负反馈控制系统，可以根据自身的预设分频比对接收到的输入信号的进行频率调整，从而输出所需的频率。其中，预设分频比可以由用户根据实际需要进行设置，也可以在锁相环出厂时默认设置，本申请不做具体限定。
其中，此处的输入视频时钟信号的频率由输入视频的分辨率和输入的帧率决定，此处的输出视频时钟信号的频率由待输出视频的分辨率和待输出的帧率决定，根据该输入视频时钟信号的频率和输出视频时钟信号的频率，可以得到预设分频比。具体地，输入视频时钟信号的频率Fclkin＝H1*V1*Fframe，其中，H1表示输入视频数据的在水平方向上的像素点数量，V1表示输入视频数据的在垂直方向上的像素点数量，Fframe表示输入视频数据的帧率。输出视频时钟信号的频率Fclkout＝H2*V2*Fframe，其中，H2表示待输出视频数据的在水平方向上的像素点数量，V2表示待输出视频数据的在垂直方向上的像素点数量，Fframe表示待输出视频数据的帧率。需要说明的是，此处的H1和H2包括视频数据在水平方向上的实际像素点和消影区间，此处的V1和V2包括视频数据在垂直方向上的实际像素点和消影区间。
在一实施例中，基于不同的预设分频比的锁相环，从锁相环中输出的输出视频时钟信号的频率存在区别，因此，当用于多屏拼接的多个显示屏的分辨率相同时，可以在视频数据处理装置中设置一个锁相环来实现控制；当用于多屏拼接的多个显示屏的分辨率不同时，可以在视频数据处理装置中设置多个锁相环来实现控制。
步骤103、根据输出视频时钟信号和输入视频时序信号，确定输出视频时序信号。
其中，输入视频时序信号包括视频数据的像素信息、行同步信号(HorizonalSynchronization，简称HSync)、帧同步信号(Vertical Synchronization，简称VSync)等。在确定输出视频时钟信号后，可以获取输入视频时序信号，基于输出视频时钟信号和输入视频时序信号中的帧同步信号，确定得到输出视频时序信号。
步骤104、根据输出视频时序信号，从输入视频数据中获取目标视频数据。
其中，此处的目标视频数据是指按照上述输出视频时序信号要求，依次从缓存单元中读取出的视频数据。读取目标视频数据的时间点和频率可以通过该输出视频时序信号确定。
步骤105、将目标视频数据拆分成M路视频数据，并对M路视频数据进行同步输出，M为大于1的整数。
视频数据处理装置将获取到的目标视频数据，按照拆分需要对目标视频数据进行拆分，再将拆分后的多路视频数据同步输出至不同的显示屏。具体地，假设该视频数据处理装置需要将输入视频数据按照图3所示的显示屏结构进行显示，则需要在视频数据处理装置中将目标视频数据的每帧画面，按照顺序依次拆分成4个局部画面，再对这4个局部画面进行缩放，将其缩放至与对应的显示屏的分辨率匹配，最后将其传输至对应的显示屏显示。由于输出的4路视频数据的时序是由相同的输出视频时序信号控制，使得4路视频数据是同步输出的，它们之间彼此不存在时延，因此在进行多屏拼接的时，不会出现视频画面撕裂的现象。
在本实施例中，通过锁相环的预设分频比对M路视频数据进行同步输出，从而保证M路视频数据能够在不同显示屏上进行同步播放，避免视频画面撕裂的现象出现。因此，采用这种方式部署时，无需额外部署视频同步信号线，从而降低了实施部署的复杂性和硬件成本。
进一步地，缓存单元包括第一缓存单元和第二缓存单元；
将视频数据流缓存于缓存单元，包括：
在执行对第一缓存单元中的输入视频数据的读取操作的情况下，将视频数据流的当前帧缓存于第二缓存单元；或者，
在执行对第二缓存单元中的输入视频数据的读取操作的情况下，将视频数据流的当前帧缓存于第一缓存单元。
其中，上述第一缓存单元和第二缓存单元并行设置，分别对输入的视频数据流中不同的视频帧进行缓存。
在本实施例中，该视频数据处理装置可以通过第一缓存单元和第二缓存单元分别进行写入和读取操作，由此使得对视频数据的读写操作能够同时执行，避免在对该视频数据处理装置中的缓存单元进行读写时存在地址冲突，特别是在需要对视频数据做一些垂直方向翻转操作的情况。具体地，该视频数据处理装置在执行对第一缓存单元中的输入视频数据的读取操作的情况下，可以将视频数据流的当前帧缓存于第二缓存单元；该视频数据处理装置在执行对第二缓存单元中的输入视频数据的读取操作的情况下，可以将视频数据流的当前帧缓存于第一缓存单元。这样，在获取目标视频数据时，可以按照输出帧同步信号依次从第一缓存单元和第二缓存单元中读取视频数据，从而可以保证视频数据流输入和输出缓存单元的频率一致。
进一步地，根据输出视频时钟信号和输入视频时序信号，确定输出视频时序信号，包括：
根据输出视频时钟信号的频率，确定输出帧同步信号的目标频率，目标频率用于指示单位时间内输出视频帧的帧数；
根据输入视频时序信号中的输入帧同步信号，确定输出帧同步信号的目标时延，目标时延用于指示输出帧同步信号与输入帧同步信号之间的时间差；
基于目标频率和目标时延，确定输出视频时序信号。
具体地，由于上述输出视频时钟信号的频率Fclkout＝H2*V2*Fframe，其中，H2表示待输出视频数据的在水平方向上的像素点数量，V2表示待输出视频数据的在垂直方向上的像素点数量，Fframe表示待输出视频数据的帧率。也就是说，可以根据输出视频时钟信号的频率和待输出视频数据的分辨率确定出Fframe，在此，Fframe即为输出帧同步信号的目标频率。视频数据处理装置还可以根据输入视频时序信号中的输入帧同步信号，对用于产生输出帧同步信号的计数器进行控制，进而确定得到输出帧同步信号的目标时延。例如，在一实施例中，可以使用输入帧同步信号的上升沿或者下降沿对计数器的复位，以此保证输入帧同步信号与输出帧同步信号保持恒定时延的目的。
在确定输出帧同步信号的目标频率和目标时延之后，可以基于该目标频率和目标时延得到输出视频时序信号，通过输出视频时序信号依次获取缓存单元中的视频数据。
在本实施例中，可以通过输出视频时钟信号和输入视频时序信号，确定得到输出视频时序信号，以便后续基于输出视频时序信号获取缓存单元中的目标视频数据。
进一步地，预设分频比的计算公式如下：
Figure BDA0002921040760000091
其中，P表示锁相环的预设分频比，H1表示待输出视频数据的在水平方向上的像素点数量，V1表示对待输出视频数据的在垂直方向上的像素点数量，H2表示输入视频数据在水平方向上的像素点数量，V2表示输入视频数据在垂直方向上的像素点数量。
具体地，在一实施例中，可以根据输入视频数据的分辨率和待输出视频数据的分辨率来确定锁相环的预设分频比，即
Figure BDA0002921040760000092
由于输入视频时钟信号的频率Fclkin＝H1*V1*Fframe，其中，H1表示输入视频数据的在水平方向上的像素点数量，V1表示输入视频数据的在垂直方向上的像素点数量，Fframe表示输入视频数据的帧率；输出视频时钟信号的频率Fclkout＝H2*V2*Fframe，其中，H2表示待输出视频数据的在水平方向上的像素点数量，V2表示待输出视频数据的在垂直方向上的像素点数量，Fframe表示待输出视频数据的帧率。因此，可以得到
Figure BDA0002921040760000093
这样设置的好处在于，无论接收待输出视频数据的显示屏的分辨率如何变化，都可以保证输入视频数据的帧率与待输出视频数据的帧率相同，从而实现多个显示屏的显示画面的同步。
进一步地，将目标视频数据拆分成M路视频数据，并对M路视频数据进行同步输出，包括：
将目标视频数据拆分成M路视频数据，并对M路视频数据中的第一视频数据、以及输出视频时钟信号和输出视频时序信号，输出至第一接收端；
其中，第一视频数据为M路视频数据中的任意一路视频数据，第一接收端为与第一视频数据对应的接收端。
在一实施例中，上述接收端可以为显示屏，也可以为下一级视频数据处理装置。当该接收端为显示屏时，可以直接将M路视频数据输出至M个显示屏进行显示，如图2所示；当该接收端为下一级视频数据处理装置时，需要将M路视频数据中的每一路视频数据，以及每一路视频数据对应的输出视频时钟信号和输出视频时序信号一并输出，这样，下一级视频数据处理装置可以根据上一级视频数据处理装置输出的视频数据、输出视频时钟信号和输出视频时序信号进行控制，同样输出多路视频数据，从而实现更多路的视频数据的同步输出。
需要说明的是，在使用多级视频数据处理装置进行多级处理时，下一级视频数据处理装置的数量需要与上一级视频数据处理装置输出的视频数据的路数一致，这样，才能保证输出的每一路视频数据均有一个视频数据处理装置对其进行控制。参见图4，图4为视频数据处理装置的视频数据的输入输出示意图之二。假设图4中的每个视频数据处理装置均同时输出2路视频数据，在上一级视频数据处理装置即视频数据处理装置1输出2路视频数据后，2路视频数据分别输入至下一级的2个视频数据处理装置中，即视频数据处理装置2和视频数据处理装置3，由于输入至视频数据处理装置2和视频数据处理装置3的视频数据流是同步的，且从视频数据处理装置2再次输出的2个视频数据O1和O2也是同步，从视频数据处理装置3再次输出的2个视频数据O3和O4也是同步，因此，经过两级视频数据处理装置进行处理后的4路视频数据O1,O2,O3和O4仍然是同步的，以此可以构建由多级视频数据处理装置组成的视频数据处理系统来进行多屏拼接的视频数据处理。
进一步地，锁相环为N个，N为小于或等于M的正整数；
根据锁相环中预设分频比，对输入视频时钟信号的频率进行调整，确定输出视频时钟信号，包括：
根据N个锁相环中各锁相环的预设分频比，分别对输入视频时钟信号的频率进行调整，确定N个输出视频时钟信号；
根据输出视频时钟信号和输入视频时序信号，确定输出视频时序信号，包括：
根据N个输出视频时钟信号和输入视频时序信号，确定N个输出视频时序信号，其中，N个输出视频时序信号分别与N个输出视频时钟信号一一对应。
在一实施例中，锁相环的数据可以为一个，也可以为多个，本申请不做具体限定。当锁相环的数量为一个时，由于通过一个锁相环得到的输出视频时钟信号的频率只有一种，因而，需要该视频数据处理装置输出的M路视频数据对应的M个显示屏的分辨率相同，才能实现每路视频数据的帧率相同，这样才可以实现多屏的同步显示。当锁相环的数量为多个时，可以根据多个显示屏的分辨率对多个锁相环的预设分频比分别进行设置，从而可以得到多种输出视频时钟信号的频率，这样，并不要求M个显示屏的分辨率相同，也可以实现M个显示屏的同步显示。
在本实施例中，可以设置多个锁相环，并根据显示屏的分辨率对多个锁相环的预设分频比进行设置，这样，可以根据多个锁相环得到多个输出视频时钟信号，进而得到多个输出视频时序信号，由此来实现多个不同分辨率的显示屏的画面同步显示的效果，以此降低对显示屏的分辨率的要求。同时，通过这种方式，可以有效减少视频数据处理装置的数量，从而降低硬件成本。
在一应用例中，视频数据处理装置包括一个锁相环和两个缓存单元A和B，通过该锁相环和缓存单元A和B对输入的视频数据流进行处理。参见图5，图5为视频数据的存入和读取的时序图。如图5所示，在对视频数据进行存入时，视频数据依次存入至缓存单元A和缓存单元B中，在对视频数据进行读出时，视频数据依次从缓存单元A和缓存单元B中读出，由于通过锁相环的控制，使得输入帧同步信号的频率与输出帧同步信号的频率相等，即存入缓存单元时的帧率与读出缓存单元时的帧率相等，从而实现了目标视频数据与输入视频数据能够帧率相等，且相隔恒定延时，从而保证了视频数据处理装置的多路视频数据同步输出。
需要说明的是，本申请实施例提供的视频数据处理方法，执行主体可以为视频数据处理装置，或者该视频数据处理装置中的用于执行视频数据处理方法的控制模块。本申请实施例中以视频数据处理装置执行视频数据处理方法为例，说明本申请实施例提供的视频数据处理装置。
参见图6，图6为本申请实施例提供的视频数据处理装置的结构图，如图6所示，视频数据处理装置600包括锁相环和缓存单元，该视频数据处理装置600还包括：
接收和缓存模块601，用于接收视频数据流，并将视频数据流缓存于缓存单元，视频数据流包括输入视频时钟信号、输入视频数据和输入视频时序信号；
第一确定模块602，用于根据锁相环的预设分频比，对输入视频时钟信号的频率进行调整，确定输出视频时钟信号，其中，预设分频比是基于输入视频数据的分辨率和待输出视频数据的分辨率确定得到的；
第二确定模块603，用于根据输出视频时钟信号和输入视频时序信号，确定输出视频时序信号；
获取模块604，用于根据输出视频时序信号，从输入视频数据中获取目标视频数据；
拆分和输出模块605，用于将目标视频数据拆分成M路视频数据，并对M路视频数据进行同步输出，M为大于1的整数。
进一步地，缓存单元包括第一缓存单元和第二缓存单元；接收和缓存模块601，具体用于：
在执行对第一缓存单元中的输入视频数据的读取操作的情况下，将视频数据流的当前帧缓存于第二缓存单元；或者，
在执行对第二缓存单元中的输入视频数据的读取操作的情况下，将视频数据流的当前帧缓存于第一缓存单元。
进一步地，第二确定模块603包括：
第一确定子单元，用于根据输出视频时钟信号的频率，确定输出帧同步信号的目标频率，目标频率用于指示单位时间内输出视频帧的帧数；
第二确定子单元，用于根据输入视频时序信号中的输入帧同步信号，确定输出帧同步信号的目标时延，目标时延用于指示输出帧同步信号与输入帧同步信号之间的时间差；
第三确定子单元，用于基于目标频率和目标时延，确定输出视频时序信号。
进一步地，预设分频比的计算公式如下：
Figure BDA0002921040760000131
其中，P表示锁相环的预设分频比，H1表示待输出视频数据的在水平方向上的像素点数量，V1表示对待输出视频数据的在垂直方向上的像素点数量，H2表示输入视频数据在水平方向上的像素点数量，V2表示输入视频数据在垂直方向上的像素点数量。
进一步地，拆分和输出模块605，具体用于：
将目标视频数据拆分成M路视频数据，并对M路视频数据中的第一视频数据、以及输出视频时钟信号和输出视频时序信号，输出至第一接收端；
其中，第一视频数据为M路视频数据中的任意一路视频数据，第一接收端为与第一视频数据对应的接收端。
进一步地，锁相环为N个，N为小于或等于M的正整数；第一确定模块602包括：
第四确定子单元，用于根据N个锁相环中各锁相环的预设分频比，分别对输入视频时钟信号的频率进行调整，确定N个输出视频时钟信号；
第二确定模块603包括：
第五确定子单元，用于根据N个输出视频时钟信号和输入视频时序信号，确定N个输出视频时序信号，其中，N个输出视频时序信号分别与N个输出视频时钟信号一一对应。
本申请实施例提供的视频数据处理装置600能够实现上述视频数据处理方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
本申请实施例还提供一种视频数据处理系统，该视频数据处理系统包括至少一个上述的视频数据处理装置。当该视频数据处理系统包括多个视频数据处理装置时，多个视频数据处理装置相互级联，且处于同一级的各视频数据处理装置输出的视频数据同步，使得最终从视频数据处理系统输出的所有视频数据同步。本申请实施例提供的视频数据处理系统能够实现上述视频数据处理方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
本申请实施例还提供一种可读存储介质，可读存储介质上存储有程序或指令，该程序或指令被处理器执行时实现上述视频数据处理方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
其中，处理器为上述实施例中的电子设备中的处理器。可读存储介质，包括计算机可读存储介质，如计算机只读存储器(Read-Only Memory，ROM)、随机存取存储器(RandomAccess Memory，RAM)、磁碟或者光盘等。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本申请各个实施例的方法。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (12)

1.一种视频数据处理方法，其特征在于，应用于视频数据处理装置，所述视频数据处理装置包括锁相环和缓存单元，所述方法包括：
接收视频数据流，并将所述视频数据流缓存于所述缓存单元，所述视频数据流包括输入视频时钟信号、输入视频数据和输入视频时序信号；
根据所述锁相环的预设分频比，对所述输入视频时钟信号的频率进行调整，确定输出视频时钟信号，其中，所述预设分频比是基于所述输入视频数据的分辨率和待输出视频数据的分辨率确定得到的，所述预设分频比的计算公式如下：
Figure FDA0003676991400000011
其中，所述P表示所述锁相环的预设分频比，所述H1表示待输出视频数据的在水平方向上的像素点数量，所述V1表示对待输出视频数据的在垂直方向上的像素点数量，所述H2表示所述输入视频数据在水平方向上的像素点数量，所述V2表示所述输入视频数据在垂直方向上的像素点数量；
根据所述输出视频时钟信号和所述输入视频时序信号，确定输出视频时序信号；
根据所述输出视频时序信号，从所述输入视频数据中获取目标视频数据；
将所述目标视频数据拆分成M路视频数据，并对所述M路视频数据进行同步输出，M为大于1的整数。
2.根据权利要求1所述的方法，其特征在于，所述缓存单元包括第一缓存单元和第二缓存单元；
所述将所述视频数据流缓存于所述缓存单元，包括：
在执行对所述第一缓存单元中的输入视频数据的读取操作的情况下，将所述视频数据流的当前帧缓存于所述第二缓存单元；或者，
在执行对所述第二缓存单元中的输入视频数据的读取操作的情况下，将所述视频数据流的当前帧缓存于所述第一缓存单元。
3.根据权利要求1所述的方法，其特征在于，所述根据所述输出视频时钟信号和所述输入视频时序信号，确定输出视频时序信号，包括：
根据所述输出视频时钟信号的频率，确定输出帧同步信号的目标频率，所述目标频率用于指示单位时间内输出视频帧的帧数；
根据所述输入视频时序信号中的输入帧同步信号，确定所述输出帧同步信号的目标时延，所述目标时延用于指示所述输出帧同步信号与所述输入帧同步信号之间的时间差；
基于所述目标频率和所述目标时延，确定输出视频时序信号。
4.根据权利要求1所述的方法，其特征在于，所述将所述目标视频数据拆分成M路视频数据，并对所述M路视频数据进行同步输出，包括：
将所述目标视频数据拆分成M路视频数据，并对所述M路视频数据中的第一视频数据、以及所述输出视频时钟信号和所述输出视频时序信号，输出至第一接收端；
其中，所述第一视频数据为所述M路视频数据中的任意一路视频数据，所述第一接收端为与所述第一视频数据对应的接收端。
5.根据权利要求4所述的方法，其特征在于，所述锁相环为N个，N为小于或等于M的正整数；
所述根据所述锁相环中预设分频比，对所述输入视频时钟信号的频率进行调整，确定输出视频时钟信号，包括：
根据所述N个锁相环中各锁相环的预设分频比，分别对所述输入视频时钟信号的频率进行调整，确定N个输出视频时钟信号；
所述根据所述输出视频时钟信号和所述输入视频时序信号，确定输出视频时序信号，包括：
根据所述N个输出视频时钟信号和所述输入视频时序信号，确定N个输出视频时序信号，其中，所述N个输出视频时序信号分别与所述N个输出视频时钟信号一一对应。
6.一种视频数据处理装置，其特征在于，所述视频数据处理装置包括锁相环和缓存单元，所述视频数据处理装置还包括：
接收和缓存模块，用于接收视频数据流，并将所述视频数据流缓存于所述缓存单元，所述视频数据流包括输入视频时钟信号、输入视频数据和输入视频时序信号；
第一确定模块，用于根据所述锁相环的预设分频比，对所述输入视频时钟信号的频率进行调整，确定输出视频时钟信号，其中，所述预设分频比是基于所述输入视频数据的分辨率和待输出视频数据的分辨率确定得到的，所述预设分频比的计算公式如下：
Figure FDA0003676991400000031
其中，所述P表示所述锁相环的预设分频比，所述H1表示待输出视频数据的在水平方向上的像素点数量，所述V1表示对待输出视频数据的在垂直方向上的像素点数量，所述H2表示所述输入视频数据在水平方向上的像素点数量，所述V2表示所述输入视频数据在垂直方向上的像素点数量；
第二确定模块，用于根据所述输出视频时钟信号和所述输入视频时序信号，确定输出视频时序信号；
获取模块，用于根据所述输出视频时序信号，从所述输入视频数据中获取目标视频数据；
拆分和输出模块，用于将所述目标视频数据拆分成M路视频数据，并对所述M路视频数据进行同步输出，M为大于1的整数。
7.根据权利要求6所述的视频数据处理装置，其特征在于，所述缓存单元包括第一缓存单元和第二缓存单元；所述接收和缓存模块，具体用于：
在执行对所述第一缓存单元中的输入视频数据的读取操作的情况下，将所述视频数据流的当前帧缓存于所述第二缓存单元；或者，
在执行对所述第二缓存单元中的输入视频数据的读取操作的情况下，将所述视频数据流的当前帧缓存于所述第一缓存单元。
8.根据权利要求6所述的视频数据处理装置，其特征在于，所述第二确定模块包括：
第一确定子单元，用于根据所述输出视频时钟信号的频率，确定输出帧同步信号的目标频率，所述目标频率用于指示单位时间内输出视频帧的帧数；
第二确定子单元，用于根据所述输入视频时序信号中的输入帧同步信号，确定所述输出帧同步信号的目标时延，所述目标时延用于指示所述输出帧同步信号与所述输入帧同步信号之间的时间差；
第三确定子单元，用于基于所述目标频率和所述目标时延，确定输出视频时序信号。
9.根据权利要求6所述的视频数据处理装置，其特征在于，所述拆分和输出模块，具体用于：
将所述目标视频数据拆分成M路视频数据，并对所述M路视频数据中的第一视频数据、以及所述输出视频时钟信号和所述输出视频时序信号，输出至第一接收端；
其中，所述第一视频数据为所述M路视频数据中的任意一路视频数据，所述第一接收端为与所述第一视频数据对应的接收端。
10.根据权利要求6所述的视频数据处理装置，其特征在于，所述锁相环为N个，N为小于或等于M的正整数；所述第一确定模块包括：
第四确定子单元，用于根据所述N个锁相环中各锁相环的预设分频比，分别对所述输入视频时钟信号的频率进行调整，确定N个输出视频时钟信号；
所述第二确定模块包括：
第五确定子单元，用于根据所述N个输出视频时钟信号和所述输入视频时序信号，确定N个输出视频时序信号，其中，所述N个输出视频时序信号分别与所述N个输出视频时钟信号一一对应。
11.一种视频数据处理系统，其特征在于，包括至少一个如权利要求6-10任一项所述的视频数据处理装置。
12.一种可读存储介质，其特征在于，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如权利要求1-5任一项所述的视频数据处理方法的步骤。
CN202110116850.8A 2021-01-28 2021-01-28 视频数据处理方法、装置、系统及可读存储介质 Active CN112954432B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110116850.8A CN112954432B (zh) 2021-01-28 2021-01-28 视频数据处理方法、装置、系统及可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110116850.8A CN112954432B (zh) 2021-01-28 2021-01-28 视频数据处理方法、装置、系统及可读存储介质

Publications (2)

Publication Number Publication Date
CN112954432A CN112954432A (zh) 2021-06-11
CN112954432B true CN112954432B (zh) 2022-08-16

Family

ID=76238478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110116850.8A Active CN112954432B (zh) 2021-01-28 2021-01-28 视频数据处理方法、装置、系统及可读存储介质

Country Status (1)

Country Link
CN (1) CN112954432B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117915026A (zh) * 2024-03-15 2024-04-19 深圳市灰度科技有限公司 一种输入视频信息自动显示方法、装置、设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000039878A (ja) * 1998-07-22 2000-02-08 Sony Corp ピクセルクロック信号生成装置および同期信号生成装置
CN101883273A (zh) * 2010-06-12 2010-11-10 北京国科环宇空间技术有限公司 数字信号分解时的同步方法
WO2011039852A1 (ja) * 2009-09-30 2011-04-07 Ｎｅｃディスプレイソリューションズ株式会社 映像表示装置および映像表示方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1119240A (en) * 1977-03-10 1982-03-02 Xerox Corporation Reproduction scanning system having intermediate storage between input and output scanning stations
JP2908870B2 (ja) * 1990-11-20 1999-06-21 シャープ株式会社 画像記憶装置
JP5119655B2 (ja) * 2006-12-13 2013-01-16 株式会社日立製作所 マルチスクリーン表示装置
US8462268B2 (en) * 2010-12-10 2013-06-11 Analog Devices, Inc. Video processor timing generation
WO2012111120A1 (ja) * 2011-02-17 2012-08-23 Ｎｅｃディスプレイソリューションズ株式会社 画像表示装置及びそのクロック周波数調整方法
CN103647918B (zh) * 2013-12-20 2017-04-12 广东威创视讯科技股份有限公司 一种视频同步化的方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000039878A (ja) * 1998-07-22 2000-02-08 Sony Corp ピクセルクロック信号生成装置および同期信号生成装置
WO2011039852A1 (ja) * 2009-09-30 2011-04-07 Ｎｅｃディスプレイソリューションズ株式会社 映像表示装置および映像表示方法
CN101883273A (zh) * 2010-06-12 2010-11-10 北京国科环宇空间技术有限公司 数字信号分解时的同步方法

Also Published As

Publication number Publication date
CN112954432A (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
JP5336117B2 (ja) 液晶表示装置
JP4646446B2 (ja) 映像信号処理装置
US8963798B2 (en) Display controller, method for operating the display controller, and display system having the display controller
JPWO2019177095A1 (ja) 表示装置、マルチディスプレイシステム
CN112954432B (zh) 视频数据处理方法、装置、系统及可读存储介质
US20120256962A1 (en) Video Processing Apparatus and Method for Extending the Vertical Blanking Interval
JP4572144B2 (ja) 表示パネル駆動装置および表示パネル駆動方法
US6747656B2 (en) Image processing apparatus and method of the same, and display apparatus using the image processing apparatus
US6160590A (en) Video signal processing circuit inhibiting display of distorted images
JP6788996B2 (ja) 半導体装置、映像表示システムおよび映像信号出力方法
JP5020754B2 (ja) 映像処理装置およびその制御方法
JP2000224477A (ja) 映像表示装置および方法
US20120287133A1 (en) Image processing apparatus and image processing method
JP2008276132A (ja) ドットクロック発生回路、半導体装置及びドットクロック発生方法
US10212316B2 (en) Video processing apparatus
US9575711B2 (en) Display apparatus, multi-image display system, and display control method
JP2005338498A (ja) 表示メモリ装置
JP2008236277A (ja) 表示装置
CN111295703A (zh) 影像处理装置、显示装置、影像处理方法、控制程序、以及记录介质
JP2000338926A (ja) 画像表示装置
JP6359435B2 (ja) 画像表示システム
US9883082B2 (en) Timing based corrector for video
JPH09247574A (ja) 走査線変換装置
JP2005275242A (ja) 映像キャプチャ回路及び映像キャプチャ方法
WO2022137325A1 (ja) 映像信号を合成する装置、方法及びプログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 230088 north, 9th floor, B1 building, animation base, 800 Wangjiang West Road, high tech Zone, Hefei City, Anhui Province

Applicant after: Hongjing Microelectronics Technology Co.,Ltd.

Address before: 230088 north, 9th floor, B1 building, animation base, 800 Wangjiang West Road, high tech Zone, Hefei City, Anhui Province

Applicant before: HEFEI MACROSILICON TECHNOLOGY CO.,LTD.

GR01 Patent grant
GR01 Patent grant